TWI505001B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI505001B
TWI505001B TW099136527A TW99136527A TWI505001B TW I505001 B TWI505001 B TW I505001B TW 099136527 A TW099136527 A TW 099136527A TW 99136527 A TW99136527 A TW 99136527A TW I505001 B TWI505001 B TW I505001B
Authority
TW
Taiwan
Prior art keywords
electrode layer
layer
semiconductor device
oxide semiconductor
liquid crystal
Prior art date
Application number
TW099136527A
Other languages
English (en)
Other versions
TW201135335A (en
Inventor
Jun Koyama
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201135335A publication Critical patent/TW201135335A/zh
Application granted granted Critical
Publication of TWI505001B publication Critical patent/TWI505001B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133742—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homeotropic alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/13793—Blue phases
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

半導體裝置及其製造方法
本發明關於一種包括一使用薄膜電晶體(文後稱為TFT)形成之電路在內的半導體裝置及其製造方法。例如，本發明關於一種供典型上為液晶顯示面板之電光裝置安裝於其上的電子裝置，以作為一組件。
在本說明書中，一半導體裝置大抵係指一可以藉由使用半導體特徵而發揮功能之裝置，且一電光裝置、一半導體電路、及一電子裝置皆為半導體裝置。
近年來，一種用於形成一薄膜電晶體(TFT)之技術頗引人矚目，其係藉由使用一半導體薄膜(具有一大約數奈米至數百奈米之厚度)形成於一具有一絕緣表面之基板上。薄膜電晶體已施加於廣範圍之電子裝置，例如積體電路(IC)及電光裝置，且使用作為影像顯示裝置中之切換元件的薄膜電晶體尤其發展迅速。
金屬氧化物已知為具有半導體特徵之材料。具有半導體特徵之金屬氧化物範例包括氧化鎢、氧化錫、氧化銦、氧化鋅、及類似者。使用此一具有半導體特徵之金屬氧化物而形成一通道形成區之薄膜電晶體已屬習知(例如，請參閱專利文件1及專利文件2)。
一液晶顯示裝置係影像顯示裝置之一範例。相較於被動式矩陣液晶顯示裝置，其可以藉由主動式矩陣液晶顯示裝置而取得高清晰度；因此，主動式矩陣液晶顯示裝置即廣為使用。在主動式矩陣液晶顯示裝置中，配置於矩陣中之像素電極係經驅動以顯示一影像於一螢幕上。更明確地說，一視頻信號施加於一選擇之像素電極與一相對應於像素電極的相對電極之間，因此，像素電極與相對電極之間之一液晶層可作光學性調變。光經過調變，使得一影像顯示且觀察者可辨認出影像。
當一電壓一直僅在某一方向中施加於一液晶時，即可造成一影像燒錄。因此，其使用一交流(AC)驅動法，其中一施加於一液晶層之電壓係週期性反相。在一交流(AC)驅動法中，一施加於一液晶層之電壓係週期性反相；例如，在一相對電極電壓(共同電位)之基礎上的一視頻電壓之極性即每一訊框反相一次。
此外，將一相對電極分割成二相對電極且在一像素部分中以不同電位施加於此之一交流(AC)驅動法之範例係揭述於專利文件3中。
[參考文件]
[專利文件]
[專利文件1]日本公開專利申請案2007-123861
[專利文件2]日本公開專利申請案2007-096055
[專利文件3]日本公開專利申請案2000-347598
一相對電極之電壓係依據一實際施加於一像素電極之視頻電壓而調整。當實際施加於一像素電極之視頻電壓改變時，一螢幕中即可能出現缺陷；因此，相對電極之電壓係經最佳化以對應於像素電極之電位振幅中心。
再者，在一像素部分及一驅動器電路形成於一基板上及一相對電極形成於一相對基板之一整個表面上的情況中，驅動器電路可能受到相對電極之最佳化電壓負面影響。
本發明之一實施例之一目的在提供一種包括一使用氧化物半導體層而形成之薄膜電晶體在內且消耗較少電力的半導體裝置。
本發明之一實施例之另一目的在提供一種包括一氧化物半導體層在內之高可靠性的半導體裝置。
在本發明之一實施例之一種半導體裝置中，一液晶層設於一對基板之間，該基板之其中一者備有一像素電極及一驅動器電路。該基板之另一者係一相對基板，其備有二不同電位之相對電極層；該相對電極層之其中一者係與像素電極重疊且液晶層設於其間，及該相對電極層之另一者係與驅動器電路重疊且液晶層設於其間。
本說明書中所揭露之本發明之一實施例係一種半導體裝置，包括：在一第一基板上，一第一相對電極層及一第二相對電極層具有一不同於該第一相對電極層者之電位；一第二基板固接於該第一基板；一第一電極層及一第二電極層，其設於該第二基板上；及一液晶層，其設於該第一基板及該第二基板之間。該第一電極層係一像素電極，其形成於一與該第一相對電極層重疊之位置且該液晶層設於其間。再者，該第二電極層係一驅動器電路之一電極層，其形成於一與該第二相對電極層重疊之位置且該液晶層設於其間。
當施加於像素電極之視頻電壓改變時，一螢幕中即可能出現缺陷；因此，第一相對電極層之電壓係經最佳化以對應於像素電極之電位振幅中心。在此情況下，可進行良好之顯示效果。第二相對電極層之電位係接地電位，因此靜電得以散出。
藉由上述結構，可以達成至少一目的。設於驅動器電路部分中之第二相對電極層將靜電放電施加之靜電散出或防止局部電荷(即電荷局部化)，亦即防止局部電位差，藉此使半導體裝置之靜電崩潰得以避免。
在上述結構中，第一電極層係電氣連接於一像素部分中之一薄膜電晶體，及第二電極層係驅動器電路之一薄膜電晶體之一閘極層。
再者，上述半導體裝置進一步包含：一第三電極層，其設於該第二基板上；及在該第三電極層與該第一相對電極層之間，一導電粒子電氣連接於該第三電極層及該第一相對電極層。
上述半導體裝置進一步包含：一第四電極層，其設於該第二基板上；及在該第四電極層與該第二相對電極層之間，一導電粒子電氣連接於該第四電極層及該第二相對電極層。
當一藉由施加一對基板之間之電壓而驅動之液晶模式(例如一扭曲向列性(TN)模式、一垂直對準(VA)模式、或一光學補償雙折射(OCB)模式)係由主動式矩陣驅動時，電壓即施加通過一附接於一主動式矩陣基板之撓性印刷電路(FPC)；因此，為了產生該對基板之間之電位差，故需要一導體(一共用接觸部分)，以將一相對基板之一相對電極電氣連接於主動式矩陣基板之一連接佈線。
此導體係依以下方式製成：一供複數個導電粒子混合於其中之密封材料係與該對基板之其中一者之一導電部分接觸；及隨後將基板接合於彼此且導電部分中之導電粒子係與該對基板之各電極接觸。因此，相對基板之相對電極及主動式矩陣基板之一連接佈線即電氣連接於彼此。
在上述結構中，電氣連接於像素部分中之薄膜電晶體的第一電極層係與薄膜電晶體之一氧化物半導體層接觸。或者，電氣連接於像素部分中之薄膜電晶體的第一電極層係透過一氧化物導電層而與薄膜電晶體之氧化物半導體層接觸。關於第一電極層與氧化物半導體層之間之上述連接，當氧化物導電層夾置於其間時，預期可以防止因一絕緣性氧化物在該連接部分(接觸部分)中之一表面上形成而造成之接觸電阻增大；據此，吾人即可提供一極可靠之半導體裝置。
就氧化物半導體層而言，可以使用一由InMO3 (ZnO)m (m＞0)表示之薄膜。薄膜使用作為一氧化物半導體層，以製成本發明之一實施例中之一薄膜電晶體。應該注意的是，M表示一或多個選自鎵、鐵、鎳、錳、及鈷之金屬元素。例如，M可為鎵或可包括鎵以外之上述金屬元素，例如，M可為鎵與鎳或鎵與鐵。再者，在上述氧化物半導體中，在某些情況下，除了含M之金屬元素外，一過渡金屬元素(例如鐵或鎳)或過渡金屬之一氧化物係包含作為一雜質元素。在本說明書中，一以InMO3 (ZnO)m (m＞0)表示成份且其中包括鎵以作為M之氧化物半導體層係指銦-鎵-鋅-氧基氧化物半導體，且其薄膜亦指一銦-鎵-鋅-氧基薄膜。
就一使用於氧化物半導體層之金屬氧化物之其他範例而言，以下金屬氧化物之任一者皆可使用：一銦-錫-氧基金屬氧化物、一銦-錫-鋅-氧基金屬氧化物、一銦-鋁-鋅-氧基金屬氧化物、一錫-鎵-鋅-氧基金屬氧化物、一鋁-鎵-鋅-氧基金屬氧化物、一錫-鋁-鋅-氧基金屬氧化物、一銦-鋅-氧基金屬氧化物、一錫-鋅-氧基金屬氧化物、一鋁-鋅-氧基金屬氧化物、一銦-氧基金屬氧化物、一錫-氧基金屬氧化物、及一鋅-氧基金屬氧化物。一氧化矽可以包含在使用上述金屬氧化物形成之一氧化物半導體層中。
再者，在本發明之一實施例中，氧化物半導體層係在沉積之後進行用於脫水或脫氫之熱處理。脫水或脫氫係氧化物半導體層在一惰性氣體例如氮或一稀有氣體(例如氬或氦)環境中之熱處理，其溫度高於或等於400℃且低於或等於750℃，較佳為高於或等於425℃且低於基板之應變點，使得雜質(例如氧化物半導體層中所含之水氣)減少。再者，水(H2 O)可在後續中免於再次進入氧化物半導體層。
用於脫水或脫氫之熱處理較佳在一含有H2 O濃度小於或等於20 ppm之氮氣環境中執行。或者，熱處理可在一含有H2 O濃度小於或等於20 ppm之超乾燥空氣環境中執行。
在用於脫水或脫氫之熱處理中，可以使用一瞬間加熱法，例如一使用電爐之加熱法、一使用加熱氣體之氣體快速熱退火法(GRTA)、或一使用燈光之燈式快速熱退火法(LRTA)。
當進行脫水或脫氫之氧化物半導體層係以熱脫附譜(TDS)測量，而溫度升高至450℃時，脫水或脫氫之條件即設定以致使在300℃左右時水之二峰值中之至少一峰值仍不會偵測到。因此，即使TDS執行於一包括氧化物半導體層在內之薄膜電晶體上且在一高達450℃溫度進行脫水或脫氫，在300℃左右時仍不會偵測到水之至少一峰值。
重要的是不容許氧化物半導體層與水或氫接觸，其係藉由在一用於脫水或脫氫之熱處理用的爐中執行冷卻而達成，且氧化物半導體層並未曝露於空氣。當一薄膜電晶體使用一藉由將一處於缺氧狀態的氧化物半導體層變成一低電阻氧化物半導體層(亦即一n型(例如n- 型或n+ 型)氧化物半導體層)，藉由用於脫水或脫氫之熱處理及藉由將低電阻氧化物半導體層變成一高電阻氧化物半導體層，使氧化物半導體層成為一i型氧化物半導體層而取得之氧化物半導體層形成時，薄膜電晶體之臨限電壓可為正電壓，以達成一俗稱正常斷開型切換元件。對一顯示裝置而言，一通道應盡可能由接近於0伏之正臨限電壓形成。應該注意的是如果薄膜電晶體之臨限電壓為負，則薄膜電晶體傾向於正常接通型；易言之，電流流動於一源極與一汲極之間，即使是在閘電壓為0伏時。在一主動式矩陣顯示裝置中，包括在一電路內之一薄膜電晶體之電氣特性很重要，且顯示裝置之性能係取決於薄膜電晶體之電氣特性。在薄膜電晶體之電氣特性中，一臨限電壓(Vth )特別重要。當臨限電壓高或為負時，則即使場效遷移率高，仍難以控制電路。當一薄膜電晶體具有一高臨限電壓值時，薄膜電晶體將無法執行切換功能，而且在電晶體以低電壓驅動時其可能成為一負載。在一n通道薄膜電晶體之例子中，較佳為一通道形成且汲極電流在正電壓被施加作為閘電壓後才流動。對於一使用在電路中之薄膜電晶體而言，其一通道是在驅動電壓升高後才形成之一電晶體及其一通道形成且汲極電流在即使負電壓施加時仍會流動之一電晶體並不適合。
此外，熱處理後之冷卻可以在將執行脫水或脫氫用之氣體切換至一不同氣體之後實施。例如，冷卻可以在脫水或脫氫用之熔爐被填注高純度氧氣、高純度N2 O氣體、或超乾燥空氣(具有一小於或等於-40℃之露點，較佳為小於或等於-60℃)後執行，而氧化物半導體層不曝露於空氣。
藉由使用一在不含水氣之乾燥環境中(具有一小於或等於-40℃之露點，較佳為小於或等於-60℃)緩慢冷卻(或冷卻)之氧化物半導體膜，且薄膜中所含之水氣係藉由用於脫水或脫氫之熱處理減少後，一薄膜電晶體之電氣特性即改善並達成大量生產之高性能薄膜電晶體。
如上所述，在本說明書中，在一惰性氣體例如氮或一稀有氣體(例如氬或氦)環境中用於一氧化物半導體層之熱處理係指脫水或脫氫。在本說明書中，「脫氫」不僅指利用熱處理消除H2 。為了方便起見，H、OH、及類似者之消除也指「脫水或脫氫」。
圖15係縱向截面圖，揭示一使用一氧化物半導體之反向交錯型薄膜電晶體。一氧化物半導體(OS)設於一閘極(GE1)上且一閘極絕緣膜(GI)設於其間，及一源極(S)與一汲極(D)設於其上。
圖16A及16B係能量帶圖(概略圖)，各對應於沿圖15中之線A-A’所取之截面。圖16A及16B分別揭示源極電壓與汲極電壓相等的情況(VD =0V)及在源極之一電壓施加於汲極的基礎上之一正電位(VD ＞0)的情況。
圖17A及17B係能量帶圖(概略圖)，各對應於沿圖15中之線B-B’所取之截面。圖17A揭示一正電位(+VG )施加於閘極(G1)之狀態，亦即載體(電子)流動於源極與汲極之間之一接通狀態。圖17B揭示一負電位(-VG )施加於閘極(G1)之狀態，亦即一斷開狀態(少數載體不流動)。
圖18係示意圖，揭示一真空度與一金屬功函(Φ M )之間之一關係及真空度與一氧化物半導體之電子親和力(χ)之間之一關係。
一般氧化物半導體大致上為n型，且在此情況下之費米能階(Ef )係遠離位於帶隙中間處之本質費米能階(Ei )且接近於一傳導頻帶。吾人已知氧化物半導體中之一些氫作為一供體，且是導致氧化物半導體具有n型傳導率之一項因素。
另方面，本發明之一氧化物半導體係一本質(i型)或大致本質之氧化物半導體，其藉由將一n型雜質之氫從氧化物半導體去除及高度淨化使氧化物半導體主要成分以外之雜質盡少包含於其內而取得。易言之，本發明之氧化物半導體並非藉由添加一雜質形成一i型氧化物半導體，而是藉由盡量去除雜質(例如氫及水)而高度淨化之i型(本質)或幾乎一i型之氧化物半導體。依此方式，費米能階(Ef )即可極接近於本質費米能階(Ei )。
據信當一氧化物半導體之帶隙(Eg )為3.15 eV時，其電子親和力(χ)為4.3 eV。包含在源極與汲極中之鈦(Ti)之功函幾乎等於氧化物半導體之電子親和力(χ)。在此情況下，電子之一肖特基(Schottky)障壁並未形成於金屬與氧化物半導體之間之一界面處。
易言之，在金屬之功函(Φ M )與氧化物半導體之電子親和力(χ)相等之情況下，當金屬與氧化物半導體彼此接觸時，即可取得一與圖16A相似之能量帶示意圖(概略圖)。
在圖16B中，黑圓(‧)代表電子。當一正電位施加於汲極時，一電子即通過一障壁以注入氧化物半導體中且流向汲極。在此情況下，障壁之高度(h)依據一閘極電壓與一汲極電壓而改變，及其較小於圖16A中無電壓施加時之一障壁高度，亦即，1/2之帶隙(Eg )。
此時，一電子移至閘極絕緣膜與氧化物半導體側上之高度淨化半導體之間之一界面之最低部分，其在能量上較為穩定。
再者，在圖17B中，當一負電位(一反向偏壓)施加於閘極(G1)時，因為實質上無任何電洞(即少數載體)，因此，一電流值幾近於零。
如上所述，氧化物半導體係藉由高度淨化成為一本質(i型)或實質上本質之氧化物半導體，使得並非氧化物半導體主要成分之雜質盡少包含於其內，藉此使氧化物半導體與閘極絕緣膜之間之一界面特徵變得明顯，且其必須與氧化物半導體整體分開考量。因此，必須使用一閘極絕緣膜以形成一與氧化物半導體之良好界面。例如，較佳使用一藉由CVD法以從一VHF頻帶至一微波頻帶之一電力供給頻率所產生的高密度電漿形成的絕緣膜或一藉由濺鍍法形成的絕緣膜。
藉由將一氧化物半導體高度淨化及形成氧化物半導體與閘極絕緣膜之間之一良好界面時，即使是在一元件具有一通道寬度W為1×104 微米及一通道長度L為3微米之情況下，仍可期待有諸如斷開電流較小於或等於10-13 A的薄膜電晶體特性及一次臨限值(S值)為0.1 V/dec(閘極絕緣膜之厚度=100奈米)。
依此方式，藉由高度淨化氧化物半導體使得並非氧化物半導體主要成分之雜質盡少包含於其內，即可達成一薄膜電晶體之良好操作。
在一顯示裝置中，相對電極之一電壓係經最佳化以對應於一像素電極之電位之一振幅中心及達成高顯示品質；此外，在一包括一使用氧化物半導體層之薄膜電晶體在內的驅動器電路上之靜電負面作用減小，可靠性即提升。
文後，本發明之實施例將參考附圖詳細說明。惟，本發明並不侷限於以下之說明，習於此技術者很容易瞭解到本文內所揭露之模式及細節可用多種方式修改，而未脫離本發明之精神及範疇。因此，本發明不應被解釋為拘限於以下實施例之說明。
[實施例1]
本發明之一半導體裝置將參考圖1A至1C揭述於後。本實施例之半導體裝置係一液晶顯示裝置。
圖1A係本實施例之一半導體裝置之俯視圖。圖1A係一液晶顯示裝置之俯視圖，其中一撓性印刷電路(FPC)未附接於一第一基板1210。圖1B係沿圖1A中之線G-H所取之截面圖，其揭示一導電粒子與一連接佈線之一連接區域。圖1C係沿圖1A中之線E-F所取之截面圖，其揭示一像素部分與一連接佈線之一連接區域。
使用作為一主動式矩陣基板且備有像素電極層之第一基板1210、及一備有一第一相對電極層1291與一第二相對電極層1292之第二基板1204係藉由一密封材料1205而附接於彼此，且由密封材料1205圍繞之內部空間係以一液晶1280填入。一信號線驅動器電路部分1200、一掃描線驅動器電路部分1201、及一供像素電極層形成於矩陣中之像素部分1202係形成於第一基板1210上。
設於驅動器電路部分上之第二相對電極層1292具有一電位，且其不同於第一相對電極層1291者。設於像素部分1202上之第一相對電極層1291及設於驅動器電路部分上之第二相對電極層1292係未電氣連接於彼此之分離電極層且具有不同電位。
一施加於像素電極層之電位(電壓)係透過一像素薄膜電晶體而提供。因此，像素電極層之電壓比透過像素薄膜電晶體而實際施加於像素電極層之電壓小幾伏特是有可能性的。因此，一欲施加於第一相對電極層1291之電位(電壓)較佳以差異性考量而設定。
設於第一基板1210上之信號線驅動器電路部分1200包括一含有一驅動器電路薄膜電晶體1223在內之電路。
像素部分1202包括一像素薄膜電晶體1211。再者，一與像素薄膜電晶體1211連接之像素電極層1250形成於一絕緣層1214上及內。
像素薄膜電晶體1211及驅動器電路薄膜電晶體1223係使用一氧化物半導體層、一閘極絕緣層、及一閘極層形成。在驅動器電路薄膜電晶體1223上，一導電層1293設置成與閘極層及氧化物半導體層重疊，且一絕緣層1214介置於導電層1293、及閘極層與氧化物半導體層之間。
在驅動器電路薄膜電晶體1223中，氧化物半導體層介置於閘極層與導電層1293之間。藉由此一結構，驅動器電路薄膜電晶體1223之臨限電壓變化即可減少，因此可以提供一備有驅動器電路薄膜電晶體1223之半導體裝置，其具有穩定之電氣特性。導電層1293可以和閘極層呈相同電位，或者可為一浮接電位或一固定電位，例如一GND電位或0伏。藉由將導電層1293之電位設定於一適當值，驅動器電路薄膜電晶體1223之臨限電壓可以受到控制，即使其取決於該對基板之間之一距離。
導電層1293可以加工成一具有一開孔之圖案，以利設於一與閘極層及半導體層重疊之區域中。
設於驅動器電路部分上之第二相對電極層1292具有一平坦形狀及可以加工成一具有一開孔之圖案。藉由將第二相對電極層1292加工成一具有開孔之圖案，形成於驅動器電路部分中之薄膜電晶體所包含之第二相對電極層1292與導電層之間之寄生電容即可減小。因此，半導體裝置之耗電量減低也可以達成。
在本說明書中，一具有驅動器電路部分上之第二相對電極層1292之一開孔(隙縫)的圖案係包括局部開口之圖案，例如一彎折部分及一分歧之梳狀部分，以及一開口於一封閉空間中之圖案。
就第一基板1210及第二基板1204各者而言，電子工業中所使用之任意玻璃基板，像是一非鹼性玻璃基板(例如可以適度使用鋁矽酸鹽玻璃基板、鋁硼矽酸鹽玻璃基板、或鋇硼矽酸鹽玻璃基板)、一石英基板、一陶瓷基板、一塑膠基板、或類似者皆可使用。藉由使用一撓性塑膠基板作為第一基板1210及第二基板1204，即可製成一撓性半導體裝置。
密封材料1205係藉由一網版印刷法施加於第一基板1210及第二基板1204上，或使用一噴墨裝置或一施配裝置。就密封材料1205而言，典型上可以使用一含有可見光可固化樹脂、紫外光可固化樹脂、或一熱固性樹脂之材料。例如，可以使用一環氧樹脂，像是液態雙酚A樹脂、固態雙酚A樹脂、令溴之環氧樹脂、雙酚F樹脂、雙酚AD樹脂、酚型環氧樹脂、甲酚型環氧樹脂、酚醛環氧樹脂、脂環族環氧樹脂、Epi-Bis型環氧樹脂、縮水甘油醚樹脂、縮水甘油胺樹脂、雜環環氧樹脂、或改質之環氧樹脂。就密封材料1205而言，一具有黏度在40Pa‧s至400Pa‧s範圍內之材料係經固化再加以使用。再者，一填料(直徑1微米至24微米)可包含在其內。就密封材料而言，應該注意的是較佳選擇一不溶於稍後與密封材料接觸之液晶中的密封材料。
就一導電粒子1270而言，可以使用一由金屬薄膜覆蓋一絕緣球體而成之導電粒子。絕緣球體使用矽土玻璃、硬樹脂、或類似者形成。金屬薄膜可形成具有一金、銀、鈀、鎳、銦錫氧化物(ITO)、及/或銦鋅氧化物(IZO)之一單層結構或一堆疊層結構。例如，就金屬薄膜而言，可以使用一金薄膜、鎳薄膜與金薄膜之一堆疊、或類似者。藉由使用將一絕緣球體容置於中心之導電粒子1270，即可改善電力而抑制外來壓力導致崩潰之可能性。
像素電極層1250之材料在一透射型液晶顯示裝置與一反射型液晶顯示裝置之間是有所差異的。在一透射型液晶顯示裝置之情況中，像素電極層1250使用一透光性材料形成。透光性材料之範例可以是銦錫氧化物(ITO)、氧化鋅(ZnO)、銦鋅氧化物(IZO)、摻鎵之氧化鋅(GZO)、及類似者。
再者，像素電極層1250可以使用一含有導電性高分子重量材料(亦稱之為導電性聚合物)之導電性成分形成。使用導電性成分形成之像素電極層較佳具有一每平方小於或等於10000歐姆/平方之薄膜電阻及一在550奈米波長時大於或等於70%之光透射比。再者，包含在導電性成分內之導電性高分子重量材料之電阻率較佳為小於或等於0.1 Ω‧cm。
就高分子重量材料而言，可以使用一俗稱之π電子共軛導電性聚合物。例如，聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、二或多類這些材料之一共聚物、及類似者。
另方面，在一反射型液晶顯示裝置之情況中，一具有高反射率之金屬電極係使用作為像素電極層1250。更明確地說，其使用鋁、銀、或類似者。再者，反射率可以藉由令像素電極層1250之表面呈粗糙而增加。因此，像素電極層1250下方之絕緣層1214可製成粗糙狀。
再者，在一半透射型液晶顯示裝置之情況中，一透光性材料及一反射性材料皆用於像素電極層1250。
再者，一端點部分1240形成於第一基板1210之一緣部中。在端點部分1240中，一連接端點1241形成於連接佈線1208上。
圖1B係連接端點1241與導電粒子1270連接於彼此之一區域之截面圖。連接佈線1208形成於第一基板1210上。一與像素電極層1250同時形成之連接端點1241係形成於連接佈線1208上。連接端點1241透過連接佈線1208與導電粒子1270而電氣連接於第一相對電極層1291。再者，連接端點1241連接於一FPC(圖中未示)。應該注意的是在圖1B中，導電粒子1270係由樹脂層1235固定。樹脂層1235可以使用一有機樹脂絕緣材料形成，例如用於密封材料1205者。
圖1C係像素電極層1250與一連接端點1243連接之一區域之截面圖。一與像素薄膜電晶體1211及驅動器電路薄膜電晶體1223之源極層及汲極層同時形成的連接佈線1242係形成於第一基板1210上。一與像素電極層1250同時形成之連接端點1243則形成於連接佈線1242上。連接端點1243透過連接佈線1242而電氣連接於像素電極層1250。應該注意的是，由於一主動式矩陣液晶顯示裝置使用在本實施例中，像素電極層1250及連接佈線1242並不直接連接，而是透過薄膜電晶體1211或信號線驅動器電路部分1200中之一薄膜電晶體而連接。
一第一對準膜1206設於像素電極層1250，並在其上進行摩擦。第一對準膜1206及摩擦並非必要者，其係依液晶之模式而定。
針對使用作為一相對基板之第二基板1204而言，一黑色矩陣可設在一與信號線驅動器電路部分1200重疊之位置，且一濾色片、一保護層、及類似者可設在一與像素部分1202重疊之位置。在利用一俗稱「場序(field sequential)」之色序法進行顏色顯示之情況中，濾色片並非一定要設置。使用作為一相對基板之第二基板1204備有第一相對電極層1291及第二相對電極層1292，及一第二對準膜1207設置用於第一相對電極層1291，並在其上進行摩擦。相似於第一基板1210之情形，就第二基板1204而言，一對準膜及摩擦亦非必要者，其係依液晶之模式而定。
另者，可以使用呈現一藍相之液晶，則不需要一對準膜。一藍相為液晶相之其中一者，其產生於一膽固醇相變成一等方性相而膽固醇液晶溫度升高之前。由於藍相僅在一較窄之溫度範圍內出現，所以一含有大於或等於5 wt%親手性分子之液晶成分即用於液晶1280，以改善溫度範圍。包括呈現藍相之液晶與一親手性分子之液晶成分具有一小於或等於1毫秒之短反應時間，及具有光學等方性而不需要對準處理，且視角依存性小。
備有第一相對電極層1291及第二相對電極層1292之第二基板1204或者備有像素電極層1250之第一基板1210進一步備有一柱狀間隔件1255。柱狀間隔件1255用於保持第一基板1210與第二基板1204之間之一距離。在此實施例中，所述之範例中柱狀間隔件1255係設於第二基板1204側上。柱狀間隔件1255也稱為一微影間隔件、桿狀間隔件、扇狀間隔件、或圓柱間隔件。另者，可以使用一球形間隔件。在此實施例中，則使用一柱狀間隔件。就一用於形成柱狀間隔件1255之方法而言，一有機絕緣材料(例如光敏性壓克力)係藉由旋塗法施加於基板之整個表面上，且一連串微影蝕刻步驟執行於其上。留在基板上之光敏性壓克力即作為間隔件。藉由此方法，一用於設置一間隔件之處可以在曝光時依據一遮罩圖案而曝光；因此，在液晶未受驅動處之柱狀間隔件1255可以防止液晶之光外漏，以及維持上、下基板之間之距離。再者，柱狀間隔件1255可以藉由噴墨法釋出一含有機絕緣材料之成分及在其上進行烘烤而形成。
導電粒子1270周圍之空間可用一導電性聚合物填充，例如樹脂層1235，以替代一有機樹脂絕緣材料。就導電性聚合物之典型範例而言，可以是導電性聚苯胺、導電性聚吡咯、導電性聚噻吩、聚乙烯二氧噻吩(PEDOT)與聚苯乙烯磺酸(PSS)之一混合物、及類似者。再者，可用於像素電極層1250之上述導電性聚合物範例任一者也適用。導電性聚合物係藉由一噴墨裝置、一施配裝置、或類似者施加而形成。亦即，當導電性聚合物與第二相對電極層1292或連接佈線1208接觸時，導電粒子1270及導電性聚合物即接觸於彼此，使得第二相對電極層1292與連接佈線1208之間之連接電阻減小。
應該注意的是形成用於第二基板1204之連接佈線1208與第一相對電極層1291係透過導電粒子1270而電氣連接於彼此。再者，形成用於第二基板1204之連接佈線1246及第二相對電極層1292亦透過導電粒子1270而電氣連接於彼此。連接佈線1246及連接佈線1208有不同電位。
再者，由一有機薄膜覆蓋之導電性材料各者中之奈米粒子可以使用作為導電粒子1270。當使用此奈米粒子時，有機薄膜係在一加工步驟中分解以令液晶重新定向，且在第一基板1210及第二基板1204附接於彼此之後將密封材料硬化，使奈米粒子之導電性材料接觸且熔合於彼此，藉此可以形成一導電粒子。
奈米粒子藉由一液滴噴射法散佈。液滴噴射法係一藉由將含有預定物質之液滴噴射通過一細孔而形成一圖案之方法。在此實施例中，由一有機薄膜覆蓋之導電性材料各者中之奈米粒子之成分係散佈在一溶劑中，並以一液滴型式釋出(噴射)及乾化，使溶劑得以蒸發。
一用於形成奈米粒子之導電性材料可以是一選自金(Au)、銀(Ag)、鉑(Pt)、鎳(Ni)、銅(Cu)、鈀(Pd)、鉭(Ta)、銥(Ir)、銠(Rh)、鎢(W)、鋁(Al)、及類似者之金屬元素或一含有此一金屬元素作為主成分之合金材料。再者，鎘(Cd)或鋅(Zn)之一金屬硫化物；鐵(Fe)、鈦(Ti)、鍺(Ge)、矽(Si)、鋯(Zr)、鋇(Ba)之氧化物、或類似者；或一或多種鹵化銀可以混合。應該注意的是在二或多種元素或化合物使用作為導電性材料之情況下，混合物之型式並無特別限制，例如，其可以是同質混合、或者其任一者可定位在中心。再者，奈米粒子之至少表面處係以一導電性材料形成，及其內部可以是由一絕緣材料形成。
一奈米粒子之粒度係大於或等於1奈米且小於或等於200奈米，較佳為大於或等於1奈米且小於或等於100奈米，及包括在釋出材料內之奈米粒子之粒度較佳為均一。
應該注意的是當電壓施加時，氣隙可能產生於粒子之間，此取決於形成奈米粒子之導電性材料之類型。這是因為導電性材料之晶體生長非常快速，且此氣隙之產生可以藉由將一欲施加至一液晶顯示裝置之電壓設定為低或使用一合金材料作為各奈米粒子而抑制。因此，一極可靠之液晶顯示裝置即可取得。
塗佈於奈米粒子之有機薄膜相當於一分散劑，其具有防止奈米粒子在一溶劑中絮凝並穩定分散粒子等功能。據此，形成有機薄膜之化合物即使用一界面活性劑形成，其材料可與導電性材料中所含之一金屬元素或類似者形成一配價鍵。在此，就與一金屬元素形成一配價鍵之物質而言，可以是一在氮、硫、氧或類似者原子上具有一單獨電子對之物質，例如氨基、硫醇基(-SH)、硫基(-S-)、羥基(-OH)、醚基(-O-)、羧基(-COOH)、氰基(-CN)、或類似者。例如，可以使用羥胺(例如乙醇胺)、氨基化合物(例如聚乙烯亞胺)、胺化合物(例如聚乙烯吡咯啶)、醇(例如聚乙烯醇)、硫醇、二硫醇、乙二醇(例如乙烯乙二醇或二乙烯乙二醇)、醚化合物(例如聚乙烯乙二醇)、聚丙烯酸、羧甲基纖維素、或類似者。再者，就界面活性劑而言，例如可以使用陰離子界面活性劑(例如丁二酸二辛酯磺酸鈉或十二烷基磺酸鈉)、非離子界面活性劑(例如聚烷基乙二醇之烷基酯)、烷基苯基醚、含氟之界面活性劑、乙烯亞胺與聚乙烯氧化物之共聚物、或類似者。應該注意的是當一分散劑相對於奈米粒子而較大於或等於30重量百分比(wt%)時，釋出材料之黏度即變高，故以1.0 wt%至30 wt%較佳。
由一有機薄膜覆蓋之導電性材料各者中之奈米粒子係散佈在一溶劑中並釋出。針對溶劑而言，可以使用水或一有機溶劑，而有機溶劑可以是水溶性有機溶劑或水不溶性有機溶劑。例如，就水溶性有機溶劑而言，可以使用醇(例如甲醇、乙醇、丙醇、丁醇、丙三醇、二丙二醇、或乙烯乙二醇)、酮(例如丙酮、或甲基乙基酮)、乙二醇酯(例如乙烯乙二醇單甲醚、或乙烯乙二醇單***、乙烯乙二醇單丁醚、或二乙烯乙二醇單丁醚)、水溶性含氮之有機化合物(例如2吡咯酮、或N甲基吡咯酮)、或類似者。再者，就水不溶性有機溶劑而言，可以使用酯(例如乙酸乙酯)、直鏈烷烴(例如辛烷、壬烷、或癸烷)、環烷烴(例如環己烷)、芳香族化合物(例如甲苯、二甲苯、苯、或二氯苯)、或類似者。當然，不僅是需要一溶劑，也需要使用複數個溶劑之混合物，只要溶劑之間不發生相態分離即可。
密封材料1205及導電粒子1270在第一基板1210或第二基板1204上釋出，及隨後液晶釋出於一由密封材料1205圍繞之空間中。隨後，第一基板1210及第二基板1204在減壓下附接於彼此，紫外光(UV)照射於其上以將密封材料1205固化，然後進行熱處理於其上，以進一步固化密封材料1205，使得第一基板1210及第二基板1204固接。此外，液晶之對位係藉由熱處理而呈均一狀。
因此，第一基板1210及第二基板1204可附接於彼此。
接著，第一基板1210及第二基板1204係經切削以具有一面板形狀。再者，為了改善對比，一第一偏光板1290及一第二偏光板1295各別設於第一基板1210及第二基板1204外側。應該注意的是在一反射型顯示裝置之情況中，第一偏光板1290不一定要設置。
儘管本實施例中未揭示，一黑色矩陣(一遮光層)、一光學構件(一光學基板)像是阻滯構件、或一抗反射構件、及類似者可適當地設置。例如，藉由使用一偏光基板及一阻滯基板所得之圓形偏光即可使用。此外，一背光、一側光、或類似者可使用作為一光源。
在一主動式矩陣液晶顯示裝置中，配置成矩陣之像素電極係經驅動以形成一顯示圖案於一螢幕上。更明確地說，電壓施加於一選擇之像素電極及一與像素電極相對應之相對電極之間，使得一設於像素電極及相對電極之間之液晶層可光學性調變且此光學性調變可由觀察者辨識出為一顯示圖案。
在顯示動態影像時，一液晶顯示裝置會有液晶分子本身之長反應時間所導致後像或動態影像模糊等問題。為了改善一液晶顯示裝置之動態影像特徵，吾人採用一俗稱黑***(black insertion)之驅動方法，其中黑色係每隔一個畫面週期即顯示於於整個螢幕上。
再者，有一俗稱雙畫面更新頻率(double-frame rate)驅動之驅動技術。在雙畫面更新頻率驅動中，一垂直同步頻率設定為比一般垂直同步頻率高1.5倍或更高，較佳為2倍，藉此使反應速度增加，且待寫入之灰階係選擇用於已在各畫面中分割之每一複數個域中。
又或者，為了改善一液晶顯示裝置之動態影像特徵，可以使用一驅動方法，其中複數個發光二極體(LED)或複數個電致發光(EL)光源係用於形成一表面光源，以作為一背光，且表面光源之各光源在一畫面週期中是以一脈衝方式獨立驅動。就表面光源而言，可以使用三或多種類型LED及可以使用一發出白光之LED。由於複數個LED可作獨立式控制，所以LED之發光時序可以和一液晶層光學調變之時序同步。根據此驅動方法，LED可以一部分斷開；因此，可以取得一減少電力消耗之效果，特別是在所顯示之一影像具有一大部分可供黑色顯示於其上的情況下。
藉由組合這些驅動方法，一液晶顯示裝置之顯示特徵(例如動態影像特徵)即可比習知液晶顯示裝置者改善。
在本發明之一實施例中，一相對電極層設於一驅動器電路部分上，藉此避免一薄膜電晶體之靜電崩潰。惟，也可以設置一保護電路。保護電路較佳由一包括氧化物半導體層在內之非線性元件構成。例如，保護電路設於像素部分與一掃描線輸入端點之間及像素部分與一信號線輸入端點之間。在此實施例中，複數個保護電路設置用於防止一像素電晶體崩潰及可能在靜電或類似者所致之一激湧電壓施加於一掃描線、一信號線、及一電容器匯流排線時引起的類似情況。因此，保護電路係形成用於當一激湧電壓施加於保護電路時，其可將電荷釋放至一共同佈線。再者，保護電路包括配置平行於彼此之非線性元件，且掃描線設於其間。非線性元件包括一二端點式元件(例如二極體)或一三端點式元件(例如電晶體)。例如，非線性元件也可以和像素部分中之薄膜電晶體在同一步驟中形成，及其可以藉由將一閘極端點連接於非線性元件之一汲極端點而具有二極體之性質。
在上述情況中，吾人即可提供一包括一使用氧化物半導體層之薄膜電晶體在內的液晶顯示裝置，及其靜電阻高且耗電量低。
[實施例2]
另一範例揭述如下，其中在第一基板上，一共同連接部分係形成於供相對電極層(第一相對電極層及第二相對電極層)電氣連接用之連接區域中，相對電極層可供第二基板連接於連接佈線，包括第一基板與第二基板之間之液晶層在內的半導體裝置係如實施例1中所述。應該注意的是一薄膜電晶體在第一基板上形成如同一切換元件，且共同連接部分係與像素部分中之切換元件在同一製程中製造，藉以避免將製程複雜化。
在此實施例中，所述之範例中共同連接部分係設於一與供第一基板及第二基板結合之密封材料重疊的位置，且其透過密封材料中之一導電粒子而電氣連接於相對電極層。另者，如圖1A中所示，共同連接部分係設於像素部分外側且未與密封材料重疊的一位置，及一含有導電粒子之漿係與密封材料分隔而設，以利於與共同連接部分重疊，藉此使共同連接部分電氣連接於相對電極層。
圖2A係一半導體裝置之截面結構圖，其中一薄膜電晶體及一共同連接部分係形成於一基板上(一第一基板300)。
在圖2A中，一電氣連接於一像素電極層327之薄膜電晶體320係一設於一像素部分中之通道蝕刻型薄膜電晶體。
圖2B揭示共同連接部分之一俯視圖範例，且圖2B中之虛線A1-A2對應於圖2A中之共同連接部分之截面。應該注意的是在圖2B中，與圖2A中者相同的部分係以相同參考編號表示。
一共同電位線310設於閘極絕緣層302上，且其係由與薄膜電晶體320之一源極層及一汲極層者相同的材料及步驟形成。
共同電位線310係以保護絕緣層303覆蓋。保護絕緣層303具有複數個開孔部分且位於與共同電位線310重疊之位置。這些開孔部分是在與一接觸孔相同的步驟中形成，接觸孔連接薄膜電晶體320之汲極層與像素電極層327。
應該注意的是像素部分中之接觸孔與共同連接部分中之開孔部分可做獨特說明，因為其尺寸明顯不同。再者，在圖2A中，像素部分與共同連接部分並未依比例繪示。例如，共同連接部分中之虛線A1-A2之長度大約為500微米，而薄膜電晶體之寬度則小於50微米；因此，共同連接部分實際上具有較大於或等於十倍之薄膜電晶體面積大。惟，為了簡明起見，像素部分與共同連接部分在圖2A中係以不同比例繪示。
一共同電極層306設於保護絕緣層303上且使用與像素部分中之像素電極層327者相同的材料及步驟形成。
依此方式，共同連接部分即在與像素部分中之切換元件者同一製程中形成。
備有像素部分與共同連接部分之第一基板及具有相對電極層之第二基板係以密封材料固接。
在密封材料含有導電粒子之情況中，第一及第二基板對齊，使得密封材料與共同連接部分重疊。例如，在一小型液晶面板之情況中，二共同連接部分即在像素部分之相對角隅處與密封材料重疊。在一大型液晶面板之情況中，四或多個共同連接部分與密封材料重疊。
應該注意的是共同電極層306係一與密封材料中所含之導電粒子接觸的電極，及其電氣連接於第二基板之相對電極層。
在使用一液晶注入法之情況中，第一及第二基板係以一密封材料固接，及隨後一液晶注入第一基板與第二基板之間。在使用一液晶滴入法之情況中，一密封材料抽至第二基板或第一基板上及一液晶隨後滴於其上；接著，第一及第二基板係在一減壓下結合於彼此。
本實施例揭示共同連接部分電氣連接於相對電極層之一範例。惟，本發明並非特別侷限於相對電極層與共同連接部分之連接，且其可施加於一供相對電極層至另一佈線或至一外接端點之連接部分或類似者。
本實施例可與實施例1自由結合。
[實施例3]
在實施例2中，所述之範例中一共同連接部分係使用一佈線製成，佈線則使用與源極及汲極層者相同的材料及步驟形成，其使用作為一共同電位線。在此實施例中揭述一與圖2A、2B者不同之共同連接部分之範例。
在此實施例中，製造一共同連接部分之範例將揭示於圖3A、3B中，其中一電極係使用與一閘極佈線者相同之材料與步驟而形成，及一佈線係使用與一汲極層者相同之材料與步驟而形成，以作為電極上之一共同電位線。
圖3B揭示共同連接部分之一俯視圖範例，且圖3B中之虛線F1-F2對應於圖3A中之共同連接部分之截面。
應該注意的是在圖3A中，一像素部分中之一薄膜電晶體具有與實施例2者相同之結構；因此，與圖2A中者相似的部分即以相同參考編號表示且不予以贅述。
一共同電極311設於第一基板300上及其使用與薄膜電晶體320之一閘極者相同的材料與步驟形成。
此外，共同電極311係以閘極絕緣層302及保護絕緣層303覆蓋。閘極絕緣層302及保護絕緣層303具有一開孔部分且位於與共同電極311重疊之位置。不同於實施例2者，此開孔部分具有一深度大的深度且相當於該兩絕緣層之厚度。應該注意的是此開孔部分係藉由在與一供連接汲極層304及像素電極層327用之接觸孔者同一步驟中蝕刻製成，及隨後進一步選擇性蝕刻閘極絕緣層。
共同電位線305設於閘極絕緣層302上，且其使用與汲極層304者相同的材料及步驟形成。
共同電位線305係以保護絕緣層303覆蓋，且保護絕緣層303具有複數個開孔部分且位於與共同電位線305重疊之位置。這些開孔部分是在與一供連接汲極層304及像素電極層327用之接觸孔者同一步驟中形成。
共同電極層306設於保護絕緣層303上且使用與像素部分中之像素電極層327者相同的材料及步驟形成。
依此方式，共同連接部分即在與像素部分中之切換元件者同一製程中形成。
接著，備有像素部分與共同連接部分之第一基板及具有一相對電極之第二基板係以密封材料固接。
應該注意的是在此實施例中，複數個導電粒子選擇性設置於閘極絕緣層之開孔部分中。亦即，複數個導電粒子設在共同電極層306與共同電極311接觸於彼此之一區域中。接觸到共同電極311與共同電位線305兩者之共同電極層306係一與導電粒子接觸之電極，及其電氣連接於第二基板之相對電極。
在使用一液晶注入法之情況中，在該對基板以一密封材料固接後，一液晶注入該對基板之間。在使用一液晶滴入法之情況中，在一密封材料抽至第二基板或第一基板上及一液晶隨後滴於其上後，該對基板係在一減壓下結合於彼此。
本實施例揭示共同連接部分電氣連接於相對電極之一範例。惟，本發明並非特別侷限於相對電極與共同連接部分之連接，且其可施加於一供相對電極至另一佈線或至一外接端點之連接部分或類似者。
本實施例可與實施例1或2自由結合。例如實施例1中相鄰之連接佈線1208及連接佈線1246有不同電位且連接於各自之相對電極層。依下列方式，一電氣性短路電路即可避免且佈線之間之一距離可以更小：一結構使用在利用實施例2之共同電位線的共同連接部分中，亦即共同電位線係使用與源極及汲極層者相同之材料及步驟形成，其中一佈線及其中一相對電極層係連接；及一結構使用在利用本實施例之共同電位線結構的共同連接部分中，亦即共同電位線係使用與汲極層者相同之材料及步驟形成，其中另一佈線及另一相對電極層係連接。
[實施例4]
在此實施例中，所述之一薄膜電晶體範例適用於本說明書中揭露之半導體裝置。本實施例中所述之薄膜電晶體410、420可以使用作為實施例1中之驅動器電路薄膜電晶體1223及像素薄膜電晶體1211、及實施例2或3中之薄膜電晶體320。
本實施例之一種半導體裝置及半導體裝置製造方法之一實施例係參考圖4A至4E說明於後。
圖4A至4E揭示一半導體裝置之截面結構。圖4D中之薄膜電晶體410、420各具有一俗稱為通道蝕刻型之底閘極結構且亦稱之為一反向交錯型薄膜電晶體。在圖4D中，薄膜電晶體410為驅動器電路薄膜電晶體及薄膜電晶體420為像素薄膜電晶體。
儘管本說明是使用一單閘式薄膜電晶體作為薄膜電晶體410、420，包括複數個通道形成區在內之多閘式薄膜電晶體也可以依需要而形成。
薄膜電晶體410、420在一基板400上之一製造過程將參考圖4A至4E說明於後。
首先，一導電膜形成於一具有一絕緣表面之基板400上，及隨後，閘極層411、421在一第一微影蝕刻步驟中形成。請注意，一抗蝕遮罩可以使用一噴墨法形成。當抗蝕遮罩使用一噴墨法形成時，則不使用一光罩；因此，製造成本得以降低。
對於一可使用作為基板400且具有一絕緣表面之基板並無特別限制，只要其具有至少足以在稍後執行之熱處理時之耐熱性。可使用一由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或類似者形成之玻璃基板。
當稍後執行之熱處理之溫度高時，則較佳使用一具有大於或等於730℃之應變點的基板作為玻璃基板。就玻璃基板之一材料而言，可以使用一玻璃材料，例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。應該注意的是藉由包含較大量氧化鋇(BaO)及較少硼酸，一玻璃基板即呈耐熱性且較為實用。因此，較佳使用一含有較大量BaO及較少B2 O3 之玻璃基板。
應該注意的是欲替代上述玻璃基板時，一由絕緣體構成之基板(例如一陶瓷基板、一石英基板、或一藍寶石基板)可使用作為基板400。另者，結晶化玻璃或類似者亦可使用。
一使用作為一底膜之絕緣膜可設於基板400與閘極層411之間以及基板400與閘極層421之間。底膜具有一防止雜質元素從基板400擴散之功能，及可使用由一氮化矽膜、一氧化矽膜、一氮氧化矽膜、及一氧氮化矽膜之一或多者之一單層或堆疊結構形成。
閘極層411、421可以使用任意金屬材料(例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、及鈧)；或一含有這些金屬材料任一者之合金材料，作為其主成分，而各形成具有一單層或堆疊結構。
就閘極層411、421各者之二層式堆疊結構而言，較佳為例如一二層式堆疊結構且其中一鉬層堆疊於一鋁層上、一二層式堆疊結構且其中一鉬層堆疊於一銅層上、一二層式堆疊結構且其中一氮化鈦層或一氮化鉭層堆疊於一銅層上，或一二層式堆疊結構且其中一氮化鈦層與一鉬層堆疊。就一三層式堆疊結構而言，較佳為一鎢層或一氮化鎢層、鋁矽之一合金或鋁鈦之一合金、及一氮化鈦層或一鈦層之堆疊層。
接著，一閘極絕緣層402形成於閘極層411、421上。
閘極絕緣層402可使用一電漿化學汽相沉積(CVD)法、一濺鍍法、或類似者，以一氧化矽層、一氮化矽層、一氧氮化矽層、一氮氧化矽層、一氧化鉿層、或一氧化鋁層之一單層或一堆疊層結構形成。例如，一氧氮化矽層可使用一電漿CVD法以SiH4 、氧、及氮作為沉積氣體而形成。閘極絕緣層402之厚度大於或等於100奈米且小於或等於500奈米；在閘極絕緣層402形成具有一堆疊層結構之情況中，其係堆疊例如具有一厚度大於或等於50奈米且小於或等於200奈米之第一閘極絕緣層及具有一厚度大於或等於5奈米且小於或等於300奈米之第二閘極絕緣層。
被製成本質或實質上本質之氧化物半導體(高度純化之氧化物半導體)對於介面狀態或介面電荷是敏感的。因此，會與高度純化之氧化物半導體接觸之閘極絕緣膜(GI)需要具有高品質。
例如，較佳為使用微波(2.45GHz)之高密度電漿CVD法，藉此可形成具有高耐電壓性之密度大且高品質之絕緣膜。這是因為當高度純化之氧化物半導體與高品質之絕緣膜接觸時，可降低介面狀態且有合適之介面持性。
在此實施例中，一具有厚度小於或等於100奈米之氧氮化矽層(亦稱之為SiOx Ny ，其中x＞y＞0)使用一高密度電漿裝置而形成閘極絕緣層402。在此，高密度電漿裝置係指可實現大於或等於1×1011 /cm3 之電漿密度。例如，電漿係藉由施加一大於或等於3仟瓦且小於或等於6仟瓦之微波功率而產生，使絕緣膜形成。
矽烷氣(SiH4 )、氧化亞氮(N2 O)、及一稀有氣體導送入一腔室中作為一源氣體，以在一大於或等於10 Pa且小於或等於30 Pa之壓力下產生高密度電漿，使得一絕緣膜形成於一具有一絕緣表面之基板上，例如一玻璃基板。隨後，停止單矽烷氣之供給，導送氧化亞氮(N2 O)及一稀有氣體且不曝露於空氣，使得電漿處理執行於絕緣膜之一表面上。藉由導送氧化亞氮(N2 O)及一稀有氣體而在絕緣膜表面上執行之電漿處理至少是在絕緣膜形成後才執行。透過上述製程而形成之絕緣膜具有一小厚度且其相當於一即使是厚度例如小於100奈米時仍具有可靠性之絕緣膜。
在形成閘極絕緣層402時，導送入腔室中之矽烷氣(SiH4 )對氧化亞氮(N2 O)的流動比在至1：10至1：200範圍內。此外，就一導送入腔室中之稀有氣體而言，可以使用氦、氬、氪、氙、或類似者。特別是以使用廉價之氬為佳。
此外，由於使用高密度電漿裝置形成之絕緣膜可具有一定程度之厚度，所以絕緣膜有優異之階梯覆蓋率。再者，就使用高密度電漿裝置形成之絕緣膜而言，一薄膜之厚度可獲精確控制。
透過上述製程而形成之絕緣膜係與一使用習知平行板電漿CVD裝置形成之絕緣膜大不相同。透過上述製程而形成之絕緣膜之蝕刻率係比使用習知平行板電漿CVD裝置形成之絕緣膜者低，且在使用相同蝕刻劑而相互比較蝕刻率之情況下則大於或等於10%或大於或等於20%。因此，可以說成使用高密度電漿裝置形成之絕緣膜為一密厚膜。毋須贅言，另一方法(例如一濺鍍法或一電漿CVD法)也可以使用，只要其能形成一良好品質之絕緣膜。另者，吾人也可以形成一絕緣膜，其薄膜品質及其與一氧化物半導體之界面特性係在薄膜沉積後藉由熱處理調整。在任一情況中，閘極絕緣膜不僅需要良好之薄膜品質，也需要閘極絕緣膜與一氧化物半導體之間之一界面有一減小之界面狀態密度，以達到一良好之界面。
接著，一氧化物半導體膜430在閘極絕緣層402上形成至一大於或等於2奈米且小於或等於200奈米之厚度。
應該注意的是在氧化物半導體膜430以濺鍍法形成前，附著於閘極絕緣層402表面上之灰塵較佳利用逆濺鍍法去除，即導送入氬氣及產生電漿。逆濺鍍法係指一種不施加電壓至一靶材側，而是使用射頻(RF)電源施加電壓至氬氣環境中，以在基板附近產生電漿而調整一表面的方法。應該注意的是欲取代氬氣環境時，可以使用氮、氦、氧、或類似者。
氧化物半導體膜430形成如同一銦-鎵-鋅-氧基氧化物半導體膜、一銦-錫-鋅-氧基氧化物半導體膜、一銦-鋁-鋅-氧基氧化物半導體膜、一錫-鎵-鋅-氧基氧化物半導體膜、一鋁-鎵-鋅-氧基氧化物半導體膜、一錫-鋁-鋅-氧基氧化物半導體膜、一銦-鋅-氧基氧化物半導體膜、一錫-鋅-氧基氧化物半導體膜、一鋁-鋅-氧基氧化物半導體膜、一銦-氧基氧化物半導體膜、一錫-氧基氧化物半導體膜、或一鋅-氧基氧化物半導體膜。在此實施例中，氧化物半導體膜430使用一銦-鎵-鋅-氧基金屬氧化物靶材並以一濺鍍法形成。此階段之一截面圖揭示於圖4A中。再者，氧化物半導體膜430可在一稀有氣體(典型上為氬)環境、一氧氣環境、或是一稀有氣體(典型上為氬)與氧氣之環境中以一濺鍍法形成。在使用一濺鍍法之情況下，可以使用一含有較大於或等於2重量百分比(wt%)且較小於或等於10重量百分比(wt%)SiO2 之靶材執行沉積。
在此，薄膜之沉積係使用一含有銦、鎵、及鋅(In2 O3 ：Ga2 O3 ：ZnO=1：1：1[莫耳比])之金屬氧化物靶材執行。沉積條件設定如下：基板400與靶材之間之距離為100毫米，壓力為0.2Pa，直流(DC)電力供給為0.5kW，及周圍環境為氬與氧之混合環境(氬：氧=30 sccm：20 sccm且氧流動率為40%)。應該注意的是以一脈衝直流(DC)電力供給為佳，因為薄膜形成時產生之粉末物(亦指顆粒或灰塵)可以減少且薄膜厚度得以均一。銦-鎵-鋅-氧基薄膜形成至一大於或等於5奈米且小於或等於200奈米之厚度。在此實施例中，就氧化物半導體膜而言，一具有20奈米厚度之銦-鎵-鋅-氧基薄膜係使用一銦-鎵-鋅-氧基金屬氧化物靶材而以一濺鍍法形成。就一含有銦、鎵、及鋅之金屬氧化物靶材而言，也可以使用一具有In2 O3 ：Ga2 O3 ：ZnO=1：1：2[莫耳比]組成比之靶材，或一具有In2 O3 ：Ga2 O3 ：ZnO=1：1：4[莫耳比]組成比之靶材。
一濺鍍法之範例包括一RF濺鍍法(其中一高頻率電源使用作為一濺鍍電源)、一DC濺鍍法、及一脈衝DC濺鍍法(其中一偏壓以脈衝方式施加)。一RF濺鍍法主要使用在形成一絕緣膜之情況中，及一DC濺鍍法主要使用在形成一金屬膜之情況中。
此外，亦有一多源濺鍍設備，其中有複數個不同材料之靶材可供設定。使用多源濺鍍設備時，不同材料之薄膜可在同一腔室中沉積堆疊，且複數種材料所形成之薄膜可以藉由同時放電而在同一腔室中沉積。
此外，一濺鍍設備備有一設於腔室中之磁性系統且其用於磁電管濺鍍法，及一用於ECR濺鍍之濺鍍設備，其中使用藉由微波產生之電漿，而不使用輝光放電。
再者，就一使用濺鍍之沉積方法而言，亦有一反應性濺鍍法，其中一靶材及一濺鍍氣體成分係在沉積期間彼此呈化學反應，以形成其一化合物之薄膜，及一偏壓濺鍍法，其中一電壓亦在沉積期間施加於一基板。
接著，在一第二微影蝕刻步驟中，氧化物半導體膜430被處理成島狀氧化物半導體層。用於形成島狀氧化物半導體層之抗蝕遮罩可以使用一噴墨法形成。當抗蝕遮罩使用一噴墨法形成時，則不使用一光罩；因此，製造成本得以降低。
接著，氧化物半導體層進行脫水或脫氫。用於脫水或脫氫之第一熱處理之溫度係高於或等於400℃且低於或等於750℃，較佳為高於或等於400℃且低於基板之應變點。在此，基板被送入一電爐內，其係熱處理設備之其中一者，熱處理是在一氮氣環境中以450℃執行於氧化物半導體層上達一小時，及隨後，氧化物半導體層不曝露於空氣，以防止水及氫進入氧化物半導體層；因此，可以取得氧化物半導體層431、432(如圖4B)。
用於熱處理之設備並不限於電爐及其可以是備有一裝置以供加熱一待處理物件者，且使用一來自於一加熱元件(例如一電阻式加熱元件)之熱傳導或熱輻射。例如，可以使用一快速熱退火(RTA)設備，例如一氣體快速熱退火(GRTA)設備或一燈式快速熱退火(LRTA)設備。一LRTA設備係一利用從一燈具(例如鹵素燈、金屬鹵化物燈、氙氣電弧燈、碳電弧燈、高壓鈉燈、或一高壓水銀燈)發出之光之輻射(一電磁波)以供加熱一待處理物件的設備。一GRTA設備係一使用高壓氣體以供熱處理之設備。就氣體而言，可以使用一不與待熱處理之物件發生反應的惰性氣體(例如氮)或是稀有氣體(例如氬)。
例如，就第一熱處理而言，GRTA可執行如下。將基板放置於一已加熱到650℃至700℃高溫之惰性氣體中，加熱達數分鐘，及從加熱之惰性氣體中轉移與取出。藉由GRTA，可以達成短時間週期之高溫熱處理。
應該注意的是在第一熱處理中，水、氫、及類似者較佳為不含於氮或一稀有氣體(例如氦、氖或氬)中。另者，送入一熱處理設備內之氮或一稀有氣體(例如氦、氖或氬)較佳具有一純度大於或等於6N(99.9999%)，最佳為大於或等於7N(99.99999%)(亦即，雜質濃度設定為小於或等於1ppm，較佳為小於或等於0.1ppm)。
氧化物半導體層可以依據第一熱處理之條件或氧化物半導體層之材料而結晶至一微晶性膜或一多晶性膜。例如，氧化物半導體層可以結晶成為一具有大於或等於90%、或大於或等於80%之結晶度之微晶氧化物半導體層。再者，依據第一熱處理之條件及氧化物半導體層之材料，氧化物半導體層可以是一不含結晶成分之非晶性氧化物半導體層。氧化物半導體層可以變成其中一微晶性部分(粒徑較大於或等於1奈米且小於或等於20奈米，典型上較大於或等於2奈米且小於或等於4奈米)混合於一非晶性氧化物半導體中之氧化物半導體層。在高溫熱處理係使用RTA(例如GRTA或LRTA)執行之情況下，在一縱向(薄膜厚度方向)中之一針狀晶體可產生於氧化物半導體層之表面側上。
另者，第一熱處理可以在尚未處理成島狀氧化物半導體層之氧化物半導體膜430上執行。在此情況下，在第一熱處理後，基板即取出加熱設備外並執行一微影蝕刻步驟。
用於氧化物半導體層脫水或脫氫之熱處理可以在下列任一時序執行：在氧化物半導體層形成後；在一源極與一汲極形成於氧化物半導體層上後；及在一保護絕緣膜形成於源極與汲極上後。
再者，在閘極絕緣層402中形成接觸孔之步驟可以在氧化物半導體膜430進行脫水或脫氫處理之前或之後執行。
應該注意的是氧化物半導體膜之蝕刻可以是乾式蝕刻，不限於濕式蝕刻。
就乾式蝕刻用之一蝕刻氣體而言，較佳使用一含氯之氣體(即氯基氣體，例如氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )、或四氯化碳(CCl4 ))。
另者，一含有氟(氟基氣體例如四氟化碳(CF4 )、六氟化硫(SF6 )、三氟化氮(NF3 )、或三氟甲烷(CHF3 ))；溴化氫(HBr)；氧(O2 )；這些供一稀有氣體(例如氦(He)或氬(Ar))添入之氣體之任一者；或類似者可以使用作為乾式蝕刻用之蝕刻氣體。
就乾式蝕刻法而言，可以使用一平行板反應離子蝕刻(RIE)法或一感應耦合電漿(ICP)蝕刻法。為了將氧化物半導體膜蝕刻成一所需之形狀，蝕刻條件(施加於一線圈形電極之電量、施加於一基板側上之電極之電量、基板側上之電極之溫度、或類似者)可以適度調整。
就一用於氧化物半導體膜濕式蝕刻之蝕刻劑而言，可以使用一藉由將磷酸、醋酸、及硝酸、過氧化銨混合物(雙氧水31 wt%：氨水28 wt%：水=5：2：2)、或類似者混合而得之溶液。另者，也可以使用ITO07N(KANTO CHEMICAL CO.,INC製造)。
濕式蝕刻所用之蝕刻劑係藉由與蝕除材料一併清理而去除。含有蝕刻劑與蝕除材料在內之廢液可加以過濾且材料可重複使用。當一材料(例如包括在氧化物半導體層內之銦)係從蝕刻後之廢液收集及重複使用時，資源即可有效使用且成本得以降低。
蝕刻條件(例如蝕刻液、蝕刻時間、及溫度)係依據材料而適度調整，使得材料可蝕刻成一所需之形狀。
接著，一金屬導電膜形成於閘極絕緣層402及氧化物半導體層432、433上。金屬導電膜可藉由一濺鍍法或一真空蒸鍍法形成。就金屬導電膜之一材料而言，可用一選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素；一含有上述元素之任一者以作為其主成分之合金；一含有這些元素之任一者之組合的合金薄膜；及類似者。再者，可以使用一或多個選自錳、鎂、鋯、鈹、及釷之元素。金屬導電膜可以具有一單層式結構或二或多層之疊層式結構。例如，其可以是一含矽之鋁膜結構、一將鈦膜堆疊於一鋁膜結構上之二層式結構、一將鈦膜、鋁膜及鈦膜依序堆疊之三層式結構、及類似者。另者，也可以使用鋁與一或複數個選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)之元素的組合之一薄膜、一合金膜、或一氮化物膜。
如果熱處理是在金屬導電膜形成之後執行，較佳為金屬導電膜具有足以承受熱處理之耐熱性。
執行一第三微影蝕刻步驟。一抗蝕遮罩形成於金屬導電膜上且執行選擇性蝕刻，使一源極層415a、一汲極層415b、一源極層425a、及一汲極層425b形成。隨後將抗蝕遮罩去除(請參閱圖4C)。
應該注意的是材料及蝕刻條件係作適度調整，使得氧化物半導體層431、432不因蝕刻金屬導電膜而去除。
在此實施例中，一鈦膜使用作為金屬導電膜，一銦-鎵-鋅-氧基金屬氧化物使用作為氧化物半導體層431、432，及一過氧化銨混合物(雙氧水31 wt%：氨水28 wt%：水=5：2：2)使用作為鈦膜之蝕刻液。
應該注意的是在第三微影蝕刻步驟中，其蝕刻一部分之氧化物半導體層431、432，藉此可形成各具有一槽道(一凹部)之氧化物半導體層。用於形成源極層415a、汲極層415b、源極層425a、及汲極層425b之抗蝕遮罩可以藉由一噴墨法形成。當抗蝕遮罩使用一噴墨法形成時，則不使用一光罩；因此，製造成本得以降低。
為了減少微影蝕刻步驟中之光罩及步驟數量，可以使用一由多色調遮罩形成之抗蝕遮罩進行蝕刻，多色調遮罩係一可供光透過此處以具有複數個強度之曝光遮罩。由於一使用多色調遮罩形成之抗蝕遮罩有複數個薄膜厚度並可以藉由在抗蝕遮罩上執行蝕刻而改變形狀，所以抗蝕遮罩可用在複數個製成不同圖案之蝕刻步驟中。因此，一相當於至少二或多種不同圖案之抗蝕遮罩可以使用一多色調遮罩形成。因此，曝光遮罩數可以減少且對應之微影蝕刻步驟數也可以減少，藉此達成製程之簡化。
接著以一氣體(例如N2 O、N2 、或Ar)進行電漿處理。藉由此電漿處理，吸收到氧化物半導體層之曝露部分之表面的水分及類似者即可去除。另者，電漿處理也可以使用氧與氬之一混合氣體進行。
在電漿處理之後，一使用作為保護絕緣膜並與氧化物半導體層431、432之一部分接觸的氧化物絕緣層416形成且未曝露於空氣。
氧化物絕緣層416可以藉由一方法而形成一至少1奈米厚度，其中雜質(例如水及氫)不致於進入氧化物絕緣層416，例如一濺鍍法。當氫包含於氧化物絕緣層416內時，即造成氫進入氧化物半導體層431、432或氧化物半導體層中之氧被氫抽取，使得氧化物半導體層431、432之後通道具有一較低電阻(具有n型傳導率)及形成寄生通道。因此，重要的是使用一不採用氫之薄膜形成法，以利於形成含氫量盡可能少之氧化物絕緣層416。
在此實施例中，一氧化矽膜即利用氧化物絕緣層416所用之一濺鍍法形成至一200奈米厚度。沉積時之基板溫度可以較高於或等於室溫且較低於或等於300℃，且在此實施例中為100℃。氧化矽膜可利用一濺鍍法在一稀有氣體(典型上為氬)環境、氧氣環境、或稀有氣體(典型上為氬)與氧氣之一混合環境下形成。就一靶材而言，可以使用一氧化矽靶材或一矽靶材。例如，藉由使用一矽靶材，氧化矽膜可在氧與氮之環境下以一濺鍍法形成。針對形成與減小電阻之氧化物半導體層431、432接觸的氧化物絕緣層416而言，可使用一不含水氣、氫離子、及OH- 等雜質且阻制這些雜質進入之無機絕緣膜形成。典型上，可以使用一氧化矽膜、一氮氧化矽膜、一氧化鋁膜、一氧氮化鋁膜、或類似者。
接著，第二熱處理係在一惰性氣體環境中或一氧氣環境中執行(較佳為高於或等於200℃且低於或等於400℃，例如高於或等於250℃且低於或等於350℃)。例如，第二熱處理是在一氮氣環境中以250℃執行一小時。在第二熱處理中，氧化物半導體層431、432之一部分(即通道形成區)加熱，同時其與氧化物絕緣層416接觸。
透過上述步驟，氧化物半導體層431、432係處於一缺氧狀態中且藉由用於脫水或脫氫之熱處理而減小電阻；此時，氧化物半導體層431、432之一部分係選擇性處於一過氧狀態中。結果，一與閘極層411重疊之通道形成區413變成i型，及一與源極層415a重疊之高電阻源極區414a及一與汲極層415b重疊之高電阻汲極區414b即以一自對準方式形成。透過上述步驟，薄膜電晶體410即可形成。相似地，一與閘極層421重疊之通道形成區423變成i型，及一與源極層425a重疊之高電阻源極區424a及一與汲極層425b重疊之高電阻汲極區424b即以一自對準方式形成。透過上述步驟，薄膜電晶體420即可形成。
再者，熱處理可以在空氣中以一較高於或等於100℃且較低於或等於200℃之溫度進行多於或等於1小時且少於或等於30小時。在此實施例中，熱處理係以150℃進行10小時。此熱處理可以在一固定之加熱溫度下進行。另者，下列之溫度循環可以反覆施加多次：溫度從一室溫升高至一較高於或等於100℃且較低於或等於200℃之溫度，及隨後降低至一室溫。再者，此熱處理可以在氧化物絕緣層416形成之前在一減壓下進行。在一減壓下，加熱時間可以縮短。藉由此熱處理，氫即從氧化物半導體層431、432進入氧化物絕緣層416；因此，可以取得常閉型薄膜電晶體。因此，半導體裝置之可靠性得以改善。
應該注意的是在與汲極層415b、425b(及源極層415a、425a)重疊之氧化物半導體層431、432中形成高電阻汲極區414b、424b(或高電阻源極區414a、424a)，薄膜電晶體410、420之可靠性即可提升。更明確地說，藉由形成高電阻汲極區414b、424b，所取得之結構中，汲極層415b、425b、高電阻汲極區414b、424b、及通道形成區413、423之傳導率即逐級改變。因此，在藉由汲極層415b、425b連接於一佈線以供給一高電位VDD 而操作之薄膜電晶體410、420例子中，高電阻汲極區414b、424b使用作為一緩衝器且一高電場未做局部性施加，即使是高電場施加於閘極層411與汲極層415b之間以及閘極層421與汲極層425b之間；因此，薄膜電晶體之耐受電壓得以增大。
再者，在氧化物半導體層431、432之厚度較小於或等於15奈米之情況中，氧化物半導體層431、432中之高電阻源極區414a、424a或高電阻汲極區414b、424b係形成於整個厚度方向中。在氧化物半導體層之厚度較大於或等於30奈米且較小於或等於50奈米之情況中，氧化物半導體層431、432之一部分(亦即與源極層415a、425a或汲極層415b、425b接觸之區域)及其附近係減小電阻且成為一高電阻源極區414a、424a或高電阻汲極區414b、424b，而接近於閘極絕緣層402之氧化物半導體層431、432中之區域則可成為i型。
一保護絕緣層403可以額外形成於氧化物絕緣層416上。例如，一氮化矽膜使用一射頻(RF)濺鍍法形成。一RF濺鍍法因為有高生產力，故其較佳作為保護絕緣層之一形成方法。保護絕緣層403使用一無機絕緣膜形成，其不含水氣、氫離子、及OH- 等雜質且阻制這些雜質侵入；例如，其使用一氮化矽膜、一氮化鋁膜、一氮氧化矽膜、一氧氮化鋁膜、或類似者。在此實施例中，保護絕緣層403係使用一氮化矽膜形成(參閱圖4D)。
一用於平坦化之平坦絕緣層可設於保護絕緣層403上。如圖4E中所示，在本實施例中係形成一平坦絕緣層404。
平坦絕緣層404可以使用一具有耐熱性之有機材料形成，例如聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺、或環氧樹脂。除此有機材料之外，也可以使用低介電常數材料(即一低k材料)、矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、或類似者。平坦絕緣層404可藉由堆疊複數個由上述材料任一者構成之絕緣膜形成。
應該注意的是矽氧烷基樹脂相當於一包括矽-氧-矽鍵在內之樹脂，其係使用矽氧烷基材料作為一起始原料而形成。矽氧烷基樹脂可包括一有機基(例如，一烷基或一芳基)或一氟基，以作為一取代基。此外，有機基可包括一氟基。
對於形成平坦絕緣層404之方法上並無特別限制，依據材料，平坦絕緣層404可以使用一方法形成，例如一濺鍍法、一旋塗式玻璃(SOG)法、一旋塗法、一浸漬法、一嘖塗法、或一液滴噴射法(例如，噴墨法、網版印刷、平版印刷)，或一工具(設備)例如一刮刀、一輥式塗布機、一幕簾式塗布機、或一刮刀塗布機。
執行一第四微影蝕刻步驟。一抗蝕遮罩形成及執行選擇性蝕刻，以去除一部分之氧化物絕緣層416、保護絕緣層403、及平坦絕緣層404，使一到達汲極層425b之開孔得以形成。
接著，形成一透光性導電膜。透光性導電膜使用氧化銦(In2 O3 )、氧化銦-氧化錫之混合氧化物(In2 O3 -SnO2 ，簡稱為ITO)、或類似者，而以一濺鍍法、一真空蒸鍍法、或類似者形成。或者，可以使用一含有氮之鋁-鋅-氧基薄膜(即一鋁-鋅-氧-氮基薄膜)、一鋅-氧-氮基薄膜、或一錫-鋅-氧-氮基薄膜。應該注意的是鋅在鋁-鋅-氧-氮基薄膜中之成分(原子百分比)為較小於或等於47原子百分比，且其較大於鋁在該薄膜中者；鋁在該薄膜中之成分(原子百分比)則較大於氮在該薄膜中者。此一材料係以氫氯酸基溶液蝕刻。惟，由於容易產生一殘留物於基板上，特別是在蝕刻ITO時，因此氧化銦-氧化鋅之一混合氧化物(In2 O3 -ZnO)可用於改善蝕刻加工性。
應該注意的是透光性導電膜中之成分百分比之單位為原子百分比(at%)，且成分百分比係使用一電子探針X光微探儀(EPMA)分析評估。
執行一第五微影蝕刻步驟。一抗蝕遮罩形成且透光性導電膜之不必要部分係藉由蝕刻去除，以形成一像素電極層427及一導電層417。接著，將抗蝕遮罩去除(參閱圖4E)。
在此實施例中，形成閘極絕緣層中之開孔的步驟並未揭示於一圖式中；惟，形成閘極絕緣層中之開孔的步驟可在與氧化物絕緣層及保護絕緣層者相同之步驟中或另一微影蝕刻步驟中執行。當開孔是在另一微影蝕刻步驟中形成時，微影蝕刻步驟之數量為六個。
本實施例可以和其他實施例之任一者適當地組合。
如上所述，吾人可以提供一種包括使用氧化物半導體層而形成之薄膜電晶體在內且消耗較少電力的半導體裝置。
再者，吾人可以提供一種包括使用氧化物半導體層而形成之薄膜電晶體在內且具有高可靠性的半導體裝置。
[實施例5]
在此實施例中，一可施加於本說明書中所揭露半導體裝置之薄膜電晶體係說明於後。本實施例中所述之薄膜電晶體450、460可以使用作為實施例1中之驅動器電路薄膜電晶體1223及像素薄膜電晶體1211，及實施例2中之薄膜電晶體320。
本實施例之一種半導體裝置及半導體裝置製造方法之一實施例係參考圖5A至5E說明於後。
圖5A至5E揭示一半導體裝置之截面結構。圖5D中之薄膜電晶體450、460各具有一俗稱為通道保護型(亦稱為通道蝕刻型)之底閘極結構且亦稱之為一反向交錯型薄膜電晶體。
儘管本說明是使用一單閘式薄膜電晶體作為薄膜電晶體450、460，各包括複數個通道形成區在內之多閘式薄膜電晶體也可以依需要而形成。
薄膜電晶體450、460在一基板400上之一製造過程將參考圖5A至5E說明於後。
首先，一導電膜形成於具有一絕緣表面之基板400上，及隨後，閘極層451、461在一第一微影蝕刻步驟中形成。請注意，一抗蝕遮罩可以使用一噴墨法形成。當抗蝕遮罩使用一噴墨法形成時，則不使用一光罩；因此，製造成本得以降低。
閘極層451、461可以使用任意金屬材料(例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、及鈧)；或一含有這些金屬材料任一者之合金材料，作為其主成分，而各形成具有一單層或堆疊結構。
接著，閘極絕緣層402形成於閘極層451、461上。
在此實施例中，一氧氮化矽層使用一電漿CVD法而形成至一小於或等於100奈米之厚度，以作為閘極絕緣層402。
接著，一氧化物半導體膜在閘極絕緣膜402上形成，以具有一大於或等於2奈米且小於或等於200奈米之厚度，並在一第二微影蝕刻步驟中被處理成島狀氧化物半導體層。在此實施例中，氧化物半導體膜係使用一銦-鎵-鋅-氧基金屬氧化物靶材並以一濺鍍法形成。
接著，氧化物半導體層進行脫水或脫氫。用於脫水或脫氫之第一熱處理之溫度係高於或等於400℃且低於或等於750℃，較佳為高於或等於400℃且低於基板之應變點。在此，基板被送入一電爐內，其係熱處理設備之其中一者，熱處理是在一氮氣環境中以450℃執行於氧化物半導體層上達一小時，及隨後，氧化物半導體層不曝露於空氣，以防止水及氫進入氧化物半導體層；因此，可以取得氧化物半導體層431、432(如圖5A)。
接著，以一氣體(例如N2 O、N2 、或Ar)進行電漿處理。藉由此電漿處理，吸收到氧化物半導體層之曝露部分之表面的水分及類似者即可去除。另者，電漿處理也可以使用氧與氬之一混合氣體進行。
接著，在一氧化物絕緣層形成於閘極絕緣層402及氧化物半導體層431、432上之後，執行一第三微影蝕刻步驟。一抗蝕遮罩形成且執行選擇性蝕刻，以形成氧化物絕緣層456、466。隨後，將抗蝕遮罩去除。
在此實施例中，一氧化矽膜利用氧化物絕緣層456、466所用之一濺鍍法形成至一200奈米厚度。沉積時之基板溫度可以較高於或等於室溫且較低於或等於300℃，且在此實施例中為100℃。氧化矽膜可利用一濺鍍法在一稀有氣體(典型上為氬)環境、氧氣環境、或一含稀有氣體(典型上為氬)與氧氣之環境下形成。就靶材而言，可使用一氧化矽靶材或一矽靶材。例如，氧化矽膜可在氧與氮之環境下使用一矽靶材並以一濺鍍法形成。針對形成與氧化物半導體層431、432接觸的氧化物絕緣層456、466而言，可使用一不含水氣、氫離子、及OH- 等雜質且阻制這些雜質進入之無機絕緣膜形成。典型上，可以使用一氧化矽膜、一氮氧化矽膜、一氧化鋁膜、一氧氮化鋁膜、或類似者。
接著，第二熱處理係在一惰性氣體環境中或一氧氣環境中執行(較佳為高於或等於200℃且低於或等於400℃，例如高於或等於250℃且低於或等於350℃)。例如，第二熱處理是在一氮氣環境中以250℃執行一小時。在第二熱處理中，氧化物半導體層之一部分(即通道形成區)加熱，同時其與氧化物絕緣層456、466接觸。
在此實施例中，熱處理係進一步在供氧化物絕緣層456、466設於其上之氧化物半導體層431、432上進行且部分之氧化物半導體層431、432曝露於一惰性氣體(例如氮)環境中或在減壓下。藉由在一惰性氣體(例如氮)環境中或在減壓下進行熱處理，未受到氧化物絕緣層456、466覆蓋而曝露之氧化物半導體層431、432之區域可以減低電阻。例如，熱處理係在一氮氣環境中以250℃進行1小時。
藉由在一氮氣環境中分別針對備有氧化物絕緣層456、466之氧化物半導體層431、432進行熱處理，氧化物半導體層431、432之曝露區域之電阻減小。因此，各包括有不同電阻區域(如圖5B中之陰影區及白色區所示)之氧化物半導體層452、462即形成。
接著，在一金屬導電膜形成於閘極絕緣層402、氧化物半導體層452、462、及氧化物絕緣層456、466上之後，執行一第四微影蝕刻步驟。一抗蝕遮罩形成及執行選擇性蝕刻，以形成源極層455a、465a及汲極層455b、465b。隨後，將抗蝕遮罩去除(參閱圖5C)。源極層455a及汲極層455b接觸於一部分之氧化物絕緣層456及一部分之氧化物半導體層452。相似地，源極層465a及汲極層465b接觸於一部分之氧化物絕緣層466及一部分之氧化物半導體層462。
就源極層455a、465a及汲極層455b、465b之一材料而言，可以使用一選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素；一含有上述元素之任一者以作為其主成分之合金；一含有這些元素之任一者之組合的合金薄膜；及類似者。再者，金屬導電膜可具有一單層式結構或二或多層之疊層式結構。
透過上述步驟，氧化物半導體層431、432係處於一缺氧狀態中且藉由用於脫水或脫氫之熱處理而減小電阻；此時，氧化物半導體層431、432之一部分係選擇性處於一過氧狀態中。結果，與閘極層451、461重疊之通道形成區453、463變成i型，及與源極層455a、465a重疊之高電阻源極區454a、464a及與汲極層455b、465b重疊之高電阻汲極區454b、464b即以一自對準方式形成。透過上述步驟，薄膜電晶體450、460即可形成。
再者，熱處理可以在空氣中以一較高於或等於100℃且較低於或等於200℃之溫度進行多於或等於1小時且少於或等於30小時。在此實施例中，熱處理係以150℃進行10小時。此熱處理可以在一固定之加熱溫度下進行。另者，下列之溫度循環可以反覆施加多次：溫度從一室溫升高至一較高於或等於100℃且較低於或等於200℃之溫度，及隨後降低至一室溫。再者，此熱處理可以在氧化物絕緣層456、466形成之前在一減壓下進行。在一減壓下，加熱時間可以縮短。藉由此熱處理，氫即從氧化物半導體層452、462進入氧化物絕緣層456、466；因此，可以取得常閉型薄膜電晶體。因此，半導體裝置之可靠性得以改善。
應該注意的是藉由在與汲極層455b、465b(及源極層455a、465a)重疊之氧化物半導體層452、462中形成高電阻汲極區454b、464b(或高電阻源極區454a、464a)，薄膜電晶體450、460之可靠性即可提升。更明確地說，藉由形成高電阻汲極區454b、464b，所取得之結構中，汲極層455b、465b、高電阻汲極區454b、464b、及通道形成區453、463之傳導率即逐級改變。因此，在藉由汲極層455b、465b連接於一佈線以供給一高電力供給電位VDD 而操作之薄膜電晶體例子中，高電阻汲極區454b、464b使用作為一緩衝器且一高電場未做局部性施加，即使是高電場施加於閘極層451與汲極層455b之間以及閘極層461與汲極層465b之間；因此，薄膜電晶體之耐受電壓得以增大。
一保護絕緣層403形成於源極層455a、465a、汲極層455b、465b、及氧化物絕緣層456、466上。在此實施例中，保護絕緣層403係使用一氮化矽膜形成(參閱圖5D)。
另者，一氧化物絕緣層可以進一步形成於源極層455a、465a、汲極層455b、465b、及氧化物絕緣層456、466上，且保護絕緣層403可堆疊於氧化物絕緣層上。在此實施例中，平坦絕緣層404形成於保護絕緣層403上。
接著，執行一第五微影蝕刻步驟。一抗蝕遮罩形成及執行選擇性蝕刻，以去除一部分之平坦絕緣層404及保護絕緣層403，使一到達汲極層465b之開孔得以形成。
接著，形成一透光性導電膜，及執行一第六微影蝕刻步驟。一抗蝕遮罩形成且不必要部分係藉由蝕刻去除，以形成一像素電極層467及一導電層457。接著，將抗蝕遮罩去除(參閱圖5E)。
在此實施例中，形成閘極絕緣層中之開孔的步驟並未揭示於一圖式中；惟，形成閘極絕緣層中之開孔的步驟可在與氧化物絕緣層及保護絕緣層者相同之步驟中或另一微影蝕刻步驟中執行。當開孔是在另一微影蝕刻步驟中形成時，微影蝕刻步驟之數量為七個。
本實施例可以和其他實施例之任一者適當地組合。
如上所述，吾人可以提供一種包括使用氧化物半導體層而形成之薄膜電晶體在內且消耗較少電力的半導體裝置。
再者，吾人可以提供一種包括使用氧化物半導體層而形成之薄膜電晶體在內且具有高可靠性的半導體裝置。
[實施例6]
在此實施例中，一可施加於本說明書中所揭露半導體裝置之薄膜電晶體係說明於後。本實施例中所述之薄膜電晶體240、260可以使用作為實施例1中之驅動器電路薄膜電晶體1223及像素薄膜電晶體1211，及實施例2中之薄膜電晶體320。
本實施例之一種半導體裝置及半導體裝置製造方法之一實施例係參考圖6A至6E說明於後。
儘管本說明是使用一單閘式薄膜電晶體作為薄膜電晶體240、260，各包括複數個通道形成區在內之多閘式薄膜電晶體也可以依需要而形成。
薄膜電晶體240、260在一基板290上之一製造過程將參考圖6A至6E說明於後。
首先，一導電膜形成於具有一絕緣表面之基板290上，及隨後，閘極層241、261在一第一微影蝕刻步驟中形成。在此實施例中，就閘極層241、261而言，一鎢膜使用一濺鍍法而形成至一150奈米之厚度。
接著，一閘極絕緣層292形成於閘極層241、261上。在此實施例中，一氧氮化矽層使用一電漿CVD法而形成至一小於或等於100奈米之厚度，以作為閘極絕緣層292。
接著，一金屬導電膜形成於閘極絕緣膜292上，及執行一第二微影蝕刻步驟。一抗蝕遮罩形成於金屬導電膜上及執行選擇性蝕刻，以形成源極層245a、265a與汲極層245b、265b。隨後，將抗蝕遮罩去除(參閱圖6A)。
接著，形成一氧化物半導體膜295(參閱圖6B)。在此實施例中，氧化物半導體膜295係使用一銦-鎵-鋅-氧基金屬氧化物靶材並以一濺鍍法形成。氧化物半導體膜295在一第三微影蝕刻步驟中被處理成島狀氧化物半導體層。
接著，氧化物半導體層進行脫水或脫氫。用於脫水或脫氫之第一熱處理之溫度係高於或等於400℃且低於或等於750℃，較佳為高於或等於400℃且低於基板之應變點。在此，基板被送入一電爐內，其係熱處理設備之其中一者，熱處理是在一氮氣環境中以450℃執行於氧化物半導體層上達一小時，及隨後，氧化物半導體層不曝露於空氣，以防止水及氫進入氧化物半導體層；因此，可以取得氧化物半導體層296、297(如圖6C)。
就第一熱處理而言，GRTA可執行如下。將基板放置於一已加熱到650℃至700℃高溫之惰性氣體中，加熱達數分鐘，及從加熱之惰性氣體中轉移與取出。藉由GRTA，可以達成短時間週期之高溫熱處理。
一欲作為一保護絕緣膜之氧化物絕緣層246形成接觸於氧化物半導體層296、297。
氧化物絕緣層246可以藉由一方法而形成一至少1奈米厚度，其中雜質(例如水及氫)不致於進入氧化物絕緣層246，例如一濺鍍法。當氫包含於氧化物絕緣層246內時，即造成氫進入氧化物半導體層296、297或氧化物半導體層296、297中之氧被氫抽取，使得氧化物半導體層296、297之後通道具有一較低電阻(具有n型傳導率)及形成寄生通道。因此，重要的是使用一不採用氫之薄膜形成法，以利於形成含氫量盡可能少之氧化物絕緣層246。
在此實施例中，一氧化矽膜即利用氧化物絕緣層246所用之一濺鍍法形成至一200奈米厚度。沉積時之基板溫度可以較高於或等於室溫且較低於或等於300℃，且在此實施例中為100℃。氧化矽膜可利用一濺鍍法在一稀有氣體(典型上為氬)環境、氧氣環境、或一含稀有氣體(典型上為氬)與氧氣之環境下形成。就靶材而言，可以使用一氧化矽靶材或一矽靶材。例如，氧化矽膜可在氧與氮之環境下使用一矽靶材並以一濺鍍法形成。針對形成與具有減小電阻之氧化物半導體層296、297接觸的氧化物絕緣層246而言，可使用一不含水氣、氫離子、及OH- 等雜質且阻制這些雜質進入之無機絕緣膜形成。典型上，可以使用一氧化矽膜、一氮氧化矽膜、一氧化鋁膜、一氧氮化鋁膜、或類似者。
接著，第二熱處理係在一惰性氣體環境中或一氧氣環境中執行(較佳為高於或等於200℃且低於或等於400℃，例如高於或等於250℃且低於或等於350℃)。例如，第二熱處理是在一氮氣環境中以250℃執行一小時。在第二熱處理中，氧化物半導體層296、297之一部分(即通道形成區)加熱，同時其與氧化物絕緣層246接觸。
透過上述步驟，氧化物半導體層296、297係處於一缺氧狀態中、藉由用於脫水或脫氫之熱處理而減小電阻、及處於一過氧狀態中。結果，i型氧化物半導體層242、262形成。透過上述步驟，薄膜電晶體240、260即可形成。
再者，熱處理可以在空氣中以一較高於或等於100℃且較低於或等於200℃之溫度進行多於或等於1小時且少於或等於30小時。在此實施例中，熱處理係以150℃進行10小時。此熱處理可以在一固定之加熱溫度下進行。另者，下列之溫度循環可以反覆施加多次：溫度從一室溫升高至一較高於或等於100℃且較低於或等於200℃之溫度，及隨後降低至一室溫。再者，此熱處理可以在氧化物絕緣層形成之前在一減壓下進行。在一減壓下，加熱時間可以縮短。藉由此熱處理，氫即從氧化物半導體層進入氧化物絕緣層；因此，可以取得常閉型薄膜電晶體。因此，半導體裝置之可靠性得以改善。
一保護絕緣層293可以額外形成於氧化物絕緣層246上。例如，一氮化矽膜使用一射頻(RF)濺鍍法形成。在此實施例中，保護絕緣層293係使用一氮化矽膜形成(參閱圖6D)。
一用於平坦化之平坦絕緣層294可設於保護絕緣層293上。在此實施例中，平坦絕緣層294係形成於保護絕緣層293上。
接著，執行一第四微影蝕刻步驟。一抗蝕遮罩形成及執行選擇性蝕刻，以去除一部分之平坦絕緣層294、保護絕緣層293、及氧化物絕緣層246，使一到達汲極層265b之開孔得以形成。
接著，形成一透光性導電膜，及執行一第五微影蝕刻步驟。一抗蝕遮罩形成且不必要部分係藉由蝕刻去除，以形成一像素電極層267及一導電層247。接著，將抗蝕遮罩去除(參閱圖6E)。
在此電施例中，形成閘極絕緣層中之開孔的步驟並未揭示於一圖式中；惟，形成閘極絕緣層中之開孔的步驟可在與氧化物絕緣層及保護絕緣層者相同之步驟中或另一微影蝕刻步驟中執行。當開孔是在另一微影蝕刻步驟中形成時，微影蝕刻步驟之數量為六個。
本實施例可以和其他實施例之任一者適當地組合。
如上所述，吾人可以提供一種包括使用氧化物半導體層而形成之薄膜電晶體在內且消耗較少電力的半導體裝置。
再者，吾人可以提供一種包括使用氧化物半導體層而形成之薄膜電晶體在內且具有高可靠性的半導體裝置。
[實施例7]
在此實施例中，一可施加於本說明書中所揭露半導體裝置之薄膜電晶體係說明於後。本實施例中所述之薄膜電晶體210、220可以使用作為實施例1中之驅動器電路薄膜電晶體1223及像素薄膜電晶體1211，及實施例2中之薄膜電晶體320。
在此實施例中，一種包括一薄膜電晶體在內之半導體裝置製造方法之一範例係參考圖8A至8E說明於後，該薄膜電晶體之一部分係不同於實施例4者。圖8A至8E相同於圖4A至4E，不同的是圖8A至8E中之一部分製程不同於圖4A至4E者；因此，與圖4A至4E者相同之部分之詳細說明即予以省略。在此實施例中，一使用多色調遮罩形成之遮罩層係用在微影蝕刻步驟中。
由於一使用多色調遮罩形成之遮罩層具有複數個薄膜厚度及可藉由在遮罩層上執行蝕刻而進一步改變形狀，遮罩層可以使用在複數個製成不同圖案之蝕刻步驟中。因此，一與二或多款不同圖案相對應之遮罩層可以使用多色調遮罩形成。因此，曝光遮罩之數量可以減少及相對應之微影蝕刻步驟數也可以減少，藉此使一製程之簡化得以達成。
根據實施例1，閘極層211、221在一第一微影蝕刻步驟中形成於基板200上，一閘極絕緣層202則堆疊於其上。一氧化物半導體膜形成於閘極絕緣層202上。在此實施例中，氧化物半導體膜係使用一銦-鎵-鋅-氧基金屬氧化物靶材並以一濺鍍法形成。
基板被送入一電爐內，其係熱處理設備之其中一者，且用於脫水或脫氫之第一熱處理是在一氮氣環境中以450℃執行於氧化物半導體膜上達一小時。隨後，氧化物半導體膜不曝露於空氣，以防止水及氫進入氧化物半導體膜。因此，可以取得一氧化物半導體膜230。
接著，一金屬導電膜237可藉由一濺鍍法或一真空蒸鍍法形成於氧化物半導體膜230上(參閱圖8A)。
金屬導電膜237係一作為源極與汲極層之導電膜。就金屬導電膜之一材料而言，可用一選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素；一含有上述元素之任一者以作為其主成分之合金；一含有這些元素之任一者之組合的合金薄膜；及類似者。再者，可以使用一或多個選自錳、鎂、鋯、鈹、及釷之元素。
在一第二微影蝕刻步驟中，抗蝕遮罩231a、231b形成於氧化物半導體膜230及金屬導電膜237上。
在此實施例中，所揭述之一範例中，曝光係使用一多段調整(高調)式遮罩，以供形成抗蝕遮罩231a、231b。首先，一抗蝕遮罩形成，以形成抗蝕遮罩231a、231b。就抗蝕遮罩而言，一正型光阻劑或一負型光阻劑皆可使用。在此則使用一正型光阻劑。光阻劑可由一旋塗法形成，或者可由一噴墨法選擇性形成。當光阻係藉由一噴墨法選擇性形成時，一光阻劑可以避免在一不想要之部分中形成，此可導致減少材料浪費。
接著，使用一多色調遮罩81作為一曝光遮罩而以光照射光阻劑，使得光阻劑曝光。
在此，使用多色調遮罩81之曝光情形係參考圖9A至9D說明於後。
一多色調遮罩係一可作三階段曝光之遮罩，以提供一曝光區、一半曝光區、及一未曝光區。一多色調遮罩係一可供光透過此處以具有複數個強度之曝光遮罩。一次曝光及顯影過程容許一抗蝕遮罩形成複數個厚度(典型上為二種厚度)。因此，藉由使用一多色調遮罩，曝光遮罩數可以減少。
多色調遮罩之典型範例包括圖9A中所示之一灰色調遮罩81a及圖9C中所示之一半色調遮罩81b。
如圖9A中所示，灰色調遮罩81a包括一透光性基板83、及形成於透光性基板83上之一遮光部分84與一繞射光柵85。遮光部分84之光透射比(transmittance)為0%。然而，繞射光柵85具有一隙縫形式、一點形式、一網孔形式、或類似者之遮光部分，其具有較小於或等於曝光所用光線之解析度範圍之間隔，藉此使光透射比可受控制。應該注意的是繞射光柵85可以是具有規則間隔之隙縫形式、點形式、或網孔形式；或是具有不規則間隔之隙縫形式、點形式、或網孔形式。
就透光性基板83而言，可以使用一例如為石英基板之透光性基板。遮光部分84及繞射光柵85可以使用一吸收光之遮光材料形成，例如鉻或氧化鉻。
當灰色調遮罩81a以光照射而曝光時，遮光部分84之一光透射比86為0%，及一非遮光部分84也非繞射光柵85之區域之光透射比86為100%，如圖9B中所示。繞射光柵85之光透射比86可控制在10%至70%範圍內。繞射光柵85之光透射比可以藉由調整繞射光柵之隙縫、點、或網孔之間隔或間距而控制。
如圖9C中所示，半色調遮罩81b包括透光性基板83，其備有一半透光性部分87及一遮光部分88。半透光性部分87可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi形成。遮光部分88可以使用一吸收光之遮光材料形成，例如鉻或氧化鉻。
當半色調遮罩81b以光照射而曝光時，遮光部分88之一光透射比89為0%，及一非遮光部分88也非半透光性部分87之區域之光透射比89為100%，如圖9D中所示。半透光性部分87之光透射比89可控制在10%至70%範圍內。半透光性部分87之光透射比可以藉由半透光性部分87之材料而控制。
在使用多色調遮罩曝光之後即進行顯影，藉此形成各具有不同厚度區域之抗蝕遮罩231a、231b，如圖8B中所示。
接著，使用抗蝕遮罩231a、231b執行第一蝕刻步驟，使得氧化物半導體膜230及金屬導電膜237蝕刻至具有島狀。結果，氧化物半導體層233、235及金屬導電層232、234即可形成(參閱圖8B)。
接著，抗蝕遮罩231a、231b進行灰化。因此，抗蝕遮罩之面積(若考慮到三維，則為體積)及厚度減小。此時，小厚度區(即一與一部分閘極層211重疊之區域及一與一部分閘極層221重疊之區域)之抗蝕遮罩之光阻劑去除，使得分隔之抗蝕遮罩236a、236b、236d、236e可形成。
不必要之部分係使用分隔之抗蝕遮罩236a、236b、236d、236e蝕刻，使得源極層215a、225a及汲極層215b、225b可形成(參閱圖8C)。
應該注意的是蝕刻條件係適當地調整，使得氧化物半導體層233、235不致因金屬導電層232、234之蝕刻而去除。
在此實施例中，一鈦膜使用作為金屬導電層232、234，一銦-鎵-鋅-氧基金屬氧化物使用作為氧化物半導體層233、235，及一過氧化氫銨溶液(雙氧水31 wt%：氨水28 wt%：水=5：2：2)使用作為鈦膜之蝕刻液。
應該注意的是金屬導電膜及氧化物半導體膜之蝕刻可以是乾式蝕刻，而不限於濕式蝕刻。
就乾式蝕刻用之一蝕刻氣體而言，較佳使用一含氯之氣體(即氧基氣體，例如氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )、或四氯化碳(CCl4 ))。
另者，一含有氟(氟基氣體例如四氟化碳(CF4 )、六氟化硫(SF6 )、三氟化氮(NF3 )、或三氟甲烷(CHF3 ))；溴化氫(HBr)；氧(O2 )；這些供一稀有氣體(例如氦(He)或氬(Ar))添入之氣體之任一者；或類似者皆可以使用。
就乾式蝕刻法而言，可以使用一平行板反應離子蝕刻(RIE)法或一感應耦合電漿(ICP)蝕刻法。為了將薄膜蝕刻成所需之形狀，蝕刻條件(施加於一線圈形電極之電量、施加於基板側上之一電極之電量、基板側上之電極之溫度、及類似者)可以適度調整。
就一用於濕式蝕刻之蝕刻劑而言，可以使用一藉由將磷酸、醋酸、及硝酸混合而得之溶液，或類似者。另者，也可以使用ITO07N(KANTO CHEMICAL CO.,INC製造)。
濕式蝕刻所用之蝕刻劑係藉由與蝕除材料一併清理而去除。含有蝕刻劑與蝕除材料在內之廢液可加以過濾且材料可重複使用。當一材料(例如包括在氧化物半導體層內之銦)係從蝕刻後之廢液收集及重複使用時，資源即可有效使用且成本得以降低。
蝕刻條件(例如蝕刻液、蝕刻時間、及溫度)係依據材料而適度調整，使得材料可蝕刻成一所需之形狀。
接著，將分隔之抗蝕遮罩236a、236b、236d、236e去除，及一作為一保護絕緣膜用之氧化物絕緣層216形成與氧化物半導體層233、235接觸。在此實施例中，一氧化矽膜即利用氧化物絕緣層216所用之一濺鍍法形成至一200奈米厚度。
接著，第二熱處理係在一惰性氣體環境中或一氧氣環境中執行(較佳為高於或等於200℃且低於或等於400℃，例如高於或等於250℃且低於或等於350℃)。例如，第二熱處理是在一氮氣環境中以250℃執行一小時。在第二熱處理中，氧化物半導體層之一部分(即通道形成區)加熱，同時其與氧化物絕緣層216接觸。
透過上述步驟，氧化物半導體層233、235係處於一缺氧狀態中及藉由用於脫水或脫氫之熱處理而減小電阻；然後，氧化物半導體層233、235之一部分係選擇性處於一過氧狀態中。結果，一與閘極層211重疊之通道形成區213變成i型，及一與源極層215a重疊之高電阻源極區214a及一與汲極層215b重疊之高電阻汲極區214b即以一自對準方式形成。透過上述步驟，薄膜電晶體210即可形成。相似地，一與閘極層221重疊之通道形成區223變成i型，及一與源極層225a重疊之高電阻源極區224a及一與汲極層225b重疊之高電阻汲極區224b即以一自對準方式形成。透過上述步驟，薄膜電晶體220即可形成。
再者，熱處理可以在空氣中以一較高於或等於100℃且較低於或等於200℃之溫度進行多於或等於1小時且少於或等於30小時。在此實施例中，熱處理係以150℃進行10小時。此熱處理可以在一固定之加熱溫度下進行。另者，下列之溫度循環可以反覆施加多次：溫度從一室溫升高至一較高於或等於100℃且較低於或等於200℃之溫度，及隨後降低至一室溫。再者，此熱處理可以在氧化物絕緣層216形成之前在一減壓下進行。在一減壓下，加熱時間可以縮短。藉由此熱處理，氫即從氧化物半導體層233、235進入氧化物絕緣層216；因此，可以取得常閉型薄膜電晶體。因此，半導體裝置之可靠性得以改善。
一保護絕緣層203可以額外形成於氧化物絕緣層216上。在此實施例中，保護絕緣層203係使用一氮化矽膜形成(參閱圖8D)。
一用於平坦化之平坦絕緣層可設於保護絕緣層203上。在此實施例中，一平坦絕緣層204係形成於保護絕緣層203上。
接著，執行一第三微影蝕刻步驟。一抗蝕遮罩形成及執行選擇性蝕刻，以去除一部分之平坦絕緣層204、保護絕緣層203、及氧化物絕緣層216，使一到達汲極層225b之開孔得以形成。
接著，形成一透光性導電膜，及執行一第四微影蝕刻步驟。一抗蝕遮罩形成且不必要部分係藉由蝕刻去除，以形成一像素電極層227及一導電層217。接著，將抗蝕遮罩去除(參閱圖8E)。
在此實施例中，形成閘極絕緣層中之開孔的步驟並未揭示於一圖式中；惟，形成閘極絕緣層中之開孔的步驟可在與氧化物絕緣層及保護絕緣層者相同之步驟中或另一微影蝕刻步驟中執行。當開孔是在另一微影蝕刻步驟中形成時，微影蝕刻步驟之數量為四個。
本實施例可以和其他實施例之任一者適當地組合。
如上所述，吾人可以提供一種包括使用氧化物半導體層而形成之薄膜電晶體在內且消耗較少電力的半導體裝置。
再者，吾人可以提供一種包括使用氧化物半導體層而形成之薄膜電晶體在內且具有高可靠性的半導體裝置。
[實施例8]
在此實施例中，一可施加於本說明書中所揭露半導體裝置之薄膜電晶體係說明於後。本實施例中所述之薄膜電晶體270、280可以使用作為實施例1中之驅動器電路薄膜電晶體1223及像素薄膜電晶體1211，及實施例2中之薄膜電晶體320。
本實施例所揭述之範例中，一閘極層、一源極層、及一汲極層係使用一參閱圖7所示之透光性導電材料形成。除了閘極層、源極層、及汲極層以外，本實施例可用一與上述實施例者相似之方式實施；據此，與上述實施例者相同之部分或功能上與上述實施例者相似之部分的重複說明，及與上述實施例者相似之步驟的重複說明即不予以贅述。
圖7中所示之薄膜電晶體270、280係一通道蝕刻型薄膜電晶體，且其在一具有一絕緣表面之基板250上包括閘極層271、281；一閘極絕緣層252、一包括至少一通道形成區273、一高電阻源極區274a、及一高電阻汲極區274b之氧化物半導體層272；一包括至少一通道形成區283、一高電阻源極區284a、及一高電阻汲極區284b之氧化物半導體層282；及源極與汲極層275a、275b、285a、285b。此外，一氧化物絕緣層256設置用於覆蓋薄膜電晶體270、280並與通道形成區273、283接觸。再者，一保護絕緣層253及一平坦絕緣層254係形成於氧化物絕緣層256上。
在一像素部分中，一到達源極或汲極層285b之開孔(接觸孔)係形成用於穿過氧化物絕緣層256、保護絕緣層253、及平坦絕緣層254，及一像素電極287形成於開孔中與其上。另方面，在一驅動器電路中，一導電層277形成於平坦絕緣層254上，以利與閘極層271及氧化物半導體層272重疊。
源極與汲極層275a、275b、285a、285b使用一金屬導電性薄膜形成及其因而可具有透光性。
在圖7中，透光性導電膜係用於薄膜電晶體270、280之閘極層271、281、及源極與汲極層275a、275b、285a、285b。
就閘極層271、281及源極與汲極層275a、275b、285a、285b之材料而言，供可見光透射之以下導電性材料任一者皆可使用：例如，一銦-錫-氧基金屬氧化物、一銦-錫-鋅-氧基金屬氧化物、一銦-鋁-鋅-氧基金屬氧化物、一錫-鎵-鋅-氧基金屬氧化物、一鋁-鎵-鋅-氧基金屬氧化物、一錫-鋁-鋅-氧基金屬氧化物、一銦-鋅-氧基金屬氧化物、一錫-鋅-氧基金屬氧化物、一鋁-鋅-氧基金屬氧化物、一銦-氧基金屬氧化物、一錫-氧基金屬氧化物、或一鋅-氧基金屬氧化物。閘極層271、281及源極與汲極層275a、275b、285a、285b之厚度係適當設定在大於或等於50奈米且小於或等於300奈米範圍內。就閘極層271、281及源極與汲極層275a、275b、285a、285b所用透光之導電材料之一沉積方法而言，其使用一濺鍍法、一真空蒸鍍法(例如一電子束蒸鍍法)、一電弧放電離子電鍍法、或一噴霧法。當使用一濺鍍法時，較佳為一含有大於或等於2重量百分比(wt%)且小於或等於10重量百分比(wt%)SiO2 之靶材使用於沉積且透光之導電膜含有用於抑制結晶化之SiOx (x＞0)，以防止在一後續步驟中因執行熱處理以脫水或脫氫所致之結晶化。
因此，薄膜電晶體270、280可以是透光性薄膜電晶體。
在備有薄膜電晶體280之像素中，一透射可見光之導電膜係使用於像素電極層287、另一電極層(例如一電容器電極層)、或一佈線層(例如一電容器佈線層)，藉此達成一具有高的開口率之顯示裝置。毋須贅言，閘極絕緣層252、氧化物絕緣層256、保護絕緣層253、及平坦絕緣層254較佳亦各使用一透射可見光之薄膜形成。
在本說明書中，一透射可見光之薄膜係指一可見光透射比為75%至100%之薄膜，且在該薄膜具有一導電性之情況下，其亦指一透明之導電膜。再者，一對於可見光呈半透明之導電膜可用於閘極層、源極層、汲極層、像素電極層、任意其他電極層、或一佈線層所用之材料。對於可見光呈半透明意指可見光之一透射比為50%至75%。
由於薄膜電晶體280具有一透光性，因此開口率可增大。特別是對於10吋以下之小型液晶顯示面板而言，例如即使當像素尺寸減小以取得較高之顯示影像解析度時，藉由增加閘極佈線數，仍可達成高開口率。再者，寬視角係藉由使用一透光性薄膜作為薄膜電晶體280之內部組件而達成，使得即使當一像素分割成複數個子像素時仍可達成高開口率。也就是說，即使當薄膜電晶體係高密度設置時，高開口率仍可達成，且顯示區域有足夠面積。例如，即使當一個像素包含2個到4個子像素時，因為薄膜電晶體具有透光性，仍可增加開口率。當一儲存電容器使用與薄膜電晶體者相同之步驟及相同之材料形成時，儲存電容器也可具有透光性；因此，開口率可以進一步增加。
本實施例可以和其他實施例之任一者適當地組合。
[實施例9]
在此實施例中，一液晶顯示裝置係揭述作為本說明書中所揭露之一半導體裝置之範例。
本說明書中所揭露之半導體裝置並無特別限制，且其可以使用一包括一扭曲向列性(TN)液晶、一光學補償雙折射(OCB)液晶、一超扭曲向列性(STN)液晶、一垂直對準(VA)液晶、一電場控制雙折射(ECB)液晶、一主-客型(GH)液晶、一聚合物散佈液晶、一圓盤狀液晶、或類似者在內之液晶顯示裝置。除了別的以外，較佳為一常態下呈黑色之液晶面板，例如一使用垂直對準(VA)模式之透射型液晶顯示裝置。有些範例則為一垂直對準模式。例如，一多區域垂直對準(MVA)模式、一圖像垂直對準(PVA)模式、一超廣角(ASV)模式、或類似者。
一VA液晶顯示裝置之一範例揭述於後。
一垂直對準(VA)係一用於控制一液晶顯示面板之液晶分子對準的模式。在VA液晶顯示裝置中，當無電壓施加時，液晶分子係相關於一面板表面而在一垂直方向中對準。在此實施例中，特別是一像素分割成一些區域(子像素)，及液晶分子在各自區域中對準於不同方向。此即稱為多區域或多區域設計。多區域設計之液晶顯示裝置將說明於後。
圖10及圖11揭示形成於一基板600上之一VA液晶顯示面板之一像素結構。圖11係基板600之俯視圖。圖10係沿圖11之截面線Y-Z所取之截面結構視圖。以下說明即參考於諸圖。
在此像素結構中，複數個像素電極層設於一像素中，及一TFT連接於各像素電極層。複數個TFT係由不同閘控信號驅動。易言之，施加於一多區域像素中之個別像素電極層的信號係作獨立控制。
一像素電極層624通過一接觸孔623而連接於一TFT 628之一源極或汲極層618。一像素電極層626通過一接觸孔627而連接於一TFT 629之一源極或汲極層619，該接觸孔穿過一絕緣層620、一覆蓋絕緣層620之絕緣層621、及一覆蓋絕緣層621之絕緣層622。TFT 628之一閘極佈線602分隔於TFT 629之一閘極佈線603，因此可施加不同閘控信號。另方面，作為一資料線用之一源極或汲極層616係由TFT 628、629共用。實施例3至8任一者中所述之薄膜電晶體皆可適當地使用作為TFT 628、629各者。
再者，一儲存電容器使用一電容器佈線690、一作為介電質之閘極絕緣層606、及一像素電極層或一電氣連接於像素電極層之電容器電極形成。
像素電極層624之形狀不同於像素電極層626者，且像素電極層624及像素電極層626彼此分隔一隙縫。像素電極層626係形成以圍繞於展開呈一V形之像素電極層624之外側。電壓施加於像素電極層624、626之時序係與在TFT 628、629中時不同，藉此控制液晶之對準。圖13說明此像素結構之一等效電路。TFT 628連接於閘極佈線602，及TFT 629連接於閘極佈線603。當不同閘控信號供給至閘極佈線602、603時，TFT 628、629之操作時序可以改變。
一相對基板601備有一遮光膜632、一著色膜636、及一相對電極層640。一平坦膜637(亦稱為覆蓋膜)形成於著色膜636與相對電極層640之間，以防止液晶之對準失序。一對準膜648形成於像素電極層624、626上，及一對準膜646形成於相對電極層640上。圖12揭示相對基板側之一結構。相對電極層640係一由不同像素共用之電極且形成隙縫641。隙縫641與像素電極層624、626側上之隙縫係以一交錯方式配置，使一斜向電場有效地產生，藉此使液晶之對準可受到控制。據此，液晶之對準方向可依據位置而改變，此即導致一較寬廣之視角。
具有一開孔圖案之相對電極層640係一設於一像素部分中之第一相對電極層及其具有一與一驅動器電路部分中之第二相對電極層者不同之電位。藉由將第二相對電極層設於驅動器電路部分上，即可形成一改善抗靜電力之極可靠性半導體裝置。
像素電極層624、一液晶層650、及相對電極層640重疊於彼此，以形成一第一液晶元件。像素電極層626、液晶層650、及相對電極層640重疊於彼此，以形成一第二液晶元件。像素結構係一多區域結構，其中第一液晶元件及第二液晶元件設於一像素中。
本實施例可以和其他實施例之任一者適當地組合。
[實施例10]
本說明書中所揭露之一半導體裝置可施加於多種電子產品(包括遊戲機在內)。此電子產品之範例為一電視機組(亦稱為一電視機或一電視機接收器)、一電腦或類似者之一監視器、一照相機(例如一數位相機或一數位攝影機)、一數位相框、一行動電話手機(亦稱為一行動電話或一行動電話裝置)、一可攜式遊戲機、一可攜式資訊終端機、一音頻播放器、一大型遊戲機(例如一彈珠台)、及類似者。
在此實施例中，供實施例1至9任一者中所得之一液晶顯示裝置安裝之一電子產品範例係參考圖14A至14E說明於後。
圖14A揭示一膝上型個人電腦，其係藉由將至少一液晶顯示裝置安裝作為一組件而製成及其包括一主體3001、一殼體3002、一顯示部分3003、一鍵盤3004、及類似者。應該注意的是此膝上型個人電腦包括實施例1中所述之液晶顯示裝置。
圖14B揭示一可攜式資訊終端機(亦稱為一個人數位助理(PDA))，其係藉由將至少一液晶顯示裝置安裝作為一組件而製成。一主體3021備有一顯示部分3023、一外部界面3025、一操作鍵3024、及類似者。此外，可攜式資訊終端機具有一觸控筆3022，以作為一操作配件。應該注意的是此可攜式資訊終端機包括實施例1中所述之液晶顯示裝置。
圖14C揭示一藉由將至少一液晶顯示裝置安裝作為一組件而製成之電子書閱讀器。例如，一電子書閱讀器2700包括一殼體2701及一殼體2703等二殼體。殼體2701及殼體2703利用一鉸鏈葉2711組合，使得電子書閱讀器2700可以藉由鉸鏈葉2711作為一軸而開啓與關閉。藉由此一結構，電子書閱讀器2700得以操作如同一本書。
一顯示部分2705及一顯示部分2707分別在殼體2701及殼體2703中併合。顯示部分2705及顯示部分2707可以顯示一影像或不同影像。在不同影像顯示於不同顯示部分上之情況中，例如，右顯示部分(圖14C中之顯示部分2705)顯示文字而左顯示部分(圖14C中之顯示部分2707)顯示影像。
圖14C揭示一範例，其中殼體2701備有一操作部分及類似者。例如，殼體2701備有一電源開關2721、一操作鍵2723、一喇叭2725、及類似者。頁面可以藉由操作鍵2723翻動。應該注意的是一鍵盤、一指示裝置、及類似者也可設在與殼體之顯示部分相同的表面上。再者，一外接終端(一耳機終端、一USB終端、一可連接於多種線材(例如AC轉接頭及USB線)之終端、或類似者)、一記錄媒體***部分、及類似者可設於殼體之後表面或側表面上。再者，電子書閱讀器2700可以具有一電子字典之功能。
電子書閱讀器2700可具有一可作無線發射及接收資料之組態。透過無線通信，即可找到所想要的書本資料或類似者並從一電子書伺服器下載。應該注意的是電子書閱讀器2700包括實施例1中所述之液晶顯示裝置。
圖14D揭示一行動電話，其係藉由將至少一液晶顯示裝置安裝作為一組件而製成及其包括一殼體2800及一殼體2801等二殼體。殼體2801包括一顯示面板2802、一喇叭2803、一麥克風2804、一指示裝置2806、一相機鏡頭2807、一外接終端2808、及類似者。殼體2800包括一用於行動電話充電之太陽能電池2810、一外接記憶體插槽2811、及類似者。再者，一天線併合於殼體2801中。
再者，顯示面板2802備有一觸控面板。複數個顯示成影像之操作鍵2805係在圖14D中以虛線揭示。應該注意的是其亦包括一增強電路，藉此將太陽能電池2810輸出之一電壓充分增強以供各電路使用。
在顯示面板2802中，顯示方向係依據一應用模式而適度變化。再者，行動電話在與顯示面板2802同一表面上備有相機鏡頭2807，故可使用作為一視訊電話。喇叭2803及麥克風2804可用於講視訊電話、錄音、播放、及類似者，而不限於口語通信。再者，處於圖14D中所示狀態之殼體2800、2801可以變動，使其中一者藉由滑動而疊於另一者；因此，可攜式資訊終端機之尺寸得以縮小，使行動電話更適於攜帶。
外接終端2808可以連接於一AC轉接頭及多種線材(例如一USB線)，及可對一個人電腦充電與資料通信。再者，大量資料可以藉由將一儲存媒體***外接記憶體插槽2811而儲存並可移出。
再者，除了上述功能外，一紅外線通信功能、一電視機接收功能、或類似者皆可提供。應該注意的是行動電話包括實施例1中所述之液晶顯示裝置。
圖14E揭示一數位相機，其係藉由將至少一液晶顯示裝置安裝作為一組件而製成及其包括一主體3051、一顯示部分(A)3057、一接目鏡3053、一操作開關3054、一顯示部分(B)3055、一電池3056、及類似者。應該注意的是此數位相機包括實施例1中所述之液晶顯示裝置。
本實施例可以和實施例1至9之任一者組合。
本申請案係基於在2009年10月30日向日本專利局申請的日本專利申請案第2009-250909號，該案之全文以引用的方式併入本文中。
81．．．多色調遮罩
81a．．．灰色調遮罩
81b．．．半色調遮罩
83．．．透光性基板
84．．．遮光部分
85．．．繞射光柵
87．．．半透光性部分
88．．．遮光部分
200．．．基板
202．．．閘極絕緣層
203．．．保護絕緣層
204．．．平坦絕緣層
210．．．薄膜電晶體
211．．．閘極層
213．．．通道形成區
214a．．．高電阻源極區
214b．．．高電阻汲極區
215a．．．源極層
215b．．．汲極層
216．．．氧化物絕緣層
217．．．導電層
220．．．薄膜電晶體
221．．．閘極層
223．．．通道形成區
224a．．．高電阻源極區
224b．．．高電阻汲極區
225a．．．源極層
225b．．．汲極層
227．．．像素電極層
230．．．氧化物半導體層
231a．．．抗蝕遮罩
231b．．．抗蝕遮罩
232．．．金屬導電層
233．．．氧化物半導體層
236a．．．抗蝕遮罩
236b．．．抗蝕遮罩
236c．．．抗蝕遮罩
236d．．．抗蝕遮罩
237．．．金屬導電膜
240．．．薄膜電晶體
241．．．閘極層
242．．．氧化物半導體層
245a．．．源極層
245b．．．汲極層
246．．．氧化物絕緣層
247．．．導電層
250．．．基板
252．．．閘極絕緣層
253．．．保護絕緣層
254．．．平坦絕緣層
256．．．氧化物絕緣層
261．．．閘極層
265a．．．源極層
265b．．．汲極層
267．．．像素電極層
270．．．薄膜電晶體
271．．．閘極層
272．．．氧化物半導體層
273．．．通道形成區
274a．．．高電阻源極區
274b．．．高電阻汲極區
275a．．．源極或汲極層
275b．．．源極或汲極層
277．．．導電層
280．．．薄膜電晶體
282．．．氧化物半導體層
283．．．通道形成區
284a．．．高電阻源極區
284b．．．高電阻汲極區
285a．．．源極或汲極層
285b．．．源極或汲極層
287．．．像素電極層
290．．．基板
292．．．閘極絕緣層
293．．．保護絕緣層
294．．．平坦絕緣層
295．．．氧化物半導體層
296．．．氧化物半導體層
300．．．第一基板
302．．．閘極絕緣層
303．．．保護絕緣層
304．．．汲極層
305．．．共同電位線
306．．．共同電極層
310．．．共同電位線
311．．．共同電極
320．．．薄膜電晶體
327．．．像素電極層
400．．．基板
402．．．閘極絕緣層
403．．．保護絕緣層
404．．．平坦絕緣層
410．．．薄膜電晶體
411．．．閘極層
413．．．通道形成區
414a．．．高電阻源極區
414b．．．高電阻汲極區
415a．．．源極層
415b．．．汲極層
416．．．氧化物絕緣層
420．．．薄膜電晶體
421．．．閘極層
423．．．通道形成區
424a．．．高電阻源極區
424b．．．高電阻汲極區
425a．．．源極層
425b．．．汲極層
427．．．像素電極層
430．．．氧化物半導體膜
431．．．氧化物半導體層
450．．．薄膜電晶體
451．．．閘極層
452．．．氧化物半導體層
453．．．通道形成區
454a．．．高電阻源極區
454b．．．高電阻汲極區
455a．．．源極層
455b．．．汲極層
456．．．氧化物絕緣層
457．．．導電層
461．．．閘極層
465a．．．源極層
465b．．．汲極層
466．．．氧化物絕緣層
467．．．像素電極層
600．．．基板
601．．．相對基板
602．．．閘極佈線
603．．．閘極佈線
606．．．閘極絕緣層
616．．．汲極層
618．．．汲極層
619．．．汲極層
620．．．絕緣層
621．．．絕緣層
622．．．絕緣層
623．．．接觸孔
624．．．像素電極層
626．．．像素電極層
627．．．接觸孔
628．．．TFT
629．．．TFT
632．．．遮光膜
636．．．著色膜
637．．．平坦膜
640．．．相對電極層
641．．．隙縫
646．．．對準膜
648．．．對準膜
650．．．液晶層
663．．．佈線
690．．．電容器佈線
1200．．．信號線驅動器電路部分
1201．．．掃描線驅動器電路部分
1202．．．像素部分
1204．．．基板
1205．．．密封材料
1206．．．第一對準膜
1207．．．第二對準膜
1208．．．連接佈線
1210．．．基板
1211．．．像素薄膜電晶體
1214．．．絕緣層
1223．．．驅動器電路薄膜電晶體
1235．．．樹脂層
1240．．．端點部分
1241．．．連接端點
1242．．．連接佈線
1243．．．連接端點
1246．．．連接佈線
1250．．．像素電極層
1255．．．柱狀間隔件
1270．．．導電粒子
1280．．．液晶
1290．．．第一偏光板
1291．．．相對電極層
1292．．．相對電極層
1293．．．導電層
1295．．．第二偏光板
2700．．．電子書閱讀器
2701．．．殼體
2703．．．殼體
2705．．．顯示部分
2707．．．顯示部分
2711．．．鉸鏈葉
2721．．．電源開關
2723．．．操作鍵
2725．．．喇叭
2800．．．殼體
2801．．．殼體
2802．．．顯示部分
2803．．．喇叭
2804．．．麥克風
2805．．．操作鍵
2806．．．指示裝置
2807．．．照相機鏡頭
2808．．．外接端點
2810．．．太陽能電池
2811．．．外記憶卡插槽
3001．．．主體
3002．．．殼體
3003．．．顯示部分
3004．．．鍵盤
3021．．．主體
3022．．．觸控筆
3023．．．顯示部分
3024．．．操作鍵
3025．．．外部界面
3051．．．主體
3053．．．接目鏡
3054．．．操作開關
3055．．．顯示部分(B)
3056．．．電池
3057．．．顯示部分(A)
在附圖中：
圖1A至1C係俯視圖及截面圖，表示本發明之一實施例；
圖2A及2B係截面圖及俯視圖，表示本發明之一實施例；
圖3A及3B係截面圖及俯視圖，表示本發明之一實施例；
圖4A至4E係截面圖，揭示一半導體裝置之一製造方法；
圖5A至5E係截面圖，揭示一半導體裝置之一製造方法；
圖6A至6E係截面圖，揭示一半導體裝置之一製造方法；
圖7係截面圖，表示本發明之一實施例；
圖8A至8E係截面圖，表示一半導體裝置之一製造方法；
圖9A至9D係示意圖，表示一多色調遮罩；
圖10係截面圖，表示本發明之一實施例；
圖11係俯視圖，表示本發明之一實施例；
圖12係俯視圖，表示本發明之一實施例；
圖13係一半導體裝置之一像素之等效電路圖；
圖14A至14E係視圖，各表示一電子裝置之範例；
圖15係縱向截面圖，表示一使用一氧化物半導體之反向交錯型薄膜電晶體；
圖16A及16B係能量帶圖(概略圖)，各對應於沿圖15中之線A-A’所取之截面；
圖17A係示意圖，表示一正電位(+VG )施加於閘極(G1)之狀態，及圖17B係示意圖，表示一負電位(-VG )施加於閘極(G1)之狀態；及
圖18係示意圖，表示一真空度與一金屬功函(Φ M )之間之一關係及真空度與一氧化物半導體之電子親和力(χ)之間之一關係。
1200．．．信號線驅動器電路部分
1201．．．掃描線驅動器電路部分
1202．．．像素部分
1204．．．基板
1205．．．密封材料
1208．．．連接佈線
1210．．．基板
1235．．．樹脂層
1240．．．端點部分
1241．．．連接端點
1242．．．連接佈線
1243．．．連接端點
1246．．．連接佈線
1280．．．液晶

Claims (36)

  1. 一種半導體裝置，包含：一第一電極層及一第二電極層，其設於一第一基板上；一液晶層，其設於該第一電極層及該第二電極層上；一第一相對電極層及一第二相對電極層，其設於該液晶層上；一第二基板，其設於該第一相對電極層及該第二相對電極層上；及在驅動器電路中的一電晶體，該電晶體包含：包括氧化物半導體之通道形成區，該通道形成區包含一第一區；及包括該氧化物半導體之源極區，該源極區包含一第二區；其中在該第一區中的氧濃度高於在該第二區中的氧濃度，其中在該通道形成區中的該氧化物半導體實質上是i型氧化物半導體，其中在該通道形成區中的該氧化物半導體的至少一部分包括晶體，其中該第一電極層係一像素電極，其形成於一與該第一相對電極層重疊之位置且該液晶層設於其間，其中該第二電極層係該驅動器電路之一電極層，其形成於一與該第二相對電極層重疊之位置且該液晶層設於其 間，及其中該半導體裝置係配置以設定該第二相對電極層的電位至接地電位。
  2. 如申請專利範圍第1項之半導體裝置，其中該第一相對電極層之一電位不同於該第二相對電極層之一電位。
  3. 如申請專利範圍第1項之半導體裝置，其中該第一電極層係電氣連接於一像素部分中之一電晶體。
  4. 如申請專利範圍第1項之半導體裝置，其中該第二電極層係該驅動器電路之該電晶體之一閘極層。
  5. 如申請專利範圍第1項之半導體裝置，進一步包含：一第三電極層，其設於該第一基板上；及一導電粒子，其設於該第三電極層與該第一相對電極層之間，其中該第三電極層係透過該導電粒子而電氣連接於該第一相對電極層。
  6. 如申請專利範圍第1項之半導體裝置，進一步包含：一第四電極層，其設於該第一基板上；及一導電粒子，其設於該第四電極層與該第二相對電極層之間，其中該第四電極層係透過該導電粒子而電氣連接於該第二相對電極層。
  7. 如申請專利範圍第1項之半導體裝置，其中該液晶 層包含呈現一藍相之液晶。
  8. 如申請專利範圍第1項之半導體裝置，其中該第二相對電極層包括一分歧的梳狀部分，及其中該第二相對電極層與該電晶體重疊。
  9. 如申請專利範圍第1項之半導體裝置，其中該第一區處於氧過量狀態。
  10. 一種半導體裝置，包含：一第一電極層、一第二電極層、一第三電極層、及一第四電極層，其設於一第一基板上；一液晶層，其設於該第一電極層及該第二電極層上；一第一相對電極層及一第二相對電極層，其設於該液晶層上；一第二基板，其設於該第一相對電極層及該第二相對電極層上；第一連接端點，其電氣連接於該第一相對電極層；第二連接端點，其電氣連接於該第一相對電極層；及第三連接端點，其電氣連接於該第二相對電極層，在驅動器電路中的一電晶體，該電晶體包含：包括氧化物半導體之通道形成區，該通道形成區包含一第一區；及包括該氧化物半導體之源極區，該源極區包含一第二區；其中在該第一區中的氧濃度高於在該第二區中的氧濃度， 其中在該通道形成區中的該氧化物半導體實質上是i型氧化物半導體，其中在該通道形成區中的該氧化物半導體的至少一部分包括晶體，其中該第三電極層係透過一第一導電粒子而電氣連接於該第一相對電極層，其中該第四電極層係透過一第二導電粒子而電氣連接於該第一相對電極層，其中該第一電極層係一像素電極，其形成於一與該第一相對電極層重疊之位置且該液晶層設於其間，及其中該第二電極層係該驅動器電路之一電極層，其形成於一與該第二相對電極層重疊之位置且該液晶層設於其間。
  11. 如申請專利範圍第10項之半導體裝置，其中該第一相對電極層之一電位不同於該第二相對電極層之一電位。
  12. 如申請專利範圍第10項之半導體裝置，其中該第一電極層係電氣連接於一像素部分中之一電晶體。
  13. 如申請專利範圍第10項之半導體裝置，其中該第二電極層係該驅動器電路之該電晶體之一閘極層。
  14. 如申請專利範圍第10項之半導體裝置，進一步包含：一第五電極層，其設於該第一基板上；及一第三導電粒子，其設於該第四電極層與該第二相對 電極層之間，其中該第五電極層係透過該第三導電粒子而電氣連接於該第二相對電極層。
  15. 如申請專利範圍第10項之半導體裝置，其中該液晶層包含呈現一藍相之液晶。
  16. 如申請專利範圍第10項之半導體裝置，其中該第二相對電極層包括一分歧的梳狀部分，及其中該第二相對電極層與該電晶體重疊。
  17. 如申請專利範圍第10項之半導體裝置，其中該第一區處於氧過量狀態。
  18. 一種半導體裝置，包含：一第一電極層及一第二電極層，其設於一第一基板上；一液晶層，其設於該第一電極層及該第二電極層上；一第一相對電極層及一第二相對電極層，其設於該液晶層上；一第二基板，其設於該第一相對電極層及該第二相對電極層上；及在驅動器電路中的一電晶體，該電晶體包含：一第一閘極電極層；包括在該第一閘極電極層上的氧化物半導體之通道形成區，該通道形成區包含一第一區；及包括該氧化物半導體之源極區，該源極區包含一第二區； 一第二閘極電極層，其設於該通道形成區上，其中該第二電極層是該第二閘極電極層，其中在該第一區中的氧濃度高於在該第二區中的氧濃度，其中在該通道形成區中的該氧化物半導體實質上是i型氧化物半導體，其中在該通道形成區中的該氧化物半導體的至少一部分包括晶體，其中該第一電極層係一像素電極，其形成於一與該第一相對電極層重疊之位置且該液晶層設於其間，其中該第二電極層係該驅動器電路之一電極層，其形成於一與該第二相對電極層重疊之位置且該液晶層設於其間，及其中該半導體裝置係配置以設定該第二相對電極層的電位為不同於該第一相對電極層的電位。
  19. 如申請專利範圍第18項之半導體裝置，其中該半導體裝置係配置以設定該第二相對電極層的電位至接地電位。
  20. 如申請專利範圍第18項之半導體裝置，其中該第一電極層係電氣連接於一像素部分中之一電晶體。
  21. 如申請專利範圍第18項之半導體裝置，進一步包含：一第三電極層，其設於該第一基板上；及一導電粒子，其設於該第三電極層與該第一相對電極 層之間，其中該第三電極層係透過該導電粒子而電氣連接於該第一相對電極層。
  22. 如申請專利範圍第18項之半導體裝置，進一步包含：一第四電極層，其設於該第一基板上；及一導電粒子，其設於該第四電極層與該第二相對電極層之間，其中該第四電極層係透過該導電粒子而電氣連接於該第二相對電極層。
  23. 如申請專利範圍第18項之半導體裝置，其中該液晶層包含呈現一藍相之液晶。
  24. 如申請專利範圍第18項之半導體裝置，其中該第二相對電極層包括一分歧的梳狀部分，及其中該第二相對電極層與該電晶體重疊。
  25. 如申請專利範圍第18項之半導體裝置，其中該電晶體是常閉型電晶體。
  26. 如申請專利範圍第18項之半導體裝置，其中該第一區處於氧過量狀態。
  27. 如申請專利範圍第26項之半導體裝置，其中該氧化物半導體包括銦、鋅及銦與鋅以外的一種金屬。
  28. 一種半導體裝置，包含：一第一電極層、一第二電極層、一第三電極層、及一第四電極層，其設於一第一基板上； 一液晶層，其設於該第一電極層及該第二電極層上；一第一相對電極層及一第二相對電極層，其設於該液晶層上；一第二基板，其設於該第一相對電極層及該第二相對電極層上；第一連接端點，其電氣連接於該第一相對電極層；第二連接端點，其電氣連接於該第一相對電極層；及第三連接端點，其電氣連接於該第二相對電極層，在驅動器電路中的一電晶體，該電晶體包含：一第一閘極電極層；包括在該第一閘極電極層上的氧化物半導體之通道形成區，該通道形成區包含一第一區；及包括該氧化物半導體之源極區，該源極區包含一第二區；及一第二閘極電極層，其設於該通道形成區上；其中在該第一區中的氧濃度高於在該第二區中的氧濃度，其中在該通道形成區中的該氧化物半導體實質上是i型氧化物半導體，其中在該通道形成區中的該氧化物半導體的至少一部分包括晶體，其中該第三電極層係透過一第一導電粒子而電氣連接於該第一相對電極層，其中該第四電極層係透過一第二導電粒子而電氣連接 於該第一相對電極層，其中該第一電極層係一像素電極，其形成於一與該第一相對電極層重疊之位置且該液晶層設於其間，及其中該第二電極層係該驅動器電路之一電極層，其形成於一與該第二相對電極層重疊之位置且該液晶層設於其間。
  29. 如申請專利範圍第28項之半導體裝置，其中該第一相對電極層之一電位不同於該第二相對電極層之一電位。
  30. 如申請專利範圍第28項之半導體裝置，其中該第一電極層係電氣連接於一像素部分中之一電晶體。
  31. 如申請專利範圍第28項之半導體裝置，進一步包含：一第五電極層，其設於該第一基板上；及一第三導電粒子，其設於該第四電極層與該第二相對電極層之間，其中該第五電極層係透過該第三導電粒子而電氣連接於該第二相對電極層。
  32. 如申請專利範圍第28項之半導體裝置，其中該液晶層包含呈現一藍相之液晶。
  33. 如申請專利範圍第28項之半導體裝置，其中該第二相對電極層包括一分歧的梳狀部分，及其中該第二相對電極層與該電晶體重疊。
  34. 如申請專利範圍第28項之半導體裝置，其中該電 晶體是常閉型電晶體。
  35. 如申請專利範圍第28項之半導體裝置，其中該第一區處於氧過量狀態。
  36. 如申請專利範圍第35項之半導體裝置，其中該氧化物半導體包括銦、鋅及銦與鋅以外的一種金屬。
TW099136527A 2009-10-30 2010-10-26 半導體裝置及其製造方法 TWI505001B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009250909 2009-10-30

Publications (2)

Publication Number Publication Date
TW201135335A TW201135335A (en) 2011-10-16
TWI505001B true TWI505001B (zh) 2015-10-21

Family

ID=43921808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099136527A TWI505001B (zh) 2009-10-30 2010-10-26 半導體裝置及其製造方法

Country Status (4)

Country Link
US (3) US8988623B2 (zh)
JP (7) JP5695882B2 (zh)
TW (1) TWI505001B (zh)
WO (1) WO2011052382A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO333507B1 (no) * 2009-06-22 2013-06-24 Condalign As Fremgangsmate for a lage et anisotropisk, ledende lag og en derav frembrakt gjenstand
KR101707260B1 (ko) * 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052382A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
DE102011056166A1 (de) * 2011-12-08 2013-06-13 Universität Stuttgart Elektrooptischer Phasenmodulator
KR101957998B1 (ko) 2012-06-20 2019-07-03 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
WO2014014039A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
KR20140026257A (ko) 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
JP6586358B2 (ja) * 2015-12-04 2019-10-02 株式会社ジャパンディスプレイ 液晶表示装置
KR102473647B1 (ko) * 2015-12-29 2022-12-01 엘지디스플레이 주식회사 액정표시장치
US10192483B2 (en) * 2016-05-11 2019-01-29 Viewtrix Technology Co., Ltd. Integrated organic light emitting diode display apparatus and methods for making the same
KR20180037105A (ko) * 2016-10-03 2018-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 표시 장치의 제작 방법
US10438552B2 (en) * 2017-04-01 2019-10-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and device
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
US10802309B2 (en) * 2018-04-24 2020-10-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible array substrate, liquid crystal display panel, and liquid crystal display
CN109671359B (zh) * 2019-02-28 2020-11-20 厦门天马微电子有限公司 显示装置及其制造方法
US11581334B2 (en) * 2021-02-05 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cocktail layer over gate dielectric layer of FET FeRAM
US11852939B2 (en) 2022-01-21 2023-12-26 Sharp Display Technology Corporation Display device and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343529A (ja) * 2005-06-09 2006-12-21 Sharp Corp 液晶表示装置および液晶パネル
TW200837468A (en) * 2007-03-13 2008-09-16 Lg Display Co Ltd Liquid crystal display device and method for fabricating the same

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6073666A (ja) 1983-09-30 1985-04-25 セイコーエプソン株式会社 駆動回路内蔵アクテイブマトリクスパネル
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP2996887B2 (ja) * 1984-05-18 2000-01-11 株式会社 半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2505046Y2 (ja) * 1990-05-01 1996-07-24 カシオ計算機株式会社 液晶表示装置
JP3072326B2 (ja) * 1990-09-25 2000-07-31 セイコーインスツルメンツ株式会社 半導体単結晶薄膜基板光弁装置とその製造方法
JP2776083B2 (ja) 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
DE4217007A1 (de) * 1992-05-22 1993-11-25 Foerster Inst Dr Friedrich Verfahren und Vorrichtung zur Überwachung und Sicherung der Produktqualität
JPH06148678A (ja) 1992-11-06 1994-05-27 Seiko Epson Corp 液晶表示装置
JPH06258661A (ja) * 1993-03-02 1994-09-16 Seiko Epson Corp 液晶表示装置
JP3413239B2 (ja) 1993-04-06 2003-06-03 セイコーエプソン株式会社 液晶表示装置
US5567967A (en) * 1993-06-28 1996-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a crystallized island semiconductor layer
JPH0862635A (ja) * 1994-08-25 1996-03-08 Fujitsu Ltd 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP2596407B2 (ja) 1995-11-28 1997-04-02 セイコーエプソン株式会社 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1039336A (ja) 1996-07-26 1998-02-13 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3215359B2 (ja) * 1997-07-31 2001-10-02 シャープ株式会社 液晶表示装置
JP3806497B2 (ja) 1997-10-03 2006-08-09 三洋電機株式会社 表示装置
JP3536639B2 (ja) * 1998-01-09 2004-06-14 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
KR100425858B1 (ko) 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
JP4666704B2 (ja) 1998-11-17 2011-04-06 株式会社半導体エネルギー研究所 アクティブマトリクス型半導体表示装置
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000267137A (ja) 1999-03-18 2000-09-29 Toshiba Corp 液晶表示装置
TW518637B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001222019A (ja) 2000-02-08 2001-08-17 Matsushita Electric Ind Co Ltd 駆動回路一体型液晶表示素子
JP2001133766A (ja) * 2000-08-29 2001-05-18 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4460784B2 (ja) * 2001-01-31 2010-05-12 シャープ株式会社 液晶表示装置
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP5177923B2 (ja) 2001-06-29 2013-04-10 株式会社半導体エネルギー研究所 半導体装置および電子機器
KR100776768B1 (ko) * 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
GB0205479D0 (en) 2002-03-08 2002-04-24 Koninkl Philips Electronics Nv Matrix display devices
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003338628A (ja) 2002-05-20 2003-11-28 Seiko Epson Corp 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004004526A (ja) * 2003-01-20 2004-01-08 Seiko Epson Corp 液晶表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100964797B1 (ko) * 2003-12-23 2010-06-21 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2005227513A (ja) 2004-02-12 2005-08-25 Casio Comput Co Ltd 表示装置
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006030627A (ja) * 2004-07-16 2006-02-02 Sharp Corp 表示装置用基板及びそれを用いた液晶表示装置
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302964B2 (en) * 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR20070013659A (ko) * 2005-07-27 2007-01-31 삼성전자주식회사 표시장치
JP5036241B2 (ja) * 2005-07-27 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7655566B2 (en) 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007072242A (ja) * 2005-09-08 2007-03-22 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
KR20070037864A (ko) * 2005-10-04 2007-04-09 엘지.필립스 엘시디 주식회사 액정 표시패널과 그의 제조방법
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
EP2016579A1 (en) * 2006-09-05 2009-01-21 Canon Kabushiki Kaisha Organic light emitting display device
KR101282402B1 (ko) * 2006-09-15 2013-07-04 삼성디스플레이 주식회사 액정표시장치
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5210594B2 (ja) * 2006-10-31 2013-06-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7646015B2 (en) * 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090002629A (ko) 2007-07-02 2009-01-09 삼성전자주식회사 액정표시패널
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
CN101398582B (zh) * 2007-09-28 2011-09-28 群康科技(深圳)有限公司 液晶显示装置
KR101427584B1 (ko) * 2008-01-22 2014-08-08 삼성디스플레이 주식회사 표시 장치
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR20090092939A (ko) * 2008-02-28 2009-09-02 삼성전자주식회사 표시 장치 및 그 제조 방법
KR20100009869A (ko) * 2008-07-21 2010-01-29 삼성전자주식회사 씨모스 트랜지스터 및 그 제조 방법
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101851403B1 (ko) 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101707260B1 (ko) * 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052382A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011052409A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343529A (ja) * 2005-06-09 2006-12-21 Sharp Corp 液晶表示装置および液晶パネル
TW200837468A (en) * 2007-03-13 2008-09-16 Lg Display Co Ltd Liquid crystal display device and method for fabricating the same

Also Published As

Publication number Publication date
JP5695882B2 (ja) 2015-04-08
WO2011052382A1 (en) 2011-05-05
JP2015128169A (ja) 2015-07-09
JP2020030437A (ja) 2020-02-27
JP2021152671A (ja) 2021-09-30
US8988623B2 (en) 2015-03-24
JP6895503B2 (ja) 2021-06-30
JP2018025813A (ja) 2018-02-15
US20170059909A1 (en) 2017-03-02
US20110102697A1 (en) 2011-05-05
US9488890B2 (en) 2016-11-08
JP6220939B2 (ja) 2017-10-25
US11668988B2 (en) 2023-06-06
JP6009008B2 (ja) 2016-10-19
TW201135335A (en) 2011-10-16
JP2016219847A (ja) 2016-12-22
JP2022188057A (ja) 2022-12-20
US20150177544A1 (en) 2015-06-25
JP2011118377A (ja) 2011-06-16

Similar Documents

Publication Publication Date Title
TWI505001B (zh) 半導體裝置及其製造方法
US8791458B2 (en) Semiconductor device
KR102513832B1 (ko) 반도체 장치
JP6006748B2 (ja) 液晶表示装置
CN113451413A (zh) 一种薄膜晶体管器件及其制备方法