JP5695882B2 - 半導体装置 - Google Patents

Description

薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置を部品として搭載した電子機器に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

半導体特性を示す材料の一つとして金属酸化物が挙げられる。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２）。

また、画像表示装置として液晶表示装置が知られている。パッシブマトリクス型の液晶表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に画像が表示される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間にビデオ電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、光が変調されることによって画像が表示され、その画像が観察者に認識される。

また、液晶に対する電圧印加が常に一方向であると、画像の焼き付きが発生する恐れがある。このため、液晶層に対する電圧を定期的に反転する交流駆動が採用される。この交流駆動は液晶に印加される電圧が定期的に反転すればよく、例えば１フレームごとに対向電極の電圧（コモン電位）に対するビデオ電圧の極性を反転することによって行われる。

また、特許文献３には、画素部において、対向電極を２つに分割し、その２つの対向電極にそれぞれ異なる電位を与え、交流駆動を行う例が記載されている。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０００−３４７５９８号公報

対向電極の電圧は、実際に画素電極に印加されるビデオ電圧に合わせて調整する。実際に画素電極に印加されるビデオ電圧が変化してしまう場合、表示画面に不具合が生じる恐れがあるため、画素電極の電位振幅の中心に一致するように対向電極の電圧を最適化する。

さらに、同一基板上に画素部と駆動回路を形成する場合、対向電極が対向基板の全面に設けられていると、最適化した対向電極の電圧が駆動回路にも影響を与える恐れがある。

本発明の一態様は、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、低消費電力を実現する半導体装置を提供することを課題の一つとする。

また、本発明の一態様は、酸化物半導体層を用い、信頼性の高い半導体装置を提供することを課題の一つとする。

本発明の一態様に係る半導体装置は一対の基板間に液晶層を有し、一方の基板に画素電極と駆動回路を設け、もう一方の基板は対向基板であり、対向基板に電位の異なる２つの対向電極層を設け、一方の電極層は、液晶層を介して画素電極と重なり、もう一方の電極層は液晶層を介して駆動回路に重なる構成とする。

本明細書で開示する本発明の一態様は、第１の基板上に第１の対向電極層と、該第１の対向電極層とは電位の異なる第２の対向電極層とを有し、第１の基板に固定された第２の基板と、該第２の基板上に第１の電極層と、第２の電極層とを有し、第１の基板と第２の基板の間に液晶層を有し、第１の電極層は、液晶層を介して第１の対向電極層と重なる位置に形成する画素電極であり、第２の電極層は、液晶層を介して第２の対向電極層と重なる位置に形成する駆動回路の電極層であることを特徴とする半導体装置である。

画素電極に印加されるビデオ電圧が変化してしまう場合、表示画面に不具合が生じる恐れがあるため、画素電極の電位振幅の中心に一致する電圧に第１の対向電極層を最適化し、良好な表示を実現する。一方、第２の対向電極層は静電気を拡散して逃がすため接地電位とする。

上記構成は、上記課題の少なくとも一つを解決する。第２の対向電極層を駆動回路部にも設けることによって、第２の対向電極層は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体装置の静電気破壊を防ぐことができる。

上記構成において、第１の電極層は、画素部の薄膜トランジスタと電気的に接続する。また、上記構成において、第２の電極層は、駆動回路の薄膜トランジスタのゲート電極層である。

また、上記構成において、さらに前記第２の基板上に設けられた第３の電極層を有し、第３の電極層と第１の対向電極層との間には、第３の電極層及び第１の対向電極層を電気的に接続する導電粒子を有する。

また、上記構成において、さらに第２の基板上に設けられた第４の電極層を有し、第４の電極層と前記第２の対向電極層との間には、第４の電極層及び第２の対向電極層を電気的に接続する導電粒子を有する。

ＴＮモード、ＶＡモード、ＯＣＢモードのように一対の基板間に電圧を印加して駆動させる液晶モードをアクティブマトリックス駆動する際には、アクティブマトリックス基板に貼り合わされるＦｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ（ＦＰＣ）を通じて電圧の印加を行っているため、一対の基板間に電位差を生じさせるためには、対向基板の対向電極をアクティブマトリックス基板の接続配線へ導通させる導通部（コモンコンタクト部分）が必要である。

この導通部の作製方法としては、複数の導電粒子を混ぜ合わせたシール材を一対の基板のどちらかの導電部に接して配置する。この後、一対の基板を貼り合わせ、導電部に形成される導電粒子が一対の基板にそれぞれ設けられた電極と接触することにより、対向基板の対向電極とアクティブマトリクス基板の接続配線との導通がとれるようにする。

また、上記構成において、画素部の薄膜トランジスタと電気的に接続する前記第１の電極層は、薄膜トランジスタの酸化物半導体層と接する。或いは画素部の薄膜トランジスタと電気的に接続する第１の電極層は、酸化物導電層を介して薄膜トランジスタの酸化物半導体層と電気的に接続する。第１の電極層と酸化物半導体層の接続に際して、酸化物導電層を間に挟んで接続することにより、接続部（コンタクト部）の表面に絶縁性酸化物が形成されることによる接触抵抗（コンタクト抵抗）の増大を防ぐことが期待でき、信頼性の高い半導体装置を提供することができる。

なお、酸化物半導体層は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される物質を用いて形成される薄膜であり、本発明の実施形態ではこれを酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜とも呼ぶ。

また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。

また、本発明の実施形態では、酸化物半導体層は、成膜後に脱水化または脱水素化の加熱処理を行う。脱水化または脱水素化とは、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下で酸化物半導体層を４００℃以上７５０℃以下、好ましくは４２５℃以上基板の歪み点未満において加熱処理することを示し、これにより酸化物半導体層の含有水分などの不純物を低減する。また、その後の水（Ｈ_２Ｏ）の再含浸を防ぐことができる。

脱水化または脱水素化の熱処理は、Ｈ_２Ｏが２０ｐｐｍ以下の窒素雰囲気で行うことが好ましい。また、Ｈ_２Ｏが２０ｐｐｍ以下の超乾燥空気中で行っても良い。

脱水化または脱水素化のための加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いることができる。

脱水化または脱水素化の条件としては、脱水化または脱水素化後の酸化物半導体層に対して昇温脱離ガス分析法（ＴＤＳ）で４５０℃まで測定を行った際に測定される水に由来する２つのピークのうち、少なくとも３００℃付近に現れる１つのピークは検出されない程度となるようにする。この条件下で脱水化または脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対して４５０℃までＴＤＳ測定を行っても、少なくとも３００℃付近に現れる水に由来するピークは検出されない。

加熱後の冷却は、脱水化または脱水素化を行った同じ炉を用いて酸化物半導体層を大気に触れさせることなく行い、酸化物半導体層が水または水素に接触することを防ぐことが重要である。そして脱水化または脱水素化を行い、それと同時に酸素欠乏状態となって酸化物半導体層を低抵抗化、即ちＮ型化（Ｎ⁻、Ｎ^＋など）させた後、酸素を補填して高抵抗化させてＩ型とした酸化物半導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが表示装置には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高い薄膜トランジスタの場合には、駆動電圧が低い状態ではＴＦＴとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を十分に高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。

また、加熱後の冷却は、脱水化または脱水素化を行ったガスを異なるガスに切り替えてから行ってもよい。例えば、脱水化または脱水素化を行った同じ炉で酸化物半導体膜を大気に触れさせることなく、炉の中を高純度の酸素ガスまたはＮ_２Ｏガス、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行ってもよい。

脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、実質的に水分を含まない乾燥した雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。

上述したように本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下で酸化物半導体層への加熱処理を脱水化または脱水素化と呼ぶ。本明細書では、この加熱処理によってＨ_２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。

図１５は、酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図を示す。ゲート電極（ＧＥ１）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、その上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。

図１６は、図１５に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図１６（Ａ）はソースとドレインの間の電圧を等電位（Ｖ_Ｄ＝０Ｖ）とした場合を示し、図１６（Ｂ）はソースに対しドレインに正の電位（Ｖ_Ｄ＞０）を加えた場合を示す。

図１７は、図１５におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である。図１７（Ａ）はゲート（Ｇ１）に正の電位（＋Ｖ_Ｇ）が印加された状態であり、ソースとドレインの間にキャリア（電子）が流れるオン状態を示している。また、図１７（Ｂ）は、ゲート（Ｇ１）に負の電位（−Ｖ_Ｇ）が印加された状態であり、オフ状態（少数キャリアは流れない）である場合を示す。

図１８は、真空準位と金属の仕事関数（φ_Ｍ）、酸化物半導体の電子親和力（χ）の関係を示す。

従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（Ｅ_Ｆ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する一つの要因であることが知られている。

これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（Ｉ型）としたもの、又は真性型とせんとしたものである。すなわち、不純物を添加してＩ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたＩ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅ_Ｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。

酸化物半導体のバンドギャップ（Ｅ_ｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対するショットキー型の障壁は形成されない。

すなわち、金属の仕事関数（φ_Ｍ）と酸化物半導体の電子親和力（χ）が等しい場合、両者が接触すると図１６（Ａ）で示すようなエネルギーバンド図（模式図）が示される。

図１６（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、電子はバリアをこえて酸化物半導体に注入され、ドレインに向かって流れる。この場合、バリアの高さ（ｈ）は、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン電圧が印加された場合には、電圧印加のない図１６（Ａ）のバリアの高さすなわちバンドギャップ（Ｅ_ｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。

このとき電子は、図１７（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体との界面における、酸化物半導体側のエネルギー的に安定な最底部を移動する。

また、図１７（Ｂ）において、ゲート電極（Ｇ１）に負の電位（逆バイアス）が印加されると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。

このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（Ｉ型）とし、又は実質的に真性型とすることで、ゲート絶縁膜との界面特性が顕在化し、バルクの特性と分離して考える必要がある。そのためゲート絶縁膜は、酸化物半導体と良好な界面を形成できるものが必要となる。例えば、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁膜、又はスパッタリング法で作製される絶縁膜を用いることが好ましい。

酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁膜との界面を良好なものとすることにより、薄膜トランジスタの特性としてチャネル幅Ｗが１×１０^４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０^−１３Ａ以下であり、０．１Ｖ／ｄｅｃ．（ゲート絶縁膜の膜厚１００ｎｍ）のサブスレッショルドスイング値（Ｓ値）が十分に期待される。

このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、薄膜トランジスタの動作を良好なものとすることができる。

表示装置において、画素電極の電位振幅の中心に一致するように対向電極の電圧を最適化して高い表示品質を実現し、酸化物半導体層を有する薄膜トランジスタを含む駆動回路への静電気の影響を低減して高い信頼性を実現する。

本発明の一態様を示す上面図及び断面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面図及び上面図である。 半導体装置の作製方法を説明する断面図である。 半導体装置の作製方法を説明する断面図である。 半導体装置の作製方法を説明する断面図である。 本発明の一態様を示す断面図である。 半導体装置の作製方法を説明する断面図である。 多階調マスクを説明する図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す上面図である。 本発明の一態様を示す上面図である。 半導体装置の画素等価回路を説明する図。 電子機器の一例を示す図。 酸化物半導体を用いた逆スタガー型の薄膜トランジスタの縦断面図。 図１５に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。 （Ａ）ゲート（Ｇ１）に正の電位（＋Ｖ_Ｇ）が印加された状態を示し、（Ｂ）ゲート（Ｇ１）に負の電位（−Ｖ_Ｇ）が印加された状態示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
本実施の形態の半導体装置について図１を用いて説明する。本実施の形態の半導体装置は液晶表示装置である。

図１（Ａ）に、本実施の形態の半導体装置の上面図を示す。図１（Ａ）は、第１の基板１２１０にＦＰＣを貼り付ける前の液晶表示装置の上面図であり、図１（Ｂ）は、図１（Ａ）のＧ−Ｈの断面図を示し、導電粒子と接続配線の接続領域を示している。図１（Ｃ）は図１（Ａ）のＥ−Ｆの断面図を示し、画素部と接続配線の接続領域を示している。

画素電極層が形成されたアクティブマトリクス基板となる第１の基板１２１０と第１の対向電極層１２９１、第２の対向電極層１２９２が形成された第２の基板１２０４がシール材１２０５により貼り合わされており、シール材１２０５の内部に液晶１２８０が充填されている。第１の基板１２１０上には信号線駆動回路部１２００、走査線駆動回路部１２０１、及び画素電極層がマトリクス状に形成された画素部１２０２が形成されている。

駆動回路部の上に設けられる第２の対向電極層１２９２は、第１の対向電極層１２９１と異なる電位である。画素部１２０２の上に設けられる第１の対向電極層１２９１と駆動回路部の上に設けられる第２の対向電極層１２９２とは、別々の電極層として電気的に接続されておらず、それぞれ異なる電位とする。

画素電極層に印加される電位（電圧）は、画素用薄膜トランジスタを介して印加されるため、画素電極層の電圧は、実際に画素用薄膜トランジスタを介して印加する電圧より数ボルト低い可能性がある。よって、第１の対向電極層１２９１に印加する電位（電圧）もその差分を考慮して印加する電圧値を設定することが好ましい。

第１の基板１２１０上に設けられた信号線駆動回路部１２００は駆動回路用薄膜トランジスタ１２２３を有する回路を備えている。

画素部１２０２は、画素用薄膜トランジスタ１２１１を有する。また、絶縁層１２１４上及び絶縁層１２１４に形成された開口内には画素用薄膜トランジスタ１２１１に接続する画素電極層１２５０が形成される。

画素用薄膜トランジスタ１２１１、駆動回路用薄膜トランジスタ１２２３は、酸化物半導体層、ゲート絶縁層、並びにゲート電極層で構成され、駆動回路用薄膜トランジスタ１２２３は絶縁層１２１４を介してゲート電極層及び酸化物半導体層と重なる導電層１２９３を上方に配置している。

駆動回路用薄膜トランジスタ１２２３において、酸化物半導体層をゲート電極層と導電層１２９３で挟み込む構成とすることにより、駆動回路用薄膜トランジスタ１２２３のしきい値ばらつきを低減させることができ、安定した電気特性を有する駆動回路用薄膜トランジスタ１２２３を備えた半導体装置を提供することができる。導電層１２９３は、ゲート電極層と同電位としても良いし、フローティング電位でも良いし、固定電位、例えばＧＮＤ電位や０Ｖでもよい。また、導電層１２９３に任意の電位を与えることで、一対の基板の間隔にもよるが、駆動回路用薄膜トランジスタ１２２３のしきい値を制御することもできる。

導電層１２９３は、ゲート電極層及び半導体層と重なった領域に選択的に設けられるように、開口を有するパターンに加工してもよい。

また、駆動回路部上に設けられる第２の対向電極層１２９２は、平板状のパターンであり、開口を有するパターンに加工してもよい。第２の対向電極層１２９２を開口を有するパターンに加工することによって駆動回路部に設けられる薄膜トランジスタを構成する導電層との間に形成される寄生容量を軽減することもできる。よって、半導体装置の低消費電力化を実現できる。

本明細書において、駆動回路部上における第２の対向電極層１２９２が有する開口パターン（スリット）とは、閉空間に開口されたパターンの他、一部開かれた屈曲部や枝分かれした櫛歯状のようなパターンも含まれるものとする。

第１の基板１２１０及び第２の基板１２０４としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）、石英基板、セラミック基板、プラスチック基板等を適宜用いることができる。第１の基板１２１０及び第２の基板１２０４として、可撓性を有するプラスチック基板を用いることで、可撓性を有する半導体装置を作製することができる。

シール材１２０５は、スクリーン印刷法、インクジェット装置またはディスペンス装置を用いて第１の基板１２１０または第２の基板１２０４上に塗布する。シール材１２０５は、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を含む材料を用いることができる。例えば、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型エポキシ樹脂、クレゾール型エポキシ樹脂、ノボラック型エポキシ樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリシジルアミン樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。シール材１２０５としては粘度４０〜４００Ｐａ・ｓのものを硬化して用いる。また、フィラー（直径１μｍ〜２４μｍ）を含んでもよい。なお、シール材としては、後に接する液晶に溶解しないシール材料を選択することが好ましい。

導電粒子１２７０として、絶縁性球体に金属薄膜が被覆された導電粒子を用いることができる。絶縁性球体は、シリカガラス、硬質樹脂等で形成される。金属薄膜は、金、銀、パラジウム、ニッケル、酸化インジウムスズ（ＩＴＯ）、及び酸化インジウム亜鉛（ＩＺＯ）の単層または積層構造とすることができる。例えば、金属薄膜として金薄膜や、ニッケル薄膜及び金薄膜の積層等を用いることができる。絶縁性球体を中心に有する導電粒子１２７０を用いることで、弾性が高まり、外部からの圧力に対する破壊の可能性を抑えることができる。

画素電極層１２５０の材料は、透過型の液晶表示装置の場合と反射型の液晶表示装置で異なる。透過型液晶表示装置の場合、画素電極層１２５０は透光性を有する材料を用いて形成する。透光性を有する材料とは、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）等がある。

また、画素電極層１２５０として、導電性高分子材料（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子材料の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子材料としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。

一方、反射型の液晶表示装置の場合、画素電極層１２５０は反射率の高い金属電極が用いられる。具体的には、アルミニウム、銀等が用いられる。また、画素電極層１２５０の表面を凹凸状にすることで、反射率が高まる。このため、画素電極層１２５０の下の絶縁層１２１４を凹凸とすればよい。

また、半透過型の液晶表示装置の場合には、画素電極層は透過型の材料と反射型の材料が用いられる。

また、第１の基板１２１０の端部には、端子部１２４０が形成される。端子部１２４０には、接続配線１２０８上に接続端子１２４１が形成される。

図１（Ｂ）は、導電粒子１２７０と接続端子１２４１とが接続される領域の断面図である。第１の基板１２１０上に接続配線１２０８が形成される。接続配線１２０８上には画素電極層１２５０と同時に形成される接続端子１２４１が形成される。接続端子１２４１は、接続配線１２０８及び導電粒子１２７０を介して、第１の対向電極層１２９１と電気的に接続される。また、接続端子１２４１はＦＰＣ（図示せず）と接続される。なお、図１（Ｂ）において、導電粒子１２７０は樹脂層１２３５によって固定されている。樹脂層１２３５としては、シール材１２０５で用いるような有機樹脂絶縁材料を用いることができる。

図１（Ｃ）は、画素電極層１２５０と接続端子１２４３とが接続される領域の断面図である。第１の基板１２１０上に画素用薄膜トランジスタ１２１１ならびに駆動回路用薄膜トランジスタ１２２３のソース電極層及びドレイン電極層と同時に形成される接続配線１２４２が形成される。接続配線１２４２上には画素電極層１２５０と同時に形成される接続端子１２４３が形成される。接続端子１２４３は、接続配線１２４２を介して、画素電極層１２５０と電気的に接続される。なお、本実施の形態では、アクティブマトリクス型の液晶表示装置の形態を用いているため、画素電極層１２５０と接続配線１２４２は直接接続せず、画素用薄膜トランジスタ１２１１、または信号線駆動回路部１２００中の薄膜トランジスタを介して接続する。

そして、画素電極層１２５０上に第１の配向膜１２０６が設けられ、ラビング処理が施される。この第１の配向膜１２０６およびラビング処理は、使用する液晶のモードにより必要な場合と不必要な場合がある。

対向基板となる第２の基板１２０４には、信号線駆動回路部１２００と重なる位置にブラックマトリクス、画素部１２０２と重なる位置にカラーフィルタ、さらに保護層などを設けてもよい。カラー表示をフィールドシーケンシャルと言われる色順次方式で表示する場合にはカラーフィルタは設けなくともよい。また、対向基板となる第２の基板１２０４には、第１の対向電極層１２９１と第２の対向電極層１２９２が形成され、第１の対向電極層１２９１上に第２の配向膜１２０７が設けられ、ラビング処理が施される。この第２の基板１２０４も第１の基板１２１０と同様に、使用する液晶のモードにより配向膜およびラビング処理が必要な場合と不必要な場合がある。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶１２８０に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

第１の対向電極層１２９１、及び第２の対向電極層１２９２が形成された第２の基板１２０４または画素電極層１２５０が形成された第１の基板１２１０に、柱状スペーサー１２５５が設けられる。柱状スペーサー１２５５は第１の基板１２１０と第２の基板１２０４とのギャップを保持するためのものであり、本実施の形態では、第２の基板１２０４側に設ける例を示す。この柱状スペーサー１２５５はフォトリソスペーサー、ポストスペーサー、貝柱スペーサー、カラムスペーサーとも呼ばれている。なお球状のスペーサーを用いていても良い。本実施の形態では、柱状スペーサーを用いる。柱状スペーサー１２５５の作製方法としては、感光性アクリルなどの有機絶縁材料を基板の全面にスピンコート法により塗布し、これを一連のフォトリソグラフィの工程を行うことにより、基板上に残った感光性アクリルがスペーサーとしての役割を果たす。当該方法により、露光時のマスクパターン次第でスペーサーを配置したい場所を露光できるため、液晶が駆動しない部分にこの柱状スペーサー１２５５を配置することにより、上下基板間のギャップを保持するだけでなく、液晶の光漏れも防ぐことができる。また、柱状スペーサー１２５５は、インクジェット法により有機絶縁材料を含む組成物を吐出し焼成して形成することができる。

導電粒子１２７０の周囲には樹脂層１２３５として有機樹脂絶縁材料ではなく、導電性ポリマーが充填されてもよい。導電性ポリマーの代表例としては、導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の混合物が挙げられる。また、画素電極層１２５０に用いることが可能な導電性ポリマーに列挙したものを適宜用いることができる。導電性ポリマーは、インクジェット装置、ディスペンサ装置等で導電性ポリマーを塗布して形成する。第２の対向電極層１２９２または接続配線１２０８に導電性ポリマーが接していることにより、導電粒子１２７０と導電性ポリマーが接し、第２の対向電極層１２９２及び接続配線１２０８の接続抵抗を低減することが可能である。

なお、接続配線１２０８と、第２の基板１２０４上に形成される第１の対向電極層１２９１が導電粒子１２７０を介して導通する。また、接続配線１２４６と、第２の基板１２０４上に形成される第２の対向電極層１２９２が導電粒子１２７０を介して導通する。また、接続配線１２４６と接続配線１２０８は異なる電位である。

また、導電粒子１２７０として、有機薄膜で被覆された導電性材料よりなるナノ粒子を用いてもよい。このようなナノ粒子を用いた場合、第１の基板１２１０及び第２の基板１２０４を貼りあわせた後、シール材の硬化及び液晶の再配向のための加熱工程により有機薄膜が分解され、導電性材料よりなるナノ粒子同士が接触し融着することで、導電粒子を形成することができる。

ナノ粒子は、液滴吐出法を用いて吐出される。液滴吐出法とは所定の物質を含む液滴を細孔から吐出してパターンを形成する方法であり、ここでは溶媒に有機薄膜で被覆された導電性材料よりなるナノ粒子が分散された組成物を液滴として吐出（噴出）し、乾燥することで該溶媒を気化する。

ナノ粒子を形成する導電性材料には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等から選択された金属元素又はこれらの元素を主成分とする合金材料が用いられる。また、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）の金属硫化物、鉄（Ｆｅ）、チタン（Ｔｉ）、ゲルマニウム（Ｇｅ）、ケイ素（Ｓｉ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）などの酸化物、ハロゲン化銀の一種又は複数種が混合されていてもよい。なお、導電性材料に２種以上の元素もしくは化合物が用いられる場合、その混合状態については特に限定されず、例えばこれらの各々が均一に存在しても、中心部にいずれか一が偏在していても良い。また、ナノ粒子は、少なくとも表面が導電性材料より形成されていれば良く、内部が絶縁性を有する物質であっても良い。

ナノ粒子の粒径は、１ｎｍ以上２００ｎｍ以下、好ましくは１ｎｍ以上１００ｎｍ以下が良く、吐出材料に含まれるナノ粒子の粒径は均一であるほうが好ましい。

なお、ナノ粒子を構成する導電性材料によっては電圧を印加した際、粒子間にボイドが発生することがある。これは、導電性材料の結晶成長が非常に速く進行するためであり、液晶表示装置への印加電圧を低く設定することやナノ粒子に合金材料を用いることでこのようなボイドの発生を抑制することができる。よって、より信頼性の高い液晶表示装置を得ることができる。

ナノ粒子を被覆する有機薄膜は、溶媒中においてナノ粒子の凝集を防ぎ、粒子を安定に分散させる機能を有する分散剤に相当する。そのため、有機薄膜を形成する化合物は、導電性材料が有する金属元素と配位結合を形成することが可能な物質や界面活性剤等により構成されている。ここで、金属元素と配位結合を形成する物質としては、アミノ基、チオール基（−ＳＨ）、スルフィド基（−Ｓ−）、ヒドロキシ基（−ＯＨ）、エーテル基（−Ｏ−）、カルボキシル基（−ＣＯＯＨ）、シアノ基（−ＣＮ）等の窒素、硫黄、酸素原子などが有する孤立電子対を有する物質が挙げられる。例えば、エタノールアミン等のヒドロキシアミン類、ポリエチレンイミン等のアミン化合物、ポリビニルピロリドン等のアミド化合物、ポリビニルアルコール等のアルコール類、アルカンチオール類、ジチオール類、エチレングリコール、ジエチレングリコール等のグリコール類、ポリエチレングリコール等のエーテル類、ポリアクリル酸やカルボキシメチルセルロース等を用いることができる。また、界面活性剤としては、例えば、ビス（２−エチルヘキシル）スルホコハク酸ナトリウムやドデシルベンゼンスルホン酸ナトリウム等のアニオン性界面活性剤、ポリアルキルグルコールのアルキルエステルやアルキルフェニルエーテル等の非イオン性界面活性剤、フッ素界面活性剤、エチレンイミンとエチレンオキサイドとの共重合体等を用いることができる。なお、分散剤はナノ粒子に対し３０ｗｔ％以上とした場合には吐出材料の粘度が高くなるため、１．０ｗｔ％以上３０ｗｔ％以下が好ましい。

上記のような有機薄膜で被覆された導電性材料よりなるナノ粒子は溶媒に分散されて吐出される。溶媒には、水または有機溶媒を用いることができ、有機溶媒は水溶性有機溶媒であっても、非水溶性有機溶媒であっても良い。例えば、水溶性有機溶剤にはメタノール、エタノール、プロパノール、ブチルアルコール、グリセリン、ジプロピレングリコール、エチレングレコール等のアルコール、アセトン、メチルエチルケトン等のケトン、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテル等のグリコールエーテル、２−ピロリドン、Ｎ−メチルピロリドン等の水溶性含窒素有機化合物等が挙げられる。また、非水溶性有機溶媒には、酢酸エーテル等のエステル類、オクタン、ノナン、デカン等の直鎖アルカン、あるいはシクロヘキサンなどのシクロアルカン、トルエン、キシレン、ベンゼン、ジクロロベンゼン等の芳香族化合物等がある。もちろん、これら溶媒は必ずしも一種で使用する必要はなく、溶媒同士において相分離が生じなければ複数種を混合して用いることも可能である。

シール材１２０５及び導電粒子１２７０を、第１の基板１２１０上または第２の基板１２０４上に吐出し、その後、シール材１２０５の内側に液晶を吐出する。この後、第１の基板１２１０及び第２の基板１２０４を減圧雰囲気で貼り合せ、ＵＶ光を照射してシール材１２０５を硬化した後、加熱してシール材１２０５を更に硬化して第１の基板１２１０及び第２の基板１２０４を固着する。また、当該加熱により、液晶の配向を均一にする。

この結果、第１の基板１２１０と第２の基板１２０４を貼り合わせることができる。

そして、第１の基板１２１０と、第２の基板１２０４がパネルの形に分断される。さらに、コントラストを高めるために第１の基板１２１０の外側に第１偏光板１２９０と、第２の基板１２０４の外側に第２偏光板１２９５が設けられている。なお、反射型の表示装置の場合には第１偏光板１２９０が必要ない場合がある。

また、本実施の形態では図示しないが、ブラックマトリクス（遮光層）、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。

アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。

液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。

また、垂直同期周波数を通常の１．５倍、好ましくは２倍以上にすることで応答速度を改善するとともに各フレーム内の分割された複数フィールド毎に書き込む階調を選択する、所謂、倍速駆動と呼ばれる駆動技術もある。

また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。

本発明の一実施形態では、駆動回路部上に対向電極層を設けることにより、薄膜トランジスタの静電破壊を防ぐことができるが、さらに保護回路を設けてもよい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素トランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路は、走査線に対して並列に配置された非線形素子によって構成されている。非線形素子は、ダイオードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば、画素部の薄膜トランジスタと同じ工程で形成することも可能であり、例えばゲート端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることができる。

以上のように、酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置であって、且つ、静電気に対して強く、低消費電力の液晶表示装置を提供することができる。

（実施の形態２）
実施の形態１で示す、第１の基板と第２の基板の間に液晶層を封入する半導体装置において、第２の基板に設けられた対向電極層（第１の対向電極層及び第２の対向電極層）と接続配線を電気的に接続するための接続領域に共通接続部を第１の基板上に形成する他の例を示す。なお、第１の基板にはスイッチング素子として薄膜トランジスタが形成されており、共通接続部の作製工程を画素部のスイッチング素子の作製工程と共通化させることで工程を複雑にすることなく共通接続部を形成する。

本実施の形態では、共通接続部は、第１の基板と第２の基板とを接着するためのシール材と重なる位置に配置され、シール材に含まれる導電粒子を介して対向電極層と電気的な接続が行われる例を示す。或いは、図１（Ａ）に示したように、画素部の外側であり、かつシール材と重ならない箇所に共通接続部を設け、共通接続部に重なるように導電粒子を含むペーストをシール材とは別途設けて、対向電極層と電気的な接続が行われる。

図２（Ａ）は薄膜トランジスタと共通接続部とを同一基板（第１の基板３００）上に作製する半導体装置の断面構造図を示す図である。

図２（Ａ）において、画素電極層３２７と電気的に接続する薄膜トランジスタ３２０は、画素部に設けられるチャネルエッチ型の薄膜トランジスタである。

また、図２（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ａ１−Ａ２が図２（Ａ）の共通接続部の断面に相当する。なお、図２（Ｂ）において図２（Ａ）と同一の部分には同じ符号を用いて説明する。

共通電位線３１０は、ゲート絶縁層３０２上に設けられ、薄膜トランジスタ３２０のソース電極層及びドレイン電極層と同じ材料及び同じ工程で作製される。

また、共通電位線３１０は、保護絶縁層３０３で覆われ、保護絶縁層３０３は、共通電位線３１０と重なる位置に複数の開口部を有している。この開口部は、薄膜トランジスタ３２０のドレイン電極層と画素電極層３２７とを接続するコンタクトホールと同じ工程で作製される。

なお、ここでは面積が大きく異なるため、画素部におけるコンタクトホールと、共通接続部の開口部と使い分けて呼ぶこととする。また、図２（Ａ）では、画素部と共通接続部とで同じ縮尺で図示しておらず、例えば共通接続部の鎖線Ａ１−Ａ２の長さが５００μｍ程度であるのに対して、薄膜トランジスタの幅は５０μｍ未満であり、実際には１０倍以上面積が大きいが、分かりやすくするため、図２（Ａ）に画素部と共通接続部の縮尺をそれぞれ変えて図示している。

また、共通電極層３０６は、保護絶縁層３０３上に設けられ、画素部の画素電極層３２７と同じ材料及び同じ工程で作製される。

このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を行う。

そして画素部と共通接続部が設けられた第１の基板と、対向電極層を有する第２の基板とをシール材を用いて固定する。

シール材に導電粒子を含ませる場合は、シール材と共通接続部が重なるように第１の基板と第２の基板の位置合わせが行われる。例えば、小型の液晶パネルにおいては、画素部の対角に２個の共通接続部がシール材と重ねて配置される。また、大型の液晶パネルにおいては、４個以上の共通接続部がシール材と重ねて配置される。

なお、共通電極層３０６は、シール材に含まれる導電粒子と接触する電極であり、第２の基板の対向電極層と電気的に接続が行われる。

液晶注入法を用いる場合は、シール材で第１の基板と第２の基板を固定した後、液晶を第１の基板と第２の基板の間に注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材を描画し、液晶を滴下させた後、減圧下で第１の基板と第２の基板を貼り合わせる。

なお、本実施の形態では、対向電極層と電気的に接続する共通接続部の例を示したが、この構造は対向電極層と共通接続部の接続に限定されず、対向電極層を他の配線や外部接続端子などと接続する接続部に用いることができる。

本実施の形態は実施の形態１と自由に組み合わせることができる。

（実施の形態３）
実施の形態２では、共通電位線としてソース電極層及びドレイン電極層と同じ材料及び同じ工程で形成される配線を用いて共通接続部を作製する例を示したが、本実施の形態では、図２とは異なる共通接続部の例を示す。

本実施の形態では、共通接続部にゲート配線と同じ材料及び同じ工程で形成される電極を設け、その上に設ける共通電位線として、ドレイン電極層と同じ材料及び同じ工程で形成される配線を用いて共通接続部を作製する例を図３（Ａ）及び図３（Ｂ）に示す。

図３（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ｆ１−Ｆ２が図３（Ａ）の共通接続部の断面に相当する。

なお、図３（Ａ）に示すように実施の形態２と画素部の薄膜トランジスタの構造は、同一であるため、図２（Ａ）と同じ部分には同じ符号を用い、ここでは詳細な説明は省略することとする。

共通電極３１１は、第１の基板３００上に設けられ、薄膜トランジスタ３２０のゲート電極と同じ材料及び同じ工程で作製される。

また、共通電極３１１は、ゲート絶縁層３０２及び保護絶縁層３０３で覆われ、ゲート絶縁層３０２及び保護絶縁層３０３は、共通電極３１１と重なる位置に開口部を有している。この開口部は、実施の形態２とは異なり、２層の絶縁膜の厚さに相当する深い開口部となる。なお、この開口部は、ドレイン電極層３０４と画素電極層３２７とを接続するコンタクトホールと同じ工程でエッチングした後、さらにゲート絶縁層を選択的にエッチングすることで作製される。

また、共通電位線３０５は、ゲート絶縁層３０２上に設けられ、ドレイン電極層３０４と同じ材料及び同じ工程で作製される。

また、共通電位線３０５は、保護絶縁層３０３で覆われ、保護絶縁層３０３は、共通電位線３０５と重なる位置に複数の開口部を有している。この開口部は、ドレイン電極層３０４と画素電極層３２７とを接続するコンタクトホールと同じ工程で作製される。

また、共通電極層３０６は、保護絶縁層３０３上に設けられ、画素部の画素電極層３２７と同じ材料及び同じ工程で作製される。

このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を行う。

そして画素部と共通接続部が設けられた第１の基板と、対向電極を有する第２の基板とをシール材を用いて固定する。

また、本実施の形態においては、複数の導電性粒子をゲート絶縁層の開口部にのみ選択的に配置する。即ち、共通電極層３０６と共通電極３１１とが接している領域に複数の導電性粒子を配置する。共通電極３１１及び共通電位線３０５の両方と接触する共通電極層３０６は、導電性粒子と接触する電極であり、第２の基板の対向電極と電気的に接続が行われる。

液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。

なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、この構造は対向電極と共通接続部の接続に限定されず、対向電極を他の配線や外部接続端子などと接続する接続部に用いることができる。

本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。例えば、実施の形態１に示した接続配線１２０８と接続配線１２４６は隣り合う配線であり、それぞれの電位が異なり、異なる対向電極層と接続する構成となっている。一方の配線と一方の対向電極層とを接続する構成を実施の形態２のソース電極層及びドレイン電極層と同じ材料及び同じ工程で形成される共通電位線の構成として採用し、もう一方の配線ともう一方の対向電極層とを接続する構成を本実施の形態のドレイン電極層と同じ材料及び同じ工程で形成される共通電位線とすることで、短絡を防止し、配線間隔を狭めることができる。

（実施の形態４）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの例を示す。本実施の形態で示す薄膜トランジスタ４１０、４２０は、実施の形態１の駆動回路用薄膜トランジスタ１２２３、画素用薄膜トランジスタ１２１１、実施の形態２または実施の形態３の薄膜トランジスタ３２０として用いることができる。

本実施の形態の半導体装置及び半導体装置の作製方法の一形態を図４を用いて説明する。

図４（Ａ）乃至（Ｅ）に半導体装置の断面構造を示す。図４（Ｄ）に示す薄膜トランジスタ４１０、４２０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。図４（Ｄ）において、薄膜トランジスタ４１０は駆動回路用薄膜トランジスタであり、薄膜トランジスタ４２０は画素用薄膜トランジスタである。

また、薄膜トランジスタ４１０、４２０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。

以下、図４（Ａ）乃至（Ｅ）を用い、基板４００上に薄膜トランジスタ４１０、４２０を作製する工程を説明する。

まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層４１１、ゲート電極層４２１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ_２Ｏ_３よりＢａＯを多く含むガラス基板を用いることが好ましい。

なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。

下地膜となる絶縁膜を基板４００とゲート電極層４１１、及びゲート電極層４２１との間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。

また、ゲート電極層４１１、及びゲート電極層４２１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。

例えば、ゲート電極層４１１、及びゲート電極層４２１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムと珪素の合金またはアルミニウムとチタンの合金と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。

次いで、ゲート電極層４１１、及びゲート電極層４２１上にゲート絶縁層４０２を形成する。

ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、酸化ハフニウム層、又は酸化アルミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ_４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。

Ｉ型化又は実質的にＩ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。

例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。

本実施の形態では、ゲート絶縁層４０２として高密度プラズマ装置により膜厚１００ｎｍ以下の酸化窒化珪素層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）を形成する。ここでは、高密度プラズマ装置は、１×１０^１１／ｃｍ^３以上のプラズマ密度を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。

チャンバーに材料ガスとしてモノシランガス（ＳｉＨ_４）と亜酸化窒素（Ｎ_２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ_２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ_２Ｏ）と希ガスとを導入して絶縁膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁膜である。

ゲート絶縁層４０２の形成の際、チャンバーに導入するモノシランガス（ＳｉＨ_４）と亜酸化窒素（Ｎ_２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。

また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。

上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合において、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。

次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４３０を形成する。

なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。

酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜４３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図４（Ａ）に相当する。また、酸化物半導体膜４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。

ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板４００とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜の膜厚は、５ｎｍ以上２００ｎｍ以下とする。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、又はＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。

スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法、ＤＣスパッタ法、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法がある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。

次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１、４３２を得る（図４（Ｂ）参照。）。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。

例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を加熱した不活性ガスから出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。

なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体層となる場合もある。また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体層となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もある。また、ＲＴＡ（ＧＲＴＡ、ＬＲＴＡ）を用いて高温の加熱処理を行うと、酸化物半導体層の表面側に縦方向（膜厚方向）の針状結晶が生じる場合もある。

また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜４３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。

酸化物半導体層に対する脱水化、脱水素化の加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上に保護絶縁膜を形成した後、のいずれで行っても良い。

また、ゲート絶縁層４０２にコンタクトホールを形成する場合、その工程は酸化物半導体膜４３０に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。

なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。

ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ_２）、塩化硼素（ＢＣｌ_３）、塩化珪素（ＳｉＣｌ_４）、四塩化炭素（ＣＣｌ_４）など）が好ましい。

また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ_４）、弗化硫黄（ＳＦ_６）、弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨＦ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。

ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。

酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。

また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。

所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。

次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１、４３２上に、金属導電膜を形成する。金属導電膜をスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。

金属導電膜の成膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜に持たせることが好ましい。

第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層４１５ａ、ドレイン電極層４１５ｂ、ソース電極層４２５ａ、及びドレイン電極層４２５ｂを形成した後、レジストマスクを除去する（図４（Ｃ）参照。）。

なお、金属導電膜のエッチングの際に、酸化物半導体層４３１、４３２は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。

本実施の形態では、金属導電膜としてＴｉ膜を用いて、酸化物半導体層４３１、４３２にはＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物を用いて、Ｔｉ膜のエッチャントとしてアンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。

なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１、４３２は一部がエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層４１５ａ、ドレイン電極層４１５ｂ、ソース電極層４２５ａ、及びドレイン電極層４２５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

次いで、Ｎ_２Ｏ、Ｎ_２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。

プラズマ処理を行った後、大気に触れることなく、酸化物半導体層４３１、４３２の一部に接する保護絶縁膜となる酸化物絶縁層４１６を形成する。

酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層４１６に水素が含まれると、その水素の酸化物半導体層４３１、４３２への侵入、又は水素による酸化物半導体層中の酸素引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される。よって、酸化物絶縁層４１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。

本実施の形態では、酸化物絶縁層４１６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層４１６は、水分や、水素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。

次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理において、酸化物半導体層４３１、４３２の一部（チャネル形成領域）が酸化物絶縁層４１６と接した状態で加熱される。

以上の工程を経ることによって、酸化物半導体層４３１、４３２に対しては脱水化または脱水素化のための加熱処理によって酸素欠乏状態となり低抵抗化され、さらに酸化物半導体層４３１、４３２の一部は選択的に酸素過剰な状態となる。その結果、ゲート電極層４１１と重なるチャネル形成領域４１３はＩ型となり、ソース電極層４１５ａに重なる高抵抗ソース領域４１４ａと、ドレイン電極層４１５ｂに重なる高抵抗ドレイン領域４１４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ４１０が形成される。同様に、ゲート電極層４２１と重なるチャネル形成領域４２３はＩ型となり、ソース電極層４２５ａに重なる高抵抗ソース領域４２４ａと、ドレイン電極層４２５ｂに重なる高抵抗ドレイン領域４２４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ４２０が形成される。

さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下への昇温と、室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層４１６の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理よって、酸化物半導体層４３１、４３２から酸化物絶縁層４１６中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置の信頼性を向上できる。

なお、ドレイン電極層４１５ｂ、４２５ｂ（及びソース電極層４１５ａ、４２５ａ）と重畳した酸化物半導体層４３１、４３２において高抵抗ドレイン領域４１４ｂ、４２４ｂ（又は高抵抗ソース領域４１４ａ、４２４ａ）を形成することにより、薄膜トランジスタ４１０、４２０の信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域４１４ｂ、４２４ｂを形成することで、ドレイン電極層４１５ｂ、４２５ｂから高抵抗ドレイン領域４１４ｂ、４２４ｂ、チャネル形成領域４１３、４２３にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層４１５ｂ、４２５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層４１１、４２１とドレイン電極層４１５ｂ、４２５ｂとの間に高電界が印加されても高抵抗ドレイン領域４１４ｂ、４２４ｂがバッファとなり局所的な高電界が印加されず、薄膜トランジスタの耐圧を向上させた構成とすることができる。

また、酸化物半導体層４３１、４３２における高抵抗ソース領域４１４ａ、４２４ａ又は高抵抗ドレイン領域４１４ｂ、４２４ｂは、酸化物半導体層４３１、４３２の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層４３１、４３２の一部、すなわちソース電極層４１５ａ、４２５ａ又はドレイン電極層４１５ｂ、４２５ｂと接する領域及びその近傍が低抵抗化し高抵抗ソース領域４１４ａ、４２４ａ又は高抵抗ドレイン領域４１４ｂ、４２４ｂが形成され、酸化物半導体層４３１、４３２においてゲート絶縁層４０２に近い領域はＩ型とすることもできる。

酸化物絶縁層４１６上にさらに保護絶縁層４０３を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の形態では、保護絶縁層４０３を窒化珪素膜を用いて形成する（図４（Ｄ）参照。）。

保護絶縁層４０３上に平坦化のための平坦化絶縁層を設けてもよい。本実施の形態では図４（Ｅ）に示すように平坦化絶縁層４０４を形成する。

平坦化絶縁層４０４としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層４０４を形成してもよい。

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。

平坦化絶縁層４０４の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。

次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶縁層４１６、保護絶縁層４０３、平坦化絶縁層４０４の一部を除去して、ドレイン電極層４２５ｂに達する開口を形成する。

次いで、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化インジウム（Ｉｎ_２Ｏ_３）や酸化インジウム酸化スズ混合酸化物（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。透光性を有する導電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系膜や、Ｚｎ−Ｏ−Ｎ系膜や、Ｓｎ−Ｚｎ−Ｏ−Ｎ系膜を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系膜の亜鉛の組成比（原子％）は、４７原子％以下とし、膜中のアルミニウムの組成比（原子％）より大きく、膜中のアルミニウムの組成比（原子％）は、膜中の窒素の組成比（原子％）より大きい。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）を用いても良い。

なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ）を用いた分析により評価するものとする。

次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより透光性を有する導電膜の不要な部分を除去して画素電極層４２７、導電層４１７を形成し、レジストマスクを除去する（図４（Ｅ）参照。）。

本実施の形態では、ゲート絶縁層の開口工程は図面においては、例示していないが、ゲート絶縁層の開口は酸化物絶縁層、保護絶縁層の開口と同じフォトリソグラフィ工程で行っても別工程で行ってもよく、別工程で行う場合、フォトリソグラフィ工程が６工程となる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、低消費電力の半導体装置を提供することができる。

また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の高い半導体装置を提供することができる。

（実施の形態５）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの他の例を示す。本実施の形態で示す薄膜トランジスタ４５０、４６０は、実施の形態１の駆動回路用薄膜トランジスタ１２２３、画素用薄膜トランジスタ１２１１、実施の形態２の薄膜トランジスタ３２０として用いることができる。

本実施の形態の半導体装置及び半導体装置の作製方法の一形態を、図５を用いて説明する。

図５（Ａ）乃至（Ｅ）に半導体装置の断面構造を示す。図５（Ｄ）に示す薄膜トランジスタ４５０、４６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。

また、薄膜トランジスタ４５０、４６０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。

以下、図５（Ａ）乃至（Ｅ）を用い、基板４００上に薄膜トランジスタ４５０、４６０を作製する工程を説明する。

まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層４５１、ゲート電極層４６１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

また、ゲート電極層４５１、ゲート電極層４６１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。

次いで、ゲート電極層４５１、ゲート電極層４６１上にゲート絶縁層４０２を形成する。

本実施の形態では、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素層を形成する。

次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。

次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１、４３２を得る（図５（Ａ）参照。）。

次いで、Ｎ_２Ｏ、Ｎ_２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。

次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１、４３２上に、酸化物絶縁層を形成した後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶縁層４５６、酸化物絶縁層４６６を形成した後、レジストマスクを除去する。

本実施の形態では、酸化物絶縁層４５６、酸化物絶縁層４６６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。酸化物半導体層４３１、４３２に接して形成する酸化物絶縁層４５６および４６６は、水分や、水素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。

次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層４５６、４６６と接した状態で加熱される。

本実施の形態は、さらに酸化物絶縁層４５６、４６６が設けられ一部が露出している酸化物半導体層４３１、４３２を、窒素のような不活性ガス雰囲気下、又は減圧下で加熱処理を行う。酸化物絶縁層４５６、４６６によって覆われていない露出された酸化物半導体層４３１、４３２の領域は、窒素のような不活性ガス雰囲気下、又は減圧下で加熱処理を行うと、低抵抗化することができる。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。

酸化物絶縁層４５６、４６６が設けられた酸化物半導体層４３１、４３２に対する窒素雰囲気下の加熱処理によって、酸化物半導体層４３１、４３２の露出領域は低抵抗化し、抵抗の異なる領域（図５（Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層４５２、４６２となる。

次いで、ゲート絶縁層４０２、酸化物半導体層４５２、４６２、及び酸化物絶縁層４５６、４６６上に、金属導電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層４５５ａ、４６５ａ、ドレイン電極層４５５ｂ、４６５ｂを形成した後、レジストマスクを除去する（図５（Ｃ）参照。）。ソース電極層４５５ａとドレイン電極層４５５ｂは酸化物絶縁層４５６の一部と接し、かつ酸化物半導体層４５２の一部と接している。同様に、ソース電極層４６５ａとドレイン電極層４６５ｂは酸化物絶縁層４６６の一部と接しかつ酸化物半導体層４６２の一部と接している。

ソース電極層４５５ａ、４６５ａ、ドレイン電極層４５５ｂ、４６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。

以上の工程を経ることによって、酸化物半導体層４３１、４３２は脱水化または脱水素化のための加熱処理によって酸素欠乏状態となり低抵抗化され、さらに酸化物半導体層４３１、４３２の一部は選択的に酸素過剰な状態となる。その結果、ゲート電極層４５１、４６１と重なるチャネル形成領域４５３、４６３は、Ｉ型となり、ソース電極層４５５ａ、４６５ａに重なる高抵抗ソース領域４５４ａ、４６４ａと、ドレイン電極層４５５ｂ、４６５ｂに重なる高抵抗ドレイン領域４５４ｂ、４６４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ４５０、４６０が形成される。

さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下への昇温と、室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層４５６、４６６の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理よって、酸化物半導体層４５２、４６２から酸化物絶縁層４５６、４６６中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置の信頼性を向上できる。

なお、ドレイン電極層４５５ｂ、４６５ｂ（及びソース電極層４５５ａ、４６５ａ）と重畳した酸化物半導体層４５２、４６２において高抵抗ドレイン領域４５４ｂ、４６４ｂ（又は高抵抗ソース領域４５４ａ、４６４ａ）を形成することにより、薄膜トランジスタ４５０、４６０の信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域４５４ｂ、４６４ｂを形成することで、ドレイン電極層４５５ｂ、４６５ｂから高抵抗ドレイン領域４５４ｂ、４６４ｂ、チャネル形成領域４５３、４６３にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層４５５ｂ、４６５ｂを高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層４５１、４６１とドレイン電極層４５５ｂ、４６５ｂとの間に高電界が印加されても高抵抗ドレイン領域４５４ｂ、４６４ｂがバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。

ソース電極層４５５ａ、４６５ａ、ドレイン電極層４５５ｂ、４６５ｂ、酸化物絶縁層４５６、酸化物絶縁層４６６上に保護絶縁層４０３を形成する。本実施の形態では、保護絶縁層４０３を、窒化珪素膜を用いて形成する（図５（Ｄ）参照。）。

なお、ソース電極層４５５ａ、４６５ａ、ドレイン電極層４５５ｂ、４６５ｂ、酸化物絶縁層４５６、酸化物絶縁層４６６上にさらに酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層４０３を積層してもよい。本実施の形態では、保護絶縁層４０３上に平坦化絶縁層４０４を形成する。

次いで、第５のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って平坦化絶縁層４０４及び保護絶縁層４０３の一部を除去して、ドレイン電極層４６５ｂに達する開口を形成する。

次に、透光性を有する導電膜を成膜し、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層４６７、導電層４５７を形成し、レジストマスクを除去する（図５（Ｅ）参照。）。

本実施の形態では、ゲート絶縁層の開口工程は図面においては、例示していないが、ゲート絶縁層の開口は酸化物絶縁層、保護絶縁層の開口と同じフォトリソグラフィ工程で行っても別工程で行ってもよく、別工程で行う場合、フォトリソグラフィ工程が７工程となる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、低消費電力の半導体装置を提供することができる。

また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の高い半導体装置を提供することができる。

（実施の形態６）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの他の例を示す。本実施の形態で示す薄膜トランジスタ２４０、２６０は、実施の形態１の駆動回路用薄膜トランジスタ１２２３、画素用薄膜トランジスタ１２１１、実施の形態２の薄膜トランジスタ３２０として用いることができる。

本実施の形態の半導体装置及び半導体装置の作製方法の一形態を、図６を用いて説明する。

また、薄膜トランジスタ２４０、２６０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。

以下、図６（Ａ）乃至（Ｅ）を用い、基板２９０上に薄膜トランジスタ２４０、２６０を作製する工程を説明する。

まず、絶縁表面を有する基板２９０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層２４１、ゲート電極層２６１を形成する。本実施の形態では、ゲート電極層２４１、ゲート電極層２６１として、膜厚１５０ｎｍのタングステン膜を、スパッタ法を用いて形成する。

次いで、ゲート電極層２４１、ゲート電極層２６１上にゲート絶縁層２９２を形成する。本実施の形態では、ゲート絶縁層２９２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素層を形成する。

次いで、ゲート絶縁層２９２上に、金属導電膜を形成し、第２のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層２４５ａ、２６５ａ、ドレイン電極層２４５ｂ、２６５ｂを形成した後、レジストマスクを除去する（図６（Ａ）参照。）。

次に酸化物半導体膜２９５を形成する（図６（Ｂ）参照。）。本実施の形態では、酸化物半導体膜２９５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。酸化物半導体膜２９５を第３のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。

次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層２９６、２９７を得る（図６（Ｃ）参照。）。

また、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を加熱した不活性ガスから出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。

酸化物半導体層２９６、２９７に接する保護絶縁膜となる酸化物絶縁層２４６を形成する。

酸化物絶縁層２４６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層２４６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層２４６に水素が含まれると、その水素の酸化物半導体層２９６、２９７への侵入、又は水素による酸化物半導体層２９６、２９７中の酸素引き抜き、が生じ酸化物半導体層２９６、２９７のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される。よって、酸化物絶縁層２４６はできるだけ水素を含まない膜になるように、水素を用いない成膜方法を採用することが重要である。

本実施の形態では、酸化物絶縁層２４６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層２４６は、水分や、水素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。

次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層２４６と接した状態で加熱される。

以上の工程を経ることによって、酸化物半導体層２９６、２９７は脱水化または脱水素化のための加熱処理によって酸素欠乏状態となり低抵抗化され、さらに酸化物半導体層２９６、２９７は酸素過剰な状態となる。その結果、Ｉ型の酸化物半導体層２４２、２６２が形成される。以上の工程で薄膜トランジスタ２４０、２６０が形成される。

さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下への昇温と、室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理よって、酸化物半導体層から酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置の信頼性を向上できる。

酸化物絶縁層２４６上にさらに保護絶縁層２９３を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化珪素膜を形成する。本実施の形態では、保護絶縁層２９３を、窒化珪素膜を用いて形成する（図６（Ｄ）参照。）。

保護絶縁層２９３上に平坦化のための平坦化絶縁層２９４を設けてもよい。本実施の形態では、保護絶縁層２９３上に平坦化絶縁層２９４を形成する。

次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って平坦化絶縁層２９４、保護絶縁層２９３、及び酸化物絶縁層２４６の一部を除去して、ドレイン電極層２６５ｂに達する開口を形成する。

次に、透光性を有する導電膜を成膜し、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層２６７、導電層２４７を形成し、レジストマスクを除去する（図６（Ｅ）参照。）。

本実施の形態では、ゲート絶縁層の開口工程は図面においては、例示していないが、ゲート絶縁層の開口は酸化物絶縁層、保護絶縁層の開口と同じフォトリソグラフィ工程で行っても別工程で行ってもよく、別工程で行う場合、フォトリソグラフィ工程が６工程となる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、低消費電力の半導体装置を提供することができる。

また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の高い半導体装置を提供することができる。

（実施の形態７）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの他の例を示す。本実施の形態で示す薄膜トランジスタ２１０、２２０は、実施の形態１の駆動回路用薄膜トランジスタ１２２３、画素用薄膜トランジスタ１２１１、実施の形態２の薄膜トランジスタ３２０として用いることができる。

本実施の形態では、薄膜トランジスタを有する半導体装置の作製工程の一部が実施の形態４と異なる例を図８に示す。図８は、図４と工程が一部異なる点以外は同じであるため、同じ箇所の詳細な説明は省略する。本実施の形態では、フォトリソグラフィ工程において、多階調マスクによって形成したマスク層を用いる。

多階調マスクを用いて形成したマスク層は複数の膜厚を有する形状となり、マスク層に対してエッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するマスク層を形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

実施の形態１に従って、基板２００上に第１のフォトリソグラフィ工程によってゲート電極層２１１、ゲート電極層２２１を形成し、ゲート絶縁層２０２を積層する。ゲート絶縁層２０２上に酸化物半導体膜を形成する。本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。

脱水化または脱水素化を行う第１の加熱処理として、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体膜への水や水素の再混入を防ぎ、酸化物半導体膜２３０を得る。

次いで、酸化物半導体膜２３０上に、金属導電膜２３７をスパッタ法や真空蒸着法で形成する（図８（Ａ）参照。）。

金属導電膜２３７はソース電極層及びドレイン電極層となる導電膜である。金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いてもよい。

第２のフォトリソグラフィ工程を行い、酸化物半導体膜２３０、及び金属導電膜２３７上にレジストマスク２３１ａ、２３１ｂを形成する。

本実施の形態では、レジストマスク２３１ａ、２３１ｂを形成するために多階調（高階調）マスクを用いた露光を行う例を示す。まず、レジストマスク２３１ａ、２３１ｂを形成するためレジストを形成する。レジストは、ポジ型レジストまたはネガ型レジストを用いることができる。ここでは、ポジ型レジストを用いて示す。レジストはスピンコート法で形成してもよいし、インクジェット法で選択的に形成してもよい。レジストをインクジェット法で選択的に形成すると、不要箇所へのレジスト形成を削減することができるので、材料の無駄を軽減することができる。

次に、露光マスクとして多階調マスク８１を用いて、レジストに光を照射して、レジストを露光する。

ここで、多階調マスク８１を用いた露光について、図９を用いて説明する。

多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。

多階調マスクの代表例としては、図９（Ａ）に示すようなグレートーンマスク８１ａ、図９（Ｃ）に示すようなハーフトーンマスク８１ｂがある。

図９（Ａ）に示すように、グレートーンマスク８１ａは、透光性基板８３及び透光性基板８３に接して形成される遮光部８４並びに回折格子８５で構成される。遮光部８４においては、光の透過率が０％である。一方、回折格子８５はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子８５は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。

透光性基板８３としては、石英等の透光性基板を用いることができる。遮光部８４及び回折格子８５は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。

グレートーンマスク８１ａに露光光を照射した場合、図９（Ｂ）に示すように、遮光部８４においては、光透過率８６は０％であり、遮光部８４及び回折格子８５が設けられていない領域では光透過率８６は１００％である。また、回折格子８５においては、１０〜７０％の範囲で調整可能である。回折格子８５における光の透過率の調整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。

図９（Ｃ）に示すように、ハーフトーンマスク８１ｂは、透光性基板８３及びその上に形成される半透過部８７並びに遮光部８８で構成される。半透過部８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部８８は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。

ハーフトーンマスク８１ｂに露光光を照射した場合、図９（Ｄ）に示すように、遮光部８８においては、光透過率８９は０％であり、遮光部８８及び半透過部８７が設けられていない領域では光透過率８９は１００％である。また、半透過部８７においては、１０〜７０％の範囲で調整可能である。半透過部８７に於ける光の透過率は、半透過部８７の材料により調整可能である。

多階調マスクを用いて露光した後、現像することで、図８（Ｂ）に示すように膜厚の異なる領域を有するレジストマスク２３１ａ、２３１ｂを形成することができる。

次に、レジストマスク２３１ａ、２３１ｂを用いて第１のエッチング工程を行い、酸化物半導体膜２３０、金属導電膜２３７をエッチングし島状に加工する。この結果、酸化物半導体層２３３、２３５、金属導電層２３２、２３４を形成することができる（図８（Ｂ）参照。）。

次に、レジストマスク２３１ａ、２３１ｂをアッシングする。この結果、レジストマスクの面積（３次元的に見ると体積）が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のレジストマスクのレジスト（ゲート電極層２１１、２２１の一部と重畳する領域）は除去され、分離されたレジストマスク２３６ａ、２３６ｂ、２３６ｄ、２３６ｅを形成することができる。

レジストマスク２３６ａ、２３６ｂ、２３６ｄ、２３６ｅを用いて、エッチングにより不要な部分を除去してソース電極層２１５ａ、２２５ａ、ドレイン電極層２１５ｂ、２２５ｂを形成する（図８（Ｃ）参照。）。

なお、金属導電層２３２、２３４のエッチングの際に、酸化物半導体層２３３、２３５も除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。

本実施の形態では、金属導電層２３２、２３４としてＴｉ膜を用いて、酸化物半導体層２３３、２３５にはＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物を用いて、Ｔｉ膜のエッチャントとしてアンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。

なお、ここでの金属導電膜、酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。

ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ_２）、塩化硼素（ＢＣｌ_３）、塩化珪素（ＳｉＣｌ_４）、四塩化炭素（ＣＣｌ_４）など）が好ましい。

また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ_４）、弗化硫黄（ＳＦ_６）、弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨＦ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。

ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。

ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。

また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。

所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。

次に、レジストマスク２３６ａ、２３６ｂ、２３６ｄ、２３６ｅを除去し、酸化物半導体層２３３、２３５に接する保護絶縁膜となる酸化物絶縁層２１６を形成する。本実施の形態では、酸化物絶縁層２１６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。

次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層２１６と接した状態で加熱される。

以上の工程を経ることによって、酸化物半導体層２３３、２３５は脱水化または脱水素化のための加熱処理によって酸素欠乏状態となり低抵抗化され、さらに酸化物半導体層２３３、２３５の一部は選択的に酸素過剰な状態となる。その結果、ゲート電極層２１１と重なるチャネル形成領域２１３は、Ｉ型となり、ソース電極層２１５ａに重なる高抵抗ソース領域２１４ａと、ドレイン電極層２１５ｂに重なる高抵抗ドレイン領域２１４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ２１０が形成される。同様に、ゲート電極層２２１と重なるチャネル形成領域２２３は、Ｉ型となり、ソース電極層２２５ａに重なる高抵抗ソース領域２２４ａと、ドレイン電極層２２５ｂに重なる高抵抗ドレイン領域２２４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ２２０が形成される。

さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下への昇温と、室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層２１６の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理よって、酸化物半導体層２３３、２３５から酸化物絶縁層２１６中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置の信頼性を向上できる。

酸化物絶縁層２１６上に保護絶縁層２０３を形成する。本実施の形態では、保護絶縁層２０３を、窒化珪素膜を用いて形成する（図８（Ｄ）参照。）。

保護絶縁層２０３上に平坦化のための平坦化絶縁層を設けてもよい。本実施の形態では、保護絶縁層２０３上に平坦化絶縁層２０４を形成する。

次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って平坦化絶縁層２０４、保護絶縁層２０３、及び酸化物絶縁層２１６の一部を除去して、ドレイン電極層２２５ｂに達する開口を形成する。

次に、透光性を有する導電膜を成膜し、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層２２７、導電層２１７を形成し、レジストマスクを除去する（図８（Ｅ）参照。）。

本実施の形態では、ゲート絶縁層の開口工程は図面においては、例示していないが、ゲート絶縁層の開口は酸化物絶縁層、保護絶縁層の開口と同じフォトリソグラフィ工程で行っても、別工程で行ってもよく、別工程で行う場合、フォトリソグラフィ工程が４工程となる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、低消費電力の半導体装置を提供することができる。

また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の高い半導体装置を提供することができる。

（実施の形態８）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの例を示す。本実施の形態で示す薄膜トランジスタ２７０、２８０は、実施の形態１の駆動回路用薄膜トランジスタ１２２３、画素用薄膜トランジスタ１２１１、実施の形態２の薄膜トランジスタ３２０として用いることができる。

本実施の形態では、ゲート電極層、ソース電極層及びドレイン電極層に透光性を有する導電材料を用いる例を図７に示す。従って、他は上記実施の形態と同様に行うことができ、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。

図７に示す薄膜トランジスタ２７０、２８０はチャネルエッチ型の薄膜トランジスタであり、絶縁表面を有する基板２５０上に、ゲート電極層２７１、２８１、ゲート絶縁層２５２、少なくともチャネル形成領域２７３、高抵抗ソース領域２７４ａ、及び高抵抗ドレイン領域２７４ｂを有する酸化物半導体層２７２、少なくともチャネル形成領域２８３、高抵抗ソース領域２８４ａ、及び高抵抗ドレイン領域２８４ｂを有する酸化物半導体層２８２、ソース電極層又はドレイン電極層２７５ａ、２７５ｂ、２８５ａ、２８５ｂを含む。また、薄膜トランジスタ２７０、２８０を覆い、チャネル形成領域２７３、２８３に接する酸化物絶縁層２５６が設けられ、さらにその上に保護絶縁層２５３、平坦化絶縁層２５４が設けられている。

画素部において、酸化物絶縁層２５６、保護絶縁層２５３、及び平坦化絶縁層２５４にはソース電極層又はドレイン電極層２８５ｂに達する開口（コンタクトホール）が形成され、開口には画素電極層２８７が形成されている。一方、駆動回路部においては、平坦化絶縁層２５４上にゲート電極層２７１、酸化物半導体層２７２と重なる導電層２７７が形成されている。

ソース電極層又はドレイン電極層２７５ａ、２７５ｂ、２８５ａ、２８５ｂは、薄膜な金属導電膜であるため透光性を有する導電膜とすることができる。

また、図７において、薄膜トランジスタ２７０、２８０のゲート電極層２７１、２８１、ソース電極層又はドレイン電極層２７５ａ、２７５ｂ、２８５ａ、２８５ｂに透光性を有する導電膜を用いる。

ゲート電極層２７１、２８１、ソース電極層又はドレイン電極層２７５ａ、２７５ｂ、２８５ａ、２８５ｂの材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。ゲート電極層２７１、２８１、ソース電極層又はドレイン電極層２７５ａ、２７５ｂ、２８５ａ、２８５ｂに用いる透光性を有する導電材料の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパッタ法を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。

従って、薄膜トランジスタ２７０、２８０は透光性を有する薄膜トランジスタとすることができる。

また、薄膜トランジスタ２８０が配置される画素には、画素電極層２８７、またはその他の電極層（容量電極層など）や、その他の配線層（容量配線層など）に可視光に対して透光性を有する導電膜を用い、高開口率を有する表示装置を実現する。勿論、ゲート絶縁層２５２、酸化物絶縁層２５６、保護絶縁層２５３、平坦化絶縁層２５４も可視光に対して透光性を有する膜を用いることが好ましい。

本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００％である膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する材料として、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す。

薄膜トランジスタ２８０が透光性を有するため、開口率を向上させることができる。特に１０インチ以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また、薄膜トランジスタ２８０の構成部材に透光性を有する膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる。即ち、高密度に薄膜トランジスタを配置しても開口率を大きくとることができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜４個のサブピクセルを有する場合でも、薄膜トランジスタが透光性を有するため、開口率を向上させることができる。また、薄膜トランジスタの構成部材と同工程で同材料を用いて保持容量を形成すると、保持容量も透光性とすることができるため、さらに開口率を向上させることができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態９）
本実施の形態は、本明細書で開示される半導体装置の一例として、液晶表示装置を示す。
本明細書に開示される半導体装置には、特に限定されず、ＴＮ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディスコティック液晶などを用いることができるが、中でもノーマリーブラック型の液晶パネル、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置とすることが好ましい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。

また、以下にＶＡ型の液晶表示装置の一例を示す。

ＶＡ型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に液晶分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。

図１０と図１１は、基板６００上に形成されたＶＡ型液晶表示パネルの画素構造を示している。図１１は基板６００の上面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図１０に表している。以下の説明ではこの両図を参照して説明する。

この画素構造は、一つの画素に複数の画素電極層が有り、それぞれの画素電極層にＴＦＴが接続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極層に印加する信号を、独立して制御する構成を有している。

画素電極層６２４はコンタクトホール６２３を介してＴＦＴ６２８のソース電極層又はドレイン電極層６１８と接続している。また、画素電極層６２６は絶縁層６２０、絶縁層６２０を覆う絶縁層６２１、および絶縁層６２１を覆う絶縁層６２２に設けられたコンタクトホール６２７を介してＴＦＴ６２９のソース電極層又はドレイン電極層６１９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極層又はドレイン電極層６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態３乃至８のいずれか一の薄膜トランジスタを適宜用いることができる。

また、容量配線６９０が設けられ、ゲート絶縁層６０６を誘電体とし、画素電極層または画素電極層と電気的に接続する容量電極と保持容量を形成する。

画素電極層６２４と画素電極層６２６の形状は異なっており、スリットによって分離されている。Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が形成されている。画素電極層６２４と画素電極層６２６に印加する電圧のタイミングを、ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の等価回路を図１３に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２９はゲート配線６０３と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信号を与えることで、ＴＦＴ６２８とＴＦＴ６２９の動作タイミングを異ならせることができる。

対向基板６０１には、遮光膜６３２、着色膜６３６、対向電極層６４０が形成されている。また、着色膜６３６と対向電極層６４０の間にはオーバーコート膜とも呼ばれる平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。配向膜６４８が画素電極層６２４、６２６上に設けられ、また、配向膜６４６が対向電極層６４０に設けられる。図１２に対向基板側の構造を示す。対向電極層６４０は異なる画素間で共通化されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極層６２４及び画素電極層６２６側のスリットとを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。

開口パターンを有する対向電極層６４０は画素部に設けられる第１の対向電極層であり、駆動回路部に設けられる第２の対向電極層と異なる電位である。第２の対向電極層を駆動回路部上に設けることによって静電気に対する耐性を強くし、高信頼性の半導体装置とすることができる。

画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、第１の液晶素子が形成されている。また、画素電極層６２６と液晶層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子が形成されている。また、画素構造は一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態１０）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

本実施の形態では、実施の形態１乃至９のいずれか一で得られる液晶表示装置を搭載した電子機器の例について図１４を用いて説明する。

図１４（Ａ）は、少なくとも液晶表示装置を一部品として実装して作製したノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。なお、実施の形態１に示す液晶表示装置をノート型のパーソナルコンピュータは有している。

図１４（Ｂ）は、少なくとも液晶表示装置を一部品として実装して作製した携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。なお、実施の形態１に示す液晶表示装置を携帯情報端末は有している。

図１４（Ｃ）は少なくとも液晶表示装置を一部品として実装して作製した電子書籍である。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１４（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図１４（Ｃ）では表示部２７０７）に画像を表示することができる。

また、図１４（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。なお、実施の形態１に示す液晶表示装置を電子書籍２７００は有している。

図１４（Ｄ）は、少なくとも液晶表示装置を一部品として実装して作製した携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。

また、表示パネル２８０２はタッチパネルを備えており、図１４（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。

表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図１４（Ｄ）に示すような展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。なお、実施の形態１に示す液晶表示装置を携帯電話は有している。

図１４（Ｅ）は少なくとも液晶表示装置を一部品として実装して作製したデジタルカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。なお、実施の形態１に示す液晶表示装置をデジタルカメラは有している。

本実施の形態は、実施の形態１乃至９のいずれか一と自由に組み合わせることができる。

８１ 多階調マスク
８１ａ グレートーンマスク
８１ｂ ハーフトーンマスク
８３ 透光性基板
８４ 遮光部
８５ 回折格子
８７ 半透過部
８８ 遮光部
２００ 基板
２０２ ゲート絶縁層
２０３ 保護絶縁層
２０４ 平坦化絶縁層
２１０ 薄膜トランジスタ
２１１ ゲート電極層
２１３ チャネル形成領域
２１４ａ 高抵抗ソース領域
２１４ｂ 高抵抗ドレイン領域
２１５ａ ソース電極層
２１５ｂ ドレイン電極層
２１６ 酸化物絶縁層
２１７ 導電層
２２０ 薄膜トランジスタ
２２１ ゲート電極層
２２３ チャネル形成領域
２２４ａ 高抵抗ソース領域
２２４ｂ 高抵抗ドレイン領域
２２５ａ ソース電極層
２２５ｂ ドレイン電極層
２２７ 画素電極層
２３０ 酸化物半導体膜
２３１ａ レジストマスク
２３１ｂ レジストマスク
２３２ 金属導電層
２３３ 酸化物半導体層
２３６ａ レジストマスク
２３６ｂ レジストマスク
２３６ｄ レジストマスク
２３６ｅ レジストマスク
２３７ 金属導電膜
２４０ 薄膜トランジスタ
２４１ ゲート電極層
２４２ 酸化物半導体層
２４５ａ ソース電極層
２４５ｂ ドレイン電極層
２４６ 酸化物絶縁層
２４７ 導電層
２５０ 基板
２５２ ゲート絶縁層
２５３ 保護絶縁層
２５４ 平坦化絶縁層
２５６ 酸化物絶縁層
２６１ ゲート電極層
２６５ａ ソース電極層
２６５ｂ ドレイン電極層
２６７ 画素電極層
２７０ 薄膜トランジスタ
２７１ ゲート電極層
２７２ 酸化物半導体層
２７３ チャネル形成領域
２７４ａ 高抵抗ソース領域
２７４ｂ 高抵抗ドレイン領域
２７５ａ ソース電極層又はドレイン電極層
２７５ｂ ソース電極層又はドレイン電極層
２７７ 導電層
２８０ 薄膜トランジスタ
２８２ 酸化物半導体層
２８３ チャネル形成領域
２８４ａ 高抵抗ソース領域
２８４ｂ 高抵抗ドレイン領域
２８５ａ ソース電極層又はドレイン電極層
２８５ｂ ソース電極層又はドレイン電極層
２８７ 画素電極層
２９０ 基板
２９２ ゲート絶縁層
２９３ 保護絶縁層
２９４ 平坦化絶縁層
２９５ 酸化物半導体膜
２９６ 酸化物半導体層
３００ 第１の基板
３０２ ゲート絶縁層
３０３ 保護絶縁層
３０４ ドレイン電極層
３０５ 共通電位線
３０６ 共通電極層
３１０ 共通電位線
３１１ 共通電極
３２０ 薄膜トランジスタ
３２７ 画素電極層
４００：基板
４０２：ゲート絶縁層
４０３：保護絶縁層
４０４：平坦化絶縁層
４１０：薄膜トランジスタ
４１１：ゲート電極層
４１３ チャネル形成領域
４１４ａ 高抵抗ソース領域
４１４ｂ 高抵抗ドレイン領域
４１５ａ：ソース電極層
４１５ｂ：ドレイン電極層
４１６：酸化物絶縁層
４１７：導電層
４２０：薄膜トランジスタ
４２１：ゲート電極層
４２３ チャネル形成領域
４２４ａ 高抵抗ソース領域
４２４ｂ 高抵抗ドレイン領域
４２５ａ ソース電極層
４２５ｂ ドレイン電極層
４２７ 画素電極層
４３０：酸化物半導体膜
４３１ 酸化物半導体層
４５０ 薄膜トランジスタ
４５１ ゲート電極層
４５２ 酸化物半導体層
４５３ チャネル形成領域
４５４ａ 高抵抗ソース領域
４５４ｂ 高抵抗ドレイン領域
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
４５６ 酸化物絶縁層
４５７ 導電層
４６１ ゲート電極層
４６５ａ ソース電極層
４６５ｂ ドレイン電極層
４６６ 酸化物絶縁層
４６７ 画素電極層
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０６ ゲート絶縁層
６１６ ソース電極層またはドレイン電極層
６１８ ソース電極層またはドレイン電極層
６１９ ソース電極層またはドレイン電極層
６２０ 絶縁層
６２１ 絶縁層
６２２ 絶縁層
６２３ コンタクトホール
６２４ 画素電極層
６２６ 画素電極層
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３２ 遮光膜
６３６ 着色膜
６３７ 平坦化膜
６４０ 対向電極層
６４１ スリット
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６６３ 配線
６９０ 容量配線
１２００ 信号線駆動回路部
１２０１ 走査線駆動回路部
１２０２ 画素部
１２０４ 第２の基板
１２０５ シール材
１２０６ 第１の配向膜
１２０７ 第２の配向膜
１２０８ 接続配線
１２１０ 第１の基板
１２１１ 画素用薄膜トランジスタ
１２１４ 絶縁層
１２２３ 駆動回路用薄膜トランジスタ
１２３５ 樹脂層
１２４０ 端子部
１２４１ 接続端子
１２４２ 接続配線
１２４３ 接続端子
１２４６ 接続配線
１２５０ 画素電極層
１２５５ 柱状スペーサー
１２７０ 導電粒子
１２８０ 液晶
１２９０ 第１偏光板
１２９１ 対向電極層
１２９２ 対向電極層
１２９３ 導電層
１２９５ 第２偏光板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）

Claims (3)

1. 第１の基板と、
   第２の基板と、
   前記第１の基板と、前記第２の基板との間の液晶とを有し、
   前記第１の基板は、画素部と、駆動回路部と、第１の導電層とを有し、
   前記画素部は、第１のトランジスタを有し、
   前記駆動回路部は、第２のトランジスタを有し、
   前記第１のトランジスタは、第１の酸化物半導体層と、前記第１の酸化物半導体層と重なる領域を有する第１のゲート電極とを有し、
   前記第２のトランジスタは、第２の酸化物半導体層と、前記第２の酸化物半導体層と重なる領域を有する第２のゲート電極とを有し、
   前記第１の導電層は、前記第２の酸化物半導体層と重なる領域を有し、
   前記第１の導電層は、前記第２の酸化物半導体層を介して、前記第２のゲート電極と対向して配置され、
   前記第１の導電層は、前記第２のトランジスタの、第３のゲート電極として機能する領域を有し、
   前記第２の基板は、第２の導電層と、第３の導電層とを有し、
   前記第２の導電層は、前記駆動回路部と重なる領域を有し、
   前記第３の導電層は、前記画素部と重なる領域を有することを特徴とする半導体装置。
2. 請求項１において、
   前記第２の導電層は、開口部を有することを特徴とする半導体装置。
3. 請求項１又は２において、
   前記第３のゲート電極として機能する第１の導電層は、前記第２のゲート電極と同電位が印加されることを特徴とする半導体装置。

Images