TWI504726B - 矽蝕刻液及利用矽蝕刻液之電晶體之製造方法 - Google Patents

矽蝕刻液及利用矽蝕刻液之電晶體之製造方法 Download PDF

Info

Publication number
TWI504726B
TWI504726B TW100131520A TW100131520A TWI504726B TW I504726 B TWI504726 B TW I504726B TW 100131520 A TW100131520 A TW 100131520A TW 100131520 A TW100131520 A TW 100131520A TW I504726 B TWI504726 B TW I504726B
Authority
TW
Taiwan
Prior art keywords
etching
dummy gate
transistor
formula
high dielectric
Prior art date
Application number
TW100131520A
Other languages
English (en)
Other versions
TW201219545A (en
Inventor
Kenji Shimada
Hiroshi Matsunaga
Original Assignee
Mitsubishi Gas Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co filed Critical Mitsubishi Gas Chemical Co
Publication of TW201219545A publication Critical patent/TW201219545A/zh
Application granted granted Critical
Publication of TWI504726B publication Critical patent/TWI504726B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76825—Structures for regeneration, refreshing, leakage compensation or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

矽蝕刻液及利用矽蝕刻液之電晶體之製造方法
本發明係關於一種蝕刻液及利用蝕刻液之電晶體之製造方法，而該電晶體之製造方法具有如下特徵：使用至少具有疊層高介電材料膜與由矽構成的虛擬閘極(dummy gate)而構成之虛擬閘極疊層體的結構體，且將該虛擬閘極取代為包含鉿、鋯、鈦、鉭、或鎢的金屬閘極；該蝕刻液，用於該電晶體之製造方法中該由矽構成的虛擬閘極之蝕刻，選擇性地蝕刻該由矽構成的虛擬閘極。
至今為止的半導體，係藉由縮小電晶體的閘極長度、閘極厚度，亦即細微化，而提高性能、成本、消耗功率。但是，欲達成現今需要的細微化，使用氧化矽之習知的閘極絕緣膜中，閘極厚度將變得過薄，源於隧道電流的洩漏電流將增加，而消耗功率將變大。再者，近年來使用半導體元件的設備，多半是行動電話、筆記型電腦、攜帶型音樂播放器等攜帶使用物。該情況中，由於電力由充電電池供給的情況多，故以長時間使用為目標的半導體元件需要低消耗功率。因此，以減少待機中的洩漏電流為目的，有人設計一種作為構成電晶體的絕緣材料與閘電極之組合，使用高介電材料與金屬閘極取代習知所使用之氧化矽與多晶矽的技術(非專利文獻1)。
關於該高介電材料與金屬閘極的製造方法，有人提出各式各樣的方法，而作為方法之一例，有稱為後閘極(gate-last)的方法(非專利文獻1)，在以高介電材料與多晶矽之組合製作電晶體形狀之後，去除多晶矽並取代為金屬閘極。圖1表示使用高介電材料的半導體元件之多晶矽去除前的電晶體之一部分的剖面示意圖。濕式蝕刻多晶矽時，近年來為了抑制粒子而常使用清洗每一片矽晶圓的單片清洗裝置。因此，當多晶矽之每單位時間的蝕刻量(之後稱為蝕刻速率)小時，蝕刻所需的時間變長，而裝置每1台的製造量將減少。因此，在除去該多晶矽的步驟中，需要一種不會腐蝕高介電材料、金屬、側壁、以及層間絕緣膜且於短時間內蝕刻多晶矽的技術。
蝕刻多晶矽的方法，已知有乾式蝕刻(專利文獻1)。但是，乾式蝕刻不僅會蝕刻多晶矽，也會蝕刻側壁或層間絕緣膜。因此，需要於側壁與層間絕緣膜上設置光阻等之保護膜。設置保護膜的話，製造步驟將變複雜，並導致良率之下降、製造成本之增加。再者，為了去除光阻而進行的灰化處理，由於會使層間絕緣膜變質，故令人擔心降低電晶體的性能。又，通常以防止微小的矽殘留為目的，係進行較由蝕刻速率計算的蝕刻處理所需的時間更長之時間蝕刻的過度蝕刻。由於乾式蝕刻在過度蝕刻之際，係蝕刻於矽之蝕刻後露出的高介電材料，並令其變質，故有電晶體之性能下降的情況。
作為以濕式蝕刻法蝕刻矽的清洗液，已知有種種的鹼性清洗液(非專利文獻2)。但是，該等清洗液因為矽的蝕刻速率小，故蝕刻所需的時間變長，而裝置每1台的製造量將減少。
作為得到矽之高蝕刻速度的技術，有人提出一種含有無機鹼性化合物以及羥胺類的蝕刻組成物(專利文獻2)。但是，因為包含於無機鹼的鹼金屬離子會使電晶體的性能變得非常差，故無法使用。
作為得到矽之高蝕刻速度的技術，有人提出一種包含有機鹼性化合物、以及由選自於羥胺類、次磷酸鹽類、還原糖類、抗壞血酸、乙醛酸、焦兒茶酚以及該等之衍生物中的至少一種構成之還原性化合物的蝕刻組成物(參照專利文獻3、以及比較例3)。
再者，抑制鋁之蝕刻並減弱黏合薄膜之黏合力的剝離液，有人提出一種在鹼性的液中含有糖醇作為防蝕劑的剝離液(專利文獻4)。但是，專利文獻4係以不妨礙減弱黏合薄膜之黏合力的能力之觀點，提出一種防止鋁之蝕刻的鹼性剝離液，並未言及該鹼性剝離液之多晶矽的蝕刻能力。因此，專利文獻4與將得到高的多晶矽之蝕刻速率作為目的的本發明為不同的技術。再者，可使用於專利文獻4的剝離液，只要定為呈現鹼性的溶液即可，並無特別限定。但是，限定於可使用於多晶矽之蝕刻之呈現鹼性的化合物。亦即，基於專利文獻4，並不容易推測適於本發明的化合物(參照比較例4)。
然後，金屬閘極的材料，除前述的鋁之外，係採用鋯、鈦、鉭、或鎢等。但是，有找不到適於該等材料之蝕刻液的狀況。因此，強烈需要一種在藉由去除由矽構成的虛擬閘極並取代為包含鉿、鋯、鈦、鉭、或鎢之金屬閘極的方法，製造具有至少由高介電材料膜與鋁金屬閘極構成的疊層體之電晶體的方法中，選擇性地去除該虛擬閘極的蝕刻液、以及該電晶體的製造方法。
先前技術文獻 專利文獻
專利文獻1：美國專利第7316949號說明書
專利文獻2：日本特開平2006-351813號公報
專利文獻3：日本特許第3994992號
專利文獻4：日本特開2005-229053號公報
非專利文獻
非專利文獻1：應用物理76,9,2007,p.1006
非專利文獻2：微機械/MEMS技術大全2003,p.111
本發明之目的在於提供一種在藉由去除由矽構成的虛擬閘極並取代為包含鉿、鋯、鈦、鉭、或鎢之金屬閘極的方法，製造至少具有由高介電材料膜與鋁金屬閘極構成的疊層體之電晶體的方法中，用於該由矽構成的虛擬閘極之蝕刻，選擇性地蝕刻該由矽構成之虛擬閘極的蝕刻液、以及利用該蝕刻液之電晶體的製造方法。
本案發明人為了達成前述目的而反覆仔細研究的結果發現：藉由對於由矽構成的虛擬閘極之蝕刻使用特定的矽蝕刻液而可達成該目的。本發明為基於相關的知識而完成者。亦即，本發明的要旨如下所述。
1.一種矽蝕刻液，係用於一電晶體之製造方法，該電晶體之製造方法具有如下特徵：
使用在基板上至少具有虛擬閘極(dummy gate)疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體，其中，該虛擬閘極疊層體，係疊層高介電材料膜與由矽構成的虛擬閘極而構成；且將該虛擬閘極取代為包含鉿、鋯、鈦、鉭、或鎢的金屬閘極；該矽蝕刻液，用於該電晶體之製造方法中該由矽構成的虛擬閘極之蝕刻，並含有0.1~40重量%的選自於氨、二胺及以通式(1)表示之聚胺中之至少一種的鹼性化合物、0.01~40重量%的選自於以通式(2)表示之多元醇、以通式(3)表示之多元醇、以通式(4)表示之環狀多元醇以及不具有還原性的糖類中之至少一種的多元醇、以及40~99.89重量%的水；
H2 N-(CH2 CH2 NH)k -H....(1)
(k為2~5的整數)；
H-(CH(OH))1 -R　.....(2)
(1為2~6的整數，R為氫或烷基)；
C-((CH2 )m OH)4 　....(3)
(m為1或2)；
(CH(OH))n 　....(4)
(n為3~8的整數)。
2.如前述第1項之矽蝕刻液，其中，該二胺及以通式(1)表示之聚胺為選自於乙二胺、1,2-丙二胺、1,3-丙二胺、二伸乙三胺、以及三伸乙四胺中之至少一種。
3.如前述第1項之矽蝕刻液，其中，該以通式(2)～(4)表示之多元醇為選自於乙二醇、甘油、赤蘚糖醇(meso-erythritol)、木糖醇、山梨糖醇、丙二醇、季戊四醇、以及肌醇(inositol)中之至少一種。
4.如前述第1項之矽蝕刻液，其中，該不具有還原性的糖類為蔗糖、海藻糖、或是棉子糖(raffinose)。
5.如前述第1項之矽蝕刻液，其中，形成高介電材料膜的高介電材料為HfO2 、HfSiO、HfSiON、HfLaO、HfLaON、HfTiSiON、HfAlSiON、HfZrO、或Al2 O3 。
6.一種電晶體之製造方法，其特徵為：使用在基板上至少具有虛擬閘極疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體，並包含以下的步驟(I)，其中，該虛擬閘極疊層體，係疊層高介電材料膜與由矽構成的虛擬閘極而構成；且將該虛擬閘極取代為包含鉿、鋯、鈦、鉭、或鎢的金屬閘極；步驟(I)，利用含有0.1~40重量%的選自於氨、二胺及以通式(1)表示之聚胺中之至少一種的鹼性化合物、0.01~40重量%的選自於以通式(2)表示之多元醇、以通式(3)表示之多元醇、以通式(4)表示之環狀多元醇以及不具有還原性的糖類中之至少一種的多元醇、以及40~99.89重量%的水之矽蝕刻液，將矽蝕刻的步驟；
H2 N-(CH2 CH2 NH)k -H....(1)
(k為2~5的整數)；
H-(CH(OH))1 -R　.....(2)
(1為2~6的整數，R為氫或烷基)；
C-((CH2 )m OH)4 　....(3)
(m為1或2)；
(CH(OH))n 　....(4)
(n為3~8的整數)。
7.如前述第6項之電晶體之製造方法，其中，該二胺及以通式(1)表示之聚胺為選自於乙二胺、1,2-丙二胺、1,3-丙二胺、二伸乙三胺、以及三伸乙四胺中之至少一種。
8.如前述第6項之電晶體之製造方法，其中，該以通式(2)～(4)表示之多元醇為選自於乙二醇、甘油、赤蘚糖醇、木糖醇、山梨糖醇、丙二醇、季戊四醇、以及肌醇中之至少一種。
9.如前述第6項之電晶體之製造方法，其中，該不具有還原性的糖類為蔗糖、海藻糖、或是棉子糖。
10.如前述第6項之電晶體之製造方法，其中，形成高介電材料膜的高介電材料為HfO2 、HfSiO、HfSiON、HfLaO、HfLaON、HfTiSiON、HfAlSiON、HfZrO、或Al2 O3 。
根據本發明，在藉由去除由矽構成的虛擬閘極並取代為包含鉿、鋯、鈦、鉭、或鎢之金屬閘極的方法，製造至少具有由高介電材料膜與鋁金屬閘極構成的疊層體之電晶體的方法中，可選擇性地去除矽，並可以較佳良率製造高精度、高品質的電晶體。
 [矽蝕刻液]
本發明的矽蝕刻液，係用於一電晶體之製造方法，該電晶體之製造方法具有如下特徵：使用在基板上至少具有虛擬閘極(dummy gate)疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體，其中，該虛擬閘極疊層體，係疊層高介電材料膜與由矽構成的虛擬閘極而構成；且將該虛擬閘極取代為包含鉿、鋯、鈦、鉭、或鎢的金屬閘極；該矽蝕刻液，用於該電晶體之製造方法中該由矽構成的虛擬閘極之蝕刻，並含有0.1~40重量%的選自於氨、二胺及以通式(1)表示之聚胺中之至少一種的鹼性化合物、0.01~40重量%的選自於以通式(2)表示之多元醇、以通式(3)表示之多元醇、以通式(4)表示之環狀多元醇以及不具有還原性的糖類中之至少一種的多元醇、以及40~99.89重量%的水；
H2 N-(CH2 CH2 NH)k -H....(1)
(k為2~5的整數)；
H-(CH(OH))1 -R　.....(2)
(1為2~6的整數，R為氫或烷基)；
C-((CH2 )m OH)4 　....(3)
(m為1或2)；
(CH(OH))n 　....(4)
(n為3~8的整數)。
本發明所使用的鹼性化合物，係為將矽蝕刻者，且為選自於氨、二胺及以通式(1)表示之聚胺中之至少一種的化合物。二胺，尤可舉出乙二胺、1,2-丙二胺、1,3-丙二胺等，而以通式(1)表示之聚胺，尤可舉出二伸乙三胺、以及三伸乙四胺等。
蝕刻液中之鹼性化合物的濃度，通常為0.1～40重量%，而較理想之樣態為0.2～40重量%，更理想之樣態為0.3～30重量%。當鹼性化合物濃度未滿0.1重量%，或是超過40重量%時，得不到有效的蝕刻速率。
本發明所使用的多元醇，係為選自於以通式(2)表示之多元醇、以通式(3)表示之多元醇、以通式(4)表示之環狀多元醇以及不具有還原性的糖類中之至少一種。
以通式(2)表示之多元醇的具體例，尤可舉出乙二醇、甘油、赤蘚糖醇、木糖醇、山梨糖醇、丙二醇等；以通式(3)表示之多元醇尤可舉出季戊四醇；以通式(4)表示之環狀多元醇尤可舉出肌醇。再者，不具有還原性的糖類之具體例為蔗糖、海藻糖、以及棉子糖。該等多元醇可單獨、或是組合兩種以上而摻合。
蝕刻液中之多元醇的濃度，通常為0.001～50重量%，而較理想之樣態為0.005～40重量%，更理想之樣態為0.01～40重量%。多元醇的濃度未滿0.001重量%時，矽蝕刻速率無法充分變大。多元醇的濃度超過50重量%時，矽之蝕刻速率將變小。
本發明之矽蝕刻液中，視其所需可於不損及本發明之目的的範圍內，摻合習知所使用於蝕刻液的界面活性劑或防蝕劑之類的添加劑。
《結構體》
本發明的矽蝕刻液係使用於下述結構體之由矽構成的虛擬閘極之蝕刻：在基板上具有包含高介電材料膜及由矽構成之虛擬閘極的虛擬閘極疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體。在此之圖1表示藉由本發明之蝕刻液而蝕刻之具有虛擬閘極的結構體之剖面圖。示於圖1的結構體，係為在基板9上具有疊層高介電材料膜3與由矽構成的虛擬閘極1而構成的虛擬閘極疊層體、設置成將該疊層體之側面予以包覆的側壁4、以及設置成將該側壁4予以包覆之層間絕緣膜5的結構體。再者，作為虛擬閘極1之材料使用的多晶矽等之矽材料，因為有時於電晶體的製造過程中與空氣接觸，故其表面自然氧化，形成矽自然氧化膜6，而圖1表示矽自然氧化膜6。
如圖1所示，結構體亦可有虛擬閘極1已被包含鉿、鋯、鈦、鉭、或鎢的金屬閘極2取代處。再者，圖1表示藉由離子植入等之方法能夠形成的源極/汲極8、隔離部7，而通常高介電材料膜3係設置於基板9的表面上，包覆於源極/汲極8之間。
如圖1所示，結構體亦可有虛擬閘極1已被金屬閘極2取代處。在此之金屬閘極2係指包含鉿、鋯、鈦、鉭、或鎢的金屬閘極，且該金屬閘極可藉由100%的鉿、鋯、鈦、鉭、或鎢形成，而根據有效地得到本發明之效果的觀點，該等金屬的含量為50%以上較為理想。再者，可將全部的虛擬閘極取代為該等金屬的金屬閘極，而其一部分亦可為取代者。本發明中，只要在電晶體之一部分的部位使用該等金屬，即可得到不蝕刻該部位，選擇性地蝕刻形成虛擬閘極的矽之本發明的效果。
再者，圖1表示藉由離子植入等之方法能夠形成的源極/汲極8、隔離部7，而通常高介電材料膜3係設置於基板9的表面上，包覆於源極/汲極8之間。
能夠使用本發明之蝕刻液的結構體中，用於基板9的基板材料，尤可舉出矽、非晶矽、多晶矽、玻璃等，而配線材料，亦可使用銅、鎢、鈦-鎢、鋁、鋁合金、鉻、鉻合金等之配線材料。
再者，用於層間絕緣膜5的材料，宜使用利用高密度電漿化學氣相法的氧化矽膜(HDP)、四乙氧基矽烷(TEOS)、硼磷矽玻璃(BPSG)等；用於側壁4的材料，宜使用氮化矽(SiN)等；高介電材料，宜使用HfO2 、Al2 O3 、或是該等中包含矽原子以及/或是氮原子、以及/或是La、Ti、Zr等之金屬的材料。用於層間絕緣膜5、側壁4、高介電材料膜3的材料，並不限定於此。
根據圖1而可知，本發明的矽蝕刻液，在由矽構成的虛擬閘極1之蝕刻之際，首先與該結構體的金屬閘極2、層間絕緣膜5、以及側壁4接觸。再者，蝕刻該虛擬閘極1時，因為自該虛擬閘極1之下方露出高介電材料膜3，故與該高介電材料膜3接觸。如前述之情況下，本發明的矽蝕刻液，由於具有不會蝕刻金屬閘極2、層間絕緣膜5、以及側壁4、以及高介電材料膜3，選擇性地蝕刻由矽構成的虛擬閘極1之特性，故可防止電晶體之各部位的損傷，並以較佳良率製造高精度、高品質的電晶體。
《虛擬閘極之蝕刻》
本發明的矽蝕刻液之使用溫度，亦即虛擬閘極之蝕刻時的溫度，通常為20～80℃左右的範圍，而較理想之樣態為20～70℃，更理想之樣態為20～60℃，且只要根據蝕刻的條件或使用的基板材料而適當選擇即可。
利用本發明之矽蝕刻液的處理時間，亦即虛擬閘極之蝕刻時間，通常為0.1～10分鐘左右的範圍，而較理想之樣態為0.2～8分鐘，更理想之樣態為0.3～5分鐘，且只要根據蝕刻的條件或使用的基板材料而適當選擇即可。
[電晶體之製造方法]
本發明之電晶體之製造方法，其特徵為：使用在基板上至少具有虛擬閘極疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體，並包含使用矽蝕刻液將該虛擬閘極蝕刻的步驟(I)，其中，該虛擬閘極疊層體，係疊層高介電材料膜與由矽構成的虛擬閘極而構成；且將該虛擬閘極取代為包含鉿、鋯、鈦、鉭、或鎢的金屬閘極；該矽蝕刻液，含有0.1~40重量%的選自於氨、二胺及以通式(1)表示之聚胺中之至少一種的鹼性化合物、0.01~40重量%的選自於以通式(2)表示之多元醇、以通式(3)表示之多元醇、以通式(4)表示之環狀多元醇以及不具有還原性的糖類中之至少一種的多元醇、以及40~99.89重量%的水；
H2 N-(CH2 CH2 NH)k -H....(1)
(k為2~5的整數)；
H-(CH(OH))1 -R　.....(2)
(1為2~6的整數，R為氫或烷基)；
C-((CH2 )m OH)4 　....(3)
(m為1或2)；
(CH(OH))n 　....(4)
(n為3~8的整數)。
本發明之電晶體之製造方法中，結構體、步驟(I)所使用的蝕刻液係如上所述。再者，使用本發明之蝕刻液時的使用溫度、處理時間亦如上所述。
在使用本發明之蝕刻液的蝕刻步驟(I)中，應其所需可並用超音波。再者，根據本發明的製造方法，作為去除基板上之蝕刻殘渣後的沖洗液，不需使用如醇之類的有機溶劑，僅以水沖洗即十分足夠。
《其他的步驟》
本發明之電晶體的製造方法，只要具有使用前述本發明之蝕刻液的蝕刻步驟(I)即可，並無特別限制，而本發明較理想之電晶體的製造方法之一樣態，可舉出依序具有以下步驟的製造方法：步驟(A)，在基板上形成高介電材料膜的步驟；步驟(B)，在該高介電材料膜上形成由多晶矽構成的虛擬閘極，並形成包含高介電材料膜及虛擬閘極之疊層體的步驟；步驟(C)，形成將該疊層體之側面予以包覆之側壁的步驟；步驟(D)，形成將該側壁予以包覆之層間絕緣膜的步驟；步驟(E)，矽自然氧化膜之蝕刻步驟；步驟(I)，使用前述本發明之蝕刻液的虛擬閘極之蝕刻步驟；以及步驟(F)，在該高介電材料膜上形成金屬閘極，並成為包含高介電材料膜及金屬閘極之疊層體的步驟。該步驟(A)～(F)並無特別限制，只要依照電晶體之製造方法的各步驟所採用之一般的方法即可。
＜矽自然氧化膜之蝕刻(步驟(E))＞
如圖1所示，因為由矽構成的虛擬閘極1有時於電晶體之製造過程中，與空氣接觸而其表面自然氧化，形成矽自然氧化膜。因此，本發明的製造方法中，在使用本發明的蝕刻液之蝕刻虛擬閘極1的步驟(步驟(I))前，預先蝕刻矽自然氧化膜6較為理想。由於藉由包含如前述之步驟，而使用本發明之蝕刻液的虛擬閘極之蝕刻步驟可有效率地實施，故可以較佳良率製造高精度、高品質之電晶體。
本步驟(E)中，欲蝕刻矽自然氧化膜可使用習知慣用之蝕刻液，例如包含氫氟酸等之氟化合物的蝕刻液等。再者，本步驟(E)中，因為與結構體的金屬閘極2、層間絕緣膜5、以及側壁4接觸，故使用不會使該等部位損傷的蝕刻液較為理想，亦即具有選擇性地蝕刻矽自然氧化膜之性能的蝕刻液。如前述之蝕刻液，使用含有0.01～8重量%之氟化合物、20～90重量%之水溶性有機溶劑、以及水的蝕刻液較為理想。
氟化合物之較理想的具體例為氟氫酸、氟化銨、酸性氟化銨。更理想之樣態為氟化銨、酸性氟化銨。本發明中，該等氟化合物，可單獨或是組合2種以上而摻合。
水溶性有機溶劑，尤可舉出乙醇、2-丙醇、乙二醇、二乙二醇等醇類；二乙二醇單甲醚、二乙二醇單丁醚、二丙二醇單甲醚、二丙二醇單丙醚等二醇醚類；N,N-二甲基甲醯胺、N,N-二甲基乙醯胺、N-甲基-2-吡咯啶酮等醯胺類；二甲亞碸等。該等水溶性有機溶劑，可單獨亦可組合2種類以上而使用。
再者，用於本步驟(E)的蝕刻液，亦可於5重量%以下左右的範圍添加鹽酸、硝酸、硫酸、磷酸等無機酸；醋酸、丙酸、草酸、甲磺酸等有機酸。該等酸，可單獨亦可組合2種類以上而使用。
《電晶體》
根據本發明之製造方法而得到的電晶體，係為在基板9上至少具有下述者：疊層高介電材料膜3與金屬閘極2而構成的疊層體、設置成將該疊層體之側面予以包覆的側壁4、設置成將該側壁4予以包覆之層間絕緣膜5，亦即，供於利用本發明之蝕刻液蝕刻的步驟之示於圖1的結構體中，將虛擬閘極1取代為包含鉿、鋯、鈦、鉭、或鎢的金屬閘極2者。再者，如圖1所示，根據本發明之製造方法而得到的電晶體，具有源極/汲極8、以及隔離部7，而高介電材料膜3，係設置於基板9的表面上，包覆於該源極/汲極8之間。
根據本發明之製造方法而能夠製造的電晶體中，用於基板9的基板材料、用於層間絕緣膜5的材料、用於側壁4的材料，係與前述結構體之用於基板9的基板材料、用於層間絕緣膜5的材料、用於側壁4的材料相同。
再者，根據本發明之製造方法而得到的電晶體，亦可包含電晶體通常具有的部位，例如阻隔層或絕緣膜等。作為形成阻隔層的阻隔材料，尤可舉出鈦、氮化鈦、鉭、氮化鉭等；形成絕緣膜的絕緣材料，尤可舉出氧化矽、氮化矽、碳化矽及該等之衍生物等。
疊層高介電材料膜3與包含鉿、鋯、鈦、鉭、或鎢的金屬閘極2而構成的疊層體中，亦可更進一步疊層由形成該金屬閘極2的金屬以外之金屬材料構成的金屬閘極2，例如疊層具有稱為特性控制膜之機能的層。再者，半導體材料尤可舉出鎵-砷、鎵-磷、銦-磷等之化合物半導體、或鉻氧化物等之氧化物半導體等。
根據本發明之製造方法而得到的電晶體，係為高精度、高品質的電晶體。
實施例
接著，根據實施例而更詳細地說明本發明，但本發明並不限定於該等例。
評價方法
測定設備：
SEM觀察：使用股份有限公司Hitachi High-Technologies製、超高解析度電場放射型掃描式電子顯微鏡S-5500觀察。
FIB加工：使用股份有限公司Hitachi High-Technologies製、聚焦離子束加工裝置FB-2100加工。
STEM觀察：使用股份有限公司Hitachi High-Technologies製、掃描穿透式電子顯微鏡HD-2300觀察。
判定：
(由矽構成的虛擬閘極1之蝕刻狀態)
○：虛擬閘極1完全地被蝕刻。
×：虛擬閘極1之蝕刻不足。
實施例1～66
採用矽晶圓作為基板，且該矽晶圓上具有電晶體結構，該電晶體結構為示於第1表的1A～1I，且準備如圖1所示之剖面圖的結構體。對於各實施例，係使用示於第3表的結構體，而為了去除存在於由矽構成的虛擬閘極1之表面的矽自然氧化膜，在0.05重量%氫氟酸的蝕刻液中，於25℃浸漬2分鐘，並進行利用超純水的清洗、利用乾燥氮氣噴射的乾燥。之後，於示於第3表的蝕刻液(各蝕刻液的組成係參照第2表)中，於預定的溫度、時間浸漬，並進行利用超純水的清洗、利用乾燥氮氣噴射的乾燥。
藉由以SEM觀察蝕刻後的電晶體剖面而判斷由矽構成的虛擬閘極1、金屬閘極2、側壁4、及層間絕緣膜5的狀態。
高介電材料膜3係包覆由矽構成的虛擬閘極1。因此，藉由蝕刻液去除由矽構成的虛擬閘極1時，該蝕刻液會與高介電材料膜3接觸，故觀察該高介電材料膜3的狀態而可判斷蝕刻液對於高介電材料膜的損傷。因此，只要是蝕刻由矽構成的虛擬閘極1的情況，係使用FIB，將蝕刻後的電晶體進行薄膜化加工為200nm以下的厚度，並藉由以STEM觀察而判斷高介電材料膜3的狀態。
在示於第2表的蝕刻液中，係確認浸漬後金屬閘極2、側壁4、層間絕緣膜5、以及高介電材料膜3未被蝕刻。且於第3表與第5表中表示由矽構成的虛擬閘極1之狀態的評價結果。
關於將示於第2表之蝕刻液應用於本發明之製造方法的實施例1～66，如第3表所示，可知其係選擇性地完全蝕刻由矽構成的虛擬閘極1。
比較例1
使用具有電晶體結構1D的結構體，進行實施例1所示的氫氟酸處理後，使用記載於非專利文獻2之作為成分的氫氧化四甲銨之2重量%水溶液(第4表、蝕刻液4A)取代蝕刻液2A進行蝕刻處理的結果，如第5表所示，由矽構成的虛擬閘極1的蝕刻能力不夠。根據前述，非專利文獻2記載的蝕刻液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中的矽蝕刻。
比較例2
使用具有電晶體結構1B的結構體，進行實施例1所示的氫氟酸處理後，使用記載於非專利文獻2之作為成分的乙二胺58重量%、兒茶酚21重量%、吡嗪(pyrazine)0.4重量%、水20.6重量%(第4表、蝕刻液4B)取代蝕刻液2A進行蝕刻處理的結果，如第5表所示，由矽構成的虛擬閘極1的蝕刻能力不夠。根據前述，非專利文獻2記載的蝕刻液，可知其無法使用於作為本發明的對象之包含高介電材料與金屬閘極之電晶體形成步驟中的矽蝕刻。
比較例3
使用具有電晶體結構1C的結構體，進行實施例1所示的氫氟酸處理後，使用記載於專利文獻3之氫氧化四甲銨10重量%與羥胺10重量%的水溶液(第4表、蝕刻液4C)取代蝕刻液2A進行蝕刻處理的結果，如第5表所示，由矽構成的虛擬閘極1的蝕刻能力不夠。根據前述，專利文獻3記載的水溶液，矽之蝕刻速率過小。再者，由於還原性化合物與空氣中的氧反應使組成物的蝕刻能力下降，故需要特別注意保存。如前述，專利文獻3記載的蝕刻液，可知其無法使用於作為本發明的對象之包含高介電材料與金屬之電晶體形成步驟中的矽蝕刻。
比較例4
使用具有電晶體結構1G的結構體，進行實施例1所示的氫氟酸處理後，使用記載於專利文獻4之六亞甲基二胺(1,6-己二胺)5重量%與山梨糖醇1重量%的水溶液(第4表、蝕刻液4D)取代蝕刻液2A進行蝕刻處理的結果，如第5表所示，由矽構成的虛擬閘極1的蝕刻能力不夠。根據前述，專利文獻4記載的水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與金屬閘極之電晶體形成步驟中的矽蝕刻。
比較例5
使用具有電晶體結構1E的結構體，進行實施例1所示的氫氟酸處理後，使用氨9重量%、水91重量%的鹼性水溶液(第4表、蝕刻液4E)取代蝕刻液2A進行蝕刻處理的結果，如第5表所示，由矽構成的虛擬閘極1的蝕刻能力不夠。根據前述，專利文獻5記載的鹼性水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與金屬閘極之電晶體形成步驟中的矽蝕刻。
比較例6
使用具有電晶體結構1I的結構體，進行實施例1所示的氫氟酸處理後，使用含有山梨糖醇5重量%、水95重量%之多元醇的水溶液(第4表、蝕刻液4F)取代蝕刻液2A進行蝕刻處理的結果，如第5表所示，由矽構成的虛擬閘極1的蝕刻能力不夠。根據前述，僅含有多元醇的水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與金屬閘極之電晶體形成步驟中的矽蝕刻。
比較例7
使用具有電晶體結構1F的結構體，進行實施例1所示的氫氟酸處理後，使用1,3-丙二胺5重量%、兒茶酚1重量%、水94重量%的水溶液(第4表、蝕刻液4G)取代蝕刻液2A進行蝕刻處理的結果，如第5表所示，由矽構成的虛擬閘極1的蝕刻能力不夠。根據前述，使用作為多元醇的芳香族多元醇之包含鹼性化合物與多元醇的水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與金屬閘極之電晶體形成步驟中的矽蝕刻。
比較例8
使用具有電晶體結構1H的結構體，進行實施例1所示的氫氟酸處理後，使用1,3-丙二胺0.5重量%、水99.5重量%的水溶液(第4表、蝕刻液4H)取代蝕刻液2A進行蝕刻處理的結果，如第5表所示，由矽構成的虛擬閘極1的蝕刻能力不夠。根據前述，自示於第2表的蝕刻液2D中除去多元醇的水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與金屬閘極之電晶體形成步驟中的矽蝕刻。
比較例9
使用具有電晶體結構1A的結構體，進行實施例1所示的氫氟酸處理後，使用1,3-丙二胺30重量%與水70重量%的水溶液(第4表、蝕刻液4I)取代蝕刻液2A進行蝕刻處理的結果，如第5表所示，由矽構成的虛擬閘極1的蝕刻能力不夠。根據前述，自示於第2表的蝕刻液2E中除去多元醇的水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與金屬閘極之電晶體形成步驟中的矽蝕刻。
產業上利用性
根據使用本發明的蝕刻液，由於不蝕刻包含鉿、鋯、鈦、鉭、或鎢的金屬閘極與層間絕緣膜、側壁、以及高介電材料膜，並可選擇性地蝕刻由矽構成的虛擬閘極，故可使用於包含高介電材料膜與該金屬閘極的電晶體形成步驟，且於產業上十分有用。
1．．．虛擬閘極(矽)
2．．．金屬閘極
3．．．高介電材料膜
4．．．側壁
5．．．層間絕緣膜
6．．．矽自然氧化膜
7．．．隔離部
8．．．源極/汲極
9．．．基板
[圖1]矽去除前之使用高介電材料的電晶體之剖面圖。
1．．．虛擬閘極(矽)
2．．．金屬閘極
3．．．高介電材料膜
4．．．側壁
5．．．層間絕緣膜
6．．．矽自然氧化膜
7．．．隔離部
8．．．源極/汲極
9．．．基板

Claims (10)

  1. 一種矽蝕刻液，係用於一電晶體之製造方法，該電晶體之製造方法具有如下特徵：使用在基板上至少具有虛擬閘極(dummy gate)疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體，其中，該虛擬閘極疊層體，係疊層高介電材料膜與由矽構成的虛擬閘極而構成；且將該虛擬閘極取代為包含鉿、鋯、鈦、鉭、或鎢的金屬閘極；該矽蝕刻液，用於該電晶體之製造方法中該由矽構成的虛擬閘極之蝕刻，並實質上由0.1~40重量%的選自於氨、二胺及以通式(1)表示之聚胺中之至少一種的鹼性化合物、0.01~40重量%的選自於以通式(2)表示之多元醇、以通式(3)表示之多元醇、以通式(4)表示之環狀多元醇以及不具有還原性的糖類中之至少一種的多元醇、以及40~99.89重量%的水構成；H2 N-(CH2 CH2 NH)k -H....(1)(k為2~5的整數)；H-(CH(OH))l -R.....(2)(l為2~6的整數，R為氫或烷基)；C-((CH2 )m OH)4 ....(3)(m為1或2)；(CH(OH))n ....(4)(n為3~8的整數)。
  2. 如申請專利範圍第1項之矽蝕刻液，其中，該二胺及以通式(1)表示之聚胺為選自於乙二胺、1,2-丙二胺、1,3-丙二胺、二伸乙三胺、以及三伸乙四胺中之至少一種。
  3. 如申請專利範圍第1項之矽蝕刻液，其中，該以通式(2)~(4)表示之多元醇為選自於乙二醇、甘油、赤蘚糖醇(meso-erythritol)、木糖醇、山梨糖醇、丙二醇、季戊四醇、以及肌醇(inositol)中之至少一種。
  4. 如申請專利範圍第1項之矽蝕刻液，其中，該不具有還原性 的糖類為蔗糖、海藻糖、或是棉子糖(raffinose)。
  5. 如申請專利範圍第1項之矽蝕刻液，其中，形成高介電材料膜的高介電材料為HfO2 、HfSiO、HfSiON、HfLaO、HfLaON、HfTiSiON、HfAlSiON、HfZrO、或Al2 O3 。
  6. 一種電晶體之製造方法，其特徵為：使用在基板上至少具有虛擬閘極疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體，並包含以下的步驟(I)，其中，該虛擬閘極疊層體，係疊層高介電材料膜與由矽構成的虛擬閘極而構成；且將該虛擬閘極取代為包含鉿、鋯、鈦、鉭、或鎢的金屬閘極；步驟(I)，利用實質上由0.1~40重量%的選自於氨、二胺及以通式(1)表示之聚胺中之至少一種的鹼性化合物、0.01~40重量%的選自於以通式(2)表示之多元醇、以通式(3)表示之多元醇、以通式(4)表示之環狀多元醇以及不具有還原性的糖類中之至少一種的多元醇、以及40~99.89重量%的水構成之矽蝕刻液，將矽蝕刻的步驟；H2 N-(CH2 CH2 NH)k -H....(1)(k為2~5的整數)；H-(CH(OH))l -R.....(2)(l為2~6的整數，R為氫或烷基)；C-((CH2 )m OH)4 ....(3)(m為1或2)；(CH(OH))n ....(4)(n為3~8的整數)。
  7. 如申請專利範圍第6項之電晶體之製造方法，其中，該二胺及以通式(1)表示之聚胺為選自於乙二胺、1,2-丙二胺、1,3-丙二胺、二伸乙三胺、以及三伸乙四胺中之至少一種。
  8. 如申請專利範圍第6項之電晶體之製造方法，其中，該以通式(2)~(4)表示之多元醇為選自於乙二醇、甘油、赤蘚糖醇、木糖醇、山梨糖醇、丙二醇、季戊四醇、以及肌醇中之至少一種。
  9. 如申請專利範圍第6項之電晶體之製造方法，其中，該不具有還原性的糖類為蔗糖、海藻糖、或是棉子糖。
  10. 如申請專利範圍第6項之電晶體之製造方法，其中，形成高介電材料膜的高介電材料為HfO2 、HfSiO、HfSiON、HfLaO、HfLaON、HfTiSiON、HfAlSiON、HfZrO、或Al2 O3 。
TW100131520A 2010-09-17 2011-09-01 矽蝕刻液及利用矽蝕刻液之電晶體之製造方法 TWI504726B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010209475 2010-09-17

Publications (2)

Publication Number Publication Date
TW201219545A TW201219545A (en) 2012-05-16
TWI504726B true TWI504726B (zh) 2015-10-21

Family

ID=45831363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131520A TWI504726B (zh) 2010-09-17 2011-09-01 矽蝕刻液及利用矽蝕刻液之電晶體之製造方法

Country Status (7)

Country Link
US (1) US8852451B2 (zh)
EP (1) EP2618367B1 (zh)
JP (1) JPWO2012035888A1 (zh)
KR (1) KR101797162B1 (zh)
CN (1) CN103109356A (zh)
TW (1) TWI504726B (zh)
WO (1) WO2012035888A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102235612B1 (ko) 2015-01-29 2021-04-02 삼성전자주식회사 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법
JP6769760B2 (ja) 2016-07-08 2020-10-14 関東化学株式会社 エッチング液組成物およびエッチング方法
CN108998032B (zh) * 2017-06-06 2021-06-04 关东鑫林科技股份有限公司 蚀刻液组成物及使用该蚀刻液组成物的蚀刻方法
CN112480928A (zh) * 2019-09-11 2021-03-12 利绅科技股份有限公司 硅蚀刻组成物及其作用于硅基材的蚀刻方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359369A (ja) * 2001-06-01 2002-12-13 Sony Corp 半導体装置の製造方法
JP2007214456A (ja) * 2006-02-10 2007-08-23 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いるシリコン異方性エッチング剤組成物、シリコンエッチング方法及びそのエッチングを施されたシリコン基板を有する電子機器
JP2009152342A (ja) * 2007-12-20 2009-07-09 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634320B2 (ja) 2002-03-29 2005-03-30 株式会社東芝 半導体装置及び半導体装置の製造方法
US6858483B2 (en) 2002-12-20 2005-02-22 Intel Corporation Integrating n-type and p-type metal gate transistors
JP2005229053A (ja) 2004-02-16 2005-08-25 Mitsubishi Gas Chem Co Inc 薄葉化半導体ウェーハの製造法
JP3994992B2 (ja) 2004-08-13 2007-10-24 三菱瓦斯化学株式会社 シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
JP2006351813A (ja) 2005-06-15 2006-12-28 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
JP5302551B2 (ja) * 2008-02-28 2013-10-02 林純薬工業株式会社 シリコン異方性エッチング液組成物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359369A (ja) * 2001-06-01 2002-12-13 Sony Corp 半導体装置の製造方法
JP2007214456A (ja) * 2006-02-10 2007-08-23 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いるシリコン異方性エッチング剤組成物、シリコンエッチング方法及びそのエッチングを施されたシリコン基板を有する電子機器
JP2009152342A (ja) * 2007-12-20 2009-07-09 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
EP2618367B1 (en) 2016-10-19
TW201219545A (en) 2012-05-16
WO2012035888A1 (ja) 2012-03-22
EP2618367A4 (en) 2015-02-25
US20130178069A1 (en) 2013-07-11
KR101797162B1 (ko) 2017-11-13
JPWO2012035888A1 (ja) 2014-02-03
KR20140017483A (ko) 2014-02-11
US8852451B2 (en) 2014-10-07
CN103109356A (zh) 2013-05-15
EP2618367A1 (en) 2013-07-24

Similar Documents

Publication Publication Date Title
TWI658514B (zh) 電晶體之製造方法
WO2012029450A1 (ja) シリコンエッチング液及びそれを用いたトランジスタの製造方法
KR100734274B1 (ko) 기판 세정용 조성물을 이용한 게이트 형성 방법
TWI417378B (zh) 用於半導體基板的多劑型清潔套組、使用其的清潔方法以及半導體元件的製造方法
JP4826235B2 (ja) 半導体表面処理剤
CN115044375A (zh) 蚀刻组合物
TWI545188B (zh) 半導體基板用洗淨劑、使用其的洗淨方法及半導體元件的製造方法
TWI504726B (zh) 矽蝕刻液及利用矽蝕刻液之電晶體之製造方法
KR101554191B1 (ko) 반도체 기판 제품의 제조방법 및 에칭액
US20170044470A1 (en) WET CLEAN PROCESS FOR REMOVING CxHyFz ETCH RESIDUE
JP2004363502A (ja) 半導体装置の製造方法
US20120115321A1 (en) Method for removing polymer after etching gate stack structure of high-k gate dielectric/metal gate
KR20050099121A (ko) 반도체 소자용 세정액 조성물