TWI487080B - 無核心層之封裝基板及其製法 - Google Patents

Description

無核心層之封裝基板及其製法

　　本發明係有關一種封裝基板及其製法，尤指一種無核心層（coreless）之封裝基板及其製法。

　　隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件高整合度（integration）及微型化（miniaturization）的封裝需求，以供更多主、被動元件及線路載接，半導體封裝基板亦逐漸由雙層電路板演變成多層電路板（multi-layer board），俾於有限的空間下運用層間連接技術（interlayer connection）以擴大半導體封裝基板上可供利用的線路佈局面積，並能配合高線路密度之積體電路（integrated circuit）的使用需求，且降低封裝基板的厚度，而能達到封裝件輕薄短小及提高電性功能之目的。

　　習知技術中，多層電路板係由一核心板及對稱形成於其兩側之線路增層結構所構成，因使用核心板將導致導線長度及整體結構厚度增加，難以滿足電子產品功能不斷提昇而體積卻不斷縮小的需求，遂發展出無核心層（coreless）結構之電路板，而能縮短導線長度及降低整體結構厚度以符合高頻化、微小化的趨勢。

　　請參閱第1A及1B圖，係為習知無核心層之封裝基板之示意圖。

　　如第1A圖所示，習知封裝基板1係包括：第一介電層12；嵌埋於該第一介電層12中之電性接觸墊11，且該電性接觸墊11之端面與該第一介電層12之底面12a齊平；嵌埋於該第一介電層12中且設於該電性接觸墊11上之複數第一導電盲孔10，該第一導電盲孔10之端面與該第一介電層12之頂面12b齊平，且一個電性接觸墊11上連接一個第一導電盲孔10；以及設於該第一介電層12之頂面12b及該第一導電盲孔10上之增層結構13，該增層結構13具有至少一第二介電層130、設於該第二介電層130上之線路層131、及設於該第二介電層130中且電性連接該線路層131之複數第二導電盲孔132，且部分之線路層131電性連接該第一導電盲孔10。

惟，習知封裝基板1之電性接觸墊11係連接該第一導電盲孔10，當該電性接觸墊11於後續製程中結合焊球14之後，續行可靠度測試，而於掉球(ball drop)項目之測試中，該第一導電盲孔10無法提供足夠之支撐力，如第1B圖所示，導致該電性接觸墊11破裂，甚至使該第一導電盲孔10受損，以致於整體結構之可靠度降低。

因此，如何避免且克服上述習知技術所產生之問題，實已成目前亟欲解決的課題。

鑑於上述習知技術之種種缺失，本發明之主要目的係在於提供一種提升結構可靠度之無核心層之封裝基板及其製法。

為達上述及其他目的，本發明揭露一種無核心層之封裝基板，係包括：第一介電層；第一電性接觸墊，係 具有相對之第一端面及第二端面，並嵌埋於該第一介電層中，且該第一電性接觸墊之第一端面外露於該第一介電層之一表面，以供電性連接至電子裝置；導接塊，係設於該第一電性接觸墊之第二端面及該第一電性接觸墊周緣之第一介電層之部分另一表面上，且該導接塊完全覆蓋該第一電性接觸墊之第二端面；導電層，係設於該導接塊與該第一電性接觸墊之第二端面及該第一介電層之間；以及增層結構，係設於該第一介電層及該導接塊上。

前述之封裝基板中，該增層結構係具有至少一第二介電層、設於該第二介電層上之線路層、及設於該第二介電層中且電性連接該線路層之複數導電盲孔，且部分之導電盲孔電性連接該導接塊。又，該增層結構最外層之線路層具有複數第二電性接觸墊，以供電性連接至半導體晶片。

本發明復提供一種無核心層之封裝基板之製法，係包括：提供一具有相對兩表面之承載板；於該承載板之表面上形成複數第一電性接觸墊，該第一電性接觸墊具有相對之第一端面及第二端面，且該第一電性接觸墊之第一端面結合於該承載板上；於該承載板及該些第一接觸墊上形成第一介電層；移除該第一介電層之部分厚度，使該些第一電性接觸墊之第二端面外露於該第一介電層之表面；於該些第一電性接觸墊之第二端面及該第一電性接觸墊周緣之第一介電層之部分表面上形成導接塊，且該導接塊完全覆蓋該第一電性接觸墊之第二端面；於該第一介電層及導接塊上形成增層結構；於該增層結構上形成保護層；移除該承載板，使該第一電性接觸墊之第一端面外露於該第一介電層之表面；以及移除該保護層。

　　前述之製法中，該承載板具有核心層、設於該核心層之相對兩表面上之第一金屬層、設於各該第一金屬層上之剝離層、及設於各該剝離層上之第二金屬層，以令該些第一電性接觸墊之第一端面結合於該第二金屬層上，且藉由該剝離層以移除該核心層及第一金屬層。

　　依上述製法，於移除該核心層及第一金屬層之後，先移除該第二金屬層，再移除該保護層。

　　前述之製法中，該導接塊之製程係包括：於該些第一電性接觸墊之第二端面及第一介電層上形成導電層；於該導電層上形成阻層，且於該阻層上形成複數開口區，以對應外露該些第一電性接觸墊上之導電層及其周緣之第一介電層之部分表面上之導電層；於該些開口區中之導電層上形成該些導接塊；以及移除該阻層及其覆蓋之導電層。

　　前述之製法中，該增層結構係具有至少一第二介電層、設於該第二介電層上之線路層、及複數設於該第二介電層中且電性連接該線路層之複數導電盲孔，且部分之導電盲孔電性連接該導接塊。又該增層結構最外層之線路層具有複數第二電性接觸墊，以供電性連接至半導體晶片。

　　依上述製法，該增層結構上形成之該保護層係覆蓋該些第二電性接觸墊，且當移除該保護層之後，係外露出該些第二電性接觸墊。

　　由上可知，本發明之無核心層之封裝基板及其製法，主要藉由該第一電性接觸墊之第二端面係連接該導接塊，且該導接塊完全覆蓋該第一電性接觸墊之第二端面，相較於習知技術，當該第一電性接觸墊之第一端面結合焊球時，該導接塊可提供足夠之支撐力，以強化該第一電性接觸墊之拉力，因而避免該第一電性接觸墊破裂，俾達到提升結構可靠度之目的。

　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

　　請參閱第2A至2I圖，係為本發明無核心層（coreless）之封裝基板之製法之剖視示意圖。
如第2A圖所示，首先，提供一具有相對兩表面之承載板20，該承載板20具有核心層200、設於該核心層200之相對兩表面上之第一金屬層201、設於各該第一金屬層201上之剝離層202、及設於各該剝離層202上之第二金屬層203。

　　所述之核心層20可為例如雙馬來醯亞胺-三氮雜苯（Bismaleimide-Triazine, BT）之有機聚合材料，亦可為兩相對表面全面結合有例如為預浸材（prepreg）之介電材之銅箔基板（CCL）(未表示於圖式中)。

　　接著，於該承載板20之第二金屬層203上形成複數第一電性接觸墊21，該第一電性接觸墊21具有相對之第一端面21a及第二端面21b，且該第一電性接觸墊21之第一端面21a結合於該第二金屬層203上。再於該承載板20之第二金屬層203及該些第一接觸墊21上形成第一介電層22’。

　　如第2B圖所示，以例如刷磨之方式，移除該第一介電層22’之部分厚度，令該些第一電性接觸墊21之第二端面21b外露於該第一介電層22之表面22b。

　　如第2C圖所示，於該些第一電性接觸墊21之第二端面21b及第一介電層22上形成導電層23；接著，於該導電層23上形成阻層24，且於該阻層24上形成複數開口區240，以對應外露該些第一電性接觸墊21上之導電層23及其周緣之第一介電層22之部分表面22b上之導電層23。

　　如第2D圖所示，於該些開口區240中之導電層23上電鍍形成導接塊25。

　　如第2E圖所示，移除該阻層24及其覆蓋之導電層23，使該些導接塊25形成於該些第一電性接觸墊21之第二端面21b及該第一電性接觸墊21周緣之第一介電層22之部分表面22b上，以令該導接塊25完全覆蓋該第一電性接觸墊21之第二端面21b。

　　如第2F圖所示，於該第一介電層22及導接塊25上形成增層結構26，該增層結構26係具有至少一第二介電層260、設於該第二介電層260上之線路層261、及複數設於該第二介電層260中且電性連接該線路層261之複數導電盲孔262，且部分之導電盲孔262電性連接該導接塊25。又該增層結構26最外層之線路層261具有複數第二電性接觸墊263。

　　接著，於該增層結構26最外層之第二介電層260與線路層261上形成保護層27，以覆蓋該些第二電性接觸墊263。

　　如第2G及2H圖所示，移除該承載板20，使該第一電性接觸墊21之第一端面21a外露於該第一介電層22之表面22a。

　　於本實施例中，先藉由該剝離層202以移除該核心層200及第一金屬層201，再蝕刻移除該第一電性接觸墊21與該第一介電層22上之第二金屬層203。

　　如第2I圖所示，移除該保護層27，以外露出該些第二電性接觸墊263，俾供電性連接至半導體晶片，而該第一電性接觸墊21之第一端面21a係用以電性連接至例如印刷電路板（PCB）之電子裝置。

　　本發明之第一電性接觸墊21之第二端面21b係連接該導接塊25，且該導接塊25完全覆蓋該第一電性接觸墊21之第二端面21b，如第2F’圖所示，相較於習知技術，當該第一電性接觸墊21之第一端面21a於後續製程中結合焊球（圖未示）時，該導接塊25可提供足夠之支撐力，以強化該第一電性接觸墊21之拉力，有效避免該第一電性接觸墊21破裂，進而防止該導接塊25受損。

　　本發明復提供一種無核心層之封裝基板，係包括：第一介電層22、嵌埋於該第一介電層22中之第一電性接觸墊21、設於該第一介電層22上之導接塊25、設於該第一電性接觸墊21之第二端面21b與該導接塊25之間的導電層23、以及設於該第一介電層22及該導接塊25上之增層結構26。

　　所述之第一電性接觸墊21具有相對之第一端面21a及第二端面21b，且該第一電性接觸墊21之第一端面21a外露於該第一介電層22之一表面22a，以供電性連接至例如印刷電路板之電子裝置。

　　所述之導接塊25設於該第一電性接觸墊21之第二端面21b及該第一電性接觸墊21周緣之第一介電層22之部分另一表面22b上，且該導接塊25完全覆蓋該第一電性接觸墊21之第二端面21b。

　　所述之導電層23復設於該第一介電層22與該導接塊25之間。

　　所述之增層結構26具有至少一第二介電層260、設於該第二介電層260上之線路層261、及設於該第二介電層260中且電性連接該線路層261之複數導電盲孔262，且部分之導電盲孔262電性連接該導接塊25。又該增層結構26最外層之線路層261具有複數第二電性接觸墊263，以供電性連接至半導體晶片。

　　綜上所述，本發明之無核心層之封裝基板及其製法，係藉由該導接塊完全覆蓋該第一電性接觸墊之第二端面，以當該第一電性接觸墊之第一端面結合焊球時，該導接塊可提供足夠之支撐力，而強化該第一電性接觸墊之拉力，因而避免該第一電性接觸墊破裂，有效達到提升結構可靠度之目的。

　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

1．．．封裝基板

10．．．第一導電盲孔

11．．．電性接觸墊

12,22,22’．．．第一介電層

12a．．．底面

12b．．．頂面

13,26．．．增層結構

130,260．．．第二介電層

131,261．．．線路層

132．．．第二導電盲孔

14．．．焊球

20．．．承載板

200．．．核心層

201．．．第一金屬層

202．．．剝離層

203．．．第二金屬層

21．．．第一電性接觸墊

21a．．．第一端面

21b．．．第二端面

22a,22b．．．表面

23．．．導電層

24．．．阻層

240．．．開口區

25．．．導接塊

262．．．導電盲孔

263．．．第二電性接觸墊

27．．．保護層

　　第1A圖係為習知無核心層之封裝基板的剖視示意圖；第1B圖係為第1A圖之局部立體圖；以及

　　第2A至2I圖係為本發明無核心層之封裝基板之製法的剖視示意圖；第2F’圖係為第2F圖之局部立體圖。

21．．．第一電性接觸墊

21a．．．第一端面

21b．．．第二端面

22．．．第一介電層

22a,22b．．．表面

23．．．導電層

25．．．導接塊

26．．．增層結構

260．．．第二介電層

261．．．線路層

262．．．導電盲孔

263．．．第二電性接觸墊

Claims (10)

1. 一種無核心層之封裝基板，係包括：第一介電層；第一電性接觸墊，係具有相對之第一端面及第二端面，並嵌埋於該第一介電層中，且該第一電性接觸墊之第一端面外露於該第一介電層之一表面，以供電性連接至電子裝置；導接塊，係設於該第一電性接觸墊之第二端面及該第一電性接觸墊周緣之第一介電層之部分另一表面上，且該導接塊完全覆蓋該第一電性接觸墊之第二端面，又該導接塊之面積大於該第一電性接觸墊之第二端面之面積；導電層，係設於該導接塊與該第一電性接觸墊之第二端面及該第一介電層之間；以及增層結構，係設於該第一介電層及該導接塊上。
2. 如申請專利範圍第1項所述之無核心層之封裝基板，其中，該增層結構係具有至少一第二介電層、設於該第二介電層上之線路層、及設於該第二介電層中且電性連接該線路層之複數導電盲孔，且部分之導電盲孔電性連接該導接塊。
3. 如申請專利範圍第2項所述之無核心層之封裝基板，其中，該增層結構最外層之線路層具有複數第二電性接觸墊，以供電性連接至半導體晶片。
4. 一種無核心層之封裝基板之製法，係包括：提供一具有相對兩表面之承載板；於該承載板之表面上形成複數第一電性接觸墊，該第 一電性接觸墊具有相對之第一端面及第二端面，且該第一電性接觸墊之第一端面結合於該承載板上；於該承載板及該些第一接觸墊上形成第一介電層；移除該第一介電層之部分厚度，使該些第一電性接觸墊之第二端面外露於該第一介電層之表面；於該些第一電性接觸墊之第二端面及該第一電性接觸墊周緣之第一介電層之部分表面上形成導接塊，且該導接塊完全覆蓋該第一電性接觸墊之第二端面；於該第一介電層及導接塊上形成增層結構；於該增層結構上形成保護層；移除該承載板，使該第一電性接觸墊之第一端面外露於該第一介電層之表面；以及移除該保護層。
5. 如申請專利範圍第4項所述之無核心層之封裝基板之製法，其中，該承載板具有核心層、設於該核心層之相對兩表面上之第一金屬層、設於各該第一金屬層上之剝離層、及設於各該剝離層上之第二金屬層，以令該些第一電性接觸墊之第一端面結合於該第二金屬層上，且藉由該剝離層以移除該核心層及第一金屬層。
6. 如申請專利範圍第5項所述之無核心層之封裝基板之製法，復包括於移除該核心層及第一金屬層之後，移除該第二金屬層，再移除該保護層。
7. 如申請專利範圍第4項所述之無核心層之封裝基板之製法，其中，該導接塊之製程係包括：於該些第一電性接觸墊之第二端面及第一介電層上形成導電層； 於該導電層上形成阻層，且於該阻層上形成複數開口區，以對應外露該些第一電性接觸墊上之導電層及其周緣之第一介電層之部分表面上之導電層；於該些開口區中之導電層上形成該些導接塊；以及移除該阻層及其覆蓋之導電層。
8. 如申請專利範圍第4項所述之無核心層之封裝基板之製法，其中，該增層結構係具有至少一第二介電層、設於該第二介電層上之線路層、及複數設於該第二介電層中且電性連接該線路層之複數導電盲孔，且部分之導電盲孔電性連接該導接塊。
9. 如申請專利範圍第8項所述之無核心層之封裝基板之製法，其中，該增層結構最外層之線路層具有複數第二電性接觸墊，以供電性連接至半導體晶片。
10. 如申請專利範圍第9項所述之無核心層之封裝基板之製法，其中，該增層結構上形成之該保護層係覆蓋該些第二電性接觸墊，且當移除該保護層之後，係外露出該些第二電性接觸墊。