TWI484600B - 無核心封裝基板及其製法 - Google Patents
無核心封裝基板及其製法 Download PDFInfo
- Publication number
- TWI484600B TWI484600B TW101129507A TW101129507A TWI484600B TW I484600 B TWI484600 B TW I484600B TW 101129507 A TW101129507 A TW 101129507A TW 101129507 A TW101129507 A TW 101129507A TW I484600 B TWI484600 B TW I484600B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal
- blind
- dielectric layer
- package substrate
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係有關一種封裝基板及其製法,尤指一種無核心封裝基板及其製法。
隨著電子產業的蓬勃發展,電子產品也逐漸朝向多功能與高效能的趨勢。為了滿足半導體封裝件的高整合度(integration)及微型化(miniaturization)的封裝需求,以供更多主、被動元件及線路的載接,半導體封裝基板亦逐漸由雙層電路板演變成多層電路板(multi-layer board),俾於有限的空間下運用層間連接技術(interlayer connection)以擴大半導體封裝基板上可供利用的線路佈局面積,並能配合高線路密度之積體電路(integrated circuit)的使用需求,且降低封裝基板的厚度,而能使封裝件達到輕薄短小及提高電性功能之目的。
習知技術中,封裝基板係由一核心板及對稱形成於其兩側之線路增層結構所構成,因使用核心板將導致導電路徑之長度及整體結構之厚度增加,難以滿足電子產品功能不斷提昇與體積不斷縮小的需求,遂發展出無核心層(coreless)結構之封裝基板,而能縮短導電路徑之長度及降低整體結構之厚度以符合高頻化與微小化的趨勢。
習知無核心層封裝基板(例如第200730062號本國專利)為了抑制翹曲產生,其線路增層方式係需要電鍍高厚度的銅;惟,電鍍形成高厚度的銅容易有均勻性不佳、成本高與產率低等問題,導致整體良率較低。
因此,如何克服上述習知技術中之均勻性不佳、良率較低與成本較高之問題,實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失,本發明揭露一種無核心封裝基板,係包括:第一介電層,係具有相對之第一表面與第二表面;複數金屬柱,係埋設於該第一介電層中, 並具有相對之第一端面與第二端面,且該第一介電層之第一表面具有複數對應外露各該金屬柱之部份第一端面的第一盲孔,各該金屬柱之第二端面係完全外露於該第一介電層之第二表面,該金屬柱之高度係100微米以上;增層結構,係設於該第一介電層之第一表面上,該增層結構係包括至少一第二介電層、形成於該第二介電層上的線路層、複數形成於該第二介電層中的第二盲孔、與複數形成於該第二盲孔內且電性連接該線路層的導電盲孔,且該增層結構底層之各該導電盲孔係對應延伸至各該第一盲孔內並電性連接各該金屬柱之第一端面;以及絕緣保護層,係形成於該第一介電層之第二表面上,且形成有複數對應外露各該金屬柱之部份第二端面的絕緣保護層開孔。
本發明復揭露一種無核心封裝基板之製法,係包括:提供一承載件,其至少一表面上依序形成有蝕刻終止層與第二金屬層;於該第二金屬層上形成阻層,該阻層具有複數外露該第二金屬層的阻層開孔;蝕刻移除該阻層開孔中的第二金屬層,而形成複數金屬柱;移除該阻層,而外露該金屬柱原為該阻層所覆蓋之第一端面;於該蝕刻終止層上形成包覆該等金屬柱之第一介電層;於該第一介電層上形成增層結構,該增層結構係包括至少一第二介電層、形成於該第二介電層上的線路層、複數形成於該第二介電層中的第二盲孔、與複數形成於該第二盲孔內且電性連接該線路層的導電盲孔,且該第一介電層形成有對應外露各該金屬柱之部份第一端面的複數第一盲孔,且該增層結構底層之各該導電盲孔係對應延伸至各該第一盲孔內並電性連接各該金屬柱之第一端面;移除該承載件;以及移除部分該蝕刻終止層,以形成複數對應外露各該金屬柱之部份第二端面的蝕刻終止層開孔。
由上可知,本發明係以例如ABF做為蝕刻終止層的材質,因而不需電鍍厚銅之步驟,進而解決習知技術之厚銅均勻性不佳、成本高、產率低及應力高等問題,使得本發明之無核心封裝基板具有整體良率較高、成本較低與抑制翹曲等優點。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如「端面」、「頂」、「底」、「上」、「下」、「側」及「一」等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
第一實施例
第1A至1P圖所示者,係為本發明之無核心封裝基板及其製法之第一實施例的剖視圖,其中,第1P圖係第1O圖之應用例。
如第1A圖所示,提供一承載件10,其至少一表面上依序形成有離型層11與第一子金屬層121,該承載件10係包括承載板100及形成於該承載板100的至少一表面上之金屬箔101。
如第1B圖所示,於該第一子金屬層121上形成材質例如為銅的第二子金屬層122,且該第二子金屬層122復形成於該承載件10、離型層11與第一子金屬層121之側表面上,該第一子金屬層121與第二子金屬層122係共同定義成第一金屬層12。
如第1C圖所示,於該第二子金屬層122上形成蝕刻終止層13,該蝕刻終止層13之材質可為ABF(Ajinomoto Build-up Film),且該蝕刻終止層13亦為絕緣保護層的一種。
如第1D圖所示,於該蝕刻終止層13上形成第二金屬層14,該第二金屬層14係較佳為100微米厚的銅箔。
如第1E圖所示,於該第二金屬層14上形成阻層15,該阻層15具有複數外露該第二金屬層14的阻層開孔150。
如第1F圖所示,蝕刻移除該阻層開孔150中的第二金屬層14,而形成複數金屬柱141,此時,該蝕刻終止層13並不會被蝕刻。
如第1G圖所示,移除該阻層15,而外露該金屬柱141原為該阻層15所覆蓋之第一端面141a。
如第1H圖所示,於該蝕刻終止層13上形成包覆該等金屬柱141之第一介電層16,並藉由雷射移除部分該第一介電層16,以形成複數對應外露部分該第一端面141a的第一盲孔160,其中,該第一介電層16之材質係為模壓化合物(molding compound)或例如為型號GX-E4之ABF(Ajinomoto Build-up Film)、BCB(Benzocyclo-buthene)、SINR、PBO、甲基系矽膠、乙基系矽膠、環苯系矽膠或環氧樹脂等高分子樹脂。
如第1I圖所示,於該第一介電層16與金屬柱141上形成第二介電層171。
如第1J圖所示,於對應各該第一盲孔160之處移除部分該第二介電層171,以形成複數外露該第一端面141a的第二盲孔1710,且該第二盲孔1710之下部份之孔徑係小於該第一盲孔160之孔徑並設於該第一盲孔160之內。
如第1K圖所示,於該第二介電層171上形成線路層172,並於該第二盲孔1710中形成電性連接該線路層172與金屬柱141的導電盲孔173,且重複進行前述增層步驟,以構成增層結構17,該增層結構17係包括至少一第二介電層171、形成於該第二介電層171上的線路層172、與複數形成於該第二介電層171中之第二盲孔1710內且電性連接該線路層172的導電盲孔173,該增層結構17底層之各該導電盲孔173係接觸該第二盲孔1710而未接觸該第一盲孔160,且所接觸之第二盲孔1710之下部份之孔徑係小於該第一盲孔160之孔徑並設於該第一盲孔160之內。
如第1L圖所示,於該增層結構17上覆蓋例如乾膜的保護層18,並沿邊緣切除側表面的該第二子金屬層122,且移除該承載件10與離型層11。
如第1M圖所示,移除該保護層18與第一金屬層12。
如第1N圖所示,移除部分該蝕刻終止層13,以形成複數對應外露各該金屬柱141之部份第二端面141b的蝕刻終止層開孔130。
如第1O圖所示,於該蝕刻終止層開孔130所外露的金屬柱141之部份第二端面141b與該增層結構17頂層之外露之該線路層172上形成表面處理層19,至此即完成本發明之無核心封裝基板。
如第1P圖所示,於該增層結構17頂層之線路層172上的表面處理層19上接置半導體晶片20,而形成封裝結構。
要補充說明的是,以一般實際的製程而言,第10圖所示已完成之無核心封裝基板為由複數封裝基板單元(unit)所組成之整版面(panel)的狀態,復經切割即可得到分離之複數封裝基板單元,由於此非本發明之重點所在,故圖式僅以一封裝基板單元來呈現;第1P圖所示之封裝結構,可以是整版面之封裝結構,亦可以是經切割分離後之單元封裝結構。
第二實施例
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如「端面」、「頂」、「底」、「上」、「下」、「側」及「一」等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
第一實施例
第1A至1P圖所示者,係為本發明之無核心封裝基板及其製法之第一實施例的剖視圖,其中,第1P圖係第1O圖之應用例。
如第1A圖所示,提供一承載件10,其至少一表面上依序形成有離型層11與第一子金屬層121,該承載件10係包括承載板100及形成於該承載板100的至少一表面上之金屬箔101。
如第1B圖所示,於該第一子金屬層121上形成材質例如為銅的第二子金屬層122,且該第二子金屬層122復形成於該承載件10、離型層11與第一子金屬層121之側表面上,該第一子金屬層121與第二子金屬層122係共同定義成第一金屬層12。
如第1C圖所示,於該第二子金屬層122上形成蝕刻終止層13,該蝕刻終止層13之材質可為ABF(Ajinomoto Build-up Film),且該蝕刻終止層13亦為絕緣保護層的一種。
如第1D圖所示,於該蝕刻終止層13上形成第二金屬層14,該第二金屬層14係較佳為100微米厚的銅箔。
如第1E圖所示,於該第二金屬層14上形成阻層15,該阻層15具有複數外露該第二金屬層14的阻層開孔150。
如第1F圖所示,蝕刻移除該阻層開孔150中的第二金屬層14,而形成複數金屬柱141,此時,該蝕刻終止層13並不會被蝕刻。
如第1G圖所示,移除該阻層15,而外露該金屬柱141原為該阻層15所覆蓋之第一端面141a。
如第1H圖所示,於該蝕刻終止層13上形成包覆該等金屬柱141之第一介電層16,並藉由雷射移除部分該第一介電層16,以形成複數對應外露部分該第一端面141a的第一盲孔160,其中,該第一介電層16之材質係為模壓化合物(molding compound)或例如為型號GX-E4之ABF(Ajinomoto Build-up Film)、BCB(Benzocyclo-buthene)、SINR、PBO、甲基系矽膠、乙基系矽膠、環苯系矽膠或環氧樹脂等高分子樹脂。
如第1I圖所示,於該第一介電層16與金屬柱141上形成第二介電層171。
如第1J圖所示,於對應各該第一盲孔160之處移除部分該第二介電層171,以形成複數外露該第一端面141a的第二盲孔1710,且該第二盲孔1710之下部份之孔徑係小於該第一盲孔160之孔徑並設於該第一盲孔160之內。
如第1K圖所示,於該第二介電層171上形成線路層172,並於該第二盲孔1710中形成電性連接該線路層172與金屬柱141的導電盲孔173,且重複進行前述增層步驟,以構成增層結構17,該增層結構17係包括至少一第二介電層171、形成於該第二介電層171上的線路層172、與複數形成於該第二介電層171中之第二盲孔1710內且電性連接該線路層172的導電盲孔173,該增層結構17底層之各該導電盲孔173係接觸該第二盲孔1710而未接觸該第一盲孔160,且所接觸之第二盲孔1710之下部份之孔徑係小於該第一盲孔160之孔徑並設於該第一盲孔160之內。
如第1L圖所示,於該增層結構17上覆蓋例如乾膜的保護層18,並沿邊緣切除側表面的該第二子金屬層122,且移除該承載件10與離型層11。
如第1M圖所示,移除該保護層18與第一金屬層12。
如第1N圖所示,移除部分該蝕刻終止層13,以形成複數對應外露各該金屬柱141之部份第二端面141b的蝕刻終止層開孔130。
如第1O圖所示,於該蝕刻終止層開孔130所外露的金屬柱141之部份第二端面141b與該增層結構17頂層之外露之該線路層172上形成表面處理層19,至此即完成本發明之無核心封裝基板。
如第1P圖所示,於該增層結構17頂層之線路層172上的表面處理層19上接置半導體晶片20,而形成封裝結構。
要補充說明的是,以一般實際的製程而言,第10圖所示已完成之無核心封裝基板為由複數封裝基板單元(unit)所組成之整版面(panel)的狀態,復經切割即可得到分離之複數封裝基板單元,由於此非本發明之重點所在,故圖式僅以一封裝基板單元來呈現;第1P圖所示之封裝結構,可以是整版面之封裝結構,亦可以是經切割分離後之單元封裝結構。
第二實施例
第2A至2D圖所示者,係為本發明之無核心封裝基板及其製法之第二實施例的剖視圖。
本實施例基本上相同於前一實施例,其主要不同之處在於:該第一盲孔160係與該增層結構17底層之第二介電層171之第二盲孔1710同時形成,且該增層結構17底層之各該導電盲孔173係具有與各該第二盲孔1710接觸之上部份與各該第一盲孔160接觸之下部份,且所接觸之第二盲孔1710之側壁係與所接觸之第一盲孔160之側壁相連接。在此僅說明與前一實施例有差異的步驟。
如第2A圖所示,係延續自第1G圖,於該蝕刻終止層13上形成包覆該等金屬柱141之第一介電層16。
如第2B圖所示,於該第一介電層16上形成第二介電層171。
如第2C圖所示,藉由雷射移除部分該第一介電層16與第二介電層171,以同時形成複數對應外露部分該金屬柱141之第一端面141a的第一盲孔160與第二盲孔1710,且該增層結構17底層之各該導電盲孔173係具有與各該第二盲孔1710接觸之上部份與各該第一盲孔160接觸之下部份,且所接觸之第二盲孔1710之側壁係與所接觸之第一盲孔160之側壁相連接。
如第2D圖所示,進行增層步驟,以於該第一介電層16上形成電性連接該金屬柱141之增層結構17。
參照第1N圖,本發明復提供一種無核心封裝基板,係包括:第一介電層16,係具有相對之第一表面16a與第二表面16b;複數金屬柱141,係埋設於該第一介電層16中, 並具有相對之第一端面141a與第二端面141b,且該第一介電層16之第一表面16a具有複數對應外露各該金屬柱141之部份第一端面141a的第一盲孔160,該第一介電層16之第二表面16b係完全外露各該金屬柱141之第二端面141b,該金屬柱141之高度係100微米(μm)以上;增層結構17,係設於該第一介電層16之第一表面16a上,該增層結構17係包括至少一第二介電層171、形成於該第二介電層171上的線路層172、與複數形成於該第二介電層171中之第二盲孔1710內且電性連接該線路層172的導電盲孔173,且該增層結構17底層之各該導電盲孔173係對應延伸至各該第一盲孔160內並電性連接各該金屬柱141之第一端面141a;以及絕緣保護層(蝕刻終止層13),係形成於該第一介電層16之第二表面16b上,且形成有複數對應外露各該金屬柱141之部份第二端面141b的絕緣保護層開孔(蝕刻終止層開孔130)。
於前所述之無核心封裝基板中,復包括表面處理層19,係形成於該絕緣保護層開孔(蝕刻終止層開孔130)所外露的金屬柱141之部份第二端面141b與該增層結構17頂層之外露之該線路層172上。
於本發明之無核心封裝基板中,該增層結構17底層之各該導電盲孔173係具有與各該第二盲孔1710接觸之上部份與各該第一盲孔160接觸之下部份,且所接觸之第二盲孔1710之側壁係與所接觸之第一盲孔160之側壁相連接,或者,該增層結構17底層之各該導電盲孔173係接觸該第二盲孔1710而未接觸該第一盲孔160,且所接觸之第二盲孔1710之下部份之孔徑係小於該第一盲孔160之孔徑並設於該第一盲孔160之內。
於本發明之無核心封裝基板中,由於該金屬柱141可能以蝕刻方式形成,故該金屬柱141之第一端面141a係可小於該金屬柱之第二端面141b,且該金屬柱141之連接該第一端面141a與第二端面141b之側壁係可為內凹之曲面。
綜上所述,相較於習知技術,本發明係以例如ABF做為蝕刻終止層的材質,因而不需電鍍厚銅之步驟,進而解決習知技術之厚銅均勻性不佳、成本高、產率低及應力高等問題,使得本發明之無核心封裝基板具有整體良率較高、成本較低與抑制翹曲等優點。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
10...承載件
100...承載板
101...金屬箔
11...離型層
12...第一金屬層
121...第一子金屬層
122...第二子金屬層
13...蝕刻終止層
130...蝕刻終止層開孔
14...第二金屬層
141...金屬柱
141a...第一端面
141b...第二端面
15...阻層
150...阻層開孔
16...第一介電層
16a...第一表面
16b...第二表面
160...第一盲孔
17...增層結構
171...第二介電層
1710...第二盲孔
172...線路層
173...導電盲孔
18...保護層
19...表面處理層
20...半導體晶片
第1A至1P圖所示者係為本發明之無核心封裝基板及其製法之第一實施例的剖視圖,其中,第1P圖係第1O圖之應用例;以及
第2A至2D圖所示者係為本發明之無核心封裝基板及其製法之第二實施例的剖視圖。
13...蝕刻終止層
130...蝕刻終止層開孔
141...金屬柱
141a...第一端面
141b...第二端面
16...第一介電層
16a...第一表面
16b...第二表面
160...第一盲孔
17...增層結構
171...第二介電層
1710...第二盲孔
172...線路層
173...導電盲孔
Claims (11)
- 一種無核心封裝基板,係包括:
第一介電層,係具有相對之第一表面與第二表面;
複數金屬柱,係埋設於該第一介電層中,並具有相對之第一端面與第二端面,該第一介電層之第一表面具有複數對應外露各該金屬柱之部份第一端面的第一盲孔,且各該金屬柱之第二端面係完全外露於該第一介電層之第二表面,該金屬柱並具100微米以上之高度;
增層結構,係設於該第一介電層之第一表面上,該增層結構係包括至少一第二介電層、形成於該第二介電層上的線路層、複數形成於該第二介電層中的第二盲孔、與複數形成於該第二盲孔內且電性連接該線路層的導電盲孔,且該增層結構底層之各該導電盲孔係對應延伸至各該第一盲孔內,以電性連接各該金屬柱之第一端面;以及
絕緣保護層,係形成於該第一介電層之第二表面上,且形成有複數對應外露各該金屬柱之部份第二端面的絕緣保護層開孔。 - 如申請專利範圍第1項所述之無核心封裝基板,復包括表面處理層,係形成於外露出該絕緣保護層開孔之金屬柱之部份第二端面與該增層結構頂層之部分線路層上。
- 如申請專利範圍第1項所述之無核心封裝基板,其中,該增層結構底層之各該導電盲孔係具有與各該第二盲孔接觸之上部份與各該第一盲孔接觸之下部份,且所接觸之第二盲孔之側壁係與所接觸之第一盲孔之側壁相連接,或者,該增層結構底層之各該導電盲孔係接觸該第二盲孔而未接觸該第一盲孔,且所接觸之第二盲孔之下部份之孔徑係小於該第一盲孔之孔徑並設於該第一盲孔之內。
- 如申請專利範圍第1項所述之無核心封裝基板,其中,該金屬柱之第一端面係小於該金屬柱之第二端面。
- 如申請專利範圍第4項所述之無核心封裝基板,其中,該金屬柱之連接該第一端面與第二端面之側壁係為內凹之曲面。
- 一種無核心封裝基板之製法,係包括:
提供一承載件,其至少一表面上依序形成有蝕刻終止層與第二金屬層;
於該第二金屬層上形成阻層,該阻層具有複數外露該第二金屬層的阻層開孔;
蝕刻移除該阻層開孔中的第二金屬層,而形成複數金屬柱;
移除該阻層,而外露該金屬柱原為該阻層所覆蓋之第一端面;
於該蝕刻終止層上形成包覆該等金屬柱之第一介電層;
於該第一介電層上形成增層結構,該增層結構係包括至少一第二介電層、形成於該第二介電層上的線路層、複數形成於該第二介電層中的第二盲孔、與複數形成於該第二盲孔內且電性連接該線路層的導電盲孔,且該第一介電層形成有對應外露各該金屬柱之部份第一端面的複數第一盲孔,且該增層結構底層之各該導電盲孔係對應延伸至各該第一盲孔內並電性連接各該金屬柱之第一端面;
移除該承載件;以及
移除部分該蝕刻終止層,以形成複數對應外露各該金屬柱之部份第二端面的蝕刻終止層開孔。 - 如申請專利範圍第6項所述之無核心封裝基板之製法,復包括於該蝕刻終止層開孔所外露的金屬柱之部份第二端面與該增層結構頂層之外露之該線路層上形成表面處理層。
- 如申請專利範圍第6項所述之無核心封裝基板之製法,其中,該承載件係包括承載板及形成於該承載板的至少一表面上之金屬箔。
- 如申請專利範圍第6項所述之無核心封裝基板之製法,其中,該第一盲孔係於形成該增層結構之前形成,且該增層結構底層之各該導電盲孔係接觸該第二盲孔而未接觸該第一盲孔,且所接觸之第二盲孔之下部份之孔徑係小於該第一盲孔之孔徑並設於該第一盲孔之內,或者,該第一盲孔係與該增層結構底層之第二介電層之第二盲孔同時形成,且該增層結構底層之各該導電盲孔係具有與各該第二盲孔接觸之上部份與各該第一盲孔接觸之下部份,且所接觸之第二盲孔之側壁係與所接觸之第一盲孔之側壁相連接。
- 如申請專利範圍第6項所述之無核心封裝基板之製法,其中,該第一金屬層係包括依序層疊之第一子金屬層與第二子金屬層,且該第二子金屬層復形成於該承載件、離型層與第一子金屬層之側表面上。
- 如申請專利範圍第6項所述之無核心封裝基板之製法,其中,該承載件上復依序形成有離型層與第一金屬層,該蝕刻終止層係位於該第一金屬層與第二金屬層之間,且移除該承載件復包括移除該離型層與第一金屬層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101129507A TWI484600B (zh) | 2012-08-15 | 2012-08-15 | 無核心封裝基板及其製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101129507A TWI484600B (zh) | 2012-08-15 | 2012-08-15 | 無核心封裝基板及其製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201407726A TW201407726A (zh) | 2014-02-16 |
TWI484600B true TWI484600B (zh) | 2015-05-11 |
Family
ID=50550572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101129507A TWI484600B (zh) | 2012-08-15 | 2012-08-15 | 無核心封裝基板及其製法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI484600B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11943877B2 (en) | 2022-01-24 | 2024-03-26 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI595613B (zh) * | 2014-11-18 | 2017-08-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
US9578742B1 (en) | 2015-08-10 | 2017-02-21 | Unimicron Technology Corp. | Circuit board structure and method for manufacturing the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201044940A (en) * | 2009-06-11 | 2010-12-16 | Phoenix Prec Technology Corp | Method for fabricating packaging substrate and base therefor |
TW201101441A (en) * | 2009-06-23 | 2011-01-01 | Phoenix Prec Technology Corp | Package substrate and base therefor and fabrication method thereof |
-
2012
- 2012-08-15 TW TW101129507A patent/TWI484600B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201044940A (en) * | 2009-06-11 | 2010-12-16 | Phoenix Prec Technology Corp | Method for fabricating packaging substrate and base therefor |
TW201101441A (en) * | 2009-06-23 | 2011-01-01 | Phoenix Prec Technology Corp | Package substrate and base therefor and fabrication method thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11943877B2 (en) | 2022-01-24 | 2024-03-26 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
TW201407726A (zh) | 2014-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI533771B (zh) | 無核心層封裝基板及其製法 | |
TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
KR101058621B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
US9899235B2 (en) | Fabrication method of packaging substrate | |
TWI478642B (zh) | 具有內埋元件的電路板及其製作方法 | |
KR101709468B1 (ko) | Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지 | |
TWI530238B (zh) | 晶片封裝基板及其製作方法 | |
TW201414371A (zh) | 電路板及其製作方法 | |
TWI542263B (zh) | 中介基板及其製法 | |
TW201513283A (zh) | 封裝載板及其製作方法 | |
TW201427522A (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
TWI485815B (zh) | 半導體封裝件及其製法 | |
TWI484600B (zh) | 無核心封裝基板及其製法 | |
TWI487080B (zh) | 無核心層之封裝基板及其製法 | |
TWI678952B (zh) | 線路板結構及其製作方法 | |
TWI512922B (zh) | 封裝基板與封裝結構之製法 | |
TW201530728A (zh) | 具有嵌設元件的積體電路封裝系統及製造該積體電路封裝系統的方法 | |
TWI445143B (zh) | 封裝基板及其製法 | |
CN103681586B (zh) | 无核心封装基板及其制法 | |
TWI416680B (zh) | 封裝基板及其製法 | |
KR101441466B1 (ko) | 초박형 패키지기판 및 제조방법 | |
TWI566330B (zh) | 電子封裝結構之製法 | |
TWI411362B (zh) | 無核心層之封裝基板及其製法 | |
US9955578B2 (en) | Circuit structure | |
TWI632624B (zh) | 封裝基板結構及其製法 |