TWI471862B - 快閃記憶體控制器 - Google Patents

快閃記憶體控制器 Download PDF

Info

Publication number
TWI471862B
TWI471862B TW100129676A TW100129676A TWI471862B TW I471862 B TWI471862 B TW I471862B TW 100129676 A TW100129676 A TW 100129676A TW 100129676 A TW100129676 A TW 100129676A TW I471862 B TWI471862 B TW I471862B
Authority
TW
Taiwan
Prior art keywords
data
flash memory
voltage range
memory controller
upper limit
Prior art date
Application number
TW100129676A
Other languages
English (en)
Other versions
TW201310454A (zh
Inventor
Tsung Chieh Yang
Chun Chieh Kuo
Ching Hui Lin
Yang Chih Shen
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to TW100129676A priority Critical patent/TWI471862B/zh
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to US13/491,377 priority patent/US9075709B2/en
Publication of TW201310454A publication Critical patent/TW201310454A/zh
Priority to US14/596,236 priority patent/US9256529B2/en
Application granted granted Critical
Publication of TWI471862B publication Critical patent/TWI471862B/zh
Priority to US14/983,566 priority patent/US9588709B2/en
Priority to US15/235,128 priority patent/US9733857B2/en
Priority to US15/643,501 priority patent/US10007460B2/en
Priority to US15/985,718 priority patent/US10235075B2/en
Priority to US16/260,142 priority patent/US10521142B2/en
Priority to US16/686,200 priority patent/US10824354B2/en
Priority to US17/030,392 priority patent/US11048421B2/en
Priority to US17/324,121 priority patent/US11914873B2/en
Priority to US18/412,635 priority patent/US20240152288A1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

快閃記憶體控制器
本發明是有關快閃記憶體的技術，尤指一種可提升快閃記憶體模組的耐耗損能力和資料可靠度的快閃記憶體控制器。
快閃記憶體被廣泛使用在很多應用中，例如固態硬碟(solid-state disk，SSD)、記憶卡、數位相機、數位攝影機、多媒體播放器、行動電話、電腦和許多其他電子裝置。
快閃記憶體可用單階儲存單元(single-level cells，SLC)、多階儲存單元(multi-level cells，MLC)、三階儲存單元(triple-level cells，TLC)或更高階數的儲存單元來實現。單階儲存單元在存取速度和資料可靠度方面的效能較高。多階儲存單元、三階儲存單元、和更高階數的儲存單元可用較低成本提供較高的儲存容量，但耐用程度(endurance)和耐耗損能力(wear capacity)則不如單階儲存單元來得好。
由於前述的特性，習知的快閃記憶體裝置在追求低成本、高容量的目標時，很難同時兼顧耐耗損能力和資料可靠度方面的表現。
有鑑於此，如何有效改善以多階儲存單元、三階儲存單元或更高階數的儲存單元來實現的快閃記憶體的耐耗損能力和提高資料可靠度，實為業界有待解決的問題。
本說明書提供了一種快閃記憶體控制器之實施例，其包含有：一通信介面，用於接收一第一資料、一第二資料、以及一第三資料；一記錄媒體，用於記錄一快閃記憶體模組中儲存的資料量，其中該快閃記憶體模組包含有一讀寫電路、一第一資料區塊、一第二資料區塊、與一第三資料區塊；以及一處理電路，耦接於該通信介面、該記錄媒體、以及該快閃記憶體模組，用於在該快閃記憶體模組中儲存的資料量低於一第一閥值時，控制該讀寫電路將該第一資料區塊中的至少一儲存單元的編程臨界電壓設置於一第一電壓範圍內，以將該第一資料寫入該第一資料區塊中，而當該快閃記憶體模組中儲存的資料量高於一第二閥值時，該處理電路會控制該讀寫電路將該第三資料區塊中的至少一儲存單元的編程臨界電壓設置於一第二電壓範圍內，以將該第三資料寫入該第三資料區塊中；其中該第二閥值大於該第一閥值，且該第一電壓範圍小於該第二電壓範圍。
另一種快閃記憶體控制器的實施例包含有：一記錄媒體，用於記錄一快閃記憶體模組中儲存的資料量，其中該快閃記憶體模組包含有一讀寫電路和一目標資料區塊；以及一處理電路，耦接於該記錄媒體以及該快閃記憶體模組，用於在該快 閃記憶體模組中儲存的資料量小於一第一閥值時，控制該讀寫電路以一第一電壓範圍內的編程臨界電壓來編程該目標資料區塊的儲存單元，以將資料寫入該目標資料區塊中，而當該快閃記憶體模組中儲存的資料量高於一第二閥值時，該處理電路會控制該讀寫電路以一第二電壓範圍內的編程臨界電壓來編程該目標資料區塊的儲存單元，以將資料寫入該目標資料區塊中；其中該第二閥值大於該第一閥值，且該第一電壓範圍小於該第二電壓範圍。
另一種快閃記憶體控制器的實施例包含有：一記錄媒體，用於記錄一快閃記憶體模組使用中的資料區塊數量，其中該快閃記憶體模組包含有一讀寫電路和複數個資料區塊；以及一處理電路，耦接於該記錄媒體以及該快閃記憶體模組，用於在該快閃記憶體模組使用中的資料區塊數量高於一第三閥值，或是空白資料區塊數量低於一第四閥值時，控制該讀寫電路將複數個候選資料區塊中的有效資料寫入一目標資料區塊，並抹除該複數個候選資料區塊；其中該複數個候選資料區塊中的至少一儲存單元在被抹除前的編程臨界電壓是設置於一第一電壓範圍內，而該目標資料區塊中的至少一儲存單元的編程臨界電壓則是設置於一第二電壓範圍內，且該第一電壓範圍小於該第二電壓範圍。
上述快閃記憶體控制器的優點之一是，不僅能降低將資料寫入資料區塊時所需的耗電量，更能有效改善快閃記憶體模組的儲存單元的耐耗損能力，進而提高快閃記憶體模組中所儲 存的資料的可靠度。
上述快閃記憶體控制器的另一優點是，在進行資料讀取運作時，處理電路可直接指定讀寫電路所使用的讀取臨界電壓，進而加快讀取快閃記憶體模組的速度。
上述快閃記憶體控制器的另一優點是，不僅能用MLC晶片、TLC晶片、甚至是更高階數的晶片來實現快閃記憶體模組，以滿足低成本、高容量的目標，又能有效改善快閃記憶體模組的耐用程度、耐耗損能力、和資料可靠度。
100‧‧‧資料儲存系統
110‧‧‧主控裝置
120‧‧‧快閃記憶體控制器
122‧‧‧記錄媒體
124‧‧‧處理電路
126‧‧‧通信介面
130‧‧‧快閃記憶體模組
132‧‧‧讀寫電路
134‧‧‧資料區塊
圖1為本發明的資料儲存系統的一實施例簡化後的功能方塊圖。
圖2為本發明的快閃記憶體寫入方法的第一實施例簡化後的流程圖。
圖3為圖1中的資料區塊中的儲存單元的編程臨界電壓的一實施例簡化後的示意圖。
圖4為本發明的快閃記憶體寫入方法的第二實施例簡化後的流程圖。
圖5為本發明的快閃記憶體寫入方法的第三實施例簡化後的流程圖。
以下將配合相關圖式來說明本發明的實施例。在這些圖式中，相同的標號表示相同或類似的元件或流程步驟。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。本說明書及後續的申請專利範圍並不以名稱的差異來做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在通篇說明書及後續的請求項當中所提及的「包含」為一開放式的用語，故應解釋成「包含但不限定於…」。另外，「耦接」一詞在此包含任何直接及間接的連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接(包含透過電性連接或無線傳輸、光學傳輸等訊號連接方式)連接於該第二裝置，或透過其他裝置或連接手段間接地電性或訊號連接至該第二裝置。
圖1為本發明一實施例的資料儲存系統100簡化後的功能方塊圖。資料儲存系統100包含主控裝置110、快閃記憶體控制器120、和快閃記憶體模組130。主控裝置110會透過快閃記憶體控制器120來存取快閃記憶體模組130。主控裝置110可以是電腦、讀卡機、數位相機、數位攝影機、行動電話、GPS定位裝置，或其他任何能把快閃記憶體模組130當作儲存媒介的電子裝置。快閃記憶體控制器120包含有記錄媒體122、處理電路124、和通信介面126。通信介面126用以與主控裝置110耦接，以使處理電路124和主控裝置110能透過通信介面126進行資料傳輸。
快閃記憶體模組130包含有一讀寫電路132和複數個資料區塊 134。在一實施例中，這些資料區塊134是以一或多個三階儲存單元(TLC)晶片來實現，藉以提供較低成本的高儲存容量。快閃記憶體控制器120和快閃記憶體模組130可一起整合成單一記憶體裝置，例如固態硬碟(SSD)或記憶卡等等。以下將搭配圖2和圖3來進一步說明本發明將資料寫入快閃記憶體模組130的運作方式。
圖2是本發明的快閃記憶體寫入方法的第一實施例簡化後的流程圖200。圖3是資料區塊134中的儲存單元的編程臨界電壓(program threshold voltage)的一實施例簡化後的示意圖300。
在流程210中，快閃記憶體控制器120會透過通信介面126接收主控裝置110傳來的待寫入資料。
接著，快閃記憶體控制器120的處理電路124會依據快閃記憶體模組130當時已儲存的資料量，來決定待寫入資料的目標資料區塊的編程臨界電壓的範圍。
例如，在圖2的實施例中，處理電路124會進行流程220，判斷快閃記憶體模組130中已儲存的資料量是否高於一第一閥值TH1。若快閃記憶體模組130當時的資料量低於第一閥值TH1，則處理電路124會進行流程230；反之，則會進行流程240。
在流程240中，處理電路124會進一步判斷快閃記憶體模組130當時已儲存的資料量是否高於一第二閥值TH2，其中TH2 大於TH1。若快閃記憶體模組130當時已儲存的資料量介於第一閥值TH1與第二閥值TH2之間，則處理電路124會進行流程250。若快閃記憶體模組130當時已儲存的資料量高於第二閥值TH2，則處理電路124會進行流程260。
實作上，前述的第一閥值TH1和第二閥值TH2可以用資料量大小的形式來表達，例如MB值或GB值。或者，也可以用百分比的形式來表達。例如，假設快閃記憶體模組130的名目儲存容量為X GB，可將第一閥值TH1和第二閥值TH2分別設成0.3X GB和0.6X GB，或是將第一閥值TH1和第二閥值TH2分別設成快閃記憶體模組130的名目儲存容量的30%和60%。
如圖2所示，處理電路124在流程230中會選擇一第一電壓範圍做為待寫入資料的目標資料區塊的編程臨界電壓的範圍，在流程250中會選擇一第三電壓範圍做為待寫入資料的目標資料區塊的編程臨界電壓的範圍，而在流程260中則會選擇一第二電壓範圍做為待寫入資料的目標資料區塊的編程臨界電壓的範圍。
前述的第一電壓範圍小於第二電壓範圍的50%，且第三電壓範圍小於第二電壓範圍的60%。對於第一電壓範圍而言，第一電壓範圍的上限值可低於第二電壓範圍的上限值的80%。例如，第一電壓範圍的上限值可低於第二電壓範圍的上限值的60%，甚至是30%。第一電壓範圍的上限值愈低，愈能降低寫入資料到資料區塊的儲存單元(cell)時所需的耗電量。對於第三電壓範圍而言，第三電壓範圍的上限值可低於第 二電壓範圍的上限值的80%，甚至是60%。同樣地，第三電壓範圍的上限值愈低，愈能降低寫入資料到儲存單元時所需的耗電量。
在流程270中，處理電路124會控制讀寫電路132以選定的電壓範圍內的編程臨界電壓來編程(program)一目標資料區塊134中的儲存單元，以將資料寫入目標資料區塊134中。
在圖3的實施例中，資料區塊134的各儲存單元會有一抹除臨界電壓區間(erase threshold voltage interval)EV和複數個編程臨界電壓區間(program threshold voltage interval)V0~V7。實作上，處理電路124在流程230中可選擇第一電壓範圍VR1做為待寫入資料的目標資料區塊的編程臨界電壓的範圍，在流程250中可選擇第三電壓範圍VR3做為待寫入資料的目標資料區塊的編程臨界電壓的範圍，在流程260中則可選擇第二電壓範圍VR2做為待寫入資料的目標資料區塊的編程臨界電壓的範圍。在本實施例中，第一電壓範圍VR1的上限值低於第二電壓範圍VR2的上限值的30%，且包含第二電壓範圍VR2中最低的2個編程臨界電壓區間V0和V1。此外，第三電壓範圍VR3的上限值低於第二電壓範圍VR2的上限值的60%，且包含第二電壓範圍VR2中最低的4個編程臨界電壓區間V0、V1、V2和V3。
例如，若通信介面126接收到主控裝置110傳來的第一待寫入資料D1時，快閃記憶體模組130當時已儲存的資料量低於第一閥值TH1，則處理電路124可選擇第一電壓範圍VR1做為一 目標資料區塊(例如第一資料區塊134A)的編程臨界電壓的範圍，並控制讀寫電路132以第一電壓範圍VR1內的編程臨界電壓來編程第一資料區塊134A中的儲存單元，以將第一資料D1以每儲存單元一位元(one-bit-per-cell)模式(簡稱1bpc模式)寫入第一資料區塊134A中。
若通信介面126之後接收到主控裝置110傳來的第二待寫入資料D2時，快閃記憶體模組130當時已儲存的資料量介於第一閥值TH1與第二閥值TH2之間，則處理電路124可選擇第三電壓範圍VR3做為一目標資料區塊(例如第二資料區塊134G)的編程臨界電壓的範圍，並控制讀寫電路132以第三電壓範圍VR3內的編程臨界電壓來編程第二資料區塊134G中的儲存單元，以將第二資料D2以每儲存單元兩位元(two-bit-per-cell)模式(簡稱2bpc模式)寫入第二資料區塊134G中。
之後，若通信介面126接收到主控裝置110傳來的第三待寫入資料D3時，快閃記憶體模組130當時已儲存的資料量高於第二閥值TH2，則處理電路124可選擇第二電壓範圍VR2做為一目標資料區塊(例如第三資料區塊134P)的編程臨界電壓的範圍，並控制讀寫電路132以第二電壓範圍VR2內的編程臨界電壓來編程第三資料區塊134P中的儲存單元，以將第三資料D3以每儲存單元三位元(three-bit-per-cell)模式(簡稱3bpc模式)寫入第三資料區塊134P中。
換言之，在同一時間點，快閃記憶體模組130中的不同資料 區塊134的資料儲存模式可能會有所不同。例如，在前述的實施例中，當讀寫電路132剛完成將第三資料D3寫入第三資料區塊134P的動作時，第三資料區塊134P的資料儲存模式是3bpc模式，而此時第一資料區塊134A的資料儲存模式是1bpc模式，第二資料區塊134G的資料儲存模式則是2bpc模式。
此外，處理電路124在決定目標資料區塊的編程臨界電壓的範圍時，亦可將待寫入資料的屬性納入考量。例如，圖4繪示了本發明的資料寫入方法的第二實施例簡化後的流程圖400，而圖5則繪示了本發明的資料寫入方法的第三實施例簡化後的流程圖500。
在圖4的實施例中，當通信介面126接收到主控裝置110傳來的第四待寫入資料D4時，處理電路124會先進行流程415，判斷第四資料D4是否屬於較不會被經常存取的資料(以下稱之為冷資料)。處理電路124可依據第四資料D4的檔案類型、副檔名、邏輯位址或其他方式來判斷其是否為冷資料。若處理電路124將第四資料D4判斷為冷資料，則會直接跳到流程260；反之，則會進入流程220。
在圖5的實施例中，當通信介面126接收到主控裝置110傳來的第五待寫入資料D5時，處理電路124會先進行流程515，判斷第五資料D5是否屬於可能會被經常存取的資料(以下稱之為熱資料)。處理電路124可依據第五資料D5的檔案類型、副檔名、邏輯位址或其他方式來判斷其是否為熱資料。若處 理電路124將第五資料D5判斷為熱資料，則會直接跳到流程230；反之，則會進入流程220。
在另一實施例中，處理電路124會先判斷第五資料D5是否屬於熱資料或冷資料。若處理電路124將第五資料D5判斷為熱資料，則會直接跳到流程230；若處理電路124將第五資料D5判斷為冷資料，則會直接跳到流程260；若處理電路124判斷第五資料D5既非熱資料也非冷資料，則會進入流程220。
在運作時，處理電路124亦可將各資料區塊134以1bpc模式寫入的次數、以2bpc模式寫入的次數、及/或以3bpc模式寫入的次數，記錄在記錄媒體122中。為便於記錄，處理電路124可記錄資料區塊134在特定模式(例如1bpc模式、2bpc模式、3bpc模式)下的被抹除次數，來當作資料區塊134以特定模式寫入的次數。在前述的流程270中，處理電路124可依據記錄媒體122中所記錄的內容，來選出適當的資料區塊134做為目標資料區塊，以使各資料區塊以特定模式寫入的次數能較為平均，避免過度使用特定的資料區塊。
另外，處理電路124可將快閃記憶體模組130的資料區塊134的使用狀況，記錄在記錄媒體122中，並據以決定是否將部分資料區塊的儲存內容合併到有足夠容量的一資料區塊中，以釋出較多的可用資料區塊供儲存後續的資料。
例如，處理電路124可將快閃記憶體模組130使用中的資料區塊的數量記錄在記錄媒體122中，並於該數量高於一第三閥 值TH3時，將部分資料區塊的儲存內容合併到有足夠容量的一目標資料區塊。或者，處理電路124也可將快閃記憶體模組130中的空白資料區塊的數量記錄在記錄媒體122中，並於該數量低於一第四閥值TH4時，將部分資料區塊的儲存內容合併到有足夠容量的一目標資料區塊中。
在合併資料區塊的內容時，處理電路124可控制讀寫電路132將一或多個以1bpc模式儲存資料的候選資料區塊(例如資料區塊134A和134B)中的有效資料，改用2bpc模式或3bpc模式寫入到一目標資料區塊(例如資料區塊134H或134Q)，並抹除該等候選資料區塊。處理電路124也可控制讀寫電路132將一或多個2bpc模式儲存資料的候選資料區塊(例如資料區塊134G和134H)中的有效資料，以3bpc模式寫入一目標資料區塊(例如資料區塊134P或134Q)，並抹除該等候選資料區塊。或者，處理電路124可控制讀寫電路132將以1bpc模式儲存資料的一第一候選資料區塊(例如資料區塊134A或134B)中的有效資料，以3bpc模式寫入一目標資料區塊(例如資料區塊134P或134Q)，將以2bpc模式儲存資料的一第二候選資料區塊(例如資料區塊134G或134H)中的有效資料，以3bpc模式寫入該目標資料區塊(例如資料區塊134P或134Q)，並抹除該第一和第二候選資料區塊。
由於處理電路124會依據快閃記憶體模組130中已儲存的資料量，來動態調整要寫入資料的目標資料區塊134的編程臨界電壓的範圍。因此，同一資料區塊134的編程臨界電壓的範 圍，在不同時間點可能會有所不同。例如，當快閃記憶體模組130中儲存的資料量低於第一閥值TH1時，若資料區塊134Q被選為目標資料區塊，則處理電路124可控制讀寫電路132以前述第一電壓範圍VR1內的編程臨界電壓來編程目標資料區塊134Q的儲存單元，將資料以1bpc模式寫入目標資料區塊134Q中。
之後，資料區塊134Q可能會因各種運作上的原因而被抹除。當快閃記憶體模組130中儲存的資料量增加到介於第一閥值TH1與第二閥值TH2之間時，若資料區塊134Q又被選為目標資料區塊，則處理電路124可控制讀寫電路132以前述第三電壓範圍VR3內的編程臨界電壓來編程目標資料區塊134Q的儲存單元，將新資料以2bpc模式寫入目標資料區塊134Q中。
同樣地，資料區塊134Q在此之後又可能因各種運作上的原因而被抹除。當快閃記憶體模組130中儲存的資料量增加到高於第二閥值TH2時，若資料區塊134Q又再次被選為目標資料區塊，則處理電路124可控制讀寫電路132以前述第二電壓範圍VR2內的編程臨界電壓來編程目標資料區塊134Q的儲存單元，將新資料以3bpc模式寫入目標資料區塊134Q中。
由前述說明可知，處理電路124會依據快閃記憶體模組130當時已儲存的資料量，動態調整要寫入資料的目標資料區塊134的編程臨界電壓的範圍，甚至可直接指定讀寫電路132對目標資料區塊134寫入資料時所使用的編程臨界電壓。當快閃記憶體模組130儲存的資料量較低時，處理電路124會控制 快閃記憶體模組130的讀寫電路132以較低的編程臨界電壓(例如圖3的電壓區間V0內的臨界電壓或電壓區間V1內的臨界電壓)來編程資料區塊134。這種作法不僅能降低將資料寫入資料區塊時所需的耗電量，更能有效改善快閃記憶體模組130的儲存單元的耐耗損能力，進而提高快閃記憶體模組130中所儲存的資料的可靠度。
此外，由於資料區塊134的編程臨界電壓可由處理電路124指定，故在進行資料讀取運作時，處理電路124亦可直接指定讀寫電路132對目標資料區塊134進行讀取時所使用的讀取臨界電壓(read threshold voltage)，進而加快讀取快閃記憶體模組130的速度。
因此，搭配前述快閃記憶體控制器120的控制方式，不僅能用MLC晶片、TLC晶片、甚至是更高階數的晶片來實現快閃記憶體模組130，以滿足低成本、高容量的目標，又能有效改善快閃記憶體模組130的耐用程度、耐耗損能力、和資料可靠度。這樣的架構對於滿足節能減碳的產品規格要求有很大助益，更有助於促進固態硬碟的普及和應用。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
圖2為流程圖

Claims (28)

  1. 一種快閃記憶體控制器，其包含有：一通信介面，用於接收一第一資料、一第二資料、以及一第三資料；一記錄媒體，用於記錄一快閃記憶體模組中儲存的資料量，其中該快閃記憶體模組包含有一讀寫電路、一第一資料區塊、一第二資料區塊、與一第三資料區塊；以及一處理電路，耦接於該通信介面、該記錄媒體、以及該快閃記憶體模組，用於在該快閃記憶體模組中儲存的資料量低於一第一閥值時，控制該讀寫電路將該第一資料區塊中的至少一儲存單元的編程臨界電壓設置於一第一電壓範圍內，以將該第一資料寫入該第一資料區塊中，而當該快閃記憶體模組中儲存的資料量高於一第二閥值時，該處理電路會控制該讀寫電路將該第三資料區塊中的至少一儲存單元的編程臨界電壓設置於一第二電壓範圍內，以將該第三資料寫入該第三資料區塊中；其中該第二閥值大於該第一閥值，且該第一電壓範圍小於該第二電壓範圍。
  2. 如請求項1所述的快閃記憶體控制器，其中該第一電壓範圍小於該第二電壓範圍的50%。
  3. 如請求項2所述的快閃記憶體控制器，其中該第一電壓範圍的上限值低於該第二電壓範圍的上限值的80%。
  4. 如請求項2所述的快閃記憶體控制器，其中該第一電壓範圍的上限值低於該第二電壓範圍的上限值的60%。
  5. 如請求項2所述的快閃記憶體控制器，其中該第一電壓範圍的上限值低於該第二電壓範圍的上限值的30%。
  6. 如請求項1所述的快閃記憶體控制器，其中該通信介面還會接收一第四資料，若該第四資料不是冷資料，則該處理電路會依據該快閃記憶體模組中儲存的資料量，來決定要用來儲存該第四資料的一資料區塊中的儲存單元的編程臨界電壓的範圍。
  7. 如請求項6所述的快閃記憶體控制器，其中該通信介面還會接收一第五資料，若該第五資料不是熱資料，則該處理電路會依據該快閃記憶體模組中儲存的資料量，來決定要用來儲存該第五資料的一資料區塊中的儲存單元的編程臨界電壓的範圍。
  8. 如請求項1所述的快閃記憶體控制器，其中該通信介面還會接收一第五資料，若該第五資料不是熱資料，則該處理電路會依據該快閃記憶體模組中儲存的資料量，來決定要用來儲存該第五資料的一資料區塊中的儲存單元的編程臨界電壓的範圍。
  9. 如請求項2所述的快閃記憶體控制器，其中當該通信介面接收到該第二資料時，若該快閃記憶體模組中儲存的資料量介於該第一閥值與該第二閥值之間，則該處理電路會控制該讀寫電路將該第二資料區塊中的至少一儲存單元的編程臨界電壓設置於一第三電壓範圍內，以將該第二資料寫入該第二資 料區塊中，且該第三電壓範圍小於該第二電壓範圍的60%。
  10. 如請求項9所述的快閃記憶體控制器，其中該第三電壓範圍的上限值低於該第二電壓範圍的上限值的80%。
  11. 如請求項9所述的快閃記憶體控制器，其中該第三電壓範圍的上限值低於該第二電壓範圍的上限值的60%。
  12. 如請求項9所述的快閃記憶體控制器，其中該處理電路會控制該讀寫電路將該第一資料以每儲存單元一位元模式寫入該第一資料區塊中，將該第二資料以每儲存單元兩位元模式寫入該第二資料區塊中，並將該第三資料以每儲存單元三位元模式寫入該第三資料區塊中。
  13. 如請求項12所述的快閃記憶體控制器，其中該處理電路會依據各資料區塊以每儲存單元一位元模式寫入的次數、以每儲存單元兩位元模式寫入的次數、及/或以每儲存單元三位元模式寫入的次數，從該快閃記憶體模組中選出該第一、第二、和第三資料區塊。
  14. 如請求項12所述的快閃記憶體控制器，其中當該快閃記憶體模組使用中的資料區塊數量高於一第三閥值，或是空白資料區塊數量低於一第四閥值時，該處理電路會控制該讀寫電路將一或多個以每儲存單元一位元模式寫入資料的候選資料區塊中的有效資料，以每儲存單元兩位元模式或每儲存單元三位元模式寫入一目標資料區塊，並抹除該等候選資料區塊。
  15. 如請求項12所述的快閃記憶體控制器，其中當該快閃記憶體模組使用中的資料區塊數量高於一第三閥值，或是空白資料區塊數量低於一第四閥值時，該處理電路會控制該讀寫電路 將一或多個以每儲存單元兩位元模式寫入資料的候選資料區塊中的有效資料，以每儲存單元三位元模式寫入一目標資料區塊，並抹除該等候選資料區塊。
  16. 一種快閃記憶體控制器，其包含有：一記錄媒體，用於記錄一快閃記憶體模組中儲存的資料量，其中該快閃記憶體模組包含有一讀寫電路和一目標資料區塊；以及一處理電路，耦接於該記錄媒體以及該快閃記憶體模組，用於在該快閃記憶體模組中儲存的資料量小於一第一閥值時，控制該讀寫電路以一第一電壓範圍內的編程臨界電壓來編程該目標資料區塊的儲存單元，以將資料寫入該目標資料區塊中，而當該快閃記憶體模組中儲存的資料量高於一第二閥值時，該處理電路會控制該讀寫電路以一第二電壓範圍內的編程臨界電壓來編程該目標資料區塊的儲存單元，以將資料寫入該目標資料區塊中；其中該第二閥值大於該第一閥值，且該第一電壓範圍小於該第二電壓範圍。
  17. 如請求項16所述的快閃記憶體控制器，其中該第一電壓範圍小於該第二電壓範圍的50%。
  18. 如請求項17所述的快閃記憶體控制器，其中該第一電壓範圍的上限值低於該第二電壓範圍的上限值的80%。
  19. 如請求項17所述的快閃記憶體控制器，其中該第一電壓範圍的上限值低於該第二電壓範圍的上限值的60%。
  20. 如請求項17所述的快閃記憶體控制器，其中該第一電壓範圍 的上限值低於該第二電壓範圍的上限值的30%。
  21. 如請求項17所述的快閃記憶體控制器，其中當該快閃記憶體模組中儲存的資料量介於該第一閥值與該第二閥值之間時，該處理電路會控制該讀寫電路以一第三電壓範圍內的編程臨界電壓來編程該目標資料區塊的儲存單元，以將資料寫入該目標資料區塊中，且該第三電壓範圍小於該第二電壓範圍的60%。
  22. 如請求項21所述的快閃記憶體控制器，其中該第三電壓範圍的上限值低於該第二電壓範圍的上限值的80%。
  23. 如請求項21所述的快閃記憶體控制器，其中該第三電壓範圍的上限值低於該第二電壓範圍的上限值的60%。
  24. 一種快閃記憶體控制器，其包含有：一記錄媒體，用於記錄一快閃記憶體模組使用中的資料區塊數量，其中該快閃記憶體模組包含有一讀寫電路和複數個資料區塊；以及一處理電路，耦接於該記錄媒體以及該快閃記憶體模組，用於在該快閃記憶體模組使用中的資料區塊數量高於一第三閥值，或是空白資料區塊數量低於一第四閥值時，控制該讀寫電路將複數個候選資料區塊中的有效資料寫入一目標資料區塊，並抹除該複數個候選資料區塊；其中該複數個候選資料區塊中的至少一儲存單元在被抹除前的編程臨界電壓是設置於一第一電壓範圍內，而該目標資料區塊中的至少一儲存單元的編程臨界電壓則是設置於一第二電壓範圍內，且該第一電壓範圍小於該第二電壓範圍。
  25. 如請求項24所述的快閃記憶體控制器，其中該第一電壓範圍小於該第二電壓範圍的50%。
  26. 如請求項25所述的快閃記憶體控制器，其中該第一電壓範圍的上限值低於該第二電壓範圍的上限值的80%。
  27. 如請求項25所述的快閃記憶體控制器，其中該第一電壓範圍的上限值低於該第二電壓範圍的上限值的60%。
  28. 如請求項25所述的快閃記憶體控制器，其中該第一電壓範圍的上限值低於該第二電壓範圍的上限值的30%。
TW100129676A 2011-08-19 2011-08-19 快閃記憶體控制器 TWI471862B (zh)

Priority Applications (12)

Application Number Priority Date Filing Date Title
TW100129676A TWI471862B (zh) 2011-08-19 2011-08-19 快閃記憶體控制器
US13/491,377 US9075709B2 (en) 2011-08-19 2012-06-07 Flash memory controller
US14/596,236 US9256529B2 (en) 2011-08-19 2015-01-14 Flash memory controller
US14/983,566 US9588709B2 (en) 2011-08-19 2015-12-30 Flash memory controller
US15/235,128 US9733857B2 (en) 2011-08-19 2016-08-12 Flash memory controller
US15/643,501 US10007460B2 (en) 2011-08-19 2017-07-07 Flash memory controller
US15/985,718 US10235075B2 (en) 2011-08-19 2018-05-22 Flash memory controller
US16/260,142 US10521142B2 (en) 2011-08-19 2019-01-29 Flash memory controller
US16/686,200 US10824354B2 (en) 2011-08-19 2019-11-17 Flash memory controller
US17/030,392 US11048421B2 (en) 2011-08-19 2020-09-24 Flash memory controller
US17/324,121 US11914873B2 (en) 2011-08-19 2021-05-19 Flash memory controller
US18/412,635 US20240152288A1 (en) 2011-08-19 2024-01-15 Flash memory controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100129676A TWI471862B (zh) 2011-08-19 2011-08-19 快閃記憶體控制器

Publications (2)

Publication Number Publication Date
TW201310454A TW201310454A (zh) 2013-03-01
TWI471862B true TWI471862B (zh) 2015-02-01

Family

ID=47713480

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100129676A TWI471862B (zh) 2011-08-19 2011-08-19 快閃記憶體控制器

Country Status (2)

Country Link
US (11) US9075709B2 (zh)
TW (1) TWI471862B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625729B (zh) * 2015-11-25 2018-06-01 旺宏電子股份有限公司 資料配置方法及應用其之電子系統

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471862B (zh) 2011-08-19 2015-02-01 Silicon Motion Inc 快閃記憶體控制器
KR102023351B1 (ko) * 2013-03-19 2019-11-04 삼성전자 주식회사 저장 장치 내 할당 촉진을 위한 데이터 분석 방법 및 장치
US20150074489A1 (en) * 2013-09-06 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor storage device and memory system
JP2015073146A (ja) * 2013-10-01 2015-04-16 ソニー株式会社 記録装置
JP2015072514A (ja) * 2013-10-01 2015-04-16 ソニー株式会社 データバスシステムおよび記録装置
TWI515743B (zh) * 2013-11-20 2016-01-01 旺宏電子股份有限公司 復原數個記憶胞之陣列的方法、電子裝置及控制器
KR102198855B1 (ko) 2014-04-24 2021-01-05 삼성전자 주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
JP6545938B2 (ja) * 2014-08-28 2019-07-17 ローム株式会社 保護回路およびそれを用いたスイッチング電源の制御回路、電源回路、ならびに電子機器および基地局
TWI576699B (zh) * 2016-03-31 2017-04-01 慧榮科技股份有限公司 紀錄資料區塊的使用時間的方法及其裝置
KR102550343B1 (ko) 2016-07-27 2023-07-03 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그것의 동작 방법
CN107506309B (zh) * 2017-06-30 2020-05-19 深圳市硅格半导体有限公司 终端及闪存数据写入方法和计算机可读存储介质
TW202314512A (zh) * 2017-12-28 2023-04-01 慧榮科技股份有限公司 快閃記憶體控制器、安全數位卡、使用於快閃記憶體控制器的方法以及存取安全數位卡的主機
US10866746B2 (en) 2017-12-28 2020-12-15 Silicon Motion Inc. Memory addressing methods and associated controller, memory device and host
TWI687809B (zh) * 2018-02-13 2020-03-11 點序科技股份有限公司 快閃記憶體儲存裝置與寫入管理方法
JP6968016B2 (ja) 2018-03-22 2021-11-17 キオクシア株式会社 ストレージデバイスおよびコンピュータシステム
US10446254B1 (en) * 2018-05-03 2019-10-15 Western Digital Technologies, Inc. Method for maximizing power efficiency in memory interface block
US10691358B2 (en) * 2018-06-14 2020-06-23 Silicon Motion, Inc. Memory controller and method capable of using different storing modes to store data units having different data sizes
US11573893B2 (en) 2019-09-12 2023-02-07 Western Digital Technologies, Inc. Storage system and method for validation of hints prior to garbage collection
US11188261B2 (en) * 2019-11-18 2021-11-30 International Business Machines Corporation Memory controllers for solid-state storage devices
CN111352593B (zh) * 2020-02-29 2022-03-22 杭州电子科技大学 一种区分快写和正常写的固态硬盘数据写入方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009237902A (ja) * 2008-03-27 2009-10-15 Tdk Corp 記録装置及びその制御方法
TW200951979A (en) * 2008-06-09 2009-12-16 Phison Electronics Corp Data writing method for flash memory and storage system and controller using the same
US20100008138A1 (en) * 2008-07-10 2010-01-14 Hynix Semiconductor, Inc. Method of programming nonvolatile memory device
US20100103733A1 (en) * 2008-10-24 2010-04-29 Gerrit Jan Hemink Programming non-volatile memory with variable initial programming pulse
US7881115B2 (en) * 2009-01-21 2011-02-01 Hynix Semiconductor Inc. Method of programming nonvolatile memory device
TW201118877A (en) * 2009-11-25 2011-06-01 Silicon Motion Inc Flash memory device, data storage system, and operation method of a data storage system
US20110138111A1 (en) * 2009-12-03 2011-06-09 Samsung Electronics Co., Ltd. Flash memory device and method of programming same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930167A (en) * 1997-07-30 1999-07-27 Sandisk Corporation Multi-state non-volatile flash memory capable of being its own two state write cache
US7970984B2 (en) * 2004-12-23 2011-06-28 Sandisk Il Ltd. Method for using a multi-bit cell flash device in a system not designed for the device
JP4907896B2 (ja) * 2005-04-12 2012-04-04 株式会社東芝 不揮発性半導体記憶装置
JP2007328865A (ja) * 2006-06-08 2007-12-20 Hitachi-Lg Data Storage Inc 光ディスク記録再生装置及び交替記録処理方法
JP4489127B2 (ja) * 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
KR100967004B1 (ko) * 2008-08-05 2010-06-30 주식회사 하이닉스반도체 플래시 메모리 장치의 동작 제어 방법
US8407400B2 (en) 2008-11-12 2013-03-26 Micron Technology, Inc. Dynamic SLC/MLC blocks allocations for non-volatile memory
US8261009B2 (en) * 2008-12-30 2012-09-04 Sandisk Il Ltd. Method and apparatus for retroactive adaptation of data location
US8026544B2 (en) * 2009-03-30 2011-09-27 Sandisk Technologies Inc. Fabricating and operating a memory array having a multi-level cell region and a single-level cell region
JP5473623B2 (ja) 2010-01-15 2014-04-16 キヤノン株式会社 データ記録装置及びその制御方法
WO2011094454A2 (en) * 2010-01-27 2011-08-04 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media
TWI409633B (zh) 2010-02-04 2013-09-21 Phison Electronics Corp 快閃記憶體儲存裝置、其控制器與資料寫入方法
JP5182323B2 (ja) 2010-05-31 2013-04-17 株式会社ニコン マスタ閃光装置
US8274838B2 (en) * 2010-07-19 2012-09-25 Sandisk Technologies Inc. Programming non-volatile memory with bit line voltage step up
US8560919B2 (en) * 2010-10-22 2013-10-15 Sandisk Technologies Inc. System and method of interleaving data according to an adjustable parameter
TWI466121B (zh) * 2010-12-31 2014-12-21 Silicon Motion Inc 用來進行區塊管理之方法以及記憶裝置及控制器
TWI526828B (zh) * 2011-02-15 2016-03-21 群聯電子股份有限公司 資料存取方法及使用此方法的記憶體控制器與儲存裝置
TWI471862B (zh) * 2011-08-19 2015-02-01 Silicon Motion Inc 快閃記憶體控制器
US9030870B2 (en) * 2011-08-26 2015-05-12 Micron Technology, Inc. Threshold voltage compensation in a multilevel memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009237902A (ja) * 2008-03-27 2009-10-15 Tdk Corp 記録装置及びその制御方法
TW200951979A (en) * 2008-06-09 2009-12-16 Phison Electronics Corp Data writing method for flash memory and storage system and controller using the same
US20100008138A1 (en) * 2008-07-10 2010-01-14 Hynix Semiconductor, Inc. Method of programming nonvolatile memory device
US20100103733A1 (en) * 2008-10-24 2010-04-29 Gerrit Jan Hemink Programming non-volatile memory with variable initial programming pulse
US7881115B2 (en) * 2009-01-21 2011-02-01 Hynix Semiconductor Inc. Method of programming nonvolatile memory device
TW201118877A (en) * 2009-11-25 2011-06-01 Silicon Motion Inc Flash memory device, data storage system, and operation method of a data storage system
US20110138111A1 (en) * 2009-12-03 2011-06-09 Samsung Electronics Co., Ltd. Flash memory device and method of programming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625729B (zh) * 2015-11-25 2018-06-01 旺宏電子股份有限公司 資料配置方法及應用其之電子系統

Also Published As

Publication number Publication date
US9075709B2 (en) 2015-07-07
US20160351255A1 (en) 2016-12-01
US20210011643A1 (en) 2021-01-14
US20240152288A1 (en) 2024-05-09
US20200081641A1 (en) 2020-03-12
US9588709B2 (en) 2017-03-07
US9733857B2 (en) 2017-08-15
US10521142B2 (en) 2019-12-31
US20160110133A1 (en) 2016-04-21
US20210271402A1 (en) 2021-09-02
US20150127894A1 (en) 2015-05-07
US20170308318A1 (en) 2017-10-26
US10007460B2 (en) 2018-06-26
US20190155531A1 (en) 2019-05-23
TW201310454A (zh) 2013-03-01
US9256529B2 (en) 2016-02-09
US11048421B2 (en) 2021-06-29
US20130046917A1 (en) 2013-02-21
US20180267730A1 (en) 2018-09-20
US10824354B2 (en) 2020-11-03
US10235075B2 (en) 2019-03-19
US11914873B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
TWI471862B (zh) 快閃記憶體控制器
TWI397912B (zh) 調整存取效能的快閃記憶體儲存裝置
US8606987B2 (en) Data writing method for flash memory and controller using the same
US8103820B2 (en) Wear leveling method and controller using the same
US8001317B2 (en) Data writing method for non-volatile memory and controller using the same
US8296507B2 (en) Memory management and writing method and rewritable non-volatile memory controller and storage system using the same
US8644071B2 (en) Flash memory apparatus capable of extending data retention and improving data reliability, and method for controlling the same
US20090089485A1 (en) Wear leveling method and controller using the same
US20090198875A1 (en) Data writing method for flash memory, and controller and system using the same
US20100180069A1 (en) Block management method for flash memory, and storage system and controller using the same
CN111158579B (zh) 固态硬盘及其数据存取的方法
US10283196B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN104866246A (zh) 一种混合固态硬盘
US8037236B2 (en) Flash memory writing method and storage system and controller using the same
US20120317346A1 (en) Data storing method, and memory controller and memory storage apparatus using the same
TWI537955B (zh) 快閃記憶體控制器
US8634239B2 (en) Hybrid multi-level cell programming sequences
TW201310237A (zh) 快閃記憶體儲存裝置
CN102956255A (zh) 闪存控制器