TWI687809B - 快閃記憶體儲存裝置與寫入管理方法 - Google Patents

快閃記憶體儲存裝置與寫入管理方法 Download PDF

Info

Publication number
TWI687809B
TWI687809B TW107105304A TW107105304A TWI687809B TW I687809 B TWI687809 B TW I687809B TW 107105304 A TW107105304 A TW 107105304A TW 107105304 A TW107105304 A TW 107105304A TW I687809 B TWI687809 B TW I687809B
Authority
TW
Taiwan
Prior art keywords
flash memory
storage mode
preset value
ratio
level
Prior art date
Application number
TW107105304A
Other languages
English (en)
Other versions
TW201935245A (zh
Inventor
詹伯彥
陳偉旻
Original Assignee
點序科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 點序科技股份有限公司 filed Critical 點序科技股份有限公司
Priority to TW107105304A priority Critical patent/TWI687809B/zh
Priority to CN201810472910.8A priority patent/CN110162267A/zh
Publication of TW201935245A publication Critical patent/TW201935245A/zh
Application granted granted Critical
Publication of TWI687809B publication Critical patent/TWI687809B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一種快閃記憶體儲存裝置與寫入管理方法。快閃記憶體之寫入管理方法包括：偵測快閃記憶體的使用者區塊的未使用區塊的尺寸；計算未使用區塊的尺寸與使用者區塊的尺寸的比值；以及依據比值進行快閃記憶體的儲存模式的切換動作，其中快閃記憶體的儲存模式包括單階儲存模式與多階儲存模式。

Description

快閃記憶體儲存裝置與寫入管理方法
本發明是有關於一種快閃記憶體儲存裝置與寫入管理方法，且特別是有關於可提升記憶空間的使用效率的快閃記憶體儲存裝置與寫入管理方法。
快閃記憶體在儲存記憶單元的發展上，一個記憶單元的資料儲存已由單一位元演進成多位元架構，使其在同數量之記憶單元於快閃記憶體時，多位元儲存架構能獲得更多容量的優勢。一般而言，大多數的多位元儲存快閃記憶體同時提供單一位元儲存模式。然而快閃記憶體的讀寫速度遷就於記憶單元的物理架構，其速度依快至慢分別為單階儲存單元（Single-Level Cell, SLC）、多階儲存單元（Multi-Level Cell, MLC）、三階儲存單元（Triple-Level Cell, TLC）、四階儲存單元（Quad-Level Cell, QLC）。
傳統上，每個儲存單元內儲存1個資訊位元，稱為單階儲存單元，使用這種儲存單元的快閃記憶體也稱為單階儲存單元快閃記憶體（SLC flash memory），或簡稱SLC快閃記憶體。SLC快閃記憶體的優點是傳輸速度更快、功率消耗更低以及儲存單元的壽命更長。然而，由於每個儲存單元包含的資訊較少，其每百萬位元組需花費較高的成本來生產。多階儲存單元可以在每個儲存單元內儲存2個以上的資訊位元，其「多階」指的是電荷充電有多個能階（即多個電壓值），如此便能儲存多個位元的值於每個儲存單元中。使用這種儲存單元的快閃記憶體也稱為多階儲存單元快閃記憶體（MLC flash memory），或簡稱MLC快閃記憶體。藉由每個儲存單元可儲存更多的位元，MLC快閃記憶體可降低生產成本，但比起SLC快閃記憶體，其傳輸速度較慢，功率消耗較高和儲存單元的壽命較低。
需要注意的是，基於快閃記憶體硬體層面，單以MLC模式使用時，寬容度較低，需要更為複雜的指令與精確的物理作動，與SLC相比勢必需要更為冗長的時間。但單以SLC模式使用，又會面臨儲存容量減少的缺點。因此，如何克服多位元儲存架構下讀寫效能限制，則成為相關領域的工程師所重視的一個課題。
本發明提供一種快閃記憶體儲存裝置與寫入管理方法，並藉由監控快閃記憶體的使用者區塊的未使用區塊切換快閃記憶體的儲存模式以提升記憶空間的使用效率。
本發明提供一種快閃記憶體之寫入管理方法，其包括：偵測快閃記憶體的使用者區塊的未使用區塊的尺寸；計算未使用區塊的尺寸與使用者區塊的尺寸的比值；以及，依據比值進行快閃記憶體的儲存模式的切換動作，其中快閃記憶體的儲存模式包括單階儲存模式與多階儲存模式。
本發明提供一種快閃記憶體儲存裝置，包括快閃記憶體以及控制器。快閃記憶體具有使用者區塊以及系統區塊。控制器耦接至快閃記憶體，用以：偵測快閃記憶體的使用者區塊的未使用區塊的尺寸；計算未使用區塊的尺寸與使用者區塊的尺寸的比值；以及，依據比值進行快閃記憶體的儲存模式的切換動作，其中快閃記憶體的儲存模式包括單階儲存模式與多階儲存模式。
基於上述，本發明提供的快閃記憶體儲存裝置透過監控快閃記憶體的使用者區塊的總尺寸與未使用區塊的尺寸之比例關係，來進行儲存模式的切換動作。如此一來，快閃記憶體可依據實際的使用狀態來儲存資料，提升儲存空間的使用效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1說明根據本發明的示範性實施例的快閃記憶體儲存裝置的方塊圖。請參看圖1，本實施例的快閃記憶體儲存裝置100包括快閃記憶體110與控制器120。控制器120耦接至快閃記憶體110。其中，快閃記憶體110可具有系統區塊以及使用者區塊。系統區塊可用以儲存系統暫存數據。使用者區塊則可用以儲存來自使用者端（例如電子裝置）的資料。在本發明實施例中，控制器120可偵測快閃記憶體110的資料儲存狀態，例如控制器120可偵測快閃記憶體110中的使用者區塊的未使用區塊的尺寸。並且，控制器120並計算未使用區塊的尺寸與快閃記憶體110中的使用者區塊的尺寸的比值。具體來說明，使用者區塊的尺寸可預先儲存在控制器120中。並且，控制器120可使偵測而獲得的未使用區塊的尺寸與使用者區塊的尺寸進行除法運算，來產生所述的比值。
並且，控制器120可依據上述的比值來進行快閃記憶體110的儲存模式的切換動作。其中，本發明實施例中，儲存模式可具有單階儲存模式與多階儲存模式。當快閃記憶體110操作在單階儲存模式時，表示快閃記憶體110中的每一個記憶單元可記憶單一個位元的資料。相對的，當快閃記憶體110操作在多階儲存模式時，表示快閃記憶體110中的每一個記憶單元可記憶多個位元（多於1個位元）的資料。在本發明實施例中，當快閃記憶體110操作在多階儲存模式時，快閃記憶體110中的每一個記憶單元可記錄兩個、三個、四個或更多個位元的資料，沒有特定的限制。
此外，由於快閃記憶體110的儲存單元可以是單階儲存模式或多階儲存模式，控制器120設置映射表以供使用者端判斷各儲存單元的儲存模式。映射表包括快閃記憶體中的多個實體位址與多個邏輯位址間的多個映射資訊。
附帶一提的，快閃記憶體110可以是NOR型快閃記憶體，也可以是NAND型快閃記憶體。並且，快閃記憶體儲存裝置100可以是記憶卡或固態硬碟（Solid State Drive, SSD）等，且快閃記憶體儲存裝置100可設置於數位相機、手機、音樂撥放器、平板電腦或個人電腦等任意電子裝置中。
此外，關於控制器120的硬體架構，控制器120可以為具運算能力的處理器。或者，控制器120可以是透過硬體描述語言（Hardware Description Language, HDL）或是其他任意本領域具通常知識者所熟知的數位電路的設計方式來進行設計，並透過現場可程式邏輯門陣列（Field Programmable Gate Array, FPGA）、複雜可程式邏輯裝置（Complex Programmable Logic Device, CPLD）或是特殊應用積體電路（Application-specific Integrated Circuit, ASIC）的方式來實現的硬體電路。
請同時參照圖1及圖2，其中，圖2說明本發明的示範性實施例的快閃記憶體之寫入管理方法的流程圖。請參看圖2，步驟S201偵測快閃記憶體110的使用者區塊的未使用區塊的尺寸。具體而言，控制器120可週期性地偵測快閃記憶體110以計算快閃記憶體110的使用者區塊的未使用區塊的尺寸。接著，步驟S203則計算未使用區塊的尺寸與使用者區塊的尺寸的比值。進一步而言，控制器120可針對未使用區塊的尺寸與使用者區塊的尺寸進行除法運算，並藉以獲得比值。接著，步驟S205則依據比值進行快閃記憶體110的儲存模式的切換動作。詳細而言，控制器120可針對所獲得的比值以及使用者任意設定的預設值進行比較動作，並依據比較結果來切換快閃記憶體110的儲存模式。進一步來說明，使用者可以依據自己的需求調整預設值的數值。其中，值得一提的，預設值可以由設計者依據快閃記憶體110的實際的使用狀況來設置，沒有特別的限制。
圖3A及圖3B說明根據本發明的示範性實施例的快閃記憶體的示意圖。請同時參看圖1、圖3A及圖3B，快閃記憶體110包括使用者區塊310與系統區塊320。使用者區塊310中包括已使用區塊3101與未使用區塊3102。控制器120可將使用者區塊310預設為單階儲存模式或多階儲存模式，沒有特別的限制。
請參看圖3A，在使用者區塊310中，在未使用區塊3102的尺寸相對大的情況下，控制器120可依據比值以及預設值的比較結果，來判斷使用者區塊310具有足夠的未使用區塊3102。控制器120可將未使用區塊3102的儲存模式設置為單階儲存模式。進一步而言，若控制器120依據比值以及預設值的比較結果，判斷出未使用區塊3102在使用者區塊310中佔有足夠的比例，控制器120可將未使用區塊3102的儲存模式轉換成單階儲存模式。以提升資料的儲存速度與以及可靠度。
以下請參看圖3B，在使用者區塊310中，在未使用區塊3102的尺寸相對小的情況下，控制器120可依據比值以及預設值的比較結果，來判斷使用者區塊310不具有足夠的未使用區塊3102。控制器120可將未使用區塊3102的儲存模式設置為多階儲存模式。進一步而言，若控制器120依據比值以及預設值的比較結果，判斷出未使用區塊3102在使用者區塊310中未佔有足夠的比例，控制器120可將未使用區塊3102的儲存模式轉換成多階儲存模式，以儲存較多尺寸的儲存資料。
圖4說明本發明的示範性實施例的映射表的示意圖。請參看圖4，在本發明的實施方式中，快閃記憶體儲存裝置中可另設置映射表400，其中，映射表400包括多個映射資訊410~4N0。映射資訊410~4N0分別記錄快閃記憶體中的多個實體位址與多個邏輯位址間的對應關係。映射表400可設置在快閃記憶體儲存裝置中的任意形式的儲存媒介中，例如，靜態隨機存取記憶體（Static Random-Access Memory, SRAM）、動態隨機存取記憶體（Dynamic Random Access Memory, DRAM）及/或快閃記憶體中。映射表400可用以接收使用者端（例如電子裝置）所產生邏輯位址。映射表400並依據所接收的邏輯位址以產生相對應的快閃記憶體的實體位址。為確認對應的實體位址的記憶單元對應的儲存模式為單階儲存模式或多階儲存模式，映射資訊（例如映射資訊410）中可設置一旗標（例如旗標4102）。其中旗標4102可代表映射資訊410中的實體位址的記憶區塊對應的儲存模式。在本發明實施例中，旗標4102可設置於映射資訊410中的任一個位元。舉例來說明，旗標4102可以為第一邏輯值或第二邏輯值，其中，當旗標4102可以為第一邏輯值時，表示映射資訊410中的實體位址對應的儲存模式為單階儲存模式。相對的，當旗標3102可以為第二邏輯值時，表示映射資訊410中的實體位址對應的儲存模式為多階儲存模式。上述的第一邏輯值可以是邏輯準位“0”（或是邏輯準位“1”），而第二邏輯值可以是邏輯準位“1” （或是邏輯準位“0”）。
在本發明其他實施例中，旗標4102也可以具有兩個或兩個以上的位元，並沒有特定的限制。舉例來說，旗標4102可以為映射資訊410中的任兩個位元。當旗標4102可以為第一邏輯值“0 0”時，表示映射資訊410中的實體位址對應的儲存模式為單階儲存模式。接著，當旗標4102可以為第二邏輯值“0 1”時，表示映射資訊410中的實體位址對應的儲存模式為每一個記憶單元可記錄兩個位元的資料的多階儲存模式。再者，當旗標4102可以為第三邏輯值“1 0”時，表示映射資訊410中的實體位址對應的儲存模式為每一個記憶單元可記錄三個位元的資料的多階儲存模式。以及，當旗標4102可以為第四邏輯值“1 1”時，表示映射資訊410中的實體位址對應的儲存模式為為每一個記憶單元可記錄四個位元的資料的多階儲存模式。
當然，上述的旗標4102的邏輯值與儲存模式的對應關係僅只是說明用的範例，不用以限縮本發明的範疇。本領域具通常知識者可依據上述的範例，依據實際需求來定義旗標4102的邏輯值與儲存模式的對應關係，沒有特別的限制。
換言之，控制器可依據邏輯位址所對應的映射資訊的旗標獲得所映射的實體位址的儲存模式。進一步而言，當使用者端讀取快閃記憶體的數據時，使用者端可依據映射表的映射資訊的旗標判斷該以單階儲存模式或多階儲存模式讀取資料。
圖5說明本發明的示範性實施例的快閃記憶體之切換儲存模式的方法的流程圖。請參看圖5，步驟S501中將快閃記憶體的未使用區塊預設為單階儲存模式或多階儲存模式。接著，步驟S503判斷未使用區塊的尺寸與使用者區塊的尺寸的比值是否大於預設值，若大於預設值，則進入步驟S505中。若小於預設值，則進入步驟S507中。於步驟S505中，控制器將未使用區塊設置為單階儲存模式。於步驟S507中，控制器將未使用區塊設置為多階儲存模式。
綜上所述，本發明提供的快閃記憶體儲存裝置透過監控快閃記憶體的使用者區塊的總尺寸與未使用區塊的尺寸之比例關係，來進行儲存模式的切換動作。如此一來，快閃記憶體可依據實際的使用狀態來儲存資料，提升儲存空間的使用效率。此外，本發明在小資料量的空間使用時能保持高效的讀寫，而面對大資料量的儲存也保有記憶體原有的使用容量。因此，本發明能提高快閃記憶體儲存裝置的使用效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧快閃記憶體儲存裝置110‧‧‧快閃記憶體120‧‧‧控制器S201、S203、S205‧‧‧寫入管理方法的步驟310‧‧‧使用者區塊3101‧‧‧已使用區塊3102‧‧‧未使用區塊320‧‧‧系統區塊400‧‧‧映射表410~4N0‧‧‧映射資訊4102‧‧‧旗標S501、S503、S505、S507‧‧‧寫入管理方法的步驟
圖1說明本發明的示範性實施例的快閃記憶體儲存裝置的方塊圖。 圖2說明本發明的示範性實施例的快閃記憶體之寫入管理方法的流程圖。 圖3A及3B說明本發明的示範性實施例的快閃記憶體的示意圖。 圖4說明本發明的示範性實施例的映射表的示意圖。 圖5說明本發明的示範性實施例的快閃記憶體之切換儲存模式的方法的流程圖。
S201、S203、S205‧‧‧寫入管理方法的步驟

Claims (8)

  1. 一種快閃記憶體之寫入管理方法，包括：偵測該快閃記憶體的一使用者區塊的一未使用區塊的尺寸；計算該未使用區塊的尺寸與該使用者區塊的尺寸的一比值；以及依據該比值進行該快閃記憶體的儲存模式的切換動作，其中該快閃記憶體的儲存模式包括一單階儲存模式與一多階儲存模式，其中依據該比值進行該快閃記憶體的儲存模式的切換動作包括：判斷該比值是否大於一第一預設值、一第二預設值或一第三預設值，其中，在當該比值大於該第一預設值、該第二預設值以及該第三預設值時，設定該快閃記憶體的儲存模式為該單階儲存模式，在當該比值不大於該第一預設值且大於該第二預設值以及該第三預設值時，設定該快閃記憶體的儲存模式為該快閃記憶體的每一個記憶單元可記錄兩個位元的資料的該多階儲存模式，在當該比值不大於該第一預設值以及該第二預設值且大於該第三預設值時，設定該快閃記憶體的儲存模式為該快閃記憶體的每一個記憶單元可記錄三個位元的資料的該多階儲存模式，以及在當該比值不大於該第一預設值、該第二預設值以及該第三預設值時，設定該快閃記憶體的儲存模式為該快閃記憶體的每一 個記憶單元可記錄四個位元的資料的該多階儲存模式。
  2. 如申請專利範圍第1項所述的快閃記憶體之寫入管理方法，還包括：預設該快閃記憶體的儲存模式為該單階儲存模式或該多階儲存模式。
  3. 如申請專利範圍第1項所述的快閃記憶體之寫入管理方法，還包括：設置一映射表，其中該映射表包括該快閃記憶體中的多個實體位址與多個邏輯位址間的多個映射資訊。
  4. 如申請專利範圍第3項所述的快閃記憶體之寫入管理方法，還包括：於各該映射資訊中設定一旗標，其中，該旗標為代表各該映射資訊對應的各實體位址的儲存模式。
  5. 一種快閃記憶體儲存裝置，包括：一快閃記憶體，具有一使用者區塊以及一系統區塊；以及一控制器，耦接至該快閃記憶體，該控制器用以：偵測該快閃記憶體的一使用者區塊的一未使用區塊的尺寸；計算該未使用區塊的尺寸與該使用者區塊的尺寸的一比值；以及依據該比值進行該快閃記憶體的儲存模式的切換動作，其中該快閃記憶體的儲存模式包括一單階儲存模式與一多階儲存模式， 其中該控制器判斷該比值是否大於一第一預設值、一第二預設值或一第三預設值，其中，在當該比值大於該第一預設值、一第二預設值以及一第三預設值時，設定該快閃記憶體的儲存模式為該單階儲存模式，在當該比值不大於該第一預設值且大於該第二預設值以及該第三預設值時，設定該快閃記憶體的儲存模式為該快閃記憶體的每一個記憶單元可記錄兩個位元的資料的該多階儲存模式在當該比值不大於該第一預設值以及該第二預設值且大於該第三預設值時，設定該快閃記憶體的儲存模式為該快閃記憶體的每一個記憶單元可記錄三個位元的資料的該多階儲存模式，以及在當該比值不大於該第一預設值、該第二預設值以及該第三預設值時，設定該快閃記憶體的儲存模式為該快閃記憶體的每一個記憶單元可記錄四個位元的資料的該多階儲存模式。
  6. 如申請專利範圍第5項所述的快閃記憶體儲存裝置，其中該控制器預設該快閃記憶體的儲存模式為該單階儲存模式或該多階儲存模式。
  7. 如申請專利範圍第5項所述的快閃記憶體儲存裝置，其中該控制器設置一映射表，該映射表包括該快閃記憶體中的多個實體位址與多個邏輯位址間的多個映射資訊。
  8. 如申請專利範圍第7項所述的快閃記憶體儲存裝置，其中該控制器於各該映射資訊中設定一旗標，該旗標為代表各該映射資訊對應的各實體位址的儲存模式。
TW107105304A 2018-02-13 2018-02-13 快閃記憶體儲存裝置與寫入管理方法 TWI687809B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107105304A TWI687809B (zh) 2018-02-13 2018-02-13 快閃記憶體儲存裝置與寫入管理方法
CN201810472910.8A CN110162267A (zh) 2018-02-13 2018-05-17 快闪存储器存储装置与写入管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107105304A TWI687809B (zh) 2018-02-13 2018-02-13 快閃記憶體儲存裝置與寫入管理方法

Publications (2)

Publication Number Publication Date
TW201935245A TW201935245A (zh) 2019-09-01
TWI687809B true TWI687809B (zh) 2020-03-11

Family

ID=67644922

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105304A TWI687809B (zh) 2018-02-13 2018-02-13 快閃記憶體儲存裝置與寫入管理方法

Country Status (2)

Country Link
CN (1) CN110162267A (zh)
TW (1) TWI687809B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201310454A (zh) * 2011-08-19 2013-03-01 Silicon Motion Inc 快閃記憶體控制器
TW201329987A (zh) * 2011-09-23 2013-07-16 Mosaid Technologies Inc 快閃記憶體系統

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271432B (zh) * 2007-03-19 2010-05-26 亮发科技股份有限公司 快闪记忆装置及其控制方法
US8407400B2 (en) * 2008-11-12 2013-03-26 Micron Technology, Inc. Dynamic SLC/MLC blocks allocations for non-volatile memory
TWI385527B (zh) * 2009-02-10 2013-02-11 Phison Electronics Corp Ｍｌｃ ｎａｎｄ型快閃記憶體儲存系統及其控制器與存取方法
TWI409633B (zh) * 2010-02-04 2013-09-21 Phison Electronics Corp 快閃記憶體儲存裝置、其控制器與資料寫入方法
US8656256B2 (en) * 2010-07-07 2014-02-18 Stec, Inc. Apparatus and method for multi-mode operation of a flash memory device
JP5066241B2 (ja) * 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
KR20120082218A (ko) * 2011-01-13 2012-07-23 (주)인디링스 파티션 정보를 기초로 호스트의 요청에 대한 처리 기법을 적응적으로 결정하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US9298603B2 (en) * 2011-09-09 2016-03-29 OCZ Storage Solutions Inc. NAND flash-based storage device and methods of using
WO2018002999A1 (ja) * 2016-06-28 2018-01-04 株式会社日立製作所 記憶デバイス及びストレージ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201310454A (zh) * 2011-08-19 2013-03-01 Silicon Motion Inc 快閃記憶體控制器
TW201329987A (zh) * 2011-09-23 2013-07-16 Mosaid Technologies Inc 快閃記憶體系統

Also Published As

Publication number Publication date
CN110162267A (zh) 2019-08-23
TW201935245A (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
US10146292B2 (en) Power management
US8332578B2 (en) Method and system to improve the performance of a multi-level cell (MLC) NAND flash memory
JP2022031959A (ja) 不揮発性のメモリシステム又はサブシステム
US20090323419A1 (en) Read-time wear-leveling method in storage system using flash memory device
TWI438778B (zh) 用來抑制資料錯誤之方法以及相關之記憶裝置及其控制器
JP2023106490A (ja) ストレージデバイスの容量利用率の関数であるプログラミング済みセル記憶密度モードを有するストレージデバイス
KR20170077321A (ko) 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
CN105808455B (zh) 访问内存的方法、存储级内存及计算机***
US20190103160A1 (en) Method and apparatus for adjusting demarcation voltages based on cycle count metrics
TWI700635B (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
CN104331252A (zh) 异构nand固态硬盘结构及其数据读取管理方法
CN103984509A (zh) 异构nand型固态硬盘及提高其性能的方法
JP2020529665A (ja) ウェアレベリング
TWI802068B (zh) 記憶體效能優化方法、記憶體控制電路單元以及記憶體儲存裝置
WO2015152857A1 (en) Energy-efficient dynamic dram cache sizing
JP2019128948A (ja) 集積回路装置及びストレージ装置
US20070041234A1 (en) Storage device, file storage device, and computer system
TW202314525A (zh) 記憶體輪詢方法、記憶體儲存裝置及記憶體控制電路單元
TWI652573B (zh) 動態隨機存取記憶體及其操作方法
TW201941208A (zh) 記憶體管理方法與儲存控制器
TWI687809B (zh) 快閃記憶體儲存裝置與寫入管理方法
WO2023184930A1 (zh) 存储器的磨损均衡方法和装置、存储器和电子设备
CN106326135B (zh) 一种平移非易失性存储器nvm的数据的方法及装置
TW201435586A (zh) 快閃記憶體儲存設備及其資料管理之方法與裝置
TWI635391B (zh) 快閃記憶體以及其管理方法