TWI397912B - 調整存取效能的快閃記憶體儲存裝置 - Google Patents

調整存取效能的快閃記憶體儲存裝置 Download PDF

Info

Publication number
TWI397912B
TWI397912B TW097104935A TW97104935A TWI397912B TW I397912 B TWI397912 B TW I397912B TW 097104935 A TW097104935 A TW 097104935A TW 97104935 A TW97104935 A TW 97104935A TW I397912 B TWI397912 B TW I397912B
Authority
TW
Taiwan
Prior art keywords
flash memory
file
valued
storage device
data
Prior art date
Application number
TW097104935A
Other languages
English (en)
Other versions
TW200935424A (en
Inventor
Ju Peng Chen
Nei Chiung Perng
Original Assignee
Genesys Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesys Logic Inc filed Critical Genesys Logic Inc
Priority to TW097104935A priority Critical patent/TWI397912B/zh
Priority to US12/103,863 priority patent/US7934053B2/en
Publication of TW200935424A publication Critical patent/TW200935424A/zh
Application granted granted Critical
Publication of TWI397912B publication Critical patent/TWI397912B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

調整存取效能的快閃記憶體儲存裝置
本發明係有關一種存取快閃記憶體儲存裝置，更具體來說，係關於一種調整快閃記憶體存取效能的快閃記憶體儲存裝置。
快閃記憶體(Flash Memory)為一非揮發性(non－volatile)之記憶體，在電源關閉時仍可保存先前寫入的資料。與其他儲存媒體(如硬碟、軟碟或磁帶等)比較，快閃記憶體有體積小、重量輕、防震動、存取時無機械動作延遲與低耗電等特性。由於快閃記憶體的這些特性，因此近年來消費性電子產品、嵌入式系統或可攜式電腦等資料儲存媒體皆大量採用。
快閃記憶體主要可分兩種：NOR型快閃記憶體與NAND型快閃記憶體。NOR型快閃記憶體的優點為低電壓、存取快且穩定性高，因此已被大量應用於可攜式電子裝置及電子通訊裝置，諸如個人電腦(Personal Computer，PC)、行動電話、個人數位助理(Personal Digital Assistance，PDA)以及轉頻器(Set－top Box，STB)等。NAND型快閃記憶體是專門為資料儲存用途而設計之快閃記憶體，通常應用於儲存並保存大量的資料的儲存媒介，如可攜式記憶卡(SD Memory Card，Compact Flash Card，Memory Stick等等)。當快閃記憶體在執行寫入(Write)、抹除(Erase)及讀取(Read)運作時，可透過內部的電容耦合(Coupling)有效地控制漂浮閘(Floating Gate)上電荷的移動，進而使得該漂浮閘可根據該電荷的移動而決定下層電晶體的閥值電壓。換言之，當負電子注入該漂浮閘時，該漂浮閘的儲存狀態便會從1變成0；而當負電子從該漂浮閘移走後，該漂浮閘的儲存狀態便會從0變成1。
NAND快閃記憶體內部由複數個區塊(block)所組成。每一區塊包含複數個頁(page)，每一頁則可分為資料儲存區以及備用區(spare area)，資料儲存區的資料容量可為512個位元組，用來儲存使用資料，備用區用來儲存錯誤修正碼(Error Correction Code,ECC)。與NOR型快閃記憶體不同，NAND型快閃記憶體之讀取與寫入單位皆為一個頁，資料讀寫的動作必須先向晶片發出讀取或寫入指令後才可進行。
然而，快閃記憶體本身無法原地直接更改資料(update－in－place)，也就是說，若要對已寫過資料位置再次寫入資料時，必須先執行抹除的動作。而且NAND快閃記憶體寫入單位為頁，而抹除單位為區塊。所以當向晶片發出寫入請求時，必須先抹除一整個區塊，才能把資料寫入至該區塊的頁。而且一般來說一個區塊抹除動作需要的時間約為一個頁寫入動作時間的10~20倍。如果當一個抹除的單位大於寫入的單位，這表示若要執行區塊抹除動作，必須先將欲抹除區塊中的有效頁搬移至其它區塊後才可進行。
再者，快閃記憶體的抹除次數(limited erase counts)有限制。這是因為當快閃記憶體在執行寫入或讀取運作時，由於現實中的電容皆具有漏電的現象，因此當快閃記憶體重複寫入或讀取超過十萬次之後，就會導致該電容所儲存的電位差不足以使得漂浮閘所儲存的電荷不足，進而造成該快閃記憶體所儲存的資料遺失，嚴重者更可能會使該快閃記憶體開始衰減且無法執行讀取的運作。也就是說，若某一區塊經常被抹除而超過可用次數的話，會造成此區塊寫入/抹除動作錯誤。
NAND快閃記憶體有可分為兩種：一種是多值式(Multi－level cell，MLC)快閃記憶體，另一種則是單值式(Single－level cell，SLC)快閃記憶體。多值式NAND快閃記憶體的每個快閃記憶體存儲單元具有一浮動閘極(Floating Gate)。浮動閘極係儲存利用不同電位(Level)的電荷呈現出4種不同的存儲狀態，每種狀態代表兩個二進位數字值(00、01、10與11)，因此一次儲存4個以上的值，資料密度比較大。反觀單值式NAND快閃記憶體，由於其浮動閘極與源極之間的氧化薄膜更薄，在寫入資料時通過對浮動閘極的電荷加電壓，然後透過源極，即可將所儲存的電荷消除，通過這樣的方式，便可儲存1個資訊單元。因此多值式NAND快閃記憶體架構可以有比較好的儲存密度，且多值式NAND快閃記憶體連續存取速度(Access Time)是要比單值式NAND快閃記憶體快。此外，單值式NAND快閃記憶體架構可以存取10萬次，而多值式NAND快閃記憶體架構只能承受約1萬次的存取，所以多值式NAND快閃記憶體的使用壽命較短。再者，多值式NAND快閃記憶體能耗比單值式NAND快閃記憶體高約15%左右的電流消耗。
請參閱第1圖以及第2圖，第1圖係先前技術使用單值式NAND快閃記憶體架構的儲存裝置之示意圖。第2圖係先前技術使用多值式NAND快閃記憶體架構的儲存裝置之示意圖。目前使用多值式NAND快閃記憶體的儲存裝置70多為低速卡，儲存裝置70透過控制器72存取各個多值式NAND快閃記憶區74。而單值式NAND快閃記憶體的儲存裝置80則用於高性能的快閃記憶體卡中，儲存裝置80透過控制器82存取各個單值式NAND快閃記憶區84。由於使用者不論使用快閃記憶體的目的不盡相同，而且還有考量到是否兼容的問題。因此開發一種能同時能自行調整使用多值式或是單值式NAND快閃記憶體儲存資料之快閃記憶體裝置是有必要的。
有鑑於此，本發明係提供一種調整存取效能的快閃記憶體儲存裝置，可依據一檔案之資料特性決定由多值式快閃記憶體或是單值式快閃記憶體存取檔案，以解決先前技術之問題。
本發明之一目的係提供一種調整存取效能的快閃記憶體儲存裝置，其包含一多值式快閃記憶體、一單值式快閃記憶體以及一控制單元。該多值式快閃記憶體係用來儲存資料。該單值式快閃記憶體係用來儲存資料。該控制單元係用來依據一檔案之資料特性決定由該多值式快閃記憶體或是該單值式快閃記憶體存取該檔案。
依據本發明之實施例，該資料特性包含該檔案之大小。當該檔案之大小超過一預設值時，將該檔案存入該多值式快閃記憶體，當該檔案之大小小於該預設值時，將該檔案存入該單值式快閃記憶體。
依據本發明之另一實施例，該資料特性包含該檔案之格式。當資料特性係一影像檔或音效檔，將該檔案存入該多值式快閃記憶體。當該檔案之資料特性係一批次檔時，將該檔案存入該單值式快閃記憶體。
請參閱第3圖，第3圖係本發明之儲存系統10之功能方塊圖。儲存系統10包含一主機20以及一快閃記憶體儲存裝置50。主機20可為桌上型電腦、筆記型電腦、工業電腦或可錄放DVD播放裝置等等。主機20包含一處理單元22，用來負責對作業系統以及匯流排驅動介面(bus driver)的溝通。快閃記憶體儲存裝置50包含一控制單元52、一多值式快閃記憶體54以及一單值式快閃記憶體56。
請參閱第4圖以及第5圖，第4圖係多值式快閃記憶體之一單元之結構圖，第5圖係單值式快閃記憶體之一單元之結構圖。多值式NAND快閃記憶體單元54之一單元包含一浮動閘極(Floating Gate)542、一源極544、一汲極546、一閘極548以及一氧化薄膜545。當電荷由源極544流入多值式NAND快閃記憶體54之單元時，浮動閘極542係儲存利用不同電位(Level)的電荷以呈現出4種不同的存儲狀態，每種狀態代表兩個二進位數字值(00、01、10與11)。單值式NAND快閃記憶體單元56包含一浮動閘極(Floating Gate)562、一源極564、一汲極566、一閘極568以及一氧化薄膜565，由於浮動閘極562與源極564之間的氧化薄膜565更薄，在寫入資料時，通過對浮動閘極562施加電壓，然後透過源極564，即可將所儲存的電荷消除，通過這樣的方式，便可儲存1個資訊單元
當快閃記憶體儲存裝置50連結主機20時，使用者可以透過主機的使用者介面24下達指令以存取快閃記憶體儲存裝置50。當使用者下達指令後，處理單元22會對快閃記憶體儲存裝置50發送一存取請求，以存取快閃記憶體儲存裝置50內的資料。該存取請求會先傳送至快閃記憶體儲存裝置50的控制單元52，控制單元52會先識別該存取請求所要存取的檔案的位置以及資料特性。在第一實施例中，資料特性指的是欲存取檔案的大小。當該檔案之大小超過一預設值時，這表示檔案資料量較大，則控制單元52會設定連結於多值式快閃記憶體54之通道62，將該檔案存入多值式快閃記憶體54。反之，當該檔案之大小小於該預設值時，則控制單元52會設定連結於單值式快閃記憶體56之通道64，將該檔案存入該單值式快閃記憶體56。當然，在第二實施例中，也可以設定當該檔案之大小超過一預設值時，將該檔案存入單值式快閃記憶體56。反之，當該檔案之大小小於該預設值時，將該檔案存入多值式快閃記憶體54。
在第三實施例中，該資料特性亦可以是該檔案之格式。如果控制單元52識別出該檔案之格式係一影像檔或音效檔，例如JEPG、MPEG、AVI、RM或是其它影像或音效儲存格式等等，則控制單元52會設定連結於多值式快閃記憶體54之通道62，將該檔案儲存於多值式快閃記憶體54。如果控制單元52識別出該檔案之格式係一批次檔，表示該檔案可能是重要的軟體驅動碼，則控制單元52會設定連結於單值式快閃記憶體56之通道64，將該檔案儲存於存取速度較快的單值式快閃記憶體56。當然，在第四實施例中，亦可以設定當控制單元52識別出該檔案之格式係一影像檔或音效檔，則將該檔案儲存於單值式快閃記憶體56。如果控制單元52識別出該檔案之格式係一批次檔，將該檔案儲存於存取速度較快的多值式快閃記憶體54。
綜上所述，本發明之快閃記憶體儲存裝置提供一多值式快閃記憶體以及一單值式快閃記憶體。快閃記憶體儲存裝置之控制單元可以識別存取檔案的資料特性，並依據不同的資料特性決定由該多值式快閃記憶體或是該單值式快閃記憶體存取該檔案。如此一來，快閃記憶體儲存裝置將更有效率地使用其儲存空間，以達到調整存取效能的目的。
綜合以上所述，雖然本發明已較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．儲存系統
20．．．主機
22．．．處理單元
24．．．使用者介面
52．．．控制單元
54．．．多值式快閃記憶體
56‧‧‧單值式快閃記憶體
50‧‧‧快閃記憶體儲存裝置
64‧‧‧通道
62‧‧‧通道
70‧‧‧儲存裝置
72‧‧‧控制器
74‧‧‧多值式快閃記憶區
80‧‧‧儲存裝置
82‧‧‧控制器
84‧‧‧單值式快閃記憶區
542‧‧‧浮動閘極
544‧‧‧源極
545‧‧‧氧化薄膜
546‧‧‧汲極
548‧‧‧閘極
562‧‧‧浮動閘極
564‧‧‧源極
565‧‧‧氧化薄膜
566‧‧‧汲極
568‧‧‧閘極
第1圖係先前技術使用單值式NAND快閃記憶體架構的儲存裝置之示意圖。
第2圖係先前技術使用多值式NAND快閃記憶體架構的儲存裝置之示意圖。
第3圖係本發明之儲存系統之功能方塊圖。
第4圖係多值式快閃記憶體之一單元之結構圖。
第5圖係單值式快閃記憶體之一單元之結構圖。
10‧‧‧儲存系統
20‧‧‧主機
22‧‧‧處理單元
24‧‧‧使用者介面
52‧‧‧控制單元
54‧‧‧多值式快閃記憶體
56‧‧‧單值式快閃記憶體
50‧‧‧快閃記憶體儲存裝置
64‧‧‧通道
62‧‧‧通道

Claims (6)

  1. 一種調整存取效能的快閃記憶體儲存裝置，其包含：一多值式快閃記憶體，用來儲存資料；一單值式快閃記憶體，用來儲存資料；以及一控制單元，用來依據一檔案之資料特性決定由該多值式快閃記憶體或是該單值式快閃記憶體存取該檔案。
  2. 如申請專利範圍第1項所述之快閃記憶體儲存裝置，其中該資料特性包含該檔案之大小。
  3. 如申請專利範圍第2項所述之快閃記憶體儲存裝置，其中當該檔案之大小超過一預設值時，將該檔案存入該多值式快閃記憶體，當該檔案之大小小於該預設值時，將該檔案存入該單值式快閃記憶體。
  4. 如申請專利範圍第1項所述之快閃記憶體儲存裝置，其中該資料特性包含該檔案之格式。
  5. 如申請專利範圍第4項所述之快閃記憶體儲存裝置，其中當該檔案之資料特性係一影像檔或音效檔，將該檔案存入該多值式快閃記憶體。
  6. 如申請專利範圍第4項所述之快閃記憶體儲存裝置，其中當該檔案之資料特性係一批次檔時，將該檔案存入該單值式快閃記憶體。
TW097104935A 2008-02-13 2008-02-13 調整存取效能的快閃記憶體儲存裝置 TWI397912B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097104935A TWI397912B (zh) 2008-02-13 2008-02-13 調整存取效能的快閃記憶體儲存裝置
US12/103,863 US7934053B2 (en) 2008-02-13 2008-04-16 Flash memory storage device for adjusting efficiency in accessing flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097104935A TWI397912B (zh) 2008-02-13 2008-02-13 調整存取效能的快閃記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW200935424A TW200935424A (en) 2009-08-16
TWI397912B true TWI397912B (zh) 2013-06-01

Family

ID=40939855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097104935A TWI397912B (zh) 2008-02-13 2008-02-13 調整存取效能的快閃記憶體儲存裝置

Country Status (2)

Country Link
US (1) US7934053B2 (zh)
TW (1) TWI397912B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060719B2 (en) 2008-05-28 2011-11-15 Micron Technology, Inc. Hybrid memory management
US8341311B1 (en) 2008-11-18 2012-12-25 Entorian Technologies, Inc System and method for reduced latency data transfers from flash memory to host by utilizing concurrent transfers into RAM buffer memory and FIFO host interface
US8239613B2 (en) * 2008-12-30 2012-08-07 Intel Corporation Hybrid memory device
US8171219B2 (en) * 2009-03-31 2012-05-01 Intel Corporation Method and system to perform caching based on file-level heuristics
US20110252187A1 (en) * 2010-04-07 2011-10-13 Avigdor Segal System and method for operating a non-volatile memory including a portion operating as a single-level cell memory and a portion operating as a multi-level cell memory
JP5066241B2 (ja) 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
JP5917163B2 (ja) * 2011-01-27 2016-05-11 キヤノン株式会社 情報処理装置、その制御方法及びプログラム並びに記憶媒体
US8780659B2 (en) 2011-05-12 2014-07-15 Micron Technology, Inc. Programming memory cells
US9268701B1 (en) 2011-11-21 2016-02-23 Western Digital Technologies, Inc. Caching of data in data storage systems by managing the size of read and write cache based on a measurement of cache reliability
US8977804B1 (en) 2011-11-21 2015-03-10 Western Digital Technologies, Inc. Varying data redundancy in storage systems
US8977803B2 (en) 2011-11-21 2015-03-10 Western Digital Technologies, Inc. Disk drive data caching using a multi-tiered memory
US8904091B1 (en) 2011-12-22 2014-12-02 Western Digital Technologies, Inc. High performance media transport manager architecture for data storage systems
WO2014061064A1 (en) * 2012-10-18 2014-04-24 Hitachi, Ltd. Cache control apparatus and cache control method
US9489148B2 (en) * 2013-03-13 2016-11-08 Seagate Technology Llc Selecting between non-volatile memory units having different minimum addressable data unit sizes
US10042750B2 (en) * 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
US9092159B1 (en) * 2013-04-30 2015-07-28 Emc Corporation Object classification and identification from raw data
US10140067B1 (en) 2013-12-19 2018-11-27 Western Digital Technologies, Inc. Data management for data storage device with multiple types of non-volatile memory media
US9904477B2 (en) * 2015-05-13 2018-02-27 Sandisk Technologies Llc System and method for storing large files in a storage device
JP2018120439A (ja) * 2017-01-25 2018-08-02 東芝メモリ株式会社 メモリシステムおよび制御方法
US20240071544A1 (en) * 2022-08-29 2024-02-29 Sandisk Technologies Llc Nand memory with different pass voltage ramp rates for binary and multi-state memory

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050223158A1 (en) * 2004-04-05 2005-10-06 Sun-Teck See Flash memory system with a high-speed flash controller
US20070016756A1 (en) * 2005-07-15 2007-01-18 Jen-Wei Hsieh Device for identifying data characteristics for flash memory
US20070028033A1 (en) * 2005-07-29 2007-02-01 Jen-Wei Hsieh Method for identifying data characteristics for flash memory
US20070136509A1 (en) * 2005-12-09 2007-06-14 Msystems Ltd. Method For Flash-Memory Management
US20070180186A1 (en) * 2006-01-27 2007-08-02 Cornwell Michael J Non-volatile memory management
TW200741528A (en) * 2005-09-29 2007-11-01 Trek 2000 Int Ltd Portable data storage using SLC and MLC flash memory
US20070276988A1 (en) * 2004-02-26 2007-11-29 Super Talent Electronics, Inc. Page and Block Management Algorithm for NAND Flash

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078794B2 (en) * 2000-01-06 2011-12-13 Super Talent Electronics, Inc. Hybrid SSD using a combination of SLC and MLC flash memory arrays
KR100771521B1 (ko) * 2006-10-30 2007-10-30 삼성전자주식회사 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법
KR100833188B1 (ko) * 2006-11-03 2008-05-28 삼성전자주식회사 데이터의 특성에 따라 싱글 레벨 셀 또는 멀티 레벨 셀에데이터를 저장하는 불휘발성 메모리 시스템
TW200841343A (en) * 2007-04-02 2008-10-16 Apacer Technology Inc A data storage device consisting of NAND (Not-AND) flash memory and its data storing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070276988A1 (en) * 2004-02-26 2007-11-29 Super Talent Electronics, Inc. Page and Block Management Algorithm for NAND Flash
US20050223158A1 (en) * 2004-04-05 2005-10-06 Sun-Teck See Flash memory system with a high-speed flash controller
US20070016756A1 (en) * 2005-07-15 2007-01-18 Jen-Wei Hsieh Device for identifying data characteristics for flash memory
US20070028033A1 (en) * 2005-07-29 2007-02-01 Jen-Wei Hsieh Method for identifying data characteristics for flash memory
TW200741528A (en) * 2005-09-29 2007-11-01 Trek 2000 Int Ltd Portable data storage using SLC and MLC flash memory
US20070136509A1 (en) * 2005-12-09 2007-06-14 Msystems Ltd. Method For Flash-Memory Management
US20070180186A1 (en) * 2006-01-27 2007-08-02 Cornwell Michael J Non-volatile memory management

Also Published As

Publication number Publication date
US7934053B2 (en) 2011-04-26
TW200935424A (en) 2009-08-16
US20090204746A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
TWI397912B (zh) 調整存取效能的快閃記憶體儲存裝置
TWI471862B (zh) 快閃記憶體控制器
US8103820B2 (en) Wear leveling method and controller using the same
TWI382422B (zh) 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法
US8055873B2 (en) Data writing method for flash memory, and controller and system using the same
US11249897B2 (en) Data storage device and operating method thereof
US9891838B2 (en) Method of operating a memory system having a meta data manager
US10229054B2 (en) Data storage device and method for operating nonvolatile memory
CN107423231B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
TWI584189B (zh) 記憶體控制器、記憶體儲存裝置與資料寫入方法
TWI585778B (zh) 非揮發性記憶體裝置的操作方法
TWI554885B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
KR20200086472A (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
TWI501244B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI382420B (zh) 利用多值式快閃記憶體實施單值式快閃記憶體功能之儲存裝置與方法
EP3772682A1 (en) Method and apparatus to improve write bandwidth of a block-based multi-level cell non-volatile memory
US11199982B2 (en) Data storage device and control method for non-volatile memory
CN106935265B (zh) 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置
TWI754396B (zh) 快閃記憶體的資料儲存方法及裝置以及電腦程式產品
US11036414B2 (en) Data storage device and control method for non-volatile memory with high-efficiency garbage collection
TW201611035A (zh) 非揮發性記憶體裝置的操作方法
CN110795360B (zh) 数据存储设备以及该数据存储设备的操作方法
TWI537955B (zh) 快閃記憶體控制器
KR20210006163A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법