TWI515743B - 復原數個記憶胞之陣列的方法、電子裝置及控制器 - Google Patents

Description

復原數個記憶胞之陣列的方法、電子裝置及控制器

本發明係有關於一種方法、電子裝置及控制器，且特別是有關於一種復原數個記憶胞之陣列的方法、電子裝置及控制器。

在快閃記憶體中，資料藉由陷獲電荷所建立之記憶胞之臨界狀態來進行儲存。藉由感測記憶胞之臨界狀態，資料可以被讀取。然而，隨著記憶胞之尺寸縮小，電荷保持(charge retention)及其資料保持可能會受到影響。長時間儲存資料的非揮發性記憶體中，在電源經常開啟/關閉的情況下，資料保存成為相當重要的效能因素。

目前急需提供適當的技術來改善非揮發記憶體的效能，以改善積體電路記憶體之資料保存能力。

本發明係有關於一種復原數個記憶胞之陣列的方法、電子裝置及控制器，其利用輸入一復原控制訊號(recovery control signal)來執行一保持寫入程序(retention writing procedure)，使得儲存於記憶胞之資料可以長時間儲存。

根據本發明之第一方面，提出一種復原數個記憶胞之陣列的方法(method for recovering an array of memory cells)。復原記憶胞之陣列的方法包括以下步驟。判斷一復原控制訊號(recovery control signal)是否已被接收。若復原控制訊號已被接收，則執行一保持檢查程序(retention checking procedure)以辨識位於高臨界狀態之記憶胞的至少一位元之一臨界電壓分佈(threshold voltage distribution)是否已飄移(shift)。若位於高臨界狀態之記憶胞未通過保持檢查程序，則執行一保持寫入程序(retention writing procedure)於此些記憶胞。

根據本發明之一第二方面，提出一種電子裝置。電子裝置包括數個記憶胞之陣列(array of memory cells)及一控制器。控制器包括一保持檢查電路(retention checking circuit)及一保持寫入電路(retention writing circuit)。若一復原控制訊號(recovery control signal)已被接收，則保持檢查電路執行一保持檢查程序(retention checking procedure)以辨識位於高臨界狀態之記憶胞的至少一位元之一臨界電壓分佈(threshold voltage distribution)是否已飄移(shift)。若位於高臨界狀態之記憶胞未 通過保持檢查程序，則保持寫入電路執行一保持寫入程序(retention writing procedure)於此些記憶胞。

根據本發明之一第三方面，提供一種控制器。控制器設置於一電子裝置中。電子裝置包括數個記憶胞之陣列(array of memory cells)及一控制器。控制器包括一保持檢查電路(retention checking circuit)及一保持寫入電路(retention writing circuit)。若一復原控制訊號(recovery control signal)已被接收，則保持檢查電路執行一保持檢查程序(retention checking procedure)以辨識位於高臨界狀態之記憶胞的至少一位元之一臨界電壓分佈(threshold voltage distribution)是否已飄移(shift)。若位於高臨界狀態之記憶胞未通過保持檢查程序，則保持寫入電路執行一保持寫入程序(retention writing procedure)於此些記憶胞。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

1000‧‧‧電子裝置

110‧‧‧記憶胞

120‧‧‧控制器

121‧‧‧保持檢查電路

122‧‧‧保持寫入電路

123‧‧‧位址旗標電路

C1、C1’‧‧‧高臨界分佈

C2‧‧‧低臨界分佈

M1‧‧‧電力開啟狀態

M2‧‧‧待命狀態

M3‧‧‧寫入狀態

M4‧‧‧讀取狀態

PV0、PV1、PV2‧‧‧電壓位準

S101~S105‧‧‧流程步驟

W‧‧‧箭號

第1圖繪示一電子裝置之示意圖。

第2圖繪示記憶胞之臨界電壓分佈圖。

第3圖繪示一復原記憶胞之陣列的方法的流程圖。

第4圖繪示記憶胞之數種操作模式。

以下係提出各種實施例進行詳細說明，其利用輸入一復原控制訊號(recovery control signal)來執行一保持寫入程序(retention writing procedure)，使得儲存於記憶胞之資料可以長時間儲存。然而，實施例僅用以作為範例說明，並不會限縮本發明欲保護之範圍。此外，實施例中之圖式係省略部份元件，以清楚顯示本發明之技術特點。

現將詳細的撰寫本發明中較佳實施例的參考，也將於伴隨圖式中說明其例子。於圖式與實施方式中，相同或相似的參考號碼會被用來指向相同或類似的部份。應被注意的是，圖式為一簡化形式，且於所有實施例中，圖式不是自動地被假設成依照精確的尺寸所繪製。也就是說，它們意指本發明中不同方面之實施例的例子，且根據一些但不是全部的實施例，為按比例縮放。當根據一些特定的實施例，這些圖式中的結構被解釋成有縮放的話，於其他實施例中相同的架構則不應解釋成有縮放。於本發明中一些方面，圖式與實施方式中，相同的指定號碼的使用係企圖意指相似或類似但不一定相同的部件或元件。根據其它方面，圖式與實施方式中，相同的指定號碼的使用係企圖被解釋成指向相同、實質相同、或功能相同的部件和元件。關於實施方式，只為了方便和清楚的目的，方向性用語，例如是頂、底、左、右、上、下、在上面、在上方、下、在下面、在下方、後面，以及前面，將伴隨圖式使用。這些方向性用語於任一方面都不應該被解 釋為限制發明範圍。

雖然於此實施方式與一些所描述的實施例有關，該明瞭的是這些實施例是以例子的方式呈現，而不是以構成限制的方式存在。該伴隨此說明書的目的為藉由以下之實施方式的說明來討論示範性的實施例，實施方式可解釋為包含為由專利範圍所定義的本發明的精神和範圍的範圍內的所有的潤飾、改變或等效實施例。該明瞭的是，於此描述的方法步驟和結構不包含為了非揮發性記憶體的操作之一完整方法流程。本發明可與不同的操作方法與其它被使用於此領域之習知技術一起使用，且只有共同實施之步驟會包含於此實施方式中，以理解本發明。本發明於此半導體裝置和一般操作領域有可應用性。然而為了說明目的，下述描述係針對一非揮發性記憶體裝置和相關方法。

請參照第1圖，其繪示電子裝置1000之示意圖。電子裝置1000包括數個記憶胞110之陣列(array of memory cells)及一控制器120。記憶胞110用以儲存數據資料，例如是「0」、或「1」。電腦可以讀取這些數據資料來執行一個程式或進行一演算程序。舉例來說，記憶胞110可以是一種非揮發記憶胞(non-volatile memory cells)。

控制器120用以執行各種控制程序或計算程序。舉例來說，控制器120可以是一晶片、晶片內之一電路區塊、含有數個電子元件及導線的電路板或儲存程式碼之電腦可讀取媒體。在本實施例中，控制器120包括一保持檢查電路(retention checking circuit)121、一保持寫入電路(retention writing circuit)122及一位址旗標電路(address flag circuit)123。保持檢查電路121用以執行一保持檢查程序(retention checking procedure)。保持寫入電路122用以執行一保持寫入程序(retention writing procedure)。位址旗標電路123用以記錄一位址旗標(address flag)。

在一實施例中，控制器120及記憶胞110之陣列可以整合於一半導體裝置中。在一實施例中，記憶胞110之陣列可以是一記憶體晶片，而控制器120則是含有硬碟之一設備，數個程式碼儲存於硬碟中。

請參照第2圖，其繪示記憶胞110之臨界電壓分佈圖。縱軸表示具有特定臨界電壓(足以啟動之字元線之電壓)之記憶胞的數量，橫軸表示對應的字元線電壓。記憶胞110藉由一高臨界狀態(high threshold state)及一低臨界狀態(low threshold state)來儲存數據資料。以記憶胞110而言，高臨界分佈C1對應於位於高臨界狀態之記憶胞110，低臨界分佈C2對應於位於低臨界狀態之記憶胞110。在一讀取模式中，控制器120施加電壓位準PV0之一讀取電壓。電壓位準PV0位於高臨界分佈C1及低臨界分佈C2之間。介於低臨界分佈C2之最大臨界電壓與高臨界分佈C1之最小臨界電壓之間的範圍代表能夠成功讀取記憶胞110之邊際。

在浮動閘極及電荷陷獲快閃記憶體中，隨著尺寸逐 漸降低，漏電的問題可能使資料保存遭遇困難。此外，資料保存的問題也同樣發生在其他種類的記憶體中。在記憶胞110的使用過程中，若記憶胞110之臨界電壓有所偏移，將會遭遇到資料保存的問題。採用陷獲的電荷來設定臨界電壓的記憶胞110可能會隨著時間流失電荷。這種現象表示於第2圖之已偏移高臨界分佈C1’。這樣的偏移現象將會縮小讀取的邊際且造成可靠度的問題。

如上所述，控制器120用以執行記憶胞110之保持檢查程序。保持檢查程序包括施加一讀取電壓(例如是於電壓位準PV1)，來檢測出因電荷損失或其他情形而導致臨界電壓降低之記憶胞110。

接著，保持寫入程序(以箭號W表示)可以增加記憶胞110之臨界電壓。保持寫入程序可以是一編程控制訊號之正常的一編程程序。或者，保持寫入程序也可以不同於正常的編程程序。舉例來說，保持寫入程序可以施加不同於正常編程程序之電壓及/或脈波寬度。並且，保持寫入程序可以省略正常編程程序所使用之一些步驟。

請參照第3圖，其繪示復原記憶胞100之陣列的方法的流程圖。在步驟S101中，控制器120判斷是否接收到一復原控制訊號。若已接收到一復原控制訊號，則進入步驟S102；若未接收到復原控制訊號，則回至步驟S101。在步驟S101中，復原控制訊號係由一使用者所輸入。

在步驟S102中，控制器120之保持檢查電路121執行保持檢查程序以辨識位於高臨界狀態之記憶胞110的一位元、一字元、一字組或一頁之一臨界電壓分佈是否已飄移(shift)。若未通過保持檢查程序，則進入步驟S103；若已通過保持檢查程序，則進入步驟S104。

在一實施例中，保持檢查程序包括判斷位於高臨界狀態之記憶胞110之臨界電壓分佈是否位於一預定範圍內，例如是第2圖之電壓位準PV1至電壓位準PV2之間的範圍。

在步驟S103中，控制器120之保持寫入電路122執行保持寫入程序於此些記憶胞110。保持寫入程序可以平移已偏移之高臨界分佈C1’(繪示於第2圖)至高臨界分佈C1(繪示於第2圖)。

在步驟S104中，判斷已辨識之記憶胞110是否對應於一最後位址。若已辨識之記憶胞110對應於最後位址，則結束本流程；若已辨識之記憶胞110不是對應於最後位址，則進入步驟S105。已辨識之記憶胞110的位址係藉由位址旗標電路123自位址旗標讀取而來。

在步驟S105中，位址旗標被指向於下一位址。接著，步驟S102之保持檢查程序將會執行於記憶胞110之下一位址。

請參照第4圖，其繪示記憶胞110之各種狀態之示意圖。記憶胞110包括一電力開啟模式(power-up mode)M1、 一待命模式(stand-by mode)M2、一寫入模式(writing mode)M3及一讀取模式(reading mode)M4。在一實施例中，步驟S102之保持檢查程序及步驟S103之保持寫入程序可以被執行於電力開啟模式M1、待命模式M2或寫入模式M3。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

S101~S105‧‧‧流程步驟

Claims (19)

1. 一種復原複數個記憶胞之陣列的方法，包括：判斷一復原控制訊號是否已被接收；若該復原控制訊號已被接收，則執行一保持檢查程序以辨識位於高臨界狀態之該些記憶胞的至少一位元之一臨界電壓分佈是否已飄移；以及若位於高臨界狀態之該些記憶胞未通過保持檢查程序，則執行一保持寫入程序於該些記憶胞，其中該保持寫入程序包括增加位於高臨界狀態之該些記憶胞之臨界電壓。
2. 如申請專利範圍第1項所述之方法，其中保持檢查程序包括：判斷位於高臨界狀態之該些記憶胞之臨界電壓分佈是否位於一預定範圍內。
3. 如申請專利範圍第1項所述之方法，其中執行該保持檢查程序之步驟及執行該保持寫入程序之步驟係進行於一電力開啟模式中。
4. 如申請專利範圍第1項所述之方法，其中執行該保持檢查程序之步驟及執行該保持寫入程序之步驟係進行於一待命模式中。
5. 如申請專利範圍第1項所述之方法，其中執行該保持檢查程序之步驟及執行該保持寫入程序之步驟係進行於一寫入模式中。
6. 一種電子裝置，包括：複數個記憶胞之陣列以及一控制器，包括：一保持檢查電路，若一復原控制訊號已被接收，則該保持檢查電路執行一保持檢查程序以辨識位於高臨界狀態之該些記憶胞的至少一位元之一臨界電壓分佈是否已飄移；及一保持寫入電路，若位於高臨界狀態之該些記憶胞未通過保持檢查程序，則該保持寫入電路執行一保持寫入程序於該些記憶胞，其中該保持寫入程序包括增加位於高臨界狀態之該些記憶胞之臨界電壓。
7. 如申請專利範圍第6項之電子裝置，其中該保持檢查電路判斷位於高臨界狀態之該些記憶胞之臨界電壓分佈是否位於一預定範圍內。
8. 如申請專利範圍第6項所述之電子裝置，其中該控制器更包括：一位址旗標電路，用以判斷已辨識之該些記憶胞是否對應於一最後位址，若已辨識之該些記憶胞不是對應於該最後位址，則該位址旗標電路進入下一位址。
9. 如申請專利範圍第6項所述之電子裝置，其中該復原控制訊號係由一使用者輸入。
10. 如申請專利範圍第6項所述之電子裝置，其中該保持檢查電路及該保持寫入電路係於一電力開啟模式中執行該保持檢 查程序及該保持寫入程序。
11. 如申請專利範圍第6項所述之電子裝置，其中該保持檢查電路及該保持寫入電路係於一待命模式中執行該保持檢查程序及該保持寫入程序。
12. 如申請專利範圍第6項所述之電子裝置，其中該保持檢查電路及該保持寫入電路係於一寫入模式中執行該保持檢查程序及該保持寫入程序。
13. 一種控制器，設置於一電子裝置中，該電子裝置包括複數個記憶胞之陣列，該控制器包括：一保持檢查電路，若一復原控制訊號已被接收，則該保持檢查電路執行一保持檢查程序以辨識位於高臨界狀態之該些記憶胞的至少一位元之一臨界電壓分佈是否已飄移；以及一保持寫入電路，若位於高臨界狀態之該些記憶胞未通過保持檢查程序，則該保持寫入電路執行一保持寫入程序於該些記憶胞，其中該保持寫入程序包括增加位於高臨界狀態之該些記憶胞之臨界電壓。
14. 如申請專利範圍第13項所述之控制器，其中該保持檢查電路判斷位於高臨界狀態之該些記憶胞之臨界電壓分佈是否位於一預定範圍內。
15. 如申請專利範圍第13項所述之控制器，更包括：一位址旗標電路，用以判斷已辨識之該些記憶胞是否對應於一最後位址，若已辨識之該些記憶胞不是對應於該最後位址，則 該位址旗標電路進入下一位址。
16. 如申請專利範圍第13項所述之控制器，其中該復原控制訊號係由一使用者輸入。
17. 如申請專利範圍第13項所述之控制器，其中該保持檢查電路及該保持寫入電路係於一電力開啟模式中執行該保持檢查程序及該保持寫入程序。
18. 如申請專利範圍第13項所述之控制器，其中該保持檢查電路及該保持寫入電路係於一待命模式中執行該保持檢查程序及該保持寫入程序。
19. 如申請專利範圍第13項所述之控制器，其中該保持檢查電路及該保持寫入電路係於一寫入模式中執行該保持檢查程序及該保持寫入程序。