JP2015072514A - データバスシステムおよび記録装置 - Google Patents

データバスシステムおよび記録装置 Download PDF

Info

Publication number
JP2015072514A
JP2015072514A JP2013206643A JP2013206643A JP2015072514A JP 2015072514 A JP2015072514 A JP 2015072514A JP 2013206643 A JP2013206643 A JP 2013206643A JP 2013206643 A JP2013206643 A JP 2013206643A JP 2015072514 A JP2015072514 A JP 2015072514A
Authority
JP
Japan
Prior art keywords
communication
bus system
data bus
recording
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013206643A
Other languages
English (en)
Inventor
久保 毅
Takeshi Kubo
毅 久保
丈晴 高沢
Takeharu Takazawa
丈晴 高沢
尚史 後藤
Hisafumi Goto
尚史 後藤
小林 誠司
Seiji Kobayashi
誠司 小林
研一 川崎
Kenichi Kawasaki
研一 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013206643A priority Critical patent/JP2015072514A/ja
Priority to US14/494,765 priority patent/US20150095543A1/en
Publication of JP2015072514A publication Critical patent/JP2015072514A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

【課題】コネクタの劣化などにより通信に障害が生じることがないデータバスシステムおよび記録装置を提供する。【解決手段】データを記録保持する複数の記録装置と、複数の記録装置と無線通信により接続され、前記データの伝送を行う伝送路と、記録装置および伝送路の状態を管理する管理装置とを備えるデータバスシステムである。【選択図】図1

Description

本技術は、データバスシステムおよび記録装置に関する。
現在、フラッシュ型半導体メモリなどを内部に収納した記録装置としては、SDカードと称されるもの、USB(Universal Serial Bus)メモリと称されるもの、半導体メモリチップを複数以上収納したHDD(Hard Disc Drive)、取り付け互換をもったSSD(Solid State Drive)と称されるものなどがある。それらは通常、外部装置との通信のためにインターフェースとして電気的な接点を備える(特許文献1)。
特開平11−126244号公報
しかし、それらの装置は、ネットワークや他の装置との接続はコネクタの物理的な抜き差しを前提としているため、むき出しになっているコネクタの耐久性が低いという問題がある。また、コネクタの抜き差しに対する耐久性にも問題がある。さらに、静電気、コネクタ部腐食などの問題もある。これらの問題が生じるとネットワーク、他の装置との通信が不可能となってしまう。
本技術はこのような問題点に鑑みなされたものであり、コネクタの劣化などにより通信に障害が生じることがないデータバスシステムおよび記録装置を提供することを目的とする。
上述した課題を解決するために、第1の技術は、データを記録保持する複数の記録装置と、複数の記録装置と無線通信により接続され、前記データの伝送を行う伝送路と、記録装置および前送路を管理する管理装置とを備えるデータバスシステムである。
また、第2の技術は、データを記録保持する記録部と、外部の伝送路と無線通信を行う通信部と、記録部におけるデータの入出力を制御するメモリコントローラとを備える記録装置である。
本技術によれば、コネクタの接点の劣化などにより通信が不能となることがなく、通信に障害が生じることもないデータバスシステムを実現することができる。
図1は、データバスシステムの構成を示すブロック図である。 図2Aは、データバスシステムを用いたラックシステムの第1の例の外観図であり、図2Bは第1の例のラックシステムの構成を示すブロック図である。 図3Aは、データバスシステムを用いたラックシステムの第2の例の外観図であり、図3Bは第2の例のラックシステムの構成を示すブロック図である。 図4は、複数のラックシステムをデータセンタの外観図である。 図5Aは、メモリカートリッジの上面斜視図であり、図5Bは、メモリカートリッジの底面斜視図である。 図6は、メモリカートリッジの分解斜視図である。 図7は、メモリカートリッジの分解斜視図である。 図8Aおよび図8Bは、メモリカートリッジのコネクタ部分の拡大図である。 図9Aは、メモリカートリッジのコネクタと導波管側のコネクタの接続状態を示す拡大図であり、図9Bは、メモリカートリッジと導波管の接続状態を示す図である。 図10は、メモリカートリッジの構成を示すブロック図である。 図11は、導波管とメモリカートリッジの接続状態を示すブロック図である。 図12は、TXモジュールとRXモジュールの仕様を示す図である。 図13は、TXモジュールとRXモジュールの構成を示す図である。 図14は、TXモジュールとRXモジュールの構成の第2の例を示す図である。 図15は、複数の周波数を用いて通信を行う場合における通信の概略を示す図である。 図16は、導波管の終端について説明するための図である。
以下、本技術の実施の形態について図面を参照しながら説明する。なお、説明は以下の順序で行う。
<1.実施の形態>
[1−1.データバスシステムの構成]
[1−2.記録装置の構成]
[1−3.バスと記録装置の接続]
<2.変形例>
<1.実施の形態>
[1−1.データバスシステムの構成]
まず、本実施の形態に係るデータバスシステム1の構成について説明する。図1はデータバスシステム1の構成を示すブロック図である。データバスシステム1は、管理装置2、記録装置としての複数のメモリカートリッジ3、3、3・・、およびバスとしての導波管4とから構成されている。
管理装置2は、CPU(Central Processing Unit)、RAM(Random Access Memory)およびROM(Read Only Memory)などから構成される制御部、各種データやプログラムなどを記憶保持する記憶部、ユーザからの入力を受け付ける入力部などからなるパーソナルコンピュータ等の情報処理装置である。
ROMには、CPUにより読み込まれ動作されるプログラムなどが記憶されている。RAMは、CPUのワークメモリとして用いられる。CPUは、ROMに記憶されたプログラムに従い様々な処理を実行してコマンドの発行を行うことによって管理装置2自体、データバスシステム1全体、各メモリカートリッジ3の管理制御を行う。
バスとしての導波管4は、管理装置2と複数のメモリカートリッジ3との間の伝送路として機能するものである。本技術においては、マイクロ波帯またはミリ波帯を利用した無線通信により導波管4とメモリカートリッジ3間の通信が行われる。
マイクロ波とは、周波数が300MHz程度〜300GHz程度、波長が1mから100μm程度の電波である。また、ミリ波とは、周波数が30-300GHz程度、波長が1ー10mm程度の電波である。周波数が高いマイクロ波またはミリ波の電波を利用することにより、高速のデータレートでの無線通信が可能となる。
マイクロ波またはミリ波の特性としては、波長が短いためアンテナなどの小型化が可能である、電波の指向性が高いため、通信相手の方向にだけ電波を送信し、他の方向への電波の干渉を抑えることが可能であることなどが挙げられる。よって、空間中の機器同士が互いに干渉することなく効率よくデータ通信を行うことが可能となる。
本技術においては、バスとして高周波用伝送線路である導波管4が用いられている。導波管とは、光、電波などの伝送に用いられる、円形または方形の断面を持つ金属製の管である。電波は、導波管の中に、導波管の形状や寸法、波長(周波数)に応じた電磁界を形成しながら導波管の中を伝播する。
メモリカートリッジ3は、例えば、データを記録保持し、外部に出力することができるフラッシュ型半導体メモリを内部に内蔵したカートリッジである。メモリカートリッジ3は、マイクロ波またはミリ波を利用した無線通信によってバスとしての導波管4との通信を行う。
データバスシステム1は、以上のように構成されている。このデータバスシステム1は例えば、大規模サーバ、データセンタ、クラウド・コンピューティング用データセンタなどのシステムに用いられる。
次に、このデータバスシステム1を用いた具体的実施例を、データセンタなどとして用いられるラックシステムを例にして説明する。
図2Aは、データバスシステム1が用いられるラックシステムの第1の外観例を示す図である。図2Aの例においては、ラック10に縦3列、横3列、奥行き28個の合計252個のメモリカートリッジ3が収納されている。ただし、このメモリカートリッジ3の数はあくまで一例であり、その数に限定されるものではない。バスとしての導波管4は、例えばラックの背面側に鉛直状態で設けられている。
図2Bは、データバスシステム1を用いたラックシステムの構成を示す図である。ラック10の背面側などに設けられているバスとしての導波管4は、非接触通信イーサネットモジュール11を介してイーサネットスイッチ12に接続されている。イーサネットスイッチ12は、外部の機器と有線または無線で接続して、データの送受信を行う中継デバイスである。そして、イーサネットスイッチ12とファイルサーバ13とがFC(Fiber Channel)を介して接続されている。さらにFCを介してファイルサーバ13がコアルータに接続されている。コアルータとは、基幹となるネットワーク内でデータの伝送および中継に使用されるルータであり、大規模なデータセンタや通信システムなどで利用されるものである。
図3Aはデータバスシステム1が用いられるラックシステムの第2の外観例を示す図である。図3Aの例では、ラック20内に縦に414(252+162)個のメモリカートリッジ3が並んだ列が3列並んで収納されている。ただし、このメモリカートリッジ3の数はあくまで一例であり、その数に限定されるものではない。バスとしての導波管4は、例えばラック20の背面側に鉛直状態で設けられている。
図3Bはデータバスシステム1を用いたラックシステムの構成を示す図である。導波管4とイーサネットスイッチ22が非接触通信イーサネットモジュール21により接続されている。そして、イーサネットスイッチ22とFCスイッチ23とがFCを介して接続されている。さらにFCを介してFCスイッチ23がコアルータに接続されている。
このようなラックシステムにおけるネットワークは例えばVLAN(Virtual Local Area Network)を用いて構築される。メモリカートリッジ3には一つ一つにIP(Internet Protocol)アドレスが割り当てられている。IPアドレスを用いることにより多数のメモリカートリッジ3の中から所望のメモリカートリッジを特定することが可能となっている。
なお、ラックとしては例えば19インチラックが用いられる。19インチラックとは、機器類を複数、集中的に収容する為の規格化されたラックであり、機器取り付け用の支柱のネジの水平間隔が19インチと定められているものである。19インチラックは、通信機器、映像機器、音響機器などの収容に広く用いられている。実際には、図4に示されるように、多数のラックシステムを用いることにより大規模ラックシステムが構築される。
多数のラックシステムにより大規模ラックシステムを構成する場合、格納されているメモリカートリッジ3の数も大量になるため、メモリカートリッジ3の状態を確認するのは多くの手間と時間を要することとなる。そこで、メモリカートリッジ3内に収納された不揮発性半導体メモリ313のデータ保持状態と再生性能を定期的に検査し、その状態を外部に通知する機能として図4に示されるようにラックに状態チェックアラート25を設けるようにしてもよい。さらに、状態に問題があるメモリカートリッジ3の位置をユーザに通知するためにカートリッジに通知アラート26を設けるようにしてもよい。
[1−2.メモリカートリッジの構成]
次に記録装置であるメモリカートリッジ3の構成について説明する。図5はメモリカートリッジ3の外観構成を示す図である。図5Aは、メモリカートリッジ3の上面斜視図であり、図5Bは底面斜視図である。
メモリカートリッジ3は上側ケース301と下側ケース302とにより、略直方体状に構成されている。上側ケース301には、前方および後方に合計4つの積み重ね位置決め凹部303が形成されている。積み重ね位置決め凹部303は、上側ケース301の端部を切り欠くようにして形成されている。また、下側ケース302の底面の前方および後方には、積み重ね位置決め凹部303の数と同じく4つの積み重ね位置決め凸部304が設けられている。なお、積み重ね位置決め凹部303および積み重ね位置決め凸部304の数は4つに限られるものではない。
積み重ね位置決め凹部303と積み重ね位置決め凸部304の位置は対応しており、メモリカートリッジ3を積み重ねた際に、上に位置するメモリカートリッジ3の積み重ね位置決め凸部304が下に位置するメモリカートリッジ3の積み重ね位置決め凹部303に入り込むこととなる。これによって、積み重ねたメモリカートリッジ3の位置が固定されることとなる。
上側ケース301には上側滑り止め部305が形成されている。また、下側ケース302の底面には下側滑り止め部306が形成されている。上側滑り止め部305および下側滑り止め部306は、細かい多数の凹凸が形成されており、ユーザがメモリカートリッジ3をラックから引き抜く場合などにユーザの手がメモリカートリッジ3から滑るのを防止するものである。
また、下側ケース302の底面および側面にかけて複数の切り欠き部307が形成されている。切り欠き部307は、メモリカートリッジ3をラックに収納する際の位置決めや安定した状態でラック内に固定するために用いられるものである。
メモリカートリッジ3の前方側面には、通信用開口308が設けられている。通信用開口308は、メモリカートリッジ3とバスとしての導波管4とを接続するケーブルが挿通するためのものである。
図6は、メモリカートリッジ3の分解図である。また、図7は、メモリカートリッジ3を図6とは異なる角度から見た場合における分解図である。
メモリカートリッジ3内には、下側基板311、下側不要輻射シールド312、不揮発性半導体メモリ313、中間基板314、光補助給電レンズ317、上側基板318、放熱シート319、上側不要輻射シールド321、回路部322、レックアンレック323、非接触タグRFID(Radio Frequency Identification)324および電池が設けられている。
メモリカートリッジ3の内部の底側には下側基板311が設けられている。下側基板311の下面には下側不要輻射シールド312が設けられている。不要輻射とは、例えば電子機器などにおいて急峻な電流変化や電圧変化により発生する電磁界、電磁波や不要な電波などであり、周囲の電子装置を誤動作させたり、データ、信号などにノイズを与えてしまうおそれがあるものである。下側不要輻射シールド312は、例えば、銅又はニッケルなどの所定の金属により構成されており、その不要輻射を防ぐために設けられている。
下側基板311上には、複数の不揮発性半導体メモリ313が設けられている。この不揮発性半導体メモリ313に各種データが保存される。
下側基板311の上方には中間基板314が複数の基板ネジ315に支持されることにより設けられている。中間基板314上には不揮発性半導体メモリ313が設けられている。この不揮発性半導体メモリ313は下側基板311上に設けられているものと同様のものである。
中間基板314上には、メモリカートリッジ3と導波管4を接続するためのカートリッジ側コネクタ316が設けられている。メモリカートリッジ3と導波管4との接続については後述する。さらに、中間基板314には、光補助給電レンズ317が設けられている。
中間基板314の上方には、上側基板318が複数の基板ネジ315に支持されることにより設けられている。上側基板318上には不揮発性半導体メモリ313が設けられている。この不揮発性半導体メモリ313は下側基板311および中間基板314上に設けられているものと同様のものである。
さらに、上側基板318上には放熱シート319が設けられている。放熱シート319は、一対の脚部320を備えており、その脚部320で下側不要輻射シールド312上に起立する形で設けられている。メモリカートリッジ3内部において発生する熱は放熱シート319に伝達され、放熱シート319から放出される。
上側ケース301の内面側には上側不要輻射シールド321が設けられている。上側不要輻射シールド321は、上述した下側不要輻射シールド312と同様に銅又はニッケルなどの所定の金属により構成されており、その不要輻射を防ぐために設けられている。
また、メモリカートリッジ3内には、電源制御部、メモリコントローラなどとしての処理を行う回路部322が設けられている。さらに、メモリカートリッジ3内にはレックアンレック323が設けられている。
さらに、図7に示されるように、メモリカートリッジ3内には非接触タグRFID324が設けられている。非接触タグRFID324は、個々のメモリカートリッジ固有の識別データを記憶し、非接触通信技術により読み取り装置などと交信し、個々のメモリカートリッジ3を識別するためのものである。なお、図には現れていないが、メモリカートリッジ3に電力供給を行うための電池もメモリカートリッジ3内に設けられている。
図8は、中間基板314上におけるカートリッジ側コネクタ316周辺の拡大図である。カートリッジ側コネクタ316には、ケーブル側コネクタ401が接続されている。ケーブル側コネクタ401は、ケーブル402の一端に設けられているものである。
そして、図9Aに示されるように、ケーブル402の他端側に設けられたケーブル側コネクタ403は、バスである導波管4に設けられた導波管側コネクタ201に接続されている。図9Bに示されるように、導波管側コネクタ201は、導波管4の側面に導波管200の鉛直方向に沿って複数設けられている。
なお、ケーブル側コネクタ401とカートリッジ側コネクタ316とは電気的接点は有しておらず、コネクタ部分はアライメントとしての機能を有するのみとなっている。同様に、ケーブル側コネクタ403と導波管側コネクタ201も電気的接点は有しておらず、コネクタ部分はアライメントとしての機能を有するのみとなっている。通信はコネクタ内のマイクロ波またはミリ波通信用アンテナによる無線通信で行われる。したがって、電気的接点の劣化、腐食などにより通信に不具合が生じることがない。
図10は、メモリカートリッジ3の機能ブロック図である。メモリカートリッジ3は、不揮発性半導体メモリアレイ351、電源制御部352、電池353、メモリコントローラ354、通信部355およびRFIC356とから構成されている。
不揮発性半導体メモリアレイ351は、複数の不揮発性半導体メモリからなるものである。この不揮発性半導体メモリアレイ351に各種データが保存される。
電池353は、メモリカートリッジ3に電力供給を行う電力源である。電源制御部352は、電池353からの電力をメモリカートリッジ3の各部に供給する電力供給制御を行う制御部である。
メモリコントローラ354は、不揮発性半導体メモリアレイ351へのデータの書き込み処理、データの読み出し処理を行うものである。メモリコントローラ354は、さらにアクセス単位ごとに誤り検出・訂正処理などを行うものであってもよい。
通信部355は、TXモジュール、RXモジュールを備え、バスとしての導波管4との通信を行うものである。
RFIC356は、非接触状態で通信を行う機能を有するものである。通信相手となるリーダライタの出力する電波あるいは磁界をアンテナで受信し、電力に変換してメモリに格納されたID(識別情報)などをリーダライタに対して出力し、また外部から入力するデータをメモリコントローラ354に出力する処理などを実行する。さらに、IDなどの識別情報による認証処理などのデータ処理機能を備えた構成であってもよい。
なお、電源制御部352、メモリコントローラ354は、例えば、回路部により所定のプログラムが実行されることにより実現されてもよい。また、プログラムによって実現されるのみでなく、それぞれの機能を有するハードウェアによる専用の回路などを組み合わせて実現されてもよい。
以上のようにしてメモリカートリッジ3が構成されている。
[1−3.バスと記録装置の接続]
次に、バスとしての導波管4と記録装置としてのメモリカートリッジ3との接続について説明する。図11は、導波管4に設けられた導波管側コネクタ201と、メモリコントローラ3に設けられたカートリッジ側コネクタ316との接続状態を示すブロック図である。
導波管側コネクタ201はミリ波カプラ220で構成されている。また、カートリッジ側コネクタ316は、ミリ波カプラ360、TXモジュール340、RXモジュール350により構成されている。そして、導波管側コネクタ201とカートリッジ側コネクタ316は、ケーブル402で接続されている。
バスとしての導波管4と、その導波管4に接続されたメモリカートリッジ3との間の通信は、導波管側コネクタ201、ケーブル402およびカートリッジ側コネクタ316を介して行われる。
TXモジュールおよびRXモジュールの仕様は、例えば、図12に示されるようなものである。ただし、TXモジュールおよびRXモジュールの仕様はそれに限られるものではない。TXモジュールおよびRXモジュールは、例えば、CMOS(Complementary Metal Oxide Semiconductor)を用いて構成されている。
図13は、カートリッジ側コネクタ316におけるTXモジュール340、RXモジュール350の構成を示す図である。TXモジュール340は、乗算器341、局部発振器342、アンプ343およびアンテナ344により構成されている。一方、RXモジュール350は、アンテナ351、第1アンプ352、可変ゲインアンプ353、局部発振器354、乗算器355および第2アンプ356により構成されている。
メモリカートリッジから得られたデータは、TXモジュール340において、乗算器341で局部発振器342からの局部発振信号(例えば、60GHzのもの)との乗算がなされ、さらにアンプ343によって増幅される。そして、データは、信号としてアンテナ344からミリ波カプラ360に送信される。
導波管4から送り込まれた信号は、RXモジュール350のアンテナ351で受信されると、第1アンプ352により増幅される。次に、可変ゲインアンプ353を介して、局部発振器354に供給される。そして、乗算器355において局部発振信号(例えば、60GHzのもの)との乗算がなされた後に、第2アンプ356により増幅されて受信データとして出力される。
ただし、TXモジュール340およびRXモジュール350は図13に示される構成に限られるものではない。図14は、TXモジュールおよびRXモジュールの構成の第2の例を示すものである。なお、TXモジュール340は図13に示される第1の例と同様であるため、説明を省略する。
RXモジュール380は、アンテナ351、第1アンプ352、乗算器355および第2アンプ356とから構成されている。TXモジュール340から送信されたデータはRXモジュール380のアンテナ351で受信されると、第1アンプ352により増幅される。次に、データは乗算器355を介して第2アンプ356に供給され、第2アンプ356により増幅された後、受信データとして出力される。
RXモジュール380において信号の2乗倍をとることにより局部発振器を用いずにRXモジュールを構成することができる。これにより、RXモジュールの部品点数を削減することができる。ただし、パフォーマンスは図13に示されるRXモジュールの第1の例の方が図14に示されるRXモジュールの第2の例に比べて優れている。
図15は、導波管4とメモリカートリッジ3との間の通信を複数の周波数を用いて行う場合における通信の概略を示す図である。上述したように、本技術においては、バスとしての導波管4によってマイクロ波またはミリ波を用いた無線通信が行われる。図15においては、導波管4に複数のメモリカートリッジ3が無線通信により接続されている。
マイクロ波またはミリ波を用いた無線通信においては、図15に示されるように導波管4とメモリカートリッジ3間の通信に複数の周波数を用いることが可能である。例えば、第1の周波数を用いて導波管4とメモリカートリッジ3を接続する。また、第1の周波数を用いて接続したメモリカートリッジ3とは異なるメモリカートリッジ3を第2の周波数を用いて導波管4に接続する。図15においては、一点鎖線が第1の周波数による接続を示し、点線が第2の周波数による接続を示している。通信にミリ波を用いる場合、第1の周波数として例えば60GHzの周波数を用い、第2の周波数として例えば80GHzの周波数を用いることができる。
そして、管理装置2の制御により、通信に使用する周波数を例えば第1の周波数から第2の周波数に切り替える。そうすると、通信可能なメモリカートリッジ3は、第1の周波数で接続されているメモリカートリッジ3から第2の周波数で接続されているメモリカートリッジ3へと切り替わる。このように、あたかもケーブル接続の切り替えを行うように通信を行うメモリカートリッジ3を切り替える事が可能となる。
また、導波管4とメモリカートリッジ3間の通信に複数の周波数を用いる場合、いずれか一つの周波数を選択して通信を行うのではなく、その複数の周波数で同時に導波管4とメモリカートリッジ3間の通信を行うことができるようにしてもよい。
なお、通信の伝送路として導波管を用いる場合、電波の漏れ、反射などを防止するために導波管における電界の流れを終端させる必要がある。図16は、導波管4を終端させた状態を概略的に示す図である。説明の便宜上、導波管4の両端をそれぞれ第1端部、第2端部と称する。第1端部および第2端部は終端処理が施されている。また、各分岐をそれぞれ第1分岐、第2分岐、第3分岐と称する。
導波管4への入力をPin1とする。その入力Pin1は第1分岐を介して係数aにより「a・Pin1」となって第2分岐へ向かう。そして第2分岐においてさらに係数bによって「a・b・Pin1」となり、第2分岐から出力される。また、「a・Pin1」と第2分岐からの出力「a・b・Pin1」の差分「a・Pin1−a・b・Pin1」が第3分岐へと向かう。
そして、分岐3からさらに係数bを乗じた「b(a・Pin1−a・b・Pin1)」が出力される。上述したように導波管の端部は終端させているため、第2端部からの反射や漏れはなく、第3分岐からの出力と同等の「b(a・Pin1−a・b・Pin1)」が第2分岐へ向かう。
そして、第2分岐において、「a・b・Pin1」と「b(a・Pin1−a・b・Pin1)」との和である「a・b・Pin1+b(a・Pin1−a・b・Pin1)」が第1分岐へと向かう。上述したように導波管の端部は終端させているため、第1端部からも電波の反射や漏れはない。
また、透明な導体を用いて導電体の壁を構成することにより導波管4における電波の漏れ、反射を防止する手法もある。用いる導体としては例えば、下記の表1に示されるものが挙げられる。個体である場合にはITO(Indium Tin Oxide)を用い、折り曲げる必要があれば、柔軟性を有するSheerflex(登録商標)を用いる、というような選択が可能である。ただし、用いる導体は表1に挙げるものに限られない。
以上のようにして、本技術に係るデータバスシステム1が構成されている。本技術によれば、導波管4とメモリコントローラ3との間のデータの送受信が無線通信により行われるため、コネクタの接点の劣化などにより通信が不能となることがなく、通信に障害が生じることもないデータバスシステムを実現することができる。
<2.変形例>
以上、本技術の実施の形態について具体的に説明したが、本技術は上述の実施の形態に限定されるものではなく、本技術の技術的思想に基づく各種の変形が可能である。本技術は以下のような構成も取ることができる。
(1)
データを記録保持する複数の記録装置と、
該複数の記録装置と無線通信により接続され、前記データの伝送を行う伝送路と、
前記記録装置および前記伝送路の状態を管理する管理装置と
を備えるデータバスシステム。
(2)
前記伝送路は導波管により構成されている
前記(1)に記載のデータバスシステム。
(3)
前記複数の記録装置と前記伝送路との通信はマイクロ波帯を用いて行われる
前記(1)または(2)に記載のデータバスシステム。
(4)
前記複数の記録装置と前記伝送路との通信はミリ波帯を用いて行われる
前記(1)または(2)に記載のデータバスシステム。
(5)
前記複数の記録装置と前記伝送路との通信には複数の周波数を用いる
前記(1)から(4)のいずれかに記載のデータバスシステム。
(6)
前記複数の記録装置には、前記複数の周波数のうちの一の周波数により通信を行う前記記録装置と、前記一の周波数とは異なる他の周波数により通信を行う前記記録装置があり、前記管理装置により、前記複数の周波数のうち通信に使用する周波数を選択することにより、通信の対象となる前記記録装置を切り替えることが可能である
前記(1)から(5)のいずれかに記載のデータバスシステム。
(7)
前記複数の記録装置と前記伝送路との間の前記複数の周波数による通信は同時に行うことが可能である
前記(1)から(5)のいずれかに記載のデータバスシステム。
(8)
前記複数の記録装置を格納するラックを備える
前記(1)から(7)のいずれかに記載のデータバスシステム。
(9)
前記伝送路を構成する導波管は、前記ラックに設けられている
前記(8)に記載のデータバスシステム。
(10)
前記記録装置は、前記ラックに収容可能なメモリカートリッジである
前記(8)または(9)に記載のデータバスシステム。
(10)
データを記録保持する記録部と、
外部の伝送路と無線通信を行う通信部と、
前記記録部における前記データの入出力を制御するメモリコントローラと
を備える
記録装置。
1・・・・・・・・データバスシステム
2・・・・・・・・管理装置
3・・・・・・・・メモリカートリッジ
4・・・・・・・・導波管
10、20・・・・ラック

Claims (11)

  1. データを記録保持する複数の記録装置と、
    該複数の記録装置と無線通信により接続され、前記データの伝送を行う伝送路と、
    前記記録装置および前記伝送路を管理する管理装置と
    を備えるデータバスシステム。
  2. 前記伝送路は導波管により構成されている
    請求項1に記載のデータバスシステム。
  3. 前記複数の記録装置と前記伝送路との通信はマイクロ波帯を用いて行われる
    請求項1に記載のデータバスシステム。
  4. 前記複数の記録装置と前記伝送路との通信はミリ波帯を用いて行われる
    請求項1に記載のデータバスシステム。
  5. 前記複数の記録装置と前記伝送路との通信には複数の周波数を用いる
    請求項1に記載のデータバスシステム。
  6. 前記複数の記録装置には、前記複数の周波数のうちの一の周波数により通信を行う前記記録装置と、前記一の周波数とは異なる他の周波数により通信を行う前記記録装置があり、前記管理装置により、前記複数の周波数のうち通信に使用する周波数を選択することにより、通信の対象となる前記記録装置を切り替えることが可能である
    請求項5に記載のデータバスシステム。
  7. 前記複数の記録装置と前記伝送路との間の前記複数の周波数による通信は同時に行うことが可能である
    請求項5に記載のデータバスシステム。
  8. 前記複数の記録装置を格納するラックを備える
    請求項1に記載のデータバスシステム。
  9. 前記伝送路を構成する導波管は、前記ラックに設けられている
    請求項8に記載のデータバスシステム。
  10. 前記記録装置は、前記ラックに収容可能なメモリカートリッジである
    請求項8に記載のデータバスシステム。
  11. データを記録保持する記録部と、
    外部の伝送路と無線通信を行う通信部と、
    前記記録部における前記データの入出力を制御するメモリコントローラと
    を備える
    記録装置。
JP2013206643A 2013-10-01 2013-10-01 データバスシステムおよび記録装置 Pending JP2015072514A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013206643A JP2015072514A (ja) 2013-10-01 2013-10-01 データバスシステムおよび記録装置
US14/494,765 US20150095543A1 (en) 2013-10-01 2014-09-24 Data bus system and recording apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013206643A JP2015072514A (ja) 2013-10-01 2013-10-01 データバスシステムおよび記録装置

Publications (1)

Publication Number Publication Date
JP2015072514A true JP2015072514A (ja) 2015-04-16

Family

ID=52741286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013206643A Pending JP2015072514A (ja) 2013-10-01 2013-10-01 データバスシステムおよび記録装置

Country Status (2)

Country Link
US (1) US20150095543A1 (ja)
JP (1) JP2015072514A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211970B2 (en) * 2017-03-31 2019-02-19 Intel Corporation Millimeter wave CMOS engines for waveguide fabrics

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5269206B2 (ja) * 2009-01-09 2013-08-21 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. サーバ間の構成可能な二地点間光通信システム
US9465756B2 (en) * 2009-12-23 2016-10-11 Violin Memory Inc. Configurable interconnection system
JP5671933B2 (ja) * 2010-10-18 2015-02-18 ソニー株式会社 信号伝送装置
DE102011017386A1 (de) * 2011-03-30 2012-10-04 Fujitsu Technology Solutions Intellectual Property Gmbh Baugruppenträger, Server sowie Anordnung mit einem derartigen Baugruppenträger und zumindest einem Server
TWI471862B (zh) * 2011-08-19 2015-02-01 Silicon Motion Inc 快閃記憶體控制器
US9124959B2 (en) * 2013-08-05 2015-09-01 Telefonaktiebolaget L M Ericsson (Publ) High connectivity multiple dimension optical network in glass

Also Published As

Publication number Publication date
US20150095543A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
US10374726B2 (en) Rack level pre-installed interconnect for enabling cableless server/storage/networking deployment
US9915972B2 (en) Systems and methods for coupling information handling resource disposed in information handling system bezel
TWI516816B (zh) 具有c型平面對準及固定特徵的光學收發器介面
US10235314B2 (en) Fabric for modular solid-state storage systems
US20220300721A1 (en) Radio frequency signal repeater system
US9449206B2 (en) Network cable tracking system
US7102893B1 (en) Methods and apparatus for forming a cohesive backplane interconnect system
US10225095B2 (en) Systems and methods for one-to-many wireless access to management controllers
JP2015072514A (ja) データバスシステムおよび記録装置
US9748717B2 (en) Systems and methods for providing a combination connector assembly in an information handling system
US6970054B2 (en) Apparatus for terminating transmission lines to reduce electromagnetic interference in an electronic system
US20220405216A1 (en) Systems and methods for dual connectivity on an optical port
US9350098B2 (en) Systems and methods for stacking compression connectors
US9575909B2 (en) Recording apparatus
CN104243357B (zh) 交换机、交换***、交换网芯片组件及转发芯片组件
US10826883B2 (en) Systems and methods for host system management of an information handling system via a mobile information handling system
US20230110562A1 (en) Push-pull tab transceiver module with integrated wireless transmissions for out-of-band management
US11343936B2 (en) Rack switch coupling system
CN216391067U (zh) 一种交换机管理板及交换机
US11093424B1 (en) Rack switch coupling system
US11275705B2 (en) Rack switch coupling system
US9941953B2 (en) Wireless rack communication system
JP3221545U (ja) カートリッジ
US9078053B2 (en) Communications system architecture and design
US10522930B2 (en) Systems and methods for frequency shifting resonance of connector stubs