TWI463928B - 晶片封裝基板和結構及其製作方法 - Google Patents

晶片封裝基板和結構及其製作方法 Download PDF

Info

Publication number
TWI463928B
TWI463928B TW101136063A TW101136063A TWI463928B TW I463928 B TWI463928 B TW I463928B TW 101136063 A TW101136063 A TW 101136063A TW 101136063 A TW101136063 A TW 101136063A TW I463928 B TWI463928 B TW I463928B
Authority
TW
Taiwan
Prior art keywords
copper foil
substrate
film
layer
conductive
Prior art date
Application number
TW101136063A
Other languages
English (en)
Other versions
TW201414372A (zh
Inventor
Shih Ping Hsu
E Tung Chou
Chih Jen Hsiao
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201414372A publication Critical patent/TW201414372A/zh
Application granted granted Critical
Publication of TWI463928B publication Critical patent/TWI463928B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

晶片封裝基板和結構及其製作方法
本發明涉及電路板製作領域，尤其涉及一種晶片封裝基板和晶片封裝結構及該晶片封裝基板和晶片封裝結構的製作方法。
晶片封裝基板可為晶片提供電連接、保護、支撐、散熱、組裝等功效，以實現多引腳化，縮小封裝產品體積、改善電性能及散熱性、超高密度或多晶片模組化的目的。
習知技術的多層晶片封裝基板是由一核心板及對稱形成在其兩側的線路增層結構所組成，但因使用核心板將導致長度及整體結構厚度增加，所以難以滿足電子產品功能不斷提升且體積卻不斷縮小的需求。
因此，有必要提供一種厚度較小的晶片封裝基板和結構及其製作方法。
一種晶片封裝基板的製作方法，包括步驟：依次堆疊並壓合第一支撐板、第一膠片及第二支撐板，得到承載基板；依次堆疊並壓合該第四銅箔、第三膠片、第三銅箔、第二膠片、該承載基板、第四膠片、第五銅箔、第五膠片及第六銅箔；將第四銅箔層製作形成第一導電線路層，將第六銅箔製作形成第二導電線路層；在 該第一導電線路層上依次壓合第六膠片和第七銅箔，在該第二導電線路層上依次壓合第七膠片和第八銅箔，形成第一多層基板；在該第一支撐板與第二支撐板之間對該第一多層基板進行分割，並去除該第一銅箔基板、第二膠片、第二銅箔基板及第四膠片，得到相互分離的第二多層基板和第三多層基板；在該第七銅箔和第六膠片內形成複數第一導電盲孔，在該第三銅箔和第三膠片內形成複數第二導電盲孔，並在第七銅箔和第三銅箔的其中一側製作形成第三導電線路層，另一側製作形成複數導電接點，該第三導電線路層與該第一導電線路層通過第一導電盲孔相互電導通，該複數導電接點與該第一導電線路層通過該複數第二導電盲孔相互電導通；及在第三導電線路層上形成第一防焊層，該第一防焊層部分覆蓋該第三導電線路層，從該第一防焊層露出的第三導電線路層構成複數電性接觸墊，從而形成晶片封裝基板。
一種晶片封裝基板，包括第三膠片、第六膠片、第一導電線路層、第三導電線路層、第一防焊層及複數導電接點。該第六膠片黏接於該第三膠片的一表面。該第一導電線路層形成於該第三膠片相鄰於該第六膠片的表面，且該第一導電線路層嵌設於該第六膠片的表面內。該第三導電線路層形成於該第六膠片的遠離該第一導電線路層的表面，該第三導電線路層通過形成於該第六膠片內的第一導電盲孔電連接於該第一導電線路層，該第一導電盲孔為電鍍銅層。該第一防焊層形成於該第三導電線路層上，該第一防焊層覆蓋從該第三導電線路層露出的第六膠片的表面並部分覆蓋該第三導電線路層，從該第一防焊層露出的第三導電線路層構成複數電性接觸墊。該複數導電接點形成於該第三膠片的遠離該第一導電線路層的表面，該複數導電接點通過形成於該第三膠片的 複數第二導電盲孔電連接於該第一導電線路層，該第二導電盲孔為電鍍銅層。
一種晶片封裝結構的製作方法，包括步驟：提供如上所述的晶片封裝基板；及將晶片封裝於該晶片封裝基板的第一防焊層側，並使晶片與該複數電性接觸墊電導通，從而形成晶片封裝結構。
一種晶片封裝結構，包括如上所述的晶片封裝基板及晶片，該晶片封裝於該晶片封裝基板的第一防焊層一側，並與該複數電性接觸墊電連接。
相對於習知技術，該晶片封裝結構的晶片封裝基板為具有三個銅層即第三導電線路層、第一導電線路層和複數導電接點的封裝基板，相鄰銅層之間通過膠片黏接，即該晶片封裝基板為無核心板的封裝基板，可降低晶片封裝基板的整體厚度及晶片封裝結構的整體厚度。
11‧‧‧第一銅箔基板
12‧‧‧第二銅箔基板
13‧‧‧第一銅箔
14‧‧‧第二銅箔
15‧‧‧第一膠片
151‧‧‧中心區
152‧‧‧邊緣區
10‧‧‧承載基板
101‧‧‧第一表面
102‧‧‧第二表面
103‧‧‧產品區域
104‧‧‧非產品區域
16‧‧‧第二膠片
17‧‧‧第三銅箔
18‧‧‧第三膠片
19‧‧‧第四銅箔
20‧‧‧第四膠片
21‧‧‧第五銅箔
22‧‧‧第五膠片
23‧‧‧第六銅箔
191‧‧‧第一導電線路層
231‧‧‧第二導電線路層
24‧‧‧第一光致抗蝕劑圖形
25‧‧‧第二光致抗蝕劑圖形
26‧‧‧第六膠片
27‧‧‧第七銅箔
28‧‧‧第七膠片
29‧‧‧第八銅箔
30‧‧‧第一多層基板
31‧‧‧第二多層基板
32‧‧‧第三多層基板
33‧‧‧第一導電盲孔
34‧‧‧第二導電盲孔
272‧‧‧第三導電線路層
180‧‧‧導電接點
262‧‧‧第一孔
182‧‧‧第二孔
274‧‧‧第一鍍銅層
174‧‧‧第二鍍銅層
276‧‧‧第一導電銅層
186‧‧‧第二導電銅層
35‧‧‧第一防焊層
278‧‧‧電性接觸墊
36‧‧‧第一金層
40‧‧‧晶片封裝基板
50‧‧‧晶片
43‧‧‧封裝體
503‧‧‧膠層
501‧‧‧鍵合線
502‧‧‧封裝材料
37‧‧‧焊球
300‧‧‧晶片封裝結構
38‧‧‧第二防焊層
39‧‧‧第二金層
圖1是本發明實施例提供的第一銅箔基板、第二銅箔基板、第一銅箔、第二銅箔及第一膠片的分解剖視圖。
圖2是圖1中的各層依次堆疊後得到承載基板的剖視圖。
圖3是依次堆疊並壓合第四銅箔、第三膠片、第三銅箔、第二膠片、圖2中的承載基板、第四膠片、第五銅箔、第五膠片及第六銅箔後的剖視圖。
圖4是在圖3的多層結構的兩外層銅箔上分別形成光致抗蝕劑圖形後的剖視圖。
圖5是圖4中的兩外層銅箔根據光致抗蝕劑圖形分別形成第一導電線路層和第二導電線路層後的剖視圖。
圖6是在圖5的第一導電線路層上依次壓合第六膠片和第七銅箔及在第二導電線路層上依次壓合第七膠片和第八銅箔後形成第一多層基板的剖視圖。
圖7是切割圖6的第一多層基板形成第二多層基板和第三多層基板的剖面圖。
圖8是將圖7的第一多層基板的第六膠片和第七銅箔內形成第一孔及將第三銅箔和第三膠片內形成第二孔後的剖視圖。
圖9是圖8中的第一多層基板進行全板鍍銅後的剖視圖。
圖10是在圖9的第一多層基板的相對兩側分別形成第二導電線路層和複數導電接點後的剖視圖。
圖11是圖10中的第二導電線路層上形成防焊層及金層後形成晶片封裝基板的剖視圖。
圖12是在圖11中的晶片封裝基板上貼合晶片後的剖視圖。
圖13是在圖12中的晶片封裝基板上形成封裝材料後的剖視圖。
圖14是在圖13中的導電接點上形成焊球後形成的晶片封裝結構的剖視圖。
請參閱圖1至14，本發明實施例提供一種晶片封裝結構的製作方法，包括如下步驟：
第一步，請參閱圖1，提供第一銅箔基板11、第二銅箔基板12、第一銅箔13、第二銅箔14及第一膠片15。
第一銅箔基板11和第二銅箔基板12均為雙面背膠銅箔基板，均包括上下兩層銅箔層及位於兩銅箔層之間的絕緣層。
第一銅箔基板11、第二銅箔基板12及第一膠片15的形狀及大小均相同。第一銅箔13和第二銅箔14的形狀與第一銅箔基板11的形狀相同，第一銅箔13和第二銅箔14的尺寸小於第一銅箔基板11的尺寸。具體的，第一銅箔13和第二銅箔14的橫截面積小於第一銅箔基板11的橫截面積。第一膠片15包括中心區151及環繞中心區151的邊緣區152。中心區151的形狀與第一銅箔13和第二銅箔14形狀相同，第一銅箔13和第二銅箔14的尺寸略大於中心區151的尺寸。
本實施例中，第一銅箔基板11和第二銅箔基板12的絕緣層均為FR4環氧玻璃布層壓板製成。第一膠片15可以為FR4環氧玻璃布半固化膠片。
第二步，請參閱圖2，依次堆疊並一次壓合第一銅箔基板11、第一銅箔13、第一膠片15、第二銅箔14及第二銅箔基板12成為一個整體，得到承載基板10。
堆疊所述第一銅箔基板11、第一銅箔13、第一膠片15、第二銅箔14及第二銅箔基板12時，使得第一銅箔基板11、第一銅箔13、第一膠片15、第二銅箔14及第二銅箔基板12中心相互對齊。由於第一銅箔13和第二銅箔14的尺寸小於第一銅箔基板11、第二銅箔基板12及第一膠片15尺寸，第一銅箔13和第二銅箔14分別與第一膠 片15的中心區151相對應。在進行壓合時，第一膠片15的邊緣區152的兩側分別與第一銅箔基板11和第二銅箔基板12相互結合，第一膠片15的中心區151的兩側分別與第一銅箔13和第二銅箔14相互結合，第一膠片15的中心區151並不與第一銅箔基板11和第二銅箔基板12相互結合。
承載基板10具有相對的第一表面101和第二表面102，其中第一表面101為第一銅箔基板11的一個銅箔層的表面，第二表面102為第二銅箔基板12的一個銅箔層的表面。
承載基板10具有產品區域103及環繞產品區域103的非產品區域104。產品區域103的橫截面積小於第一銅箔13的橫截面積。產品區域103在第一銅箔基板11表面的正投影位於第一銅箔13在第一銅箔基板11表面的正投影內。
可以理解的是，承載基板10也可以不包括第一銅箔13和第二銅箔14，第一銅箔基板11和第二銅箔基板12通過第一膠片15結合，此時該第一膠片15也可以為可剝膠。該第一銅箔基板11和第二銅箔基板12在後續的製程中起到支撐作用，其可以替換為其它支撐板，如PI、玻璃纖維層壓布或金屬如銅等。
第三步，請參閱圖3，提供第二膠片16、第三銅箔17、第三膠片18、第四銅箔19、第四膠片20、第五銅箔21、第五膠片22及第六銅箔23，依次堆疊並壓合該第四銅箔19、第三膠片18、第三銅箔17、第二膠片16、承載基板10、第四膠片20、第五銅箔21、第五膠片22及第六銅箔23。
第二膠片16、第三膠片18、第四膠片20及第五膠片22為FR4環氧 玻璃布半固化膠片。可以理解的，第二步可以與第三步同時進行，即圖3中的各層依次堆疊並一次壓合，而無需兩次壓合。
第四步，請參閱圖4和圖5，將第四銅箔19製作形成第一導電線路層191，將第六銅箔23製作形成第二導電線路層231。
形成該第一導電線路層191和第二導電線路層231可以採用如下方法：首先，請參閱圖4，在第四銅箔19表面形成第一光致抗蝕劑圖形24，在第六銅箔23上形成第二光致抗蝕劑圖形25。具體的，可以先通過貼合乾膜或者印刷液態感光油墨形成覆蓋第四銅箔19的整個表面和第六銅箔23的整個表面的光致抗蝕劑層。然後，通過曝光及顯影選擇性去除部分所述光致抗蝕劑層後形成第一光致抗蝕劑圖形24和第二光致抗蝕劑圖形25。
然後，請參閱圖5，利用銅蝕刻液去除露出於第一光致抗蝕劑圖形24的第四銅箔19，形成第一導電線路層191，並去除露出於第二光致抗蝕劑圖形25的第六銅箔23，形成第二導電線路層231。
最後，去除該第一光致抗蝕劑圖形24和第二光致抗蝕劑圖形25。
第五步，請參閱圖6，在該第一導電線路層191上依次壓合第六膠片26和第七銅箔27，及在第二導電線路層231上依次壓合第七膠片28和第八銅箔29，形成第一多層基板30。
第六膠片26及第七膠片28為FR4環氧玻璃布半固化膠片。該第六膠片26完全覆蓋該第一導電線路層191及從該第一導電線路層191露出的第三膠片18的表面，該第七膠片28完全覆蓋該第二導電線路層231及從第二導電線路層231露出的第五膠片22的表面。
第六步，請參閱圖6和圖7，沿著產品區域103與非產品區域104的交界線，對第一多層基板30進行切割以去除該非產品區域104，並去除該第一銅箔基板11、第二膠片16、第二銅箔基板12及第四膠片20，從而得到相互分離的第二多層基板31和第三多層基板32。
在產品區域103內，第一銅箔13和第二銅箔14與第一膠片15相互結合，第一銅箔基板11及第二銅箔基板12並不與第一膠片15相互結合，當沿著產品區域103與非產品區域104的交界線，對多第一多層基板30進行切割時，第一銅箔基板11及第二銅箔基板12均與第一膠片15相互分離。該第二膠片16和第四膠片20優選為可剝膠，則該第一銅箔基板11和第二銅箔基板12可通過外力剝離去除，從而得到兩個相互分離的第二多層基板31和第三多層基板32。
當第一銅箔基板11與第二銅箔基板12之間不設置有第一銅箔13和第二銅箔14時，可以採用切割第一膠片15的方式將第一銅箔基板11和第二銅箔基板12相互分離，從而得到相互分離的第二多層基板31和第三多層基板32。當第一銅箔基板11與第二銅箔基板12之間不設置有第一銅箔13和第二銅箔14時，該第一膠片15為可剝膠時，可採用剝離的方式分離該第一銅箔基板11和第二銅箔基板12，從而得到相互分離的第二多層基板31和第三多層基板32。
需要說明的是，由於第二多層基板31和第三多層基板32已相互分離，因此在後續的製程中，將該第二多層基板31形成晶片封裝基板及封裝晶片的方法與將第三多層基板32形成晶片封裝基板及封裝晶片的方法相同且可分別進行，因此本實施例後續步驟僅對將第二多層基板31形成晶片封裝基板及進行晶片封裝的方法進行說 明。
第七步，請參閱圖8至圖10，在該第七銅箔27和第六膠片26內形成複數第一導電盲孔33，在該第三銅箔17和第三膠片18內形成複數第二導電盲孔34，並在第二多層基板31的第七銅箔27一側製作形成第三導電線路層272，在第二多層基板31的第三銅箔17一側製作形成複數導電接點180，該第三導電線路層272與該第一導電線路層191通過第一導電盲孔33相互電導通，該複數導電接點180與該第一導電線路層191通過該複數第二導電盲孔34相互電導通。
第一導電盲孔33和第二導電盲孔34的形成可以採用如下方法：首先，請參閱圖8，採用鐳射燒蝕的方式在第七銅箔27和第六膠片26內形成第一孔262，在該第三銅箔17和第三膠片18內形成第二孔182，使部分第一導電線路層191的一側從第一孔262的底部露出，部分第一導電線路層191的另一側從第二孔182露出。
然後，請參閱圖9，將形成了複數第一孔262和複數第二孔182的第二多層基板31進行全板鍍銅(panel plating)，在第一孔262內及第七銅箔27表面形成第一鍍銅層274，在第二孔182內及該第三銅箔17表面形成第二鍍銅層174。該第一鍍銅層274填滿第一孔262並電連接第七銅箔27與第一導電線路層191，該第一孔262處的第一鍍銅層274與該第七銅箔27表面的第一鍍銅層274平齊，從而在第六膠片26表面形成包括第一鍍銅層274和第七銅箔27的完整不間斷的第一導電銅層276，形成於第一孔262內的第一鍍銅層274構成第一導電盲孔33；該第二鍍銅層174填滿第二孔182並電連接第三銅箔17與第一導電線路層191，該第二孔182處的第二鍍 銅層174與該第三銅箔17表面的第二鍍銅層174平齊，從而在第三膠片18表面形成包括第二鍍銅層174和第三銅箔17的完整不間斷的第二導電銅層186，形成於第二孔182內的第二鍍銅層174構成第二導電盲孔34。
請參閱圖10，通過影像轉移工藝及蝕刻工藝將第七銅箔27和第一鍍銅層274製作形成第三導電線路層272，將第三銅箔17和第二鍍銅層174製作形成複數導電接點180。本實施例中，第三導電線路層272包括複數條導電線路。
可以理解，也可以在第三銅箔17一側製作形成第三導電線路層272，而在第二多層基板31的第七銅箔27一側製作形成複數導電接點180，並不以本實施例為限。
第八步，請參閱圖11，在第三導電線路層272上形成第一防焊層35，在該第三膠片18的表面形成第二防焊層38，該第一防焊層35覆蓋從該第三導電線路層272露出的第六膠片26的表面並部分覆蓋該第三導電線路層272，從該第一防焊層35露出的第三導電線路層272構成複數電性接觸墊278，並在電性接觸墊278上形成第一金層36，該第二防焊層38覆蓋從該複數導電接點180露出的表面，使該複數導電接點180露出於該第二防焊層38，並在每個導電接點180上形成第二金層39，從而得到晶片封裝基板40。
第一防焊層35和第二防焊層38可以通過印刷液態防焊油墨，然後烘烤固化形成。第一金層36和第二金層39可以通過鍍鎳金的方式形成。可以理解，形成第二金層39的步驟也可以省略。
請參閱圖11，該晶片封裝基板40包括第三膠片18、第六膠片26、 第一導電線路層191、複數導電接點180、第三導電線路層272、第一防焊層35及第二防焊層38。該第一導電線路層191形成於該第三膠片18的一側表面，該第六膠片26黏接於該第三膠片18的第一導電線路層191所在的表面，從而使該第一導電線路層191嵌設於該第六膠片26的一個表面內。該第三導電線路層272形成於該第六膠片26的遠離該第一導電線路層191的表面，該第三導電線路層272通過形成於該第六膠片26內的第一導電盲孔33電連接於該第一導電線路層191，該第一導電盲孔33為電鍍銅層。該第一防焊層35形成於該第三導電線路層272上，該第一防焊層35覆蓋從該第三導電線路層272露出的第六膠片26的表面並部分覆蓋該第三導電線路層272，從該第一防焊層35露出的第三導電線路層272構成複數電性接觸墊278，每個電性接觸墊278表面均形成有第一金層36。該複數導電接點180形成於該第三膠片18的遠離該第一導電線路層191的表面，該複數導電接點180通過形成於該第三膠片18的複數第二導電盲孔34電連接於該第一導電線路層191，該第二導電盲孔34為電鍍銅層。該第二防焊層38覆蓋該第三膠片18中該複數導電接點180所在的表面，該複數導電接點180露出於該第二防焊層38，每個導電接點180上分別形成有第二金層39。
第九步，請參閱圖12和圖13，將晶片50封裝於該晶片封裝基板40，形成封裝體43。本實施例中，該晶片50為導線鍵合(wire bonding)晶片。
將晶片50封裝於晶片封裝基板40可採用傳統的晶片封裝方法，具體可以為： 首先，請參閱圖12，將晶片50貼合於晶片封裝基板40。本實施例中，晶片50貼合於第一防焊層35上。在進行貼合時，可以在第一防焊層35與晶片50之間設置膠層503，從而使得晶片50較穩定地貼合於第一防焊層35。
然後，採用導線鍵合(wire bonding)的方法，連接該晶片50的每個電極墊與對應的一個電性接觸墊278之間形成鍵合線501。
最後，請參閱圖13，在晶片50及晶片封裝基板40上形成封裝材料502，使得所述晶片50、鍵合線501及晶片封裝基板40的第一防焊層35和電性接觸墊278完全被封裝材料502覆蓋。封裝材料502可以為熱固化樹脂，如聚醯亞胺樹脂(polyimide resin)、環氧樹脂(epoxy resin)或有機矽樹脂(silicone resin)等。
第十步，請參閱圖14，在封裝體43的每個導電接點180表面的第二金層39上均形成一個焊球37，以得到一個晶片封裝結構300。
可以理解，該晶片50也可以替換為其它封裝形式的晶片，如覆晶封裝晶片等，此時電性接觸墊278表面的第一金層36可以省略，並不限於本實施例。
實際生產中，第六步中所形成的第二多層基板31常包括複數連接在一起的多層基板單元，第三多層基板32也是如此。在第七步至第十步的製程中，針對第二多層基板31的複數多層基板單元的製程同時進行，將第二多層基板31的複數多層基板單元形成複數晶片封裝基板40，並將該複數晶片封裝基板40形成複數晶片封裝結構300後，再進行切割製程，形成複數分離的晶片封裝結構。本實施例中為便於描述，第二多層基板31及第三多層基板32分別僅 繪出其中一個多層基板單元。
請參閱圖14，該晶片封裝結構300包括晶片封裝基板40、晶片50、封裝材料502及複數焊球37。該晶片50通過膠層503貼合於晶片封裝基板40的第一防焊層35，該晶片50通過複數根鍵合線501與該複數電性接觸墊278電連接，該鍵合線501的材料一般為金。該封裝材料502包覆封裝該鍵合線501、晶片50及晶片封裝基板40外露的第一防焊層35和電性接觸墊278表面的第一金層36。該複數焊球37與該複數導電接點180一一對應，分別焊接於對應導電接點180表面的第二金層39上。
相對於習知技術，本實施例的該晶片封裝結構300的晶片封裝基板40為具有三個銅層即第三導電線路層272、第一導電線路層191和複數導電接點180的封裝基板，相鄰銅層之間通過膠片黏接，即該晶片封裝基板40為無核心板的封裝基板，可降低晶片封裝基板40的整體厚度及晶片封裝結構300的整體厚度。另外，該第一導電盲孔33和第二導電盲孔34均通過電鍍銅的方式形成，具有更好的散熱性能。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
300‧‧‧晶片封裝結構
501‧‧‧鍵合線
50‧‧‧晶片
502‧‧‧封裝材料
278‧‧‧電性接觸墊
180‧‧‧導電接點
35‧‧‧第一防焊層
36‧‧‧第一金層
37‧‧‧焊球
38‧‧‧第二防焊層
39‧‧‧第二金層

Claims (9)

  1. 一種晶片封裝基板的製作方法，包括步驟：依次堆疊並壓合第一銅箔基板、第一銅箔、第一膠片及第二銅箔基板、第二銅箔，得到承載基板；依次堆疊並壓合第四銅箔、第三膠片、第三銅箔、第二膠片、該承載基板、第四膠片、第五銅箔、第五膠片及第六銅箔；將第四銅箔層製作形成第一導電線路層，將第六銅箔製作形成第二導電線路層；在該第一導電線路層上依次壓合第六膠片和第七銅箔，在該第二導電線路層上依次壓合第七膠片和第八銅箔，形成第一多層基板；在該第一銅箔基板與第二銅箔基板之間對該第一多層基板進行分割，並去除第一銅箔基板、第二膠片、第二銅箔基板及第四膠片，得到相互分離的第二多層基板和第三多層基板；在該第七銅箔和第六膠片內形成複數第一導電盲孔，在該第三銅箔和第三膠片內形成複數第二導電盲孔，並在第七銅箔和第三銅箔的其中一側製作形成第三導電線路層，另一側製作形成複數導電接點，該第三導電線路層與該第一導電線路層通過第一導電盲孔相互電導通，該複數導電接點與該第一導電線路層通過該複數第二導電盲孔相互電導通；及在第三導電線路層上形成第一防焊層，該第一防焊層部分覆蓋該第三導電線路層，從該第一防焊層露出的第三導電線路層構成複數電性接觸墊，從而形成晶片封裝基板。
  2. 如請求項1所述的晶片封裝基板的製作方法，其中，在形成該第一防焊層之後，還在該複數電性接觸墊表面分別形成第一金層，在該複數導電接 點表面分別形成第二金層。
  3. 如請求項1所述的晶片封裝基板的製作方法，其中，進一步包括步驟：在該複數導電接點一側形成第二防焊層，該複數導電接點從該第二防焊層露出。
  4. 如請求項1所述的晶片封裝基板的製作方法，其中，該第一銅箔基板、第一膠片及第二銅箔基板的橫截面積相同，該第一銅箔、第二銅箔的橫截面積相同，且該第一銅箔的橫截面積小於該第一膠片的橫截面積，該第一膠片包括中心區及環繞中心區的邊緣區，該第一銅箔的面積略大於該中心區的橫截面積；在將該第一膠片壓合在第一銅箔基板和第二銅箔基板之間時，同時將該第一銅箔壓合在該第一膠片與該第一銅箔基板之間，將該第二銅箔壓合在該第一膠片與該第二銅箔基板之間，該第一銅箔和第二銅箔均與該第一膠片的中心區相接觸，且使得該第一銅箔在第一銅箔基板表面的正投影、第二銅箔在第一銅箔基板表面的正投影均與中心區在第一銅箔基板表面的正投影重疊，從而使得第一銅箔基板和第二銅箔基板僅通過該第一膠片的邊緣區黏結於一起。
  5. 如請求項4所述的晶片封裝基板的製作方法，其中，該承載基板包括產品區及環繞產品區的廢料區，所述產品區與該第一膠片的中心區相對應，且該產品區在第一銅箔基板表面的正投影位於該中心區在第一銅箔基板表面的正投影之內，在第一銅箔基板及第二銅箔基板之間對該第一多層基板進行分割時，沿著產品區與廢料區的交界線對該第一多層基板進行切割，以使得產品區與廢料區相分離，並使得產品區中的第一銅箔基板與第一銅箔自然脫離，產品區中的第二銅箔基板與第二銅箔自然脫離，去除產品區中自然脫離的第一銅箔、第二銅箔、其間的第一膠片、第一銅箔基板、第二膠片、第二銅箔基板及第四膠片，從而得到相互分離的第二多層基板和第三多層基板。
  6. 如請求項1所述的晶片封裝基板的製作方法，其中，在該第七銅箔和第六膠片內形成複數第一導電盲孔，在該第三銅箔和第三膠片內形成複數第二導電盲孔的方法包括步驟：採用鐳射燒蝕的方式在第七銅箔和第六膠片內形成複數第一孔，在該第三銅箔和第三膠片內形成複數第二孔，使部分第一導電線路層的一側從該複數第一孔的底部露出，部分第一導電線路層的另一側從複數第二孔露出；及將形成了複數第一孔和複數第二孔的第二多層基板進行全板鍍銅，在第一孔內及第七銅箔表面形成第一鍍銅層，在第二孔內及該第三銅箔表面形成第二鍍銅層。
  7. 如請求項6所述的晶片封裝基板的製作方法，其中，將形成了複數第一孔和複數第二孔的第二多層基板進行全板鍍銅後，該第一孔處的第一鍍銅層與該第七銅箔表面的第一鍍銅層平齊，該第二孔處的第二鍍銅層與該第三銅箔表面的第二鍍銅層平齊。
  8. 如請求項6所述的晶片封裝基板的製作方法，其中，在第七銅箔一側製作形成第三導電線路層，在第三銅箔一側製作形成複數導電接點的方法包括步驟：通過影像轉移工藝及蝕刻工藝將第七銅箔和第一鍍銅層製作形成第三導電線路層，將第三銅箔和第二鍍銅層製作形成複數導電接點。
  9. 如請求項1所述的晶片封裝基板的製作方法，其中，該第二膠片和第三膠片為可剝膠。
TW101136063A 2012-09-25 2012-09-28 晶片封裝基板和結構及其製作方法 TWI463928B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210360263.4A CN103681559B (zh) 2012-09-25 2012-09-25 芯片封装基板和结构及其制作方法

Publications (2)

Publication Number Publication Date
TW201414372A TW201414372A (zh) 2014-04-01
TWI463928B true TWI463928B (zh) 2014-12-01

Family

ID=50318665

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136063A TWI463928B (zh) 2012-09-25 2012-09-28 晶片封裝基板和結構及其製作方法

Country Status (3)

Country Link
US (1) US20140085833A1 (zh)
CN (1) CN103681559B (zh)
TW (1) TWI463928B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579128B (zh) * 2012-07-26 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法
CN104617002A (zh) * 2014-12-31 2015-05-13 杰群电子科技（东莞）有限公司 一种半导体封装方法及结构
CN105392284A (zh) * 2015-10-22 2016-03-09 北大方正集团有限公司 一种电路板上盲孔的制备方法以及电路板
TWI632647B (zh) * 2016-01-18 2018-08-11 矽品精密工業股份有限公司 封裝製程及其所用之封裝基板
WO2020121651A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
US11289468B2 (en) * 2019-06-12 2022-03-29 Hongqisheng Precision Electronics (Qinhuangdao) Co., Ltd. Package structure and method for manufacturing the same
CN111834232B (zh) * 2020-06-12 2021-04-09 珠海越亚半导体股份有限公司 一种无特征层结构的转接载板及其制造方法
CN116744585B (zh) * 2023-08-15 2023-10-03 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达
CN117881096B (zh) * 2024-03-13 2024-05-24 江苏普诺威电子股份有限公司 散热封装基板及其加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
TWI365026B (en) * 2009-06-11 2012-05-21 Unimicron Technology Corp Method for fabricating packaging substrate and base therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
KR101095211B1 (ko) * 2008-12-17 2011-12-16 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
TWI365026B (en) * 2009-06-11 2012-05-21 Unimicron Technology Corp Method for fabricating packaging substrate and base therefor

Also Published As

Publication number Publication date
TW201414372A (zh) 2014-04-01
CN103681559B (zh) 2016-11-09
CN103681559A (zh) 2014-03-26
US20140085833A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5339928B2 (ja) 配線基板及びその製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
JP2005216935A (ja) 半導体装置およびその製造方法
TWI530238B (zh) 晶片封裝基板及其製作方法
US20080230892A1 (en) Chip package module
JP2011199077A (ja) 多層配線基板の製造方法
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
TWI458402B (zh) 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
TW201349957A (zh) 多層電路板及其製作方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
TW201401942A (zh) 多層電路板及其製作方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP2004119729A (ja) 回路装置の製造方法
TWI531291B (zh) 承載板及其製作方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2019067864A (ja) プリント配線板の製造方法
TW201417663A (zh) 承載板的製作方法