TWI458402B - 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法 - Google Patents

封裝基板及其製作方法、封裝結構及晶片封裝體製作方法 Download PDF

Info

Publication number
TWI458402B
TWI458402B TW101127808A TW101127808A TWI458402B TW I458402 B TWI458402 B TW I458402B TW 101127808 A TW101127808 A TW 101127808A TW 101127808 A TW101127808 A TW 101127808A TW I458402 B TWI458402 B TW I458402B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
copper foil
substrate
copper
Prior art date
Application number
TW101127808A
Other languages
English (en)
Other versions
TW201408147A (zh
Inventor
Chu Chin Hu
Shih Ping Hsu
E Tung Chou
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Priority to TW101127808A priority Critical patent/TWI458402B/zh
Priority to US13/863,400 priority patent/US20140036465A1/en
Publication of TW201408147A publication Critical patent/TW201408147A/zh
Application granted granted Critical
Publication of TWI458402B publication Critical patent/TWI458402B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
本發明涉及晶片封裝技術領域，尤其涉及一種封裝基板及其製作方法、封裝結構及晶片封裝體製作方法。
封裝基板可為晶片提供電連接、保護、支撐、散熱、組裝等功效，以實現多引腳化，縮小封裝產品體積、改善電性能及散熱性、超高密度或多晶片模組化的目的。
在採用封裝基板對晶片進行封裝的過程中，當封裝基板的厚度較小時，需要採用硬性的承載板進行支撐。現有技術中，通常同時製作正反兩個基板同時進行封裝，而將承載板設置在兩個基板之間。為了能夠使得封裝後得到的正反兩面的晶片封裝體相互分離，通常需要採用一種特殊的銅箔作為承載板與封裝基板相連接的部分。所述特殊的銅缽為兩層銅箔之間夾設一層膠層的結構，並且兩層銅箔的厚度不同。這種銅箔的價格昂貴，增加了晶片封裝的成本。
有鑑於此，提供一種封裝基板及其製作方法、封裝結構及晶片封裝體製作方法，以降低晶片封裝的成本實屬必要。
一種封裝基板，其包括銅箔基板、濺鍍銅層、多個導電接點、介電層及導電線路層，所述濺鍍銅層形成於所述銅箔基板表面，所述多個導電接點形成於所述濺鍍銅層遠離所述銅箔基板的表面，所述介電層位於所述導電線路層合所述濺鍍銅層之間，所述介電層內形成有與多個導電接點一一對應的多個導電盲孔，所述導電線路層包括與多個導電盲孔一一電導通的多條導電線路及與所述多條導電線路一一電連接的多個連接墊，每個導電接點通過一個對應的導電盲孔、一條對應的導電線路與一個對應的連接墊相互電導通。
一種封裝基板的製作方法，包括步驟：提供第一銅箔基板、膠片及第二銅箔基板，並將膠片壓合在第一銅箔基板與第二銅箔基板之間得到承載基板，所述承載基板具有相對的第一表面和第二表面；在所述第一表面形成第一濺鍍銅層，在所述第二表面形成第二濺鍍銅層；在所述第一濺鍍銅層上電鍍形成多個第一導電接點，在所述第二濺鍍銅層上電鍍形成多個第二導電接點；在所述多個第一導電接點及第一濺鍍銅層上壓合第一介電層及第一導電層，在多個所述第二導電接點及第二濺鍍銅層上壓合第二介電層及第二導電層；在第一介電層及第一導電層內形成與多個第一導電接點一一對應的多個第一導電盲孔，並將第一導電層製作形成第一導電線路層，所述第一導電線路層包括與多個第一導電盲孔一一電導通的多條第一導電線路及與所述多條第一導電線路一一電連接的多個第一連接墊，使得每個第一導電接點通過一個對應的第一導電盲孔、一條對應的第一導電線路與一個對應的第一連接墊相互電導通，在第二介電層及第二導電層內形成多個第二導電盲孔，並將第二導電層製作形成多根第二導電線路及多個第二連接墊，每個第二導電接點通過對應的第二導電盲孔及第二導電線路與第二連接墊相互電導通，從而獲得多層基板；以及在第一銅箔基板及第二銅箔基板之間對所述多層基板進行分割，並去除第一銅箔基板與第二銅箔基板之間的膠片，從而得到兩個相互分離的封裝基板。
一種晶片封裝結構，其包括銅箔基板、濺鍍銅層、多個導電接點、介電層、導電線路層、防焊層及晶片，所述濺鍍銅層形成於所述銅箔基板表面，所述多個導電接點形成於所述濺鍍銅層遠離所述銅箔基板的表面，所述介電層位於所述導電線路層合所述濺鍍銅層之間，所述介電層內形成有與多個導電接點一一對應的多個導電盲孔，所述導電線路層包括與多個導電盲孔一一電導通的多條導電線路及與所述多條導電線路一一電連接的多個連接墊，每個導電接點通過一個對應的導電盲孔、一條對應的導電線路與一個對應的連接墊相互電導通，所述防焊層覆蓋所述多條導電線路的表面以及從導線線路層暴露出的介電層的表面，並暴露出所述多個連接墊，每個連接墊表面形成有金層，所述晶片設置於防焊層表面，並通過鍵合線與每個連接墊表面的所述金層電連接。
一種晶片封裝體的製作方法，包括步驟：提供所述的封裝基板；在封裝基板上封裝一個晶片，使得晶片與導電線路層的連接墊電連接；將封裝基板中的銅箔基板從濺鍍銅層表面分離；去除每個封裝基板中的濺鍍銅層，以暴露出所述多個導電接點；以及在封裝基板中的每個導電接點上均形成一個焊球，從而得到晶片封裝體。
一種晶片封裝體的製作方法，包括步驟：提供所述的封裝結構；將封裝結構中的銅箔基板從濺鍍銅層表面分離；去除濺鍍銅層，以暴露出所述多個導電接點；以及在封裝結構中的每個導電接點上均形成一個焊球，從而得到晶片封裝體。
一種晶片封裝體的製作方法，包括步驟：提供兩個銅箔基板及一個膠片，並將膠片壓合在所述兩個銅箔基板之間得到承載基板，所述承載基板具有相對的兩個濺鍍表面；在每個濺鍍表面均濺鍍形成一層濺鍍銅層；在每層濺鍍銅層上通過電鍍形成多個導電接點；在承載基板的兩側各壓合一層介電層及一層導電層，並使得所述介電層與多個導電接點、濺鍍銅層相接觸；在每側的介電層及導電層內形成與多個導電接點一一對應的多個導電盲孔，並將導電層製作形成導電線路層，所述導電線路層包括與多個導電盲孔一一電導通的多條導電線路及與所述多條導電線路一一電連接的多個連接墊，使得每個導電接點通過一個對應的導電盲孔、一條對應的導電線路與一個對應的連接墊相互電導通，從而獲得多層基板；在兩個銅箔基板之間對所述多層基板進行分割，並去除兩個銅箔基板之間的膠片，從而得到兩個相互分離的封裝基板，每個封裝基板均包括一個所述銅箔基板、一層濺鍍在所述銅箔基板表面的所述濺鍍銅層、多個位於濺鍍銅層表面的所述導電接點、一層壓合於所述濺鍍銅層表面的所述介電層及一層壓合於所述介電層表面的所述導電線路層；在每個封裝基板上封裝一個晶片，使得晶片與導電線路層的連接墊電連接；將每個封裝基板中的銅箔基板從濺鍍銅層表面分離；去除每個封裝基板中的濺鍍銅層，以暴露出所述多個導電接點；以及在每個封裝基板中的每個導電接點上均形成一個焊球，從而得到晶片封裝體。
一種封裝基板的製作方法，包括步驟：提供第一銅箔基板、膠片及第二銅箔基板，並將膠片壓合在第一銅箔基板與第二銅箔基板之間得到承載基板，所述承載基板具有相對的第一表面和第二表面；在所述第一表面形成第一濺鍍銅層，在所述第二表面形成第二濺鍍銅層；在所述第一濺鍍銅層上電鍍形成多個第一導電接點，在所述第二濺鍍銅層上電鍍形成多個第二導電接點；在所述多個第一導電接點及第一濺鍍銅層上壓合第一介電層及第一導電層，在多個所述第二導電接點及第二濺鍍銅層上壓合第二介電層及第二導電層；在第一介電層及第一導電層內形成與多個第一導電接點一一對應的多個第一導電盲孔，並將第一導電層製作形成第一導電線路層，所述第一導電線路層包括與多個第一導電盲孔一一電導通的多條第一導電線路及與所述多條第一導電線路一一電連接的多個第一連接墊，使得每個第一導電接點通過一個對應的第一導電盲孔、一條對應的第一導電線路與一個對應的第一連接墊相互電導通，在第二介電層及第二導電層內形成多個第二導電盲孔，並將第二導電層製作形成多根第二導電線路及多個第二連接墊，每個第二導電接點通過對應的第二導電盲孔及第二導電線路與第二連接墊相互電導通，從而獲得多層基板；以及在第一銅箔基板及第二銅箔基板之間對所述多層基板進行分割，並去除第一銅箔基板與第二銅箔基板之間的膠片，從而得到兩個相互分離的封裝基板。
相較於習知技術，本技術方案提供的封裝基板進行製作過程中，通過在承載基板的表面形成濺鍍銅層，並利用濺鍍銅層具有可電鍍性和可剝離性，在濺鍍銅層上電鍍形成導電圖形以進行後續的封裝基板的製作。在封裝基板封裝晶片過程中，可以容易地將封裝基板中的支撐部分去除。因此，本技術方案提供的封裝基板及晶片封裝體的製作方法，可以避免使用價格較為昂貴的特殊銅箔結構，從而降低了封裝基板及晶片封裝體的製作成本。本技術方案提供的封裝基板具有體積小，易於製作的特點。
本技術方案提供的封裝基板的製作方法包括如下步驟:
第一步，請參閱圖1，提供第一銅箔基板11、第二銅箔基板12、第一銅箔13、第二銅箔14及膠片15。
第一銅箔基板11和第二銅箔基板12均為雙面背膠銅箔基板，均包括上下兩層銅箔層及位於兩銅箔層之間的絕緣層。
第一銅箔基板11、第二銅箔基板12及膠片15的形狀及大小均相同。第一銅箔13和第二銅箔14的形狀與第一銅箔基板11的形狀相同，第一銅箔13和第二銅箔14的尺寸小於第一銅箔基板11的尺寸。具體的，第一銅箔13和第二銅箔14的橫截面積小於第一銅箔基板11的橫截面積。膠片15包括中心區151及環繞中心區151的邊緣區152。中心區151的形狀與第一銅箔13和第二銅箔14形狀相同，尺寸大小相等。
本實施例中，第一銅箔基板11和第二銅箔基板12的絕緣層均為FR4環氧玻璃布層壓板製成。膠片15為FR4環氧玻璃布半固化膠片。
第二步，請參閱圖2，依次堆疊並一次壓合第一銅箔基板11、第一銅箔13、膠片15、第二銅箔14及第二銅箔基板12成為一個整體，得到承載基板10。
堆疊所述第一銅箔基板11、第一銅箔13、膠片15、第二銅箔14及第二銅箔基板12時，使得第一銅箔基板11、第一銅箔13、膠片15、第二銅箔14及第二銅箔基板12中心相互對齊。由於第一銅箔13和第二銅箔14的尺寸小於第一銅箔基板11、第二銅箔基板12及膠片15尺寸，第一銅箔13和第二銅箔14分別與膠片15的中心區151相對應。在進行壓合時，膠片15的邊緣區152的兩側分別與第一銅箔基板11和第二銅箔基板12相互結合，膠片15的中心區151的兩側分別與第一銅箔13和第二銅箔14相互結合，膠片15的中心區151並不與第一銅箔基板11和第二銅箔基板12相互結合。
承載基板10具有相對的第一表面101和第二表面102，其中第一表面101為第一銅箔基板11的一個銅箔層的表面，第二表面102為第二銅箔基板12的一個銅箔層的表面。
承載基板10具有產品區域103及環繞產品區域103的廢料區域104。產品區域103的橫截面積小於第一銅箔13的橫截面積。產品區域103在第一銅箔基板11表面的正投影位於第一銅箔13在第一銅箔基板11表面的正投影內。
可以理解，承載基板10也可以不包括由第一銅箔13和第二銅箔14，第一銅箔基板11和第二銅箔基板12通過膠片15結合。
第三步，請參閱圖3，在承載基板10的第一表面101形成第一濺鍍銅層21，在承載基板10的第二表面102形成第二濺鍍銅層22。
本實施例中，形成的第一濺鍍銅層21和第二濺鍍銅層22的厚度均小於1微米。優選地，第一濺鍍銅層21和第二濺鍍銅層22的厚度為0.1微米至1微米。由於第一濺鍍銅層21和第二濺鍍銅層22採用濺鍍銅的方式形成，所以第一濺鍍銅層21和第二濺鍍銅層22具有良好的電鍍性及可剝離性。第一濺鍍銅層21和第二濺鍍銅層22可以採用現有的濺鍍銅技術形成。
其中一種濺鍍銅的方法為:將所述銅靶材設置於所述真空濺鍍裝置的陰極，使所述承載基板10與陰極相對，將所述承載基板10設置於所述真空濺鍍裝置的陽極。對所述真空濺鍍裝置抽真空並預熱，充入惰性氣體後，在所述銅靶材和承載基板10之間施加高壓直流電，以分別在承載基板10兩側形成第一濺鍍銅層21和第二濺鍍銅層22。本實施例中，真空濺鍍裝置內壓強約為1.3×10-3 Pa，溫度約為60℃。通過供氣裝置往真空濺鍍裝置內充入氬氣後，由於輝光放電(glow discharge)產生的電子激發氬氣，產生等離子體，等離子體將銅靶材的原子轟出，沉積在承載基板10的表面。第一濺鍍銅層21和第二濺鍍銅層22的厚度可以通過調整濺鍍的時間進行控制。
請參閱圖4，本實施例中，在形成第一濺鍍銅層21和第二濺鍍銅層22之後，還可以包括在承載基板10內形成多個第一工具孔16的步驟。形成的第一工具孔16的開設的位置與膠片15的邊緣區152相對應。即第一工具孔16貫穿膠片15的邊緣區152及邊緣區152對應的第一銅箔基板11、第一銅箔13、第二銅箔14及第二銅箔基板12。第一工具孔16用於下一步驟中進行定位。
第四步，請參閱圖5至圖7，在第一濺鍍銅層21上形成第一接點圖形31，在第二濺鍍銅層22上形成第二接點圖形32。第一接點圖形31包括多個第一導電接點311，第二接點圖形32包括多個第二導電接點321。
第一接點圖形31和第二接點圖形32的形成可以採用如下方法：
首先，在第一濺鍍銅層21的表面形成第一光致抗蝕劑圖形41，在第二濺鍍銅層22的表面形成第二光致抗蝕劑圖形42。具體的，可以先通過貼合幹膜或者印刷液態感光油墨形成覆蓋整個第一濺鍍銅層21和第二濺鍍銅層22的光致抗蝕劑層。然後，通過曝光及顯影選擇性去除部分所述光致抗蝕劑層後形成第一光致抗蝕劑圖形41和第二光致抗蝕劑圖形42。
然後，通過電鍍方式，在從第一光致抗蝕劑圖形41露出的第一濺鍍銅層21表面形成第一接點圖形31，在從第二光致抗蝕劑圖形42露出的第二濺鍍銅層22表面形成第二接點圖形32。
最後，去除第一光致抗蝕劑圖形41和第二光致抗蝕劑圖形42。本實施例中，可以採用剝膜液與第一光致抗蝕劑圖形41和第二光致抗蝕劑圖形42發生反應，從而使得第一光致抗蝕劑圖形41從第一濺鍍銅層21表面脫離，第二光致抗蝕劑圖形42從第二濺鍍銅層22表面脫離。
第一接點圖形31及第二接點圖形32均位於產品區域103內。第五步，請參閱圖8，在第一濺鍍銅層21及第一接點圖形31的表面層壓第一介電層51及第一導電層61，在第二濺鍍銅層22及第二接點圖形32的表面層壓第二介電層52及第二導電層62。
其中，第一介電層51和第一導電層61可以為一個整體結構，即由第一介電層51和第一導電層61共同構成的單面覆銅基板。第二介電層52和第二導電層62也可以為一個整體結構，即由第二介電層52和第二導電層62共同構成的單面覆銅基板。
在此步驟之後，還可以包括在壓合於一起的第一介電層51、第一導電層61、承載基板10、第二介電層52及第二導電層62內形成第二工具孔17，第二工具孔17可以與第一工具孔16相互重合。第二工具孔17用於在後續外層製作過程中進行定位。
第六步，請參閱圖9及圖10，在第一導電層61及第一介電層51內形成多個第一導電盲孔53，在第二導電層62及第二介電層52內形成多個第二導電盲孔54，並將第一導電層61製作形成第一導電線路層63，將第二導電層62製作形成第二導電線路層64，第一導電接點311通過第一導電盲孔53與第一導電線路層63相互電導通，第二導電接點321通過第二導電盲孔54與第二導電線路層64相互電導通，得到多層基板110a。
第一導電盲孔53的形成可以採用如下方法：
首先，採用雷射燒蝕的方式在第一導電層61和第一介電層51內形成第一孔55，第一接點圖形31從第一孔55的底部露出。
然後，在第一孔55的內壁及從第一孔55露出的第一接點圖形31形成導電金屬層56，從而得到第一導電盲孔53。所述導電金屬層56可以採用化學鍍銅及電鍍銅的方式形成。可以理解，導電金屬層56也可以形成於整個第一導電層61上，以增加第一導電層61的厚度。
第二導電盲孔54的形成方法可以與第一導電盲孔53的形成方法相同。
第一導電線路層63和第二導電線路層64可以通過影像轉移工藝及蝕刻工藝形成。本實施例中，第一導電線路層63包括多條第一導電線路631及多個第一連接墊632。第一導電線路631電連接於第一導電盲孔53與第一連接墊632之間。第二導電線路層64包括第二導電線路641及第二連接墊642。第二導電線路641電連接於第二導電盲孔54與第二連接墊642之間。可以理解，第一導電線路631的條數及第一連接墊632的個數可以根據待封裝的晶片進行設定，當待封裝的晶片需要與多個第一連接墊632進行連接時，第一導電線路層63可以設定有多根第一導電線路631及多個第一連接墊632。同樣，第二連接墊642及第二導電線路641的數量均可以為多個。
第七步，請參閱圖11，在第一導電線路631上形成第一防焊層71，並在第一連接墊632上形成第一金層72。在第二導電線路641上形成第二防焊層81，並在第二連接墊642上形成第二金層82。
第一防焊層71及第二防焊層81可以通過印刷液態防焊油墨，然後烘烤固化形成。第一金層72和第二金層82可以通過鍍鎳金的方式形成。
第八步，請參閱圖12及圖13，沿著產品區域103與廢料區域104的交界線，對多層基板110a進行切割形成環形的切口105，從而得到相互分離的第一封裝基板100a和第二封裝基板100b。
在產品區域103內，第一銅箔13和第二銅箔14與膠片15相互結合，第一銅箔基板11及第二銅箔基板12並不與膠片15相互結合，當沿著產品區域103與廢料區域104的交界線，對多層基板110a進行切割時，第一銅箔基板11及第二銅箔基板12均與膠片15相互分離，從而得到兩個相互分離的第一封裝基板100a和第二封裝基板100b。
當第一銅箔基板11與第二銅箔基板12之間不設置有第一銅箔13和第二銅箔14時，可以採用切割膠片15的方式將第一銅箔基板11和第二銅箔基板12相互分離，從而得到相互分離的第一封裝基板100a和第二封裝基板100b。
請參閱圖13，第一封裝基板100a的結構與第二封裝基板100b的結構相同。其中，第一封裝基板100a包括依次設置的第一銅箔基板11、第一濺鍍銅層21、第一介電層51及第一導電線路層63。第一導電線路層63包括第一導電線路631及第一連接墊632。在第一濺鍍銅層21上形成有多個第一導電接點311，在第一介電層51內形成有第一導電盲孔53，每個第一導電接點311通過第一導電盲孔53與第一導電線路631相互電導通。在第一導電線路631上形成有第一防焊層71，在第一連接墊632上形成有第一金層72。
第二封裝基板100b包括依次設置的第二銅箔基板12、第二濺鍍銅層22、第二介電層52及第二導電線路層64。第二導電線路層64包括第二導電線路641及第二連接墊642。在第二濺鍍銅層22上形成有多個第二導電接點321，在第二介電層52內形成有多個第二導電盲孔54，每個第二導電接點321通過一個第二導電盲孔54與一根第二導電線路641及第二連接墊642相互電導通。在第二導電線路641上形成有第二防焊層81，在第二連接墊642上形成有第二金層82。
本技術方案還提供一種晶片封裝方法，包括步驟：
第一步，請參閱圖13，提供上述方法制得的封裝基板。本實施例中，以第一封裝基板100a為例來進行說明。
第二步，請參閱圖14，將晶片200封裝於第一封裝基板100a，得到晶片封裝結構100c。
將晶片200封裝於第一封裝基板100a可採用傳統的晶片封裝方法，具體可以為：
首先，將晶片200貼合於第一封裝基板100a。本實施例中，晶片200貼合於第一防焊層71上。在進行貼合時，可以在第一防焊層71與晶片200之間設置膠層，從而使得晶片200較穩定地貼合於第一防焊層71。
然後，採用打線接合(wire bonding)的方法，連接該晶片200的每個電極墊與對應的一個第一連接墊632之間形成鍵合線210。
最後，在晶片200及第一封裝基板100a上形成封裝材料220，使得所述晶片200、鍵合線210及第一封裝基板100a的第一防焊層71和第一連接墊632完全被封裝材料220覆蓋。封裝材料220可以為熱固化樹脂，如聚醯亞胺樹脂(polyimide resin)、環氧樹脂(epoxy resin)或有機矽樹脂(silicone resin)等。
第三步，請一併參閱圖15，將第一銅箔基板11從晶片封裝結構100c去除。
由於第一濺鍍銅層21的厚度很小，與第一銅箔基板11及第一介電層51的結合力較小，第一濺鍍銅層21具有可剝離特性。在外力的作用下，可將第一銅箔基板11與第一濺鍍銅層21分離，從而將第一銅箔基板11從晶片封裝結構100c去除。
第四步，請參閱圖16，將第一介電層51上黏附的第一濺鍍銅層21去除。
本實施例中，通過微蝕的方式將第一介電層51上還剩餘有部分黏附的第一濺鍍銅層21去除。採用微蝕藥液與第一介電層51上剩餘有部分黏附的第一濺鍍銅層21進行反應，使得第一介電層51剩餘有部分黏附的第一濺鍍銅層21被溶解，從第一介電層51表面去除，使得每個第一導電接點311暴露出。
第五步，請參閱圖17，在每個第一導電接點311上形成均形成一個焊球240，以得到一個晶片封裝體300。
請參閱圖17，本技術方案提供的晶片封裝體300包括依次設置的第一介電層51、第一接點圖形31、第一導電線路層63、晶片200、多根鍵合線210及封裝材料220。第一接點圖形31和第一導電線路層63位於第一介電層51的相對兩側第一接點圖形31包括多個第一導電接點311。第一導電線路層63包括第一導電線路631及第一連接墊632。第一介電層51內設置有第一導電盲孔53。每個第一導電接點311通過一個對應的第一導電盲孔53與第一導電線路631相互電導通。每根鍵合線210對應連通於晶片200的一個電極墊與對應一個第一連接墊632之間在第一導電線路631上形成有第一防焊層71，在第一連接墊632上形成有第一金層72。封裝材料220與第一介電層51形成有第一導電線路層63的表面相接觸，使得第一導電線路層63、晶片200、多根鍵合線210完全位於封裝材料220內部。每個焊球240均形成於一個第一導電接點311上。
本技術方案提供的封裝基板進行製作過程中，通過在承載基板的表面形成濺鍍銅層，並利用濺鍍銅層具有可電鍍性和可剝離性，在濺鍍銅層上電鍍形成接點圖形以進行後續的封裝基板的製作。在封裝基板封裝晶片過程中，可以容易地將封裝基板中的支撐部分去除。因此，本技術方案提供的封裝基板及晶片封裝體的製作方法，可以避免使用價格較為昂貴的特殊銅箔結構，從而降低了封裝基板及晶片封裝體的製作成本。本技術方案提供的封裝基板及晶片封裝體具有體積小，易於製作的特點。
惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10．．．承載基板
11．．．第一銅箔基板
12．．．第二銅箔基板
13．．．第一銅箔
14．．．第二銅箔
15．．．膠片
16．．．第一工具孔
17．．．第二工具孔
21．．．第一濺鍍銅層
22．．．第二濺鍍銅層
31．．．第一接點圖形
32．．．第二接點圖形
41．．．第一光致抗蝕劑圖形
42．．．第二光致抗蝕劑圖形
51．．．第一介電層
52．．．第二介電層
53．．．第一導電盲孔
54．．．第二導電盲孔
61．．．第一導電層
62．．．第二導電層
63．．．第一導電線路層
64．．．第二導電線路層
71．．．第一防焊層
72．．．第一金層
81．．．第二防焊層
82．．．第二金層
100a．．．第一封裝基板
100b．．．第二封裝基板
100c．．．晶片封裝結構
101．．．第一表面
102．．．第二表面
103．．．產品區域
104．．．廢料區域
105．．．切口
110a．．．多層基板
151．．．中心區
152．．．邊緣區
311．．．第一導電接點
321．．．第二導電接點
631．．．第一導電線路
632．．．第一連接墊
641．．．第二導電線路
642．．．第二連接墊
200．．．晶片
210．．．鍵合線
220．．．封裝材料
240．．．焊球
300．．．晶片封裝體
圖1係本技術方案實施例提供的第一銅箔基板、第一銅箔、膠片、第二銅箔及第二銅箔基板的剖面示意圖。
圖2係本技術方案實施例提供的壓合第一銅箔基板、第一銅箔、膠片、第二銅箔及第二銅箔基板後得到承載基板的剖面示意圖。
圖3係圖2中承載基板的兩個表面分別形成第一濺鍍銅層和第二濺鍍銅層後的剖面示意圖。
圖4係圖2中的承載基板中形成第一工具孔後的剖面示意圖。
圖5係圖4的第一濺鍍銅層上形成第一光致抗蝕劑圖形，在第二濺鍍銅層上形成第二光致抗蝕劑圖形後的剖面示意圖。
圖6係圖5在第一光致抗蝕劑圖形中形成第一導電圖形，在第二光致抗蝕劑圖形中形成第二導電圖形後的剖面示意圖。
圖7係圖6去除第一光致抗蝕劑圖形和第二光致抗蝕劑圖形後的剖面示意圖。
圖8係圖7的第一導電圖形上壓合第一介電層和第一導電層並在第二導電圖形上壓合第二介電層和第二導電層後的剖面示意圖。
圖9係圖8的第一介電層和第一導電層中形成第一導電盲孔，在第二介電層和第二導電層中形成第二導電盲孔的剖面示意圖。
圖10係圖9中的第一導電層製作形成第一導電線路層，第二導電層製作形成第二導電線路層後得到多層基板的剖面示意圖。
圖11係圖10的第一導電線路上形成第一防焊層，第一連接墊上形成第一金層，第二導電線路上形成第二防焊層，第二連接墊上形成第二金層後的剖面示意圖。
圖12係切割圖11的多層基板的剖面示意圖。
圖13係圖12切割多層基板後得到的第一封裝基板和第二封裝基板的剖面示意圖。
圖14係圖13的封裝基板封裝晶片後的剖面示意圖。
圖15係圖14的封裝基板去除第一銅箔基板後的剖面示意圖。
圖16係圖15的封裝基板去除第一濺鍍銅層後的剖面示意圖。
圖17係本技術方案提供的封裝後得到的晶片封裝體的剖面示意圖。
11．．．第一銅箔基板
12．．．第二銅箔基板
21．．．第一濺鍍銅層
22．．．第二濺鍍銅層
51．．．第一介電層
52．．．第二介電層
53．．．第一導電盲孔
54．．．第二導電盲孔
63．．．第一導電線路層
64．．．第二導電線路層
71．．．第一防焊層
72．．．第一金層
81．．．第二防焊層
100a．．．第一封裝基板
100b．．．第二封裝基板
631．．．第一導電線路
632．．．第一連接墊
641．．．第二導電線路
642．．．第二連接墊
311．．．第一導電接點
321．．．第二導電接點

Claims (14)

  1. 一種封裝基板的製作方法，包括步驟：
    提供第一銅箔基板、膠片及第二銅箔基板，並將膠片壓合在第一銅箔基板與第二銅箔基板之間得到承載基板，所述承載基板具有相對的第一表面和第二表面；
    在所述第一表面形成第一濺鍍銅層，在所述第二表面形成第二濺鍍銅層；
    在所述第一濺鍍銅層上電鍍形成多個第一導電接點，在所述第二濺鍍銅層上電鍍形成多個第二導電接點；
    在所述多個第一導電接點及第一濺鍍銅層上壓合第一介電層及第一導電層，在多個所述第二導電接點及第二濺鍍銅層上壓合第二介電層及第二導電層；
    在第一介電層及第一導電層內形成與多個第一導電接點一一對應的多個第一導電盲孔，並將第一導電層製作形成第一導電線路層，所述第一導電線路層包括與多個第一導電盲孔一一電導通的多條第一導電線路及與所述多條第一導電線路一一電連接的多個第一連接墊，使得每個第一導電接點通過一個對應的第一導電盲孔、一條對應的第一導電線路與一個對應的第一連接墊相互電導通，在第二介電層及第二導電層內形成多個第二導電盲孔，並將第二導電層製作形成多根第二導電線路及多個第二連接墊，每個第二導電接點通過對應的第二導電盲孔及第二導電線路與第二連接墊相互電導通，從而獲得多層基板；以及
    在第一銅箔基板及第二銅箔基板之間對所述多層基板進行分割，並去除第一銅箔基板與第二銅箔基板之間的膠片，從而得到兩個相互分離的封裝基板。
  2. 如請求項1所述的封裝基板的製作方法，其中，在第一銅箔基板及第二銅箔基板之間對所述多層基板進行分割之前，還包括步驟：
    在第一導電線路層上形成第一防焊層，以使得第一防焊層覆蓋所述多條第一導電線路的表面以及從第一導線線路層暴露出的第一介電層的表面，並暴露出所述多個第一連接墊；
    在第二導電線路層上形成第二防焊層，以使得第二防焊層覆蓋所述多條第二導電線路的表面以及從第二導電線路層暴露出的第二介電層的表面，並暴露出所述多個第二連接墊。
  3. 如請求項2所述的封裝基板的製作方法，其中，在形成第一防焊層之後，還在第一連接墊表面形成第一金層，在形成第二防焊層之後，還在第二連接墊表面形成第二金層。
  4. 如請求項1所述的封裝基板的製作方法，其中，在提供第一銅箔基板、膠片及第二銅箔基板時，還提供第一銅箔和第二銅箔，所述第一銅箔基板、膠片及第二銅箔基板的橫截面積相同，所述第一銅箔、第二銅箔的橫截面積相同，且第一銅箔的橫截面積小於膠片的橫截面積，所述膠片包括中心區及環繞中心區的邊緣區，所述中心區的橫截面積等於第一銅箔的橫截面積；在將膠片壓合在第一銅箔基板和第二銅箔基板之間時，同時將第一銅箔壓合在膠片與第一銅箔基板之間，將第二銅箔壓合在於膠片與第二銅箔基板之間，所述第一銅箔和第二銅箔均與膠片的中心區相接觸，且使得第一銅箔、第二銅箔的正投影均與中心區的正投影重疊，從而使得第一銅箔基板和第二銅箔基板僅通過膠片的邊緣區黏結於一起。
  5. 如請求項4所述的封裝基板的製作方法，其中，所述承載基板包括產品區及環繞產品區的廢料區，所述產品區與膠片的中心區相對應，且所述產品區的正投影位於所述中心區的正投影之內，在第一銅箔基板及第二銅箔基板之間對所述多層基板進行分割時，沿著產品區與廢料區的交界線對多層基板進行切割，以使得產品區與廢料區相分離，並使得產品區中的第一銅箔基板與第一銅箔自然脫離，產品區中的第二銅箔基板與第二銅箔自然脫離，去除產品區中自然脫離的第一銅箔、第二銅箔以及其間的膠片，從而得到相互分離的兩個封裝基板。
  6. 一種封裝基板，其包括銅箔基板、濺鍍銅層、多個導電接點、介電層及導電線路層，所述濺鍍銅層形成於所述銅箔基板表面，所述多個導電接點形成於所述濺鍍銅層遠離所述銅箔基板的表面，所述介電層位於所述導電線路層合所述濺鍍銅層之間，所述介電層內形成有與多個導電接點一一對應的多個導電盲孔，所述導電線路層包括與多個導電盲孔一一電導通的多條導電線路及與所述多條導電線路一一電連接的多個連接墊，每個導電接點通過一個對應的導電盲孔、一條對應的導電線路與一個對應的連接墊相互電導通。
  7. 如請求項6所述的封裝基板，其中，在導電線路層上形成第一防焊層，以使得第一防焊層覆蓋所述多條導電線路的表面以及從導電線路層暴露出的介電層的表面，並暴露出所述多個連接墊，所述連接墊上形成有金層。
  8. 如請求項6所述的封裝基板，其中，所述濺鍍銅層的厚度為0.1微米至1微米。
  9. 一種晶片封裝結構，其包括銅箔基板、濺鍍銅層、多個導電接點、介電層、導電線路層、防焊層及晶片，所述濺鍍銅層形成於所述銅箔基板表面，所述多個導電接點形成於所述濺鍍銅層遠離所述銅箔基板的表面，所述介電層位於所述導電線路層合所述濺鍍銅層之間，所述介電層內形成有與多個導電接點一一對應的多個導電盲孔，所述導電線路層包括與多個導電盲孔一一電導通的多條導電線路及與所述多條導電線路一一電連接的多個連接墊，每個導電接點通過一個對應的導電盲孔、一條對應的導電線路與一個對應的連接墊相互電導通，所述防焊層覆蓋所述多條導電線路的表面以及從導線線路層暴露出的介電層的表面，並暴露出所述多個連接墊，每個連接墊表面形成有金層，所述晶片設置於防焊層表面，並通過鍵合線與每個連接墊表面的所述金層電連接。
  10. 一種晶片封裝體的製作方法，包括步驟：
    提供如請求項6所述的封裝基板；
    在封裝基板上封裝一個晶片，使得晶片與導電線路層的連接墊電連接；
    將封裝基板中的銅箔基板從濺鍍銅層表面分離；
    去除每個封裝基板中的濺鍍銅層，以暴露出所述多個導電接點；以及
    在封裝基板中的每個導電接點上均形成一個焊球，從而得到晶片封裝體。
  11. 一種晶片封裝體的製作方法，包括步驟：
    提供如請求項9所述的封裝結構；
    將封裝結構中的銅箔基板從濺鍍銅層表面分離；
    去除濺鍍銅層，以暴露出所述多個導電接點；以及
    在封裝結構中的每個導電接點上均形成一個焊球，從而得到晶片封裝體。
  12. 一種晶片封裝體的製作方法，包括步驟：
    提供兩個銅箔基板及一個膠片，並將膠片壓合在所述兩個銅箔基板之間得到承載基板，所述承載基板具有相對的兩個濺鍍表面；
    在每個濺鍍表面均濺鍍形成一層濺鍍銅層；
    在每層濺鍍銅層上通過電鍍形成多個導電接點；
    在承載基板的兩側各壓合一層介電層及一層導電層，並使得所述介電層與多個導電接點、濺鍍銅層相接觸；
    在每側的介電層及導電層內形成與多個導電接點一一對應的多個導電盲孔，並將導電層製作形成導電線路層，所述導電線路層包括與多個導電盲孔一一電導通的多條導電線路及與所述多條導電線路一一電連接的多個連接墊，使得每個導電接點通過一個對應的導電盲孔、一條對應的導電線路與一個對應的連接墊相互電導通，從而獲得多層基板；
    在兩個銅箔基板之間對所述多層基板進行分割，並去除兩個銅箔基板之間的膠片，從而得到兩個相互分離的封裝基板，每個封裝基板均包括一個所述銅箔基板、一層濺鍍在所述銅箔基板表面的所述濺鍍銅層、多個位於濺鍍銅層表面的所述導電接點、一層壓合於所述濺鍍銅層表面的所述介電層及一層壓合於所述介電層表面的所述導電線路層；
    在每個封裝基板上封裝一個晶片，使得晶片與導電線路層的連接墊電連接；
    將每個封裝基板中的銅箔基板從濺鍍銅層表面分離；
    去除每個封裝基板中的濺鍍銅層，以暴露出所述多個導電接點；以及
    在每個封裝基板中的每個導電接點上均形成一個焊球，從而得到晶片封裝體。
  13. 如請求項10至12中任一項所述的晶片封裝體的製作方法，其中，將晶片封裝於封裝基板包括步驟：
    將晶片絕緣的貼合於封裝基板；
    在所述晶片的每個電極墊與對應的一個連接墊之間形成鍵合線；以及
    在晶片及封裝基板上形成封裝材料，使得所述晶片、鍵合線及封裝基板的第一導電線路層完全被封裝材料覆蓋。
  14. 如請求項10至12中任一項所述的晶片封裝體的製作方法，其中，採用微蝕的方式將介電層黏附的濺鍍銅層去除。
TW101127808A 2012-08-01 2012-08-01 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法 TWI458402B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101127808A TWI458402B (zh) 2012-08-01 2012-08-01 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
US13/863,400 US20140036465A1 (en) 2012-08-01 2013-04-16 Packaging substrate, method for manufacturing same, and chip packaging body having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101127808A TWI458402B (zh) 2012-08-01 2012-08-01 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法

Publications (2)

Publication Number Publication Date
TW201408147A TW201408147A (zh) 2014-02-16
TWI458402B true TWI458402B (zh) 2014-10-21

Family

ID=50025280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127808A TWI458402B (zh) 2012-08-01 2012-08-01 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法

Country Status (2)

Country Link
US (1) US20140036465A1 (zh)
TW (1) TWI458402B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474450B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
CN106604545B (zh) * 2015-10-16 2020-02-07 健鼎（无锡）电子有限公司 铜箔基板的制作方法
CN108258144A (zh) * 2018-01-15 2018-07-06 京东方科技集团股份有限公司 封装结构及其制作方法、显示面板
CN112739073B (zh) * 2018-11-20 2021-11-02 广东依顿电子科技股份有限公司 一种盲孔线路板及其制作方法
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200746972A (en) * 2005-12-07 2007-12-16 Shinko Electric Ind Co Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
TW201029130A (en) * 2009-01-16 2010-08-01 Advanced Semiconductor Eng Method for manufacturing coreless package substrate
TW201114002A (en) * 2009-10-13 2011-04-16 Unimicron Technology Corp Method of fabricating package structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089959B1 (ko) * 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200746972A (en) * 2005-12-07 2007-12-16 Shinko Electric Ind Co Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
TW201029130A (en) * 2009-01-16 2010-08-01 Advanced Semiconductor Eng Method for manufacturing coreless package substrate
TW201114002A (en) * 2009-10-13 2011-04-16 Unimicron Technology Corp Method of fabricating package structure

Also Published As

Publication number Publication date
TW201408147A (zh) 2014-02-16
US20140036465A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
TWI458402B (zh) 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
JP2004235323A (ja) 配線基板の製造方法
TW201041105A (en) Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US10079161B2 (en) Method for producing a semiconductor package
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
TW201511626A (zh) 晶片封裝基板及其製作方法
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
US9685376B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2016096196A (ja) 電子部品内蔵プリント配線板
JP2004119730A (ja) 回路装置の製造方法
KR20190068421A (ko) 배선 기판 및 그 제조 방법
TW201417663A (zh) 承載板的製作方法
TW201431454A (zh) 電路板及其製作方法
CN103579009A (zh) 封装基板及其制作方法、芯片封装结构及芯片封装体制作方法
KR20170000795A (ko) 배선기판 및 그 제조방법
CN114823555B (zh) 封装结构及其制作方法
KR20110010014A (ko) 반도체 패키지의 제조 방법
JP2015144150A (ja) 配線基板の製造方法
KR20090065609A (ko) 플립 칩 실장을 위한 솔더 형성 방법
JP2015211146A (ja) 配線基板の製造方法
JP2015144152A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent