TWI632647B - 封裝製程及其所用之封裝基板 - Google Patents

封裝製程及其所用之封裝基板 Download PDF

Info

Publication number
TWI632647B
TWI632647B TW105101365A TW105101365A TWI632647B TW I632647 B TWI632647 B TW I632647B TW 105101365 A TW105101365 A TW 105101365A TW 105101365 A TW105101365 A TW 105101365A TW I632647 B TWI632647 B TW I632647B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
patent application
scope
item
Prior art date
Application number
TW105101365A
Other languages
English (en)
Other versions
TW201727840A (zh
Inventor
范植文
陳嘉成
邱士超
白裕呈
洪祝寶
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105101365A priority Critical patent/TWI632647B/zh
Priority to CN201610078223.9A priority patent/CN106981469B/zh
Publication of TW201727840A publication Critical patent/TW201727840A/zh
Application granted granted Critical
Publication of TWI632647B publication Critical patent/TWI632647B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一種封裝基板係包括：介電層、設於該介電層上之第一線路層、以及藉由絕緣層結合至該介電層與該第一線路層上之支撐板，以藉由該絕緣層具有浸泡溶劑後可恢復黏性之特性，故於該封裝基板完成封裝製程後，能重複使用該支撐板與該絕緣層，以避免浪費該支撐板。

Description

封裝製程及其所用之封裝基板
本發明係有關一種封裝製程，尤指一種節省資源之封裝製程及其封裝基板。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了提高多層電路板之佈線精密度，業界遂發展出一種增層技術(Build-up)，亦即在一核心板(Core board)之兩表面上分別以線路增層技術交互堆疊多層之介電層及線路層，並於該介電層中開設導電盲孔(Conductive via)以供上下層線路之間電性連接。進一步地，為了滿足微型化(miniaturization)的需求，係發展出無核心板(coreless)之封裝技術。
第1圖係為習知無核心層(coreless)之封裝基板1之剖面示意圖。如第1圖所示，該封裝基板1係包括一介電層10、形成於該介電層10上、下側之第一線路層11與第二線路層12、以及形成於該介電層10上側及該第二線路層12上之防銲層13，其中，形成複數導電盲孔100於該介電層10中，以電性連接該第一與第二線路層11,12，且 該防銲層13形成有複數開孔130以露出該第二線路層12之電性接觸墊120。
由於該封裝基板1係無核心層，因而其板厚較薄，故於進行封裝製程(即設置晶片)前，容易產生運送不易及板體彎翹等問題。因此，該封裝基板1之下側會保留製程耗品(即具有銅層30之硬質板3，如銅箔基板)與用以製作該第一線路層11之導電層110，以增加該封裝基板1之結構強度，而避免該封裝基板1運送不易、發生翹曲或破裂等問題。
惟，習知封裝基板1於封裝製程後，會利用移除該銅層30以分離該硬質板3與該封裝基板1，故分離後之硬質板3需丟棄，因而造成該硬質板3浪費的問題。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種封裝基板，係包括：介電層，係具有相對之第一表面與第二表面；第一線路層，係設於該介電層之第一表面上；以及支撐板，係藉由絕緣層以結合至該介電層之第一表面上。
本發明復提供一種封裝製程，係包括：提供一前述之封裝基板；將至少一電子元件結合至該介電層之第二表面上；以及將該支撐板與該絕緣層自該介電層之第一表面上分離。
前述之封裝製程中，該封裝基板之製法係包括：提供 表面上形成有該第一線路層之一承載件；形成該介電層於該承載件及該第一線路層上，其中，該介電層係以其第一表面結合該承載件；以及將該支撐板利用該絕緣層結合於該介電層之第一表面上。
前述之封裝製程中，該電子元件係為主動元件、被動元件或其二者組合。
前述之封裝製程中，該電子元件藉由複數導電元件結合至該第二表面上。
前述之封裝製程中，復包括自該介電層上分離該支撐板後，將該支撐板結合至另一介電層上。例如，該絕緣層浸泡於溶劑中，使該絕緣層具有黏性，以結合該另一介電層。
前述之封裝基板及封裝製程中，該第一線路層之表面係齊平或低於該介電層之第一表面。
前述之封裝基板及封裝製程中，形成該支撐板之材質係為紙質基材、複合基材或FR-4基材。
前述之封裝基板及封裝製程中，形成該絕緣層之材質係為膠體，且形成該絕緣層之材質係為彈性體。
前述之封裝基板及封裝製程中，該封裝基板復包括設於該介電層之第二表面上的第二線路層。該封裝基板又包括形成於該介電層中之複數導電盲孔，以藉由該些導電盲孔電性連接該第一與第二線路層。該封裝基板另包括絕緣保護層，係設於該介電層之第二表面及該第二線路層上，且該第二線路層係部分外露於該絕緣保護層。
由上可知，本發明之封裝基板及封裝製程中，係藉由該絕緣層之設計，使該絕緣層浸泡溶劑後即可恢復黏性，故相較於習知技術，本發明能重複使用該支撐板與該絕緣層，以避免習知使用支撐板後即丟棄所造成之浪廢問題。
1,2‧‧‧封裝基板
10,20,20’‧‧‧介電層
100,200‧‧‧導電盲孔
11,21‧‧‧第一線路層
110‧‧‧導電層
12,22‧‧‧第二線路層
120,220‧‧‧電性接觸墊
13‧‧‧防銲層
130,230‧‧‧開孔
20a‧‧‧第一表面
20b‧‧‧第二表面
23‧‧‧絕緣保護層
24‧‧‧支撐板
240‧‧‧絕緣層
3‧‧‧硬質板
30‧‧‧銅層
4‧‧‧承載件
40‧‧‧金屬層
40’‧‧‧銅箔
9‧‧‧電子封裝結構
90‧‧‧電子元件
91‧‧‧導電元件
第1圖係為習知封裝基板的剖視示意圖；第2A至2E圖係為本發明之封裝基板之製法的剖視示意圖；以及第3A至3C圖係為本發明之封裝製程的剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2E圖係為本發明封裝基板2之製法的剖面示意圖。
如第2A圖所示，提供一承載件4，其中，該承載件4係為絕緣板、陶瓷板、銅箔基板或玻璃板等。
於本實施例中，該承載件4係為銅箔基板，其上、下表面具有一銅箔40’，且於各該銅箔40’上形成一金屬層40以作為導電層(seed layer)，其中，該金屬層40之厚度係為2微米(μm)，且該銅箔40’之厚度則為18微米(μm)。
如第2B圖所示，利用該金屬層40電鍍形成一第一線路層21於該承載件4之上、下側。
如第2C圖所示，形成一介電層20於該承載件4及該第一線路層21上，且該介電層20具有相對之第一表面20a與第二表面20b，使該介電層20之第一表面20a接觸結合該金屬層40，並使該第一線路層21嵌埋於該介電層20中。接著，形成一第二線路層22於該介電層20之第二表面20b上，且形成複數導電盲孔200於該介電層20中，以電性連接該第一與第二線路層21,22。
於本實施例中，該介電層20之材質係為預浸材(prepreg)，且該第二線路層22具有複數電性接觸墊220。
再者，形成一絕緣保護層23於該介電層20之第二表面20b及該第二線路層22上，且該絕緣保護層23形成有複數開孔230，以令各該電性接觸墊220外露於各該開孔230。
如第2D圖所示，移除該承載件4及其金屬層40與銅箔40’，以外露該介電層20之第一表面20a與該第一線路層21。
如第2E圖所示，將一支撐板24利用一絕緣層240結合於該介電層20之第一表面20a與該第一線路層21上。
於本實施例中，形成該支撐板24之材質係為聚合物，例如，聚乙烯、聚丙烯、聚對苯二甲酸乙二酯(polyethylene terephthalate，簡稱PET)或紙質基材、複合基材或FR-4基材，且形成該絕緣層240之材質係為膠體或彈性體(elastomer)，例如，丁腈橡膠(NBR)、氯丁橡膠(Neoprene)或聚矽氧橡膠聚合物(Silicone rubber compound)。具體地，該支撐板24可為PET，且該絕緣層240可為聚矽氧橡膠彈性體。
於後續封裝製程中，係使用第2E圖所示之封裝基板2進行如第3A至3C圖所示之本發明之封裝製程。
如第3A圖所示，將至少一電子元件90藉由複數導電元件91結合至該些電性接觸墊220上，再形成固定該電子元件90之封裝膠體(圖略)，以形成一電子封裝結構9。
於本實施例中，該導電元件91係例如銅柱或銲錫凸塊，且該電子元件90係為主動元件、被動元件或其二者組合，其中，該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。
如第3B圖所示，利用機械方式或物理方式將該絕緣層240自該介電層20之第一表面20a上脫離，使該支撐板 24與該絕緣層240自該介電層20之第一表面20a上分離，即分離該支撐板24與該電子封裝結構9。
如第3C圖所示，回收該支撐板24與該絕緣層240，並重複使用該支撐板24與該絕緣層240。
於本實施例中，將分離後之絕緣層240浸泡於溶劑中，使該絕緣層240重新恢復黏性，以令該支撐板24可藉由該絕緣層240結合至另一介電層20’上。
於本實施例中，該溶劑之種類可配合該絕緣層240，以重新恢復該絕緣層240之黏性，故該溶劑可選擇非極性有機(non-polar organic)溶劑，例如，汽油(Gasoline)、機油(Motor oil)、柴油(Diesel fuel)、苯(Benzene)、或甲苯(Toluene)等。
本發明提供一種封裝基板2係包括：一介電層20、一第一線路層21以及一支撐板24。
所述之介電層20係具有相對之第一表面20a與第二表面20b。
所述之第一線路層21係設於該介電層20之第一表面20a上，且其表面齊平或低於該介電層20之第一表面20a。
所述之支撐板24係具有一絕緣層240以結合至該介電層20之第一表面20a與該第一線路層21上，且形成該絕緣層240之材質係為膠體。
於一實施例中，形成該支撐板24之材質係為紙質基材、複合基材或FR-4基材。
於一實施例中，該封裝基板2復包括設於該介電層20 之第二表面20b上的第二線路層22。該封裝基板2又包括形成於該介電層20中之複數導電盲孔200，以電性連接該第一與第二線路層21,22。該封裝基板2另包括一絕緣保護層23，其設於該介電層20之第二表面20b及該第二線路層22上，且該絕緣保護層23形成有複數露出部分該第二線路層22之開孔230。
綜上所述，本發明之封裝基板及封裝製程中，主要藉由該絕緣層之設計，使該絕緣層浸泡溶劑後即可恢復黏性，故能重複使用該支撐板與該絕緣層，以避免習知使用支撐板後即丟棄所造成之浪廢問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (20)

  1. 一種封裝基板，係包括：介電層，係具有相對之第一表面與第二表面；第一線路層，係設於該介電層之第一表面上；以及支撐板，係藉由一浸泡過非極性有機(non-polar organic)溶劑後可重新恢復黏性的絕緣層結合至該介電層之第一表面上，其中，該絕緣層為橡膠聚合物。
  2. 如申請專利範圍第1項所述之封裝基板，其中，該第一線路層之表面係齊平或低於該介電層之第一表面。
  3. 如申請專利範圍第1項所述之封裝基板，其中，形成該支撐板之材質係為紙質基材、複合基材或FR-4基材。
  4. 如申請專利範圍第1項所述之封裝基板，其中，形成該絕緣層之材質係為膠體。
  5. 如申請專利範圍第1項所述之封裝基板，其中，形成該絕緣層之材質係為彈性體。
  6. 如申請專利範圍第1項所述之封裝基板，復包括設於該介電層之第二表面上的第二線路層。
  7. 如申請專利範圍第6項所述之封裝基板，復包括形成於該介電層中之複數導電盲孔，以藉由該些導電盲孔電性連接該第一與第二線路層。
  8. 如申請專利範圍第6項所述之封裝基板，復包括絕緣保護層，係設於該介電層之第二表面及該第二線路層上，且該第二線路層係部分外露於該絕緣保護層。
  9. 一種封裝製程，係包括：提供一如申請專利範圍第1項所述之封裝基板；將至少一電子元件結合至該介電層之第二表面上；以及將該支撐板與該絕緣層自該介電層之第一表面上分離。
  10. 如申請專利範圍第9項所述之封裝製程，其中，該封裝基板之製法係包括：提供表面上形成有該第一線路層之一承載件；形成該介電層於該承載件及該第一線路層上，其中，該介電層係以其第一表面結合該承載件；移除該承載件；以及將該支撐板藉由該絕緣層結合於該介電層之第一表面上。
  11. 如申請專利範圍第9項所述之封裝製程，其中，該第一線路層之表面係齊平或低於該介電層之第一表面。
  12. 如申請專利範圍第9項所述之封裝製程，其中，形成該支撐板之材質係為紙質基材、複合基材或FR-4基材。
  13. 如申請專利範圍第9項所述之封裝製程，其中，形成該絕緣層之材質係為膠體。
  14. 如申請專利範圍第9項所述之封裝製程，其中，形成該絕緣層之材質係為彈性體。
  15. 如申請專利範圍第9項所述之封裝製程，其中，該封裝基板復包括設於該介電層之第二表面上的第二線路層。
  16. 如申請專利範圍第15項所述之封裝製程，其中，該封裝基板復包括形成於該介電層中之複數導電盲孔，以藉由該些導電盲孔電性連接該第一與第二線路層。
  17. 如申請專利範圍第15項所述之封裝製程，該封裝基板復包括絕緣保護層，係設於該介電層之第二表面及該第二線路層上，且該第二線路層係部分外露於該絕緣保護層。
  18. 如申請專利範圍第9項所述之封裝製程，其中，該電子元件係為主動元件、被動元件或其二者組合。
  19. 如申請專利範圍第9項所述之封裝製程，其中，該電子元件藉由複數導電元件結合至該第二表面上。
  20. 如申請專利範圍第9項所述之封裝製程，復包括自該介電層上分離該支撐板後，將該支撐板結合至另一介電層上。
TW105101365A 2016-01-18 2016-01-18 封裝製程及其所用之封裝基板 TWI632647B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105101365A TWI632647B (zh) 2016-01-18 2016-01-18 封裝製程及其所用之封裝基板
CN201610078223.9A CN106981469B (zh) 2016-01-18 2016-02-04 封装制程及其所用的封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105101365A TWI632647B (zh) 2016-01-18 2016-01-18 封裝製程及其所用之封裝基板

Publications (2)

Publication Number Publication Date
TW201727840A TW201727840A (zh) 2017-08-01
TWI632647B true TWI632647B (zh) 2018-08-11

Family

ID=59340792

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101365A TWI632647B (zh) 2016-01-18 2016-01-18 封裝製程及其所用之封裝基板

Country Status (2)

Country Link
CN (1) CN106981469B (zh)
TW (1) TWI632647B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201314853A (zh) * 2011-09-30 2013-04-01 Unimicron Technology Corp 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
TW201410096A (zh) * 2012-08-27 2014-03-01 Zhen Ding Technology Co Ltd 晶片封裝基板和結構及其製作方法
TW201414372A (zh) * 2012-09-25 2014-04-01 Zhen Ding Technology Co Ltd 晶片封裝基板和結構及其製作方法
TW201427522A (zh) * 2012-12-21 2014-07-01 Zhen Ding Technology Co Ltd 承載電路板、承載電路板的製作方法及封裝結構
TW201505507A (zh) * 2013-07-22 2015-02-01 Zhen Ding Technology Co Ltd 封裝基板、封裝結構以及封裝基板的製作方法
TW201546912A (zh) * 2014-02-13 2015-12-16 Adl Engineering Inc 電子封裝件、封裝載板及兩者的製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
CN102054714B (zh) * 2009-11-06 2012-10-03 欣兴电子股份有限公司 封装结构的制法
CN105097558A (zh) * 2014-04-21 2015-11-25 富葵精密组件(深圳)有限公司 芯片封装结构、制作方法及芯片封装基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201314853A (zh) * 2011-09-30 2013-04-01 Unimicron Technology Corp 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
TW201410096A (zh) * 2012-08-27 2014-03-01 Zhen Ding Technology Co Ltd 晶片封裝基板和結構及其製作方法
TW201414372A (zh) * 2012-09-25 2014-04-01 Zhen Ding Technology Co Ltd 晶片封裝基板和結構及其製作方法
TW201427522A (zh) * 2012-12-21 2014-07-01 Zhen Ding Technology Co Ltd 承載電路板、承載電路板的製作方法及封裝結構
TW201505507A (zh) * 2013-07-22 2015-02-01 Zhen Ding Technology Co Ltd 封裝基板、封裝結構以及封裝基板的製作方法
TW201546912A (zh) * 2014-02-13 2015-12-16 Adl Engineering Inc 電子封裝件、封裝載板及兩者的製造方法

Also Published As

Publication number Publication date
CN106981469A (zh) 2017-07-25
CN106981469B (zh) 2019-10-11
TW201727840A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
TWI415542B (zh) A printed wiring board, and a printed wiring board
CN109074947B (zh) 电子部件
JP5997260B2 (ja) 印刷回路基板及びその製造方法
US9899235B2 (en) Fabrication method of packaging substrate
JP2008226945A (ja) 半導体装置およびその製造方法
CN107393899B (zh) 芯片封装基板
US9859221B2 (en) Multilayer wiring board with built-in electronic component
JP3910379B2 (ja) ボール・グリッド・アレイ・モジュール用の多層基板の製造方法
JP2014135502A (ja) 回路基板の製造方法及び回路基板
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
TWI591739B (zh) 封裝堆疊結構之製法
TWI624011B (zh) 封裝結構及其製法
JP2009260165A (ja) 半導体装置
TWI632647B (zh) 封裝製程及其所用之封裝基板
JP2017028024A (ja) 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
TWI599283B (zh) 印刷電路板及其製作方法
JP7131740B2 (ja) プリント回路基板及びパッケージ
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
US20080212287A1 (en) Semiconductor package structure with buried electronic device and manufacturing method therof
US11553601B2 (en) Wiring board and method for manufacturing the same
TW201601224A (zh) 封裝基板結構及其製法
KR20170034157A (ko) 패키지 기판 및 그 제조방법