TWI452632B - 製造均勻一致結晶矽膜的微影方法 - Google Patents

製造均勻一致結晶矽膜的微影方法 Download PDF

Info

Publication number
TWI452632B
TWI452632B TW098106712A TW98106712A TWI452632B TW I452632 B TWI452632 B TW I452632B TW 098106712 A TW098106712 A TW 098106712A TW 98106712 A TW98106712 A TW 98106712A TW I452632 B TWI452632 B TW I452632B
Authority
TW
Taiwan
Prior art keywords
film
region
cap layer
boundary
lithography
Prior art date
Application number
TW098106712A
Other languages
English (en)
Other versions
TW200952089A (en
Inventor
James S Im
Original Assignee
Univ Columbia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Columbia filed Critical Univ Columbia
Publication of TW200952089A publication Critical patent/TW200952089A/zh
Application granted granted Critical
Publication of TWI452632B publication Critical patent/TWI452632B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

製造均勻一致結晶矽膜的微影方法 【交叉引用之相關申請案】
本案申請專利範圍依據美國專利法35U.S.C119(e)享有同在審查中之2008年2月29日申請且名稱為「連續側向固化微影技術」之美國申請案61/032744號的優先權，且以引用方式將該案全文併入本文中。
本文中引用的所有專利、專利申請案和公開文獻皆已引用的方式將其全文納入本文中以供參照，以完整說明相關領域中熟悉該項技術者在本案申請之前已知的先前技藝。
本發明有關於製造均勻一致結晶矽膜的微影方法。
近年來，已經研究出各種結晶技術或增進無定形或多晶半導體薄膜結晶性之技術，這種結晶薄膜可用於製造各種元件，例如影像感測器與主動式矩陣液晶顯示(AMLCD)裝置。之後，將薄膜電晶體(TFTs)規則陣列製造於適當透明基板上，各電晶體則作為畫素控制器。
半導體薄膜(例如矽薄膜)會經過各種雷射製程加以處理，包括準分子雷射退火(ELA)與連續側向固化(SLS)處理，以供液晶顯示器之用。SLS非常適合用於處理AMLCD裝置以及有機發光二極體(OLED)與主動矩陣OLED(AMOLED)裝置中所使用的薄膜。SLS的一項特 徵是利用準分子雷射照射來控制側向晶體成長。當經過照射之區域完全熔化時會開始進行側向成長，並且會從被遮蔽與未遮蔽區域之間的固態-液態界面處開始固化。側向成長長度(LGL)與薄膜性質和照射條件有關。傳統SLS技術無法精確定位側向成長結晶區域的位置，導致在經過SLS處理之薄膜中所製備的元件性質有所差異。
本發明說明了用於產生均勻多晶矽(Si)薄膜或較大晶粒之Si薄膜的微影製程。本發明也說明了用於製造可控制位向之單晶區域的微影製程。
在一態樣中，一種裝置包括一半導體薄膜，該半導體薄膜包括至少一側向成長晶粒區域以及位於該區域中一位置處的元件，該位置是相對於晶粒之至少一長晶界的位置而定義，所述晶粒包含與側向成長方向垂直的至少一長晶界，並且具有實質均勻一致的晶粒結構，其中超過約50%的晶粒具有比該側向成長長度要長的長度
在一態樣中，一種裝置包括了一半導體薄膜，該半導體薄膜包括至少一側向成長晶粒區域以及位於該區域中一位置處的元件，該位置是相對於所述晶粒之至少一長晶界的位置而定義。所述晶粒包括至少一對實質上平行 的長晶界與複數個橫越相鄰長晶界之間的側向成長晶粒，且所述晶粒具有實質一致的晶粒結構，在該結構中，超過約50%之晶粒具有的長度比側向成長長度要長。
在一或多個實施例中，該薄膜上之該些長晶界的位置為已知，且具有精確度為小於該側向成長長度的10%，或其精確度為小於該側向成長長度的5%。
在一或多個實施例中，該元件是一電晶體，其包括一通道源極與汲極。舉例而言，該電晶體是場效電晶體(FET)且位於該區域內使該FET之通道不含長晶界的位置處；或是該FET位於該區域內使得該FET之源極或汲極不含長晶界的位置處；或是該FET位於該區域內使得該通道在一已知位置處與一長晶界相交的位置處。
在一態樣中，一種裝置包括了一半導體薄膜，該半導體薄膜包括複數個側向成長結晶島區(laterally grown crystalline islands)以及包含位於該區域中之一位置處的一元件，該位置是相對於所述結晶島區之至少一長晶界的位置而定義。所述島區包括至少一長晶界，該長晶界於距離該島區中央一段距離處環繞(circumscribing)該些島區其中一者，該距離大於側向成長長度，且其中超過約90%的島區具有相同的結晶表面位向。
在一或多個實施例中，該結晶表面位向是一{100}平面，且視情形而定(optionally)，該晶粒位向包括約90% 的島區表面積具有落在{100}極15°內的{100}表面位向。
在一或多個實施例中，該結晶表面位向是一{111}表面，且視情形而定，該晶粒位向包括約90%的島區表面積具有在{111}極的15°內之{100}表面位向。
在一或多個實施例中，該薄膜上之長晶界的位置為已知，且精確度是小於該側向成長長度的20%；或其精確度是小於該側向成長長度的10%。
在一或多個實施例中，該元件是FET，其包括一通道源極與汲極，且該FET位於該區域內使該FET之通道不含長晶界的位置處。
在一態樣中，一種製造一裝置的方法包括：於第一組條件下對一半導體薄膜的第一區域進行第一輻射，以從該薄膜中的第一邊界誘發受控制的超側向成長(superlateral growth)，其中該第一邊界是以微影方式定義；於第二組條件下對該薄膜上與該第一區域部分重疊的第二區域進行第二輻射，以從該薄膜中的第二邊界誘發受控制的超側向成長，其中該第二邊界是以微影方式定義；以及其中該第一與第二輻射提供一包括側向成長晶粒與至少一長晶界的薄膜，所述晶粒的長度比側向成長長度要長，其中該長晶界的位置已知落於一側向成長長度的20%內；以及於該半導體薄膜中的一位置處製造一電子元件，該位置是相對於該長晶界的位置而定義。
在一或多個實施例中，該第一區域、該第二區域或此兩者的輻射使該半導體薄膜在整個厚度上完全熔化。
在一或多個實施例中，該第一輻射與第二輻射之至少其中一者是整片輻射(flood irradiation)。
在一或多個實施例中，藉由於該薄膜的至少一部分上方微影形成一蓋層，來提供微影定義的邊界。
在一或多個實施例中，該蓋層具有一圖案，使下方之該半導體薄膜於微影定義之位置中暴露於輻射下。
在一或多個實施例中，是利用設置於該薄膜下方的下層來提供該微影定義之邊界。
在一或多個實施例中，該下層是一熱吸收材料，且其中，在使用可被該半導體薄膜吸收的波長進行輻射期間，位於該微影定義位置處之上方半導體薄膜的溫度低於該半導體薄膜之鄰近區域的溫度。
在一或多個實施例中，該下層是一熱吸收材料，且其中，在使用可穿透該半導體薄膜之波長進行輻射期間，位於該些微影定義位置處之上方半導體薄膜的溫度高於該半導體薄膜之鄰近區域的溫度。
在一或多個實施例中，該蓋層是由一種不傳導輻射能之材料所組成。
在一或多個實施例中，該蓋層是由一種可反射輻射能之材料所組成。
在一或多個實施例中，該蓋層是以微影方式定義出的一圓點(dot)或圓點陣列。
在一或多個實施例中，該輻射包括：輻射一圍繞著第一微影定義圓點蓋層的第一區域，以熔化該第一區域，而該第一圓點下方的區域保持至少部分為固體，其中該熔化區域從固體與液體之間的界面處側向結晶；移除該第一圓點蓋層；微影沉積一第二蓋層，其中該第二圓點蓋層與第一輻射的側向結晶部分重疊；以及輻射一圍繞該第二微影沉積圓點蓋層的第二區域，以熔化該第二區域，而該第二圓點下方的區域保持至少部分為固體，其中該熔化區域自固體與液體之間的界面處側向結晶。
在一或多個實施例中，該蓋層暴露出下方半導體薄膜的長形區域，其中所暴露之區域定義一幾何形狀，其具有至少一個尺寸小於該半導體薄膜之特徵側向成長長度的兩倍。
在一或多個實施例中，該薄膜上的長晶界位置為已知，且其精確度為低於該側向成長長度的20%。
在一或多個實施例中，該輻射步驟包括：輻射該薄膜的至少一部分，以完全熔化該下方薄膜的暴露長形區域，而該第一蓋層下方的區域保持至少部分為固體，其中該熔化區域自固體與液體之間的界面處側向結晶；移除該第一蓋層；微影沉積一第二蓋層，其中該第二蓋層 與第一輻射的一側向結晶部分重疊；以及輻射該薄膜的至少一部分，以完全熔化該下方薄膜的暴露長形區域，而該第二蓋層下方的區域保持至少部分為固體，其中該熔化區域自固體與液體之間的界面處側向結晶。
在一或多個實施例中，該長晶界的位置是由微影設置之邊界的位置以及晶粒的側向成長長度加以引導。
在一或多個實施例中，該薄膜上的長晶界位置為已知，且其精確度為小於該側向成長長度的10%；或其精確度為小於該側向成長長度的5%。
在一或多個實施例中，該元件包括一FET。
在另一態樣中，一種薄膜處理方法包括：提供一半導體薄膜，其具有置於該薄膜下方的一熱沈，該熱沈係利用微影方法加以定位；以一能量密度輻射該薄膜，該能量密度足以僅部分熔化位於該熱沈上方的一薄膜區域，並完全熔化與該部分熔化區域相鄰的薄膜，其中該熔化區域從該部分熔化區域與液體之間的界面處側向結晶；於薄膜上以一圖案來定位一蓋層，而暴露出一部分的側向結晶薄膜；以及以一能量密度輻射該薄膜，該能量密度足以於整個厚度上完全熔化該暴露出的薄膜，而該蓋層下方的區域保持至少部分為固體，其中該熔化區域自固體與液體之間的界面處側向結晶。
在另一態樣中，一種薄膜處理方法包括：提供一半導 體薄膜，其具有置於該薄膜上方的一第一蓋層，該第一蓋層具有一圖案以暴露出該薄膜的一部分，該蓋層利用微影方法加以定位；以一第一能量密度輻射該薄膜，該第一能量密度足以於整個厚度上完全熔化該薄膜的暴露部分，而該第一蓋層下方的區域保持至少部分為固體，其中該熔化區域自該部分熔化區域與液體之間的界面處側向結晶；於薄膜上以一圖案來定位一蓋層，以暴露出一部分的側向結晶薄膜；以及，以一第二能量密度輻射該薄膜，該第二能量密度足以於整個厚度上完全熔化該薄膜之暴露部分，而該第二蓋層下方的區域保持至少部分為固體，其中該熔化區域自該部分熔化區域與液體之間的界面處側向結晶。
在另一態樣中，一種製造一裝置的方法包括：利用兩次以上重疊的輻射步驟對一半導體薄膜的至少一部分進行輻射，其中各輻射步驟至少部分熔化並且側向結晶該薄膜的一微影定義區域，以獲得一側向成長晶粒區域，其具有與側向成長長度垂直的至少一長晶界；確認至少一長晶界的位置；以及，在該半導體薄膜中、相對於該長晶界之位置而定義的一位置處製造一電子元件。
此處所使用之「長晶界(long grain boundary)」一詞是指在薄膜區域中側向晶體成長前線停止所形成的晶界，不管是藉由與另一組側向成長晶體碰撞或因過冷 (supercooling)產生成核作用(nucleation)所造成。長邊界通常(但非絕對)會與側向晶粒成長方向成垂直，需注意的例外是使用「圓點狀」蓋層之側向成長，如以下將進一步詳細說明者。
此處用語「側向成長結晶」或「側向結晶成長」是指當完全熔化的區域在一完全熔化區域與一含種晶區域之間的界面處開始固化時所起始的晶體側向成長。含種晶區域可為固體或部分熔化。
「相對於至少一長晶界而定義的位置」是指在薄膜上基於一已知長晶界位置而定的位置。
「微影控制」是指藉由使用微影方式或其他精確沉積方法來控制一特徵(例如長晶界)的位置，以精確定位出用於輻射與晶粒側向成長的蓋層或其他元件。特徵的實際位置亦可與薄膜特性、組成、厚度以及輻射條件、溫度、波長、脈衝時間、能量密度等因素有關。
「微影定義」是指薄膜區域的特徵位置及/或尺寸是利用微影加以定義，例如藉由具微影形成特徵之薄膜(如蓋層、下層或熱沈)與入射光能量的相互作用來定義。
所述方法使得可控制位置之結晶區域的放置具有相當於元件製程(例如TFTs的設置)般的精確度。需要發展微影技術，以確保重疊之側向成長，進而產生更均勻一致的微結構，而本發明所述方法為此方面提供了操作彈性。
為了製造適用於精密元件的薄膜，提供了可使薄膜結晶化的方法與系統，其產生微結構的精確度與用於在薄膜上產生並定位精密元件的精確度相同。精密元件通常是利用精確製程(例如微影方法)而產生。精確結晶方法使用與精密元件的大小和位置相同的尺寸規格及相同的精確度來控制缺陷(例如晶粒與晶界)的位置與大小。這些特徵的位置與尺寸已知有微米、次微米、甚至奈米級的規格，其於本文中稱之為「精確位置」。
在部分實施例中，精確結晶使用微影方法。微影圖案化方法(特別是光微影方法)可以精細尺寸規格來建構材料的結構。半導體業中使用微米與奈米製程技術提供了精確設置在晶圓上、具精確尺度且非常微細的特徵。定位的精確度以及特徵的尺寸已知可達10奈米或50奈米之間。長晶界(與側向結晶成長方向成垂直者)的定位精確度範圍可從小於約晶粒側向成長長度的20%至小於晶粒側向成長長度的約10%至約5%，端視使用之結晶方法的類型而定。一般側向成長長度的範圍約為1μm至約4μm。因此，可在約100nm至約800nm的誤差範圍內精確地設置長晶界的位置。最典型的是，可於約50nm至約300nm的誤差範圍內精確地設置長晶界的位置。
特別是，光微影製程(photolithographic process)是用來 選擇性移除部分光阻，以產生一遮蔽表面，且在該遮蔽表面中的圖案特徵的圖案與位置是已精確得知的。一遮罩設定(即在製造半導體之光顯影步驟中用來定義幾何形狀的一系列電子資料)是用於定義矽薄膜結晶製程中所使用的遮罩圖案。可使已遮蔽的表面經過輻射照射，以於薄膜上提供結晶區域，並且亦可精確得知該薄膜的圖案與圖案化特徵結構的位置。
第1圖說明示範此製程的示例光微影方法。為製備用來進行結晶的矽薄膜，在基板100上的一無定形或低結晶度矽薄膜110上塗佈一層光阻120。在光阻層120上方置放一遮罩130，遮罩130含有將轉移至光阻上的圖案。一般光阻至少有正光阻與負光阻兩種類型。就正光阻而言，使用UV光曝光的光阻係，其下方材料將被移除；在這些光阻中，暴露至UV光改變了光阻的化學結構，使其變得更能溶解於顯影劑中。接著使用顯影劑溶劑洗去已曝光的光阻，留下裸露下方材料的窗口。因此，遮罩會含有相同並且將留在晶圓上的圖案。負光阻則呈現恰好相反的行為，暴露至UV光使負光阻會聚合而更難以溶解，因此，負光阻的曝光部分仍保留在表面上，而顯影劑僅移除未經暴光的部分。因此，用於負光阻之遮罩含有與欲轉移之圖案相反(或「負」顯影)的圖案。一般而言，光阻本身可作為覆蓋層(假設光阻具有必需的熱穩定性而能夠於輻射期間保持完整)。光阻可經烘烤以增加其強度與抗熱性。在其他實施例中，光阻可作為 用於將覆蓋層轉移至矽表面之圖案。舉例而言，當使用金屬化薄膜作為覆蓋層時，可於薄膜表面上沉積一金屬層，並移除光阻以顯露出下方經暴露之薄膜。
雖以光微影方式作為技術說明，然應知也可使用能在薄膜表面上產生精確定位圖案層的其他方法。除非另行指明，可以用任何習知方法取代光微影技術，以產生具有精確位置之圖案層。從以下說明應知本方法並不限於矽薄膜結晶，其亦可施行於任一薄膜。下文僅為說明之用，如非另行指明，下述方法也可用於任何此類材料。
薄膜的輻射是使用能量密度足以熔化或部分熔化所欲薄膜的脈衝光源來進行。脈衝光源可為發散式或整片式光源，其可涵蓋大表面(且較佳為整個表面)。輻射一般為整片式輻射處理，因此可於單次脈衝中對基板表面的大面積區域進行輻射。可同時處理一基板(例如玻璃面板)的整片薄膜。因此多次脈衝操作是用來增進結晶性，且不需以例如雷射式再結晶方法中所使用的掃瞄方式來涵蓋大基板區域。
在一或多個實施例中，輻射源是脈衝式準分子雷射。單次脈衝高能量的準分子雷射目前被認為適合用於超快速熱退火(RTA)以產生淺接合。每一次脈衝的高能量可以一次脈衝輻射整個晶片。
在其他實施例中，可使用二極體雷射，其能夠以例如~800nm進行脈衝式雷射。高功率二極體雷射具功率效率，且具有高發散性(divergence)，而適用大面積覆蓋。
在其他實施例中可使用閃光燈，其可處理整個晶圓或甚至玻璃面板。理想的光源是依特定應用而定，閃光燈更能「施加(taxing)」至基板與下方結構(其可為3D-IC中之電子元件)，而提供較便宜的處理、較長的側向成長，但也許也生成較多缺陷的側向成長且提高表面粗糙度。可藉由化學機械研磨(CMP)來減少表面粗糙度。
閃光雷射退火使用閃光燈來產生寬廣波長範圍(例如，400-800nm)之白光。閃光燈是一種填氣式放電燈泡，可於非常短的時間內產生強烈、非調和(incoherent)的全光譜白光。閃光燈退火裝置使用白光能量進行表面輻射，其中係利用例如橢圓反射鏡聚焦光線，以將光能量引導至基板上，例如如第11圖所示者。第11圖是具有反射裝置910之閃光燈反應器900的簡化側視圖。閃光燈反應器可包括一閃光燈陣列920，其位於支撐座930上方，目標區域950則位於兩者之間。反射裝置910定位於閃光燈上方，以自閃光燈反射不同量的輻射960至目標區域的面向側之不同部位。目標區域是用以容置一基板(晶圓)。
使用一系列的電容器與電感器(圖中未示)來供應燈功率，其可以微秒至毫秒尺度形成良好定義之閃光脈衝。在典型閃光燈中，可獲得之光能量密度範圍高達3~5J/cm2(在50μs放電下)或50~60J/cm2(1-20ms放電)。在示範實施例中，光能量密度可為約2~150J/cm2。閃光燈退火可在數十微秒至數十毫秒間(例如 10μs~100ms)以單次閃光來快速加熱固體表面。影響薄膜結晶品質的閃光燈變數包括入射光的能量強度，以及脈衝週期與光的形狀(其產生一定停留時間(dwell time)，亦即熔化時間)。
在一或多個實施例中，可使用蓋層進行受控制超側向成長方法(C-SLG)以用於熔化產生之側向成長的精確定位。在C-SLG方法中，使用微影塗覆之蓋層將入射光造成熔化的位置與範圍控制且限制在薄膜的一特定區域中。蓋層包括一圖案，暴露出薄膜欲熔化的精確定位區域。當已熔化之區域冷卻並固化時，晶粒會在該區域中以比傳統多晶質薄膜較規則的方式進行側向成長。
第2圖是一薄膜200部分的上視示意圖，其包括已使用C-SLG而結晶化的區域202。在C-SLG期間，處理區域202會熔化，且從熔化區域202與未熔化區域220、220’之間的固態-液態界面205、205’處開始固化。晶粒210自邊界205與205’朝向處理區域202的中心側向成長，並且在中線230會合，而形成了與固化方向垂直的長晶界。每一區段含有由晶界213分隔之晶粒210。當晶粒向內側向成長時，可能例如與另一晶界相交而形成包藏缺陷(occlusion defect，標示為225)。每一區段的寬度是由側向成長長度(LGL)定義，側向成長長度同時也是各區段中最大晶粒的典型水平寬度。LGL的值約為處理區域202寬度的一半，LGL亦受最大值LGLmax侷限，LGLmax是在側向固化受到過冷液體中固體的隨機 成核而停止之前，一般晶粒所能成長的最大長度。LGLmax與薄膜及入射光的特性有關，例如薄膜的厚度與組成以及熔化溫度。因此在典型的C-SLG方法中，處理區域的寬度不應超過LGLmax的兩倍。
結晶方法藉由增加晶粒的平均尺寸與減少處理區域中的缺陷數目來提升經過處理之薄膜的品質。然而，這些提升仍受限制，舉例而言，，處理後的區域在靠近晶界處仍可能包括相對高的包藏缺陷密度。此外，經過C-SLG處理之薄膜中的晶粒大小並不一致，反而是包藏晶粒(occluded grain)的大小通常都比持續晶粒(persistent grain)小得多。除此之外，即使是持續晶粒，其長度仍受限於LGL的值，而LGL本身具有一最大值LGLmax。最後，由於包藏晶粒的存在，晶界的密度並不均勻。在特色是結晶製程中之單一側向成長步驟的C-SLG中，超過50%的晶粒會包藏(occluded)，且無法跨及完整的側向成長長度。
為了減少隨機定位的包藏晶粒數量，部分實施例使用微影定位蓋層進行連續結晶步驟，使每一步驟中成長之晶粒與先前步驟中形成之晶界重疊。利用這樣的反覆步驟，可移動處理區域的位置而使新處理區域與先前處理區域部分重疊，連續步驟減少了包藏晶粒的數量，並產生更均勻一致的晶粒結構，而形成適合精密元件的結晶區域。如果選擇適當的話，這樣的重疊可減少缺陷數量，特別是包藏晶界的數量，也可延伸先前重覆步驟中所產 生的晶粒。在一或多個實施例中，超過50%、或超過75%、或超過90%的晶粒所具有的晶粒長度與側向成長長度相當，亦即晶粒未被包藏。
第3A-3D圖說明根據一或多個實施例之微影控制結晶製程中連續步驟的截面圖，其適於製造精密元件。使用可覆蓋薄膜大面積區域的微影蓋層，配合使用整片式或發散式光源，即可利用少量步驟提供高品質薄膜。
第3A圖繪示了在第一步驟期間經過微影處理之薄膜的截面圖。矽層300被微影定位蓋層310、310’所覆蓋，蓋層310、310’以高精確度予以定位。舉例而言，蓋層在晶圓上的定位控制在10~100nm或約10~50nm內。被覆蓋的矽層接著從上方接受輻射，舉例而言，利用脈衝式雷射光束或脈衝式閃光燈進行輻射，如箭頭325所示。選擇雷射光束的能量密度，使得矽薄膜300受蓋層310、310’屏蔽而不直接接受輻射的區段320、320’不會熔化，而矽薄膜300中接收輻射的區段330、330’則會熔化。
蓋層可為具有複數個開口之連續薄膜。蓋層可由各種材料製成，且可為反射性、吸收性或兩者兼具。蓋層可由傳統光阻材料製成。蓋層可由傳統光阻材料製成，並接著施以烘烤步驟以將光阻轉化為碳石墨。蓋層也可由能耐受輻射之高能量密度條件的其他材料製成。
在部分實施例中，蓋層對於該入射輻射而言可為非吸收性或不傳導(不透光)性。在其他實施例中，蓋層可反射入射輻射。吸收性材料傾向於吸收入射輻射並升溫 (heat up)。熱能可於結晶製程中轉移至下方薄膜。反射性或不傳導性的材料會屏蔽下方材料而不受到入射輻射的照射，因此該下方材料會比周圍暴露區域要冷。若蓋層為反射性，其可由任何反射材料製成，例如金屬材料(如鋁)。可能需要在金屬蓋層與薄膜之間放置一薄阻障層(如SiO2)以避免金屬擴散。一般而言，其應可偏移下方薄膜的熔化臨界值(melting threshold)。一般而言，如第3圖所示，其為向上偏移，當然，其也可能是向下偏移，例如當使用單色光(亦即使用雷射，而非燈泡)並且使用抗反射塗層時。
第3B圖繪示了在第二步驟期間(當從輻射製程所產生之液態-固態線開始側向結晶時)之微影處理薄膜的截面圖。在沒有輻射時，熔化區段330、330’冷卻下來，並從熔化區段330、330’與固態區段320、320’的交界處開始側向結晶(如箭頭345所示)，而形成了結晶區段340、340’，結晶區段340、340’止於垂直晶界350處。因此目前為止，本製程與使用微影蓋層之單步驟式C-SLG製程類似。
在另一實施例中，系統可具有一或多個下方吸收層，其可吸收閃光燈或二極體雷射的較長波長輻射。這些吸收層可位於薄膜與基板之間，或位於基板下方。因為吸收層傾向於吸收較長波長輻射，吸收層將先被加熱並將來自輻射的熱能傳遞至薄膜，以誘發熔化；而薄膜內的其他區域僅受較短波長光加熱並保持為固體。因為閃光 燈提供了廣光譜光線，此種配置提供了最有效率的方式來捕捉閃光燈輻射的完整能量光譜，並可捕捉可穿透Si的輻射。這些吸收層可由任一熱吸收材料組成，例如金屬基板(如鉬)。因此，上述實施例提供了利用非圖案化光源來精確定義側向成長區域位置的方法。
在下一步驟中，利用該領域技術人士習知之技術來移除第一蓋層，例如用來移除碳的氧電漿或移除金屬薄膜的濕式化學蝕刻。
第3C圖繪示了在第三步驟期間的截面圖。在此步驟中，矽層300上覆以第二微影定位蓋層360、360’，第二微影定位蓋層360、360’覆蓋了各結晶區段340、340’的中央區段365、365’。薄膜再次由上方接受輻射，輻射熔化了未被蓋層360、360’覆蓋之區段370、370’。非結晶區段320、320’以及先前結晶區段340、340’中未被蓋層360、360’覆蓋的部分會熔化並側向再固化。
所產生的薄膜具有長形側向成長層380，其具有超過50%、超過75%、或超過90%的未包藏晶粒(unoccluded grains)，該些晶粒長度與側向成長長度相當。此外，由於蓋層以及所產生的側向晶體成長係精確產生(亦即蓋層的定位在已知位置的10~50nm內)，長晶界390亦屬已知且具精確度。可知長晶界(即與晶體成長方向垂直之晶界)的定位精確度係落於10nm至800nm、或100至400nm、或100至200nm內。如以下將詳細說明者，由於對下方晶粒結構本質的知識，以100至200nm的精 確度來設置長晶界可使元件放置在任一需要位置。
微影遮罩可用於任一配置中以提供該領域中一般習知的任何形式結晶成長或加長。舉例而言，蓋層可提供複數個長形開口，例如矩形或條帶狀。可執行一系列的輻射，其中蓋層經重新定位以與先前受過輻射之薄膜的一部分重疊。所產生的薄膜可提供位置受控制之晶粒區域，其包括至少一對實質平行的長晶界與複數個橫越相鄰長晶界的長形晶粒。第5A-5B圖顯示依序使用蓋層進行三次輻射定義出多個矩形區域，並且產生數行相鄰的水平定位長形晶粒，該些長形晶粒橫越了垂直晶界。在第5A圖中，透過具有暴露矩形特徵之蓋層進行輻射提供三個被熔化及側向成長的暴露區域，蓋層可覆蓋整體晶圓的全部或實質部分。移除第一蓋層並沉積一第二蓋層，使暴露之矩形特徵與第一蓋層中的矩形特徵部分重疊。下方薄膜受到輻射，造成熔化與側向晶體成長，導致長形晶粒在與長晶界垂直的方向上延伸。此方法成長出比C-SLG其他方式更長的晶粒，且具有較平滑表面。如果使初始暴露區域間隔更遠且增加額外輻射步驟時，甚至可進行更長晶粒成長，如第6A-6C圖所示之「短掃瞄方向性」或3次閃光製程。接續之晶體側向成長的其他細節可見於US專利6,555,499號中，其藉由引用形式而併入本文。在每次熔化與側向成長操作中，結晶前線(crystallization front)終止於與晶粒成長方向成垂直的長晶界中。藉由蓋層與基於薄膜和輻射條件之結晶作用來 精確定義熔化區域的位置，因此可預測長晶界的位置在100~200nm內。在這些例子中，長晶界的位置變化可在約側向成長長度的5~10%之間。
在其他實施例中，蓋層可為一個小的不透光區域或「圓點(dot)」，且其周圍區域可完全熔化。第7A圖說明了一示例蓋層，其中區域或「圓點」700是不透光且精確地(例如以微影方式)定位於暴露之薄膜710上方。晶體從不透光的中央開始側向成長，在受輻射時，除了被圓點700遮蔽以外的所有區域會熔化，且固體島狀物作為種晶位置以供進行側向晶體成長。圓點的大小與位置係經選擇，使得連續輻射之間的側向成長區域重疊。藉由以結晶特徵側向成長長度內之距離來定位後續的「圓點」蓋層，結晶區域可接近單晶性質。在一實施例中，「圓點」蓋層係連續定位於影像方塊的四個角落處，其側邊小於晶體的特徵側向成長長度，如第7B圖所示。也可考慮使用較多或較少圓點的其他輻射圖案。需要減少必須執行的微影步驟數，且在許多例子中，三道圖案化與輻射步驟已經足夠。
第8圖說明了使用三道步驟的輻射圖案。在圓點輻射製程中，如第8A圖所示的圓點陣列810是以微影方式沉積於薄膜800上並且接受輻射。如第8B圖所示，對於單一圓點而言，圓點下方的區域提供了一固體邊界，並且從該固體邊界處種晶開始進行結晶側向成長。這些島狀物從未熔化區域(相對於前述矩形區域中，其成長具方 向性的情形)徑向成長。若圓點之間的分隔距離大於側向成長長度的兩倍，則可得到晶體被小晶粒多晶矽區域分隔的結晶結構。若分隔距離小於或等於側向成長長度以避免成核作用，則會形成晶體島狀物彼此相鄰而形成方柵狀的結晶結構。若島狀物在方柵(因為圖案化層是由圓點方形陣列所組成)中成長，則長晶界不為圓形，而為方形，且其因此不與側向成長呈垂直。接著移除第一蓋層，並於與第一位置相隔一段距離處沉積一第二蓋層820，如第8C圖所示。在經過輻射、熔化與側向成長後，晶界數目會減少(如果相鄰圓點之間有足夠空間的話，結晶島狀物的大小會變大)。利用微影方式沉積第三(最後)之圓點830，並使其受輻射。在三次蓋層沉積與輻射之後，會形成具有長晶界840之結晶島狀物，其長晶界圍繞中央蓋層(蓋層後續將移除)。由於形成單一晶粒之故，島狀物將傾向於具有單一晶面位向，對於氧化矽而言，最常見的位向是{100}與{111}。此方法對於產生具有相同表面位向的複數個島狀物相當有效，且一般而言，超過90%的結晶島狀物具有相同的結晶表面位向。使用圓點圖案進行後續晶體側向成長的其他細節可見於美國專利7,311,778號與美國專利申請案公開號2006/0102901中，其藉由引用形式併入本文。
單晶粒的長晶界並非以與平行長晶界相同等級的精確度加以決定。如同在審查中之美國專利申請案公開號2006/0102901中所述(其係藉由引用形式併入本文)，所 產生的單晶島狀物是由不同的晶粒位向所組成，且各位向將產生具有不同形狀的結晶島狀物。因此，舉例而言，具有主要<100>位向的島狀物產生刻面(faceted)成長，其產生的島狀物為方形；而具有主要<111>位向者所產生的刻面成長會是圓形或六角形。在這些例子中，長晶界的位置變化可介於約側向成長長度的10%至20%之間。
在某些使用精密元件的應用中，精密元件無法容許任何缺陷的存在。某些可容許缺陷的其他應用卻無法容許缺乏性能一致性，當元件中的缺陷數目和位置隨不同元件而改變時會造成性能缺乏一致性。另一方面，某些精密元件(例如3D積體電路等微觀元件)一點也不能容許缺陷的存在，或可能無法容許元件涵蓋之缺陷數量或位置的變化。可使用微影定位之結晶薄膜，以相對於晶界與其他缺陷對薄膜中的元件進行精確定位。
元件涵蓋的缺陷數(包括晶粒間缺陷(如晶界)與晶粒外缺陷(如雙晶、堆疊錯誤與結晶點缺陷))係依元件的大小與位置而定，較小元件的性能會受到元件中所含缺陷數目強烈影響。對於較小的元件而言，每一元件涵蓋的晶界數會以相對較大的百分比範圍變化，即使元件的位置相對於薄膜的週期性微結構僅產生非常小的變化。
第4圖是一結晶表面的平面圖，其中長晶界420係使用微影結晶技術而形成，因此為已知。橫越的晶界410並非為精確已知，這是因為其位置是部分由再結晶製程決定。然而，如第3A-3D圖、第5A-5B圖、第6A-6C圖 與第7圖所示之使用多次輻射方法可改良(例如減少)晶界數目以及如包藏、雙晶等缺陷數目。此外，當元件係設計用以增進側向晶粒方向與橫越之晶界410方向中的電子移動率時，可使元件上缺陷造成的負面影響降至最低。在第4A圖中，元件430是TFT的通道區域，通道設置在兩個長晶界420之間的區域中，且在源極「S」與汲極「D」之間流動的電子流與該橫越晶界410成平行。相較之下，第4圖中所示之元件440橫越了水平晶界並展現較低的電子移動率。不管是使用突出遮罩之傳統SLS方法，或是透過本發明之微影技術都可獲得此微結構。然而，利用傳統SLS方法時，元件是相對於微結構隨機放置，而本發明之方法可使元件精確定位在晶圓上的任何位置。在一或多個實施例中，元件是完全放置在結晶區域430中，或橫越一長晶界(如元件440)。舉例而言，元件甚至可被置放成其一邊緣與晶界重疊，以減少熱載子衰減。能夠可靠且精確地放置這些元件於所欲位置是因為微影結晶可精確定位出結晶薄膜的長晶界。
示例元件包括了3D積體電路之電晶體、由圖案化Si薄膜製成之TFT，以及由絕緣體上之連續Si薄膜所製成的SOI(絕緣體上覆矽)MOSFET。電晶體包括雙極式電晶體、場效電晶體(如TFT與MOS)。若使用薄膜來製造TFTs，一部分的薄膜以及可能大部分的長晶界會被蝕刻掉。最典型是，會留下部分長晶界，但是在圓點蓋層 處理的例子中，長晶界將不再需要環繞島狀物，舉例而言，在島狀物的兩側，長晶界將會被蝕刻。
對於每個元件平均涵蓋大致相等數量缺陷的較大元件，其元件之間將不會顯現出明顯的性能差異。然而，元件的定位仍會影響性能。由於具有較大尺寸，元件涵蓋的晶界數目相對於晶界總數量的變化較小。但就另一方面而言，這些晶界與元件的相對位置可根據元件相對於晶粒的定位而改變。舉例而言，可將元件定位成使一水平晶界(利用第4圖所示的位向設定)定位在通道內且非常接近元件邊緣，例如在電晶體的汲極處。此晶界比位於元件中間、遠離汲極或源極位置處的晶界更能影響元件的性能。
其他的實施例也可以應用蓋層以外的元件來進行微影定位，其引導半導體薄膜的熔化與結晶作用，以提供結晶區域的精確定位。舉例而言，可使用能選擇性地從受輻射矽薄膜抽出熱能的元件(例如熱沈)以在薄膜中產生完全熔化(不具熱沈)、或不熔化或僅部分熔化(與熱沈接觸或非常靠近熱沈)的精確定位區域，以進行晶粒成長，並且自部分熔化區域側向延伸至完全熔化區域。可利用元件中的第二微影設置元件來進行後續輻射，以延伸晶粒成長或增進已存在之晶粒的品質。
第9圖是含金屬閘極810之電子元件800的截面圖，其說明了本發明之原理。該元件包括位於一傳統基板(例如，矽)上的一金屬閘極。該金屬閘極係以任一習知材 料製備而成，並可塗佈有一緩衝或擴散層815，以避免與後續沉積材料產生相互作用。矽層820沉積於金屬閘極上至一定厚度。接著，基板受一能量密度、脈衝週期與輻射強度之輻射(如箭頭830所示)，以使矽層於各處以及整體厚度熔化，除了金屬閘極上方處之外。金屬閘極作為一熱沈，以從與金屬閘極直接接觸的矽抽走熱能，使得鄰近的矽僅部分熔化840。當輻射結束，部分熔化的矽提供進行矽層側向成長所需的種晶，如第9A圖中箭號850所示。側向成長將繼續進行，直到矽冷卻至成核作用發生點855為止。金屬閘極上方剩餘的矽區域可利用第二次微影設置蓋層860加以結晶化，如第9B圖所示。該蓋層經定位以至少覆蓋住前次輻射產生之側向成長結晶的邊緣。接著以一能量密度、脈衝週期與輻射強度來第二次輻射暴露的區域(如箭號870所示)，其足以使矽層在其整體厚度上完全熔化，即使是位於金屬閘極上方的部分亦然。這一次，側向成長是起始於蓋層邊緣並向中央推進，如第9B圖中箭頭880所示。
第10A-10D圖說明了使用微影設置蓋層以外的元件來引導半導體薄膜熔化與結晶的另一實施例。如第10A圖所示，無定形矽層1000沉積於微影結構化之基板1010上，該基板具有絕緣區域1020與熱沈1030。無定形矽層接著受到整片式輻射，其光能量被薄膜吸收。薄膜在與絕緣區域重疊的區域1040處於其整體厚度上熔化，而在與熱沈重疊的區域1050處僅部分熔化，這是因為熱沈 從薄膜抽走熱能，如第10B圖所示。當輻射結束，部分熔化的矽提供了矽層側向成長所需之種晶，如第10A圖中箭頭1060所示。長晶界1065形成於結晶前線會合處。接著以微影方式沉積無定形矽蓋層1070於氧化矽層上且位在與長晶界1065重疊之位置處，而保持該部分熔化區域1050是暴露出來的，如第10C圖所示。薄膜接著受到第二次輻射，第二次輻射的能量密度高於第一次輻射，因此無定形氧化矽蓋層會於其整體厚度上熔化。然而，下方矽1080並不完全熔化而作為側向結晶成長所需之種晶。
在閱讀了本發明之說明與實施例後，該領域技術人士應知也可在不偏離本發明實質的情況下實施本發明而做出修飾與等效替換。本發明並不受限於上述實施例，而是由後附申請專利範圍限定之。
200‧‧‧薄膜
202‧‧‧區域
205、205’‧‧‧界面
210‧‧‧晶粒
213‧‧‧晶界
220、220’‧‧‧未熔化區域
225‧‧‧包藏缺陷
230‧‧‧中線
300‧‧‧矽薄膜
310、310’、360、360’、820、860‧‧‧蓋層
320、320’、330、330’‧‧‧區段
325、345、830、850、1060、870、880‧‧‧箭頭
370、370’‧‧‧熔化區段
380‧‧‧側向成長層
390、420、840、1065‧‧‧長晶界
410‧‧‧晶界
430、440‧‧‧元件
700、830‧‧‧圓點
710‧‧‧暴露之薄膜
800‧‧‧電子元件
810‧‧‧金屬閘極
815‧‧‧緩衝或擴散層
820‧‧‧矽層
840‧‧‧部分熔化區
855‧‧‧成核點
800‧‧‧薄膜
900‧‧‧閃光燈反應器
910‧‧‧反射裝置
920‧‧‧閃光燈陣列
930‧‧‧支撐座
950‧‧‧目標區域
960‧‧‧輻射
1000‧‧‧矽層
1010‧‧‧基板
1020‧‧‧絕緣區域
1030‧‧‧熱沈
1040、1050‧‧‧區域
1070‧‧‧無定形矽蓋層
1080‧‧‧下方矽
參照下列圖式說明本發明技術之各種態樣，這些圖式僅做為說明之用，而非用於限制本發明。
第1圖係一示意圖，說明使用正光阻或負光阻於一表面上提供精確定位之圖案。
第2圖係一上視圖，繪示根據習知技藝使用控制超側向成長(C-SLG)方法結晶而成的部分薄膜，說明典型C-SLG晶粒微結構。
第3(a)-3(d)圖說明根據一或多個實施例之微影控制結晶製程中連續步驟的截面圖，該微影控制結晶製程適於產生精密元件。
第4A與4B圖是根據一或多個實施例之微影結晶半導體薄膜上的位置配置示意圖。
第5A-5B圖提供根據一或多個實施例於兩次連續輻射步驟中使用蓋層提供矩形或線形光束暴光區域以進行輻射的微影製程示意圖。
第6A-6C圖提供根據一或多個實施例於三次連續照射步驟中使用蓋層提供矩形或線形光束暴光區域以進行輻射的微影製程示意圖。
第7A圖是一或多個實施例中使用之點陣列微影圖案的示意圖；第7B圖則是與第7A圖之點陣列微影圖案一起使用的輻射圖案示意圖。
第8圖提供根據一或多個實施例於連續輻射步驟中使用蓋層的微影製程示意圖，其蓋層具有輻射無法穿透之圓點形狀。
第9A-9B圖係根據一或多個實施例使用微影定位熱沈，以於半導體薄膜中提供精確定位之結晶區域的示意圖。
第10A-10D圖係根據一或多個實施例使用微影定位熱沈，以於半導體薄膜中提供精確定位之結晶區域的示意圖。
第11圖係一閃光燈輻射系統之示意圖。
300‧‧‧矽薄膜
310、310’、360、360’、820、860‧‧‧蓋層
320、320’、330、330’‧‧‧區段
325、345、830、850、1060、870、880‧‧‧箭頭
370、370’‧‧‧熔化區段
380‧‧‧側向成長層
390、420、840、1065‧‧‧長晶界

Claims (37)

  1. 一種裝置，包括：一半導體薄膜，其包括至少一側向成長晶粒區域，所述晶粒包括至少一對實質上平行的長晶界與複數個橫跨在相鄰長晶界之間的側向成長晶粒，且所述晶粒具有實質一致的晶粒結構，其中超過約50%的晶粒具有之長度比該側向成長長度要長；以及一元件，位於該區域中的一位置，該位置是相對於所述晶粒之至少一長晶界的位置而定義。
  2. 如申請專利範圍第1項所述之裝置，其中該薄膜上之該長晶界的位置為已知，且精確度為小於該側向成長長度的10%。
  3. 如申請專利範圍第1項所述之裝置，其中該薄膜上之該長晶界的位置為已知，其精確度為小於該側向成長長度的5%。
  4. 如申請專利範圍第1項所述之裝置，其中該元件是一電晶體，其包括一通道源極與汲極。
  5. 如申請專利範圍第4項所述之裝置，其中該電晶體是一場效電晶體(FET)且位於該區域內使該FET之通道 不含長晶界的位置處。
  6. 如申請專利範圍第4項所述之裝置，其中該FET位於該區域內使該FET之源極或汲極不含長晶界的位置處。
  7. 如申請專利範圍第4項所述之裝置，其中該FET位於該區域內使該通道在一已知位置處與一長晶界相交的位置處。
  8. 一種裝置，包括：一半導體薄膜，其包括複數個側向成長結晶島區，所述島區包括至少一長晶界，該長晶界從距離該島區中央一距離處環繞該些島區的其中一者，該距離大於該側向成長長度，且其中超過約90%的島區具有相同的結晶表面位向；以及一元件，其位於該區域中的一位置，該位置是相對於該些結晶島區之至少一長晶界的位置而定義。
  9. 如申請專利範圍第8項所述之裝置，其中該結晶表面位向是一{100}平面。
  10. 如申請專利範圍第8項所述之裝置，其中該晶粒位向包括約90%的島區表面積具有在{100}極約15°內之{100}表面位向。
  11. 如申請專利範圍第8項所述之裝置，其中該結晶表面位向是一{111}表面。
  12. 如申請專利範圍第8項所述之裝置，其中該晶粒位向包括約90%的島區表面積具有在{111}極約15°內之{100}表面位向。
  13. 如申請專利範圍第8項所述之裝置，其中該薄膜上之該些長晶界的位置為已知，且具有精確度為小於該側向成長長度的20%。
  14. 如申請專利範圍第8項所述之裝置，其中該薄膜上該些長晶界的位置為已知，且具有精確度為小於該側向成長長度的10%。
  15. 如申請專利範圍第8項所述之裝置，其中該元件是一FET，該FET包括一通道源極與汲極。
  16. 如申請專利範圍第15項所述之裝置，其中該FET位於該區域內使該FET之通道不含長晶界的位置處。
  17. 一種製造一裝置的方法，包括：於一第一組條件下對一半導體薄膜的一第一區域進 行第一輻射，以在該薄膜中從一第一邊界誘發受控制的超側向成長，其中該第一邊界是以微影方式定義；於一第二組條件下對該薄膜上僅與該第一區域部分重疊的一第二區域進行第二輻射，以於該薄膜中從一第二邊界誘發受控制的超側向成長，其中該第二邊界是以微影方式定義；以及其中該第一與第二輻射提供一包含側向成長晶粒與至少一長晶界的薄膜，所述晶粒的長度比該側向成長長度要長，其中該長晶界的位置已知落在一側向成長長度的20%內；以及於該半導體薄膜中的一位置處製造一電子元件，該位置是相對於該長晶界的位置而定義。
  18. 如申請專利範圍第17項所述之方法，其中該第一區域、該第二區域或兩者的輻射使該半導體薄膜在其厚度上整個熔化。
  19. 如申請專利範圍第17項所述之方法，其中該第一與第二輻射之至少其中一者是整片式輻射(flood irradiation)。
  20. 如申請專利範圍第17項所述之方法，其中以微影方式定義之該邊界是藉由在該薄膜的至少一部分上方微影形成一蓋層而提供。
  21. 如申請專利範圍第20項所述之方法，其中該蓋層具有一圖案，使在微影定義之位置中之下方的該半導體薄膜暴露輻射下。
  22. 如申請專利範圍第17項所述之方法，其中所述微影定義之邊界是由置於該薄膜下方的下層提供。
  23. 如申請專利範圍第22項所述之方法，其中該下層是一熱吸收材料，且其中，在使用能被該半導體薄膜吸收之一波長進行輻射期間，位於微影定義位置處之該上方半導體薄膜的溫度低於該半導體薄膜之鄰近區域的溫度。
  24. 如申請專利範圍第22項所述之方法，其中該下層是一熱吸收材料，且其中，在使用可穿透該半導體薄膜之一波長進行輻射期間，位於微影定義位置處之該上方半導體薄膜的溫度高於該半導體薄膜之鄰近區域的溫度。
  25. 如申請專利範圍第17項所述之方法，其中該蓋層是由一種不傳導輻射能的材料所組成。
  26. 如申請專利範圍第17項所述之方法，其中該蓋層是由一可反射輻射能的材料所組成。
  27. 如申請專利範圍第17項所述之方法，其中該蓋層是以微影方式定義的一圓點或圓點陣列。
  28. 如申請專利範圍第27項所述之方法，其中該輻射包括：輻射圍繞一第一微影定義圓點蓋層的一第一區域，以熔化該第一區域，而該第一圓點下方的區域保持至少部分為固體，其中該熔化區域自固體與液體之間的界面處側向結晶；移除該第一圓點蓋層；微影沉積一第二蓋層，其中該第二圓點蓋層與該第一輻射的一側向結晶部分重疊；以及輻射圍繞該第二微影沉積圓點蓋層的一第二區域，以熔化該第二區域，而該第二圓點下方的區域保持至少部分為固體，其中該熔化區域自固體與液體之間的界面處側向結晶。
  29. 如申請專利範圍第17項所述之方法，其中該蓋層暴露出該下方半導體薄膜之長形區域，其中該暴露區域定義一幾何形狀，其具有至少一個尺寸小於該半導體薄膜之特徵側向成長長度的兩倍。
  30. 如申請專利範圍第29項所述之方法，其中該輻射步 驟包括：輻射該薄膜的至少一部分，以完全熔化該下方薄膜的該暴露長形區域，而該第一蓋層下方的區域保持至少部分為固體，其中該熔化區域自固體與液體之間的界面處側向結晶；移除該第一蓋層；微影沉積一第二蓋層，其中該第二蓋層與該第一輻射的一側向結晶區域重疊；以及輻射該薄膜的至少一部分，以完全熔化該下方薄膜的該暴露長形區域，而該第二蓋層下方的區域保持至少部分為固體，其中該熔化區域自固體與液體之間的界面處側向結晶。
  31. 如申請專利範圍第17項所述之方法，其中該長晶界的位置是由該微影設置之邊界的位置以及晶粒的側向成長長度加以引導。
  32. 如申請專利範圍第17項所述之方法，其中該薄膜上之該些長晶界的位置為已知，且精確度為小於該側向成長長度的10%。
  33. 如申請專利範圍第17項所述之方法，其中該薄膜上之該些長晶界的位置為已知，且精確度為小於該側向成長長度的5%。
  34. 如申請專利範圍第28項所述之方法，其中該薄膜上之該些長晶界的位置為已知，且精確度為小於該側向成長長度的20%。
  35. 如申請專利範圍第17項所述之方法，其中該元件包括一FET。
  36. 一種薄膜處理方法，包括：提供一半導體薄膜，其具有置於該薄膜下方的一熱沈(heat sink)，該熱沈是利用微影方法加以定位；以一能量密度輻射該薄膜，該能量密度足以僅部分熔化位於該熱沈上方的一薄膜區域，並且完全熔化與該部分熔化區域相鄰的薄膜，其中該熔化區域自該部分熔化區域與液體之間的界面處側向結晶；於該薄膜上定位一蓋層形成一圖案，而暴露出一部分該已側向結晶之薄膜；以及以一能量密度輻射該薄膜，該能量密度足以於整個厚度上完全熔化該暴露的薄膜，而該蓋層下方的區域保持至少部分為固體，其中該熔化區域自固體與液體之間的界面處側向結晶。
  37. 一種薄膜處理方法，包括：提供一半導體薄膜，其具有置於該薄膜上方的一第 一蓋層，該第一蓋層具有一圖案而暴露出該薄膜的一部分，該蓋層是利用微影方法加以定位；以一第一能量密度輻射該薄膜，該第一能量密度足以於整個厚度上完全熔化該薄膜的該暴露部分，而該第一蓋層下方的區域保持至少部分為固體，其中該熔化區域自該部分熔化區域與液體之間的界面處側向結晶；於該薄膜上定位一第二蓋層以形成一圖案，該第二蓋層暴露出一部分該已側向結晶之薄膜；以及以一第二能量密度輻射該薄膜，該第二能量密度足以於整個厚度上完全熔化該薄膜的該暴露部分，而該第二蓋層下方的區域保持至少部分為固體，其中該熔化區域自該部分熔化區域與液體之間的界面處側向結晶。
TW098106712A 2008-02-29 2009-03-02 製造均勻一致結晶矽膜的微影方法 TWI452632B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US3274408P 2008-02-29 2008-02-29

Publications (2)

Publication Number Publication Date
TW200952089A TW200952089A (en) 2009-12-16
TWI452632B true TWI452632B (zh) 2014-09-11

Family

ID=41016493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098106712A TWI452632B (zh) 2008-02-29 2009-03-02 製造均勻一致結晶矽膜的微影方法

Country Status (5)

Country Link
US (1) US20110175099A1 (zh)
JP (1) JP2011515834A (zh)
KR (1) KR20100132020A (zh)
TW (1) TWI452632B (zh)
WO (1) WO2009108936A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101531667B1 (ko) * 2014-05-30 2015-06-26 국민대학교산학협력단 게이트-드레인 및 게이트-소스의 커패시턴스-전압 특성을 이용한 저온 다결정 실리콘 박막 트랜지스터의 결정립 경계위치를 추적하는 장치 및 방법
KR102191997B1 (ko) * 2014-06-19 2020-12-17 삼성디스플레이 주식회사 디스플레이 장치의 열처리 장치 및 이를 이용한 열처리 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452213B1 (en) * 1999-10-28 2002-09-17 Hitachi, Ltd. Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same
US6501095B2 (en) * 2001-01-26 2002-12-31 Hitachi, Ltd. Thin film transistor
JP2003509845A (ja) * 1999-09-03 2003-03-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 順次側方凝固法を用いた低温での単結晶または多結晶のシリコンフィルムの生産システム及び方法
US6680487B1 (en) * 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP2004134523A (ja) * 2002-10-09 2004-04-30 Sharp Corp 半導体装置の製造方法および半導体装置
TW200503057A (en) * 2003-06-11 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, method of manufacturing thin film transistor, thin film transistor, and display apparatus
TW200701343A (en) * 2005-06-30 2007-01-01 Wan-Nan Wang Deposition technique for producing high quality compound semiconductor materials
TW200711138A (en) * 2005-09-08 2007-03-16 Adv Lcd Tech Dev Ct Co Ltd Thin film transistor, semiconductor device, display, crystallization method, and method of manufacturing thin film transistor
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2007324425A (ja) * 2006-06-02 2007-12-13 Sony Corp 薄膜半導体装置及びその製造方法と表示装置

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2030468A5 (zh) * 1969-01-29 1970-11-13 Thomson Brandt Csf
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
US4727047A (en) * 1980-04-10 1988-02-23 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US4382658A (en) * 1980-11-24 1983-05-10 Hughes Aircraft Company Use of polysilicon for smoothing of liquid crystal MOS displays
US4639277A (en) * 1984-07-02 1987-01-27 Eastman Kodak Company Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
USRE33836E (en) * 1987-10-22 1992-03-03 Mrs Technology, Inc. Apparatus and method for making large area electronic devices, such as flat panel displays and the like, using correlated, aligned dual optical systems
US5204659A (en) * 1987-11-13 1993-04-20 Honeywell Inc. Apparatus and method for providing a gray scale in liquid crystal flat panel displays
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US5285236A (en) * 1992-09-30 1994-02-08 Kanti Jain Large-area, high-throughput, high-resolution projection imaging system
US5291240A (en) * 1992-10-27 1994-03-01 Anvik Corporation Nonlinearity-compensated large-area patterning system
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
JP2646977B2 (ja) * 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
JP3072005B2 (ja) * 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
US5602349A (en) * 1994-10-14 1997-02-11 The University Of Washington Sample introduction system for a flow cytometer
US5742426A (en) * 1995-05-25 1998-04-21 York; Kenneth K. Laser beam treatment pattern smoothing device and laser beam treatment pattern modulator
TW297138B (zh) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US5721606A (en) * 1995-09-07 1998-02-24 Jain; Kanti Large-area, high-throughput, high-resolution, scan-and-repeat, projection patterning system employing sub-full mask
AU7377996A (en) * 1995-09-29 1997-04-17 Sage Technology, Incorporated Optical digital media recording and reproduction system
US5858807A (en) * 1996-01-17 1999-01-12 Kabushiki Kaisha Toshiba Method of manufacturing liquid crystal display device
US5997642A (en) * 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
CA2256699C (en) * 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3306300B2 (ja) * 1996-06-20 2002-07-24 三洋電機株式会社 半導体膜のレーザーアニール方法
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US5861991A (en) * 1996-12-19 1999-01-19 Xerox Corporation Laser beam conditioner using partially reflective mirrors
US6020244A (en) * 1996-12-30 2000-02-01 Intel Corporation Channel dopant implantation with automatic compensation for variations in critical dimension
JP4056577B2 (ja) * 1997-02-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー照射方法
US6014944A (en) * 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
JP3462053B2 (ja) * 1997-09-30 2003-11-05 株式会社半導体エネルギー研究所 ビームホモジェナイザーおよびレーザー照射装置およびレーザー照射方法および半導体デバイス
JPH11186189A (ja) * 1997-12-17 1999-07-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
KR100284708B1 (ko) * 1998-01-24 2001-04-02 구본준, 론 위라하디락사 실리콘박막을결정화하는방법
JP3807576B2 (ja) * 1998-01-28 2006-08-09 シャープ株式会社 重合性化合物、重合性樹脂材料組成物、重合硬化物及び液晶表示装置
US6504175B1 (en) * 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
JP2000066133A (ja) * 1998-06-08 2000-03-03 Sanyo Electric Co Ltd レ―ザ―光照射装置
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP2000010058A (ja) * 1998-06-18 2000-01-14 Hamamatsu Photonics Kk 空間光変調装置
US6555422B1 (en) * 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
JP3156776B2 (ja) * 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
JP2000068515A (ja) * 1998-08-20 2000-03-03 Sony Corp 薄膜半導体装置の製造方法
GB9819338D0 (en) * 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
EP1744349A3 (en) * 1998-10-05 2007-04-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
US6203952B1 (en) * 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
TW444247B (en) * 1999-01-29 2001-07-01 Toshiba Corp Laser beam irradiating device, manufacture of non-single crystal semiconductor film, and manufacture of liquid crystal display device
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
US6393042B1 (en) * 1999-03-08 2002-05-21 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradiation apparatus
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
US6190985B1 (en) * 1999-08-17 2001-02-20 Advanced Micro Devices, Inc. Practical way to remove heat from SOI devices
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6531681B1 (en) * 2000-03-27 2003-03-11 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
CA2389607A1 (en) * 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
KR100873927B1 (ko) * 2000-11-27 2008-12-12 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 기판상의 반도체막 영역의 레이저 결정화 처리를 위한 공정 및 마스크 투영 시스템
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
WO2002050917A1 (en) * 2000-12-21 2002-06-27 Koninklijke Philips Electronics N.V. Thin film transistors
JP2002222944A (ja) * 2001-01-26 2002-08-09 Kitakiyuushiyuu Techno Center:Kk 半導体素子
WO2002086954A1 (en) * 2001-04-19 2002-10-31 The Trustee Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
SG108262A1 (en) * 2001-07-06 2005-01-28 Inst Data Storage Method and apparatus for cutting a multi-layer substrate by dual laser irradiation
KR100662494B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
TW582062B (en) * 2001-09-14 2004-04-01 Sony Corp Laser irradiation apparatus and method of treating semiconductor thin film
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
US6526585B1 (en) * 2001-12-21 2003-03-04 Elton E. Hill Wet smoke mask
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
US6984573B2 (en) * 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
CN100336941C (zh) * 2002-08-19 2007-09-12 纽约市哥伦比亚大学托管会 改进衬底上薄膜区域内诸区及其边缘区内均一性以及这种薄膜区域之结构的激光结晶处理工艺与***
US7622370B2 (en) * 2002-08-19 2009-11-24 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and a structure of such film regions
TWI331803B (en) * 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
DE602004020538D1 (de) * 2003-02-28 2009-05-28 Semiconductor Energy Lab Verfahren und Vorrichtung zur Laserbestrahlung, sowie Verfahren zur Herstellung von Halbleiter.
JP4015068B2 (ja) * 2003-06-17 2007-11-28 株式会社東芝 半導体装置の製造方法
CN101562197B (zh) * 2003-06-27 2011-08-10 日本电气株式会社 薄膜晶体管、薄膜晶体管基板及电子设备
KR100587368B1 (ko) * 2003-06-30 2006-06-08 엘지.필립스 엘시디 주식회사 Ｓｌｓ 결정화 장치
TWI294648B (en) * 2003-07-24 2008-03-11 Au Optronics Corp Method for manufacturing polysilicon film
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
TWI351713B (en) * 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
KR100971951B1 (ko) * 2003-09-17 2010-07-23 엘지디스플레이 주식회사 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법
WO2005034193A2 (en) * 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
JP2005191470A (ja) * 2003-12-26 2005-07-14 Sharp Corp 半導体薄膜の製造方法
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100689315B1 (ko) * 2004-08-10 2007-03-08 엘지.필립스 엘시디 주식회사 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP5068171B2 (ja) * 2004-11-18 2012-11-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
TWI280292B (en) * 2005-12-12 2007-05-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film
KR100742380B1 (ko) * 2005-12-28 2007-07-24 삼성에스디아이 주식회사 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680487B1 (en) * 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP2003509845A (ja) * 1999-09-03 2003-03-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 順次側方凝固法を用いた低温での単結晶または多結晶のシリコンフィルムの生産システム及び方法
US6452213B1 (en) * 1999-10-28 2002-09-17 Hitachi, Ltd. Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same
US6501095B2 (en) * 2001-01-26 2002-12-31 Hitachi, Ltd. Thin film transistor
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2004134523A (ja) * 2002-10-09 2004-04-30 Sharp Corp 半導体装置の製造方法および半導体装置
TW200503057A (en) * 2003-06-11 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, method of manufacturing thin film transistor, thin film transistor, and display apparatus
TW200701343A (en) * 2005-06-30 2007-01-01 Wan-Nan Wang Deposition technique for producing high quality compound semiconductor materials
TW200711138A (en) * 2005-09-08 2007-03-16 Adv Lcd Tech Dev Ct Co Ltd Thin film transistor, semiconductor device, display, crystallization method, and method of manufacturing thin film transistor
JP2007324425A (ja) * 2006-06-02 2007-12-13 Sony Corp 薄膜半導体装置及びその製造方法と表示装置

Also Published As

Publication number Publication date
WO2009108936A1 (en) 2009-09-03
KR20100132020A (ko) 2010-12-16
US20110175099A1 (en) 2011-07-21
TW200952089A (en) 2009-12-16
JP2011515834A (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
US7528408B2 (en) Semiconductor thin film and process for production thereof
KR101193585B1 (ko) 열처리에 의해 얼라인먼트 마크를 형성한 반도체박막을가지는 반도체장치, 반도체박막의 결정화방법, 및반도체박막의 결정화장치
KR100844242B1 (ko) 레이저 어닐링에 의한 박막 결정 성장
EP0730292B1 (en) Method of growing semiconductor crystal
US7691687B2 (en) Method for processing laser-irradiated thin films having variable thickness
TWI363374B (en) Single scan irradiation for crystallization of thin films
KR100671212B1 (ko) 폴리실리콘 형성방법
TWI462181B (zh) 大面積薄膜之閃光燈退火結晶
US20110212001A1 (en) Phase modulation device, phase modulation device fabrication method, crystallization apparatus, and crystallization method
JP2001053021A (ja) 半導体薄膜製造装置
US7205184B2 (en) Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display
JP2003031497A5 (zh)
TWI452632B (zh) 製造均勻一致結晶矽膜的微影方法
US7033915B2 (en) Method for crystallizing amorphous silicon film
KR100660814B1 (ko) 박막트랜지스터의 반도체층 형성방법
JP2009130231A (ja) 結晶シリコンアレイ、および薄膜トランジスタの製造方法
JP2004265897A (ja) 結晶化半導体素子およびその製造方法ならびに結晶化装置
US9012309B2 (en) Collections of laterally crystallized semiconductor islands for use in thin film transistors
JP2007281465A (ja) 多結晶膜の形成方法
US20090278060A1 (en) Photoirradiation apparatus, crystallization apparatus, crystallization method, and device
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JP2004281771A (ja) 半導体薄膜の結晶成長方法および結晶成長装置ならびに薄膜トランジスタの製造方法
JP2007207896A (ja) レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
JP2005228808A (ja) 半導体デバイスの製造方法
JP2005347380A (ja) 半導体薄膜の製造方法および製造装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees