KR100296109B1 - 박막트랜지스터제조방법 - Google Patents

박막트랜지스터제조방법 Download PDF

Info

Publication number
KR100296109B1
KR100296109B1 KR1019980021286A KR19980021286A KR100296109B1 KR 100296109 B1 KR100296109 B1 KR 100296109B1 KR 1019980021286 A KR1019980021286 A KR 1019980021286A KR 19980021286 A KR19980021286 A KR 19980021286A KR 100296109 B1 KR100296109 B1 KR 100296109B1
Authority
KR
South Korea
Prior art keywords
thin film
active layer
silicon thin
amorphous silicon
forming
Prior art date
Application number
KR1019980021286A
Other languages
English (en)
Other versions
KR20000001167A (ko
Inventor
양명수
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019980021286A priority Critical patent/KR100296109B1/ko
Priority to US09/311,711 priority patent/US6235614B1/en
Priority to GB9913340A priority patent/GB2338598B/en
Publication of KR20000001167A publication Critical patent/KR20000001167A/ko
Application granted granted Critical
Publication of KR100296109B1 publication Critical patent/KR100296109B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 박막트랜지스터 제조방법에 관한 것으로, 비정질 실리콘 박막을 활성층의 형상대로 사진식각한 후, 순차측면고상기술에 의하여 결정화함으로써, 결정화 과정에서 늘어난 실리콘의 부피를 실리콘 박막 표면 증가로 상쇄시켜 평탄한 표면을 가지는 활성층을 가지는 박막트랜지스터를 제조하기 위하여, 기판 상에 비정질 실리콘 박막을 증착하는 단계와, 상기 비정질 실리콘 박막을 사진식각방법으로 패터닝하여 활성층을 형성하는 단계와, 상기 활성층인 비정질 실리콘 박막을 순차측면고상기술에 의하여 결정화 방향과 거의 같은 방향의 결정계를 갖도록 결정화하는 단계와, 상기 결정화된 활성층상에 게이트절연막과 게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로 하는 불순물 도핑공정을 실시하여 상기 활성층에 소오스영역과 드레인영역을 형성하는 단계를 포함하며, 평탄한 표면을 가지는 활성층을 형성함으로써, 박막트랜지스터의 특성을 향상시킬 수 있다.

Description

박막트랜지스터 제조방법
본 발명은 박막트랜지스터 제조방법에 관한 것으로, 특히 순차측면고상(Sequential Lateral Solidification) 기술에 의하여 결정화된 실리콘 박막을 활성층으로 사용하는 박막트랜지스터 제조방법에 관한 것이다.
유리기판과 같이 저내열성 기판 상에 박막트랜지스터를 제조하기 위하여 박막트랜지스터의 활성층으로 비정질 실리콘 박막 혹은, 다결정 실리콘 박막을 기판 상에 형성한다. 그러나 비정질 실리콘 박막은 전하 이동도가 적고, 다결정 실리콘 박막은 그레인 바운더리(grain boundary)가 랜덤(random)하게 위치하기 때문에 디바이스 간의 특성을 균일하게 할 수 없다는 문제점이 있다.
유리기판에 다결정 실리콘 박막을 형성하는 기술에는 (1) 기판 상에 직접 다결정 실리콘을 고온에서 증착하는 방법, (2) 기판 상에 비정질 실리콘 박막을 증착하고, 증착된 비정질 실리콘 박막을 600℃정도의 온도에서 고상 결정화하는 방법, (3) 기판 상에 비정질 실리콘 박막을 증착하고, 증착된 비정질 실리콘 박막에 레이저 등을 이용한 열처리 방법 등이 있다. 상기 기술 (1)과 (2)는 고온 공정이 요구되기 때문에 유리기판에 형성하는데에는 어려움이 있다. 이에 반해 기술 (3)은 고온 공정이 요구되지 않기 때문에 유리기판에 응용될 수 있고, 결정화된 결정립 내부에 낮은 결함 밀도를 가지는 양질의 다결정 실리콘 박막의 형성이 가능하다. 그러나 기술 (3) 역시, 불균일한 결정입계로 인해 박막트랜지스터 소자 제작 후에, 소자간 전기적 특성의 균일도를 저하시키는 단점을 가지고 있다.
이러한 문제점을 해결하기 위해서는 결정립계의 분포를 인위적으로 조절하거나 단결정을 가지는 소자의 제작이 요구되어 진다. 이에 대한 대안으로 순차측면고상 기술 공정에 의하여 유리기판에 단결정 실리콘 박막을 형성하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956∼957, 1997)이 제안되었다. 순차측면고상 기술 공정은 실리콘의 그레인이 실리콘 액상영역과 실리콘 고상영역의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사범위의 이동을 적절하게 조절하여 그레인을 소정의 길이만큼 측면성장시킴으로써, 비정질 실리콘 박막을 결정화하는 기술이다.
순차측면고상 기술을 이용한 실리콘 박막의 결정화 기술을 도 1a부터 도 1c를 참조하여 설명하면 다음과 같다. 도 1a부터 도 1c는 순차측면고상기술 공정 중에 실리콘 박막의 결정화 상태를 보여주는 도면이다.
도 1a를 참조하면, 비정질 실리콘 박막에 소정 크기의 너비를 가지는 일자형 레이저빔을 1차 조사한다. 이 때, 레이저빔이 조사된 실리콘 부분을 전부 녹일 수 있을 정도의 충분한 에너지의 레이저를 공급한다.
그 결과, 레이저빔에 노출된 실리콘 부분은 용융된 후, 결정화된다. 이 때, 비정질 실리콘 영역과 실리콘 용융영역의 계면으로부터 그레인의 측면성장이 진행된다. 그레인의 측면성장은 상기 계면에 대하여 수직으로 일어난다. 실리콘 용융영역의 너비에 따라 측면성장은 (1) 양 계면에서 성장한 그레인들이 실리콘 용융영역의 중앙에서 충돌하는 경우 혹은, (2) 실리콘 용융영역이 결정핵들이 생길 정도로 충분히 고화되어 동시 다발적으로 다결정 실리콘 입자들이 형성되는 경우에 정지하게 된다. 한 번의 레이저 조사로 얻을 수 있는 그레인의 측면성장의 길이는 레이저 에너지의 크기와 비정질 실리콘 박막의 두께에 따라 다른다.
도 1b를 참조하면, 레이저빔의 1차 조사의 결과로 이루어진 그레인의 측면성장 길이보다 작게 비정질 실리콘 박막을 이동시켜서 레이저빔의 2차 조사를 실시한다.
그 결과, 레이저빔의 2차 조사에 노출된 실리콘 부분은 용융된 후, 결정화된다. 이 때, 1차 조사 결과로 성장한 그레인들이 씨드로 작용하여 실리콘 용융영역으로 측면성장을 계속 진행한다.
도 1c를 참조하면, 상술한 바와 같이, 비정질 실리콘 박막을 이동시키고, 레이저빔을 조사하여 비정질 실리콘 박막을 용융시키고 결정화하는 공정을 반복적으로 실시하여 그레인의 길이를 소정의 크기로 키운다. 도면은 소정의 크기로 그레인을 측면성장시킨 결과의 결정화된 실리콘 박막을 보여준다.
도 2는 대면적 액정표시장치에 순차측면고상기술을 이용하여 비정질 실리콘 박막을 결정화한 경우를 설명하기 위한 도면이고, 도 3은 도 2의 I-I 절단선에 따른 실리콘 박막의 표면거칠기를 나타낸 것이다.
순차측면고상기술에 의하여 대면적 비정질 실리콘 박막을 결정화하는 경우에는 레이저빔의 길이가 박막 전면을 커버할 수 없고, 박막 크기에 비하여 순차측면고상기술에 의한 그레인 성장길이가 훨씬 작기 때문에, 박막 전면을 결정화하는데 많은 시간이 필요하다. 그래서, 도면에 보인바와 같이, 다수개의 레이저빔을 사용하는 순차측면고상 기술에 의한 실리콘 박막의 결정화를 박막 전면에 걸쳐 동시에 진행시킨다. 미설명 도면부호 (200)은 비정질 실리콘 박막의 하부에 위치하는 절연기판을 나타내고, (20-1)은 절연기판 전면에 증착된 실리콘 박막에서 결정화되지 않은 비정질 실리콘 부분을 나타내고, (20-2)는 절연기판 전면에 증착된 실리콘 박막에서 다수개의 레이저빔을 각각 사용하여 순차측면고상 기술에 의하여 형성된 각각의 다결정 실리콘 영역을 나타낸 것이다.
도 3은 도 2에 보인 실리콘 박막에서 순차측면고상 기술에 의하여 결정화된 하나의 다결정 실리콘 영역을 I-I' 절단선을 따라서 박막의 표면을 개략적으로 나타낸 것이다. 도면에서 화살표 방향은 레이저빔의 스캐닝 방향을 각각 나타낸 것이다.
종래의 연속측면성장기술에 의하여 결정화된 실리콘 박막은 도 3에 보인 바와 같이, 최종 냉각된 결정입자의 바운더리 부분의 표면이 돌출되어 있다. 레이저빔에 조사되어 용융된 실리콘 부분은 고화되는 과정에서 실리콘 그레인의 부피가 증가한다. 그러나 실리콘 그레인은 용융된 실리콘의 계면에 접하는 고상 실리콘을 밀어내지 못하여 상부공간으로 돌출된다. 따라서, 일방향으로 레이저빔을 조사하여 진행하는 순차측면고상기술에 의하여 결정화된 실리콘 박막은 최종 고화된 부분이 도면에 보인 바와 같이 돌출된다. 상기와 같이 평탄하지 못한 표면이 있는 부분을 박막트랜지스터의 활성층으로 사용하는 경우에는 실리콘 박막의 표면 단차로 인하여 박막트랜지스터의 특성이 좋지 않다. 그래서 박막 표면에 형성된 거친 부분을 에칭 공정을 통하여 제거하여 표면을 평탄화한 후, 활성층으로 사용해야 하는 문제점이 있다.
본 발명의 목적은 종래 기술의 문제점을 해결하기 위한 박막트랜지스터 제조방법을 제공하고자 한다.
본 발명의 목적은 비정질 실리콘 박막을 활성층의 형상대로 사진식각한 후, 순차측면고상기술에 의하여 결정화함으로써, 결정화 과정에서 늘어난 실리콘의 부피를 실리콘 박막 표면 증가로 상쇄시켜 평탄한 표면을 가지는 활성층을 가지는 박막트랜지스터의 제조방법을 제공하고자 한다.
상기 목적을 달성하기 위하여 본 발명에 의한 박막트랜지스터 제조방법은 기판 상에 비정질 실리콘 박막을 증착하는 단계와, 상기 비정질 실리콘 박막을 사진식각하여 활성층을 형성하는 단계와, 상기 활성층인 사진식각된 비정질 실리콘 박막을 순차측면고상기술에 의하여 결정화 방향과 거의 같은 방향의 결정계를 갖도록 결정화하는 단계와, 상기 결정화된 활성층 상에 게이트절연막과 게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로 하는 불순물 도핑공정을 실시하여 상기 활성층에 소오스영역과 드레인영역을 형성하는 단계를 포함한다.
도 1a부터 도 1c는 순차측면고상기술에 의한 실리콘 결정화 공정도
도 2는 종래의 기술에 의한 실리콘 박막의 결정화 상태도
도 3은 도 2에 보인 결정화된 실리콘 박막의 표면 프로파일
도 4a부터 도 4c는 본 발명에 따른 순차측면고상기술에 의한 실리콘 결정화 공정도
도 5a부터 도 5e는 본 발명에 따른 박막트랜지스터 제조공정도
도 4a부터 도 4c는 본 발명에 따른 실리콘 결정화를 설명하기 위한 결정화 공정도이다.
도 4a를 참조하면, 절연기판(400)에 비정질 실리콘 박막을 증착하고, 결정화가 필요한 부분만을 선택적으로 사진식각한다. 박막트랜지스터에 적용하는 경우에는 이 부분이 활성층(이하, 사진식각된 비정질 실리콘 박막을 활성층이라 함)(41)이 된다. 그 다음, 순차측면고상기술을 진행하기 위한 레이저 어닐링 장치를 마련하여 레이저빔 패턴(49)을 마련한다.
도 4b를 참조하면, 기판에 대한 레이저빔(49)의 위치를 소정의 간격을 두고 변화시킴으로써, 순차측면고화기술에 의한 실리콘 박막의 결정화 작업을 진행한다. 레이저빔(49)의 진행방향에 따라 순차측면고상에 의한 실리콘 그레인의 성장방향이 결정된다. 활성층(41)이 용융되고 고상화되는 과정에서 냉각된 최종 실리콘 그레인 부분은 늘어난 부피를 플로잉(flowing)시킬 공간이 없어서 상부로 돌출된다. 그리고 계속되는 레이저빔의 조사과정에서 돌출된 부분은 다시 용융되고 고화되는 등의 과정을 거치게 되는데, 이 과정에서 실리콘 그레인의 성장방향과 돌출부분의 이동방향이 같다. 도면에서는 성장된 실리콘 그레인의 바운더리를 레이저빔(49)에 수직으로 표시하였다.
도 4c를 참조하면, 순차측면고화기술에 의한 결정화를 활성층(41) 전면에 진행하여 박막 전체를 결정화시킨다. 이 과정에서 돌출부분은 그레인의 성장방향으로 계속진행되고, 활성층(41)의 끝부분에까지 이르게 된다. 마지막 레이저빔 조사에 의하여 용융된 액상 실리콘은 최종적으로 고화된다. 그리고, 고화되는 과정에서 실리콘 그레인의 늘어나 부피는 플로잉(flowing)되어 활성층)의 표면면적을 증가시킨다. 이 때, 최종 냉각되어 팽창되어 버린 그레인 바운더리 부분은 플로잉되어 활성층(41)의 면적은 늘어나지만, 활성층(41)의 전 표면은 평탄하게 된다. 따라서, 표면 전체가 균일한 활성층(41)을 형성할 수 있고, 돌출된 부분을 제거하기 위한 에칭공정을 생략할 수 있다.
도 5a부터 도 5e는 본 발명에 의하여 비정질 실리콘 박막을 결정화한 후, 이를 이용하여 박막트랜지스터를 제조하는 공정을 설명하기 위한 박막트랜지스터 제조공정도이다. 하기에서는 화소전극을 구비한 코플라나(coplanar) 구조의 박막트랜지스터를 예로하여 설명한다. 본 발명에 따른 박막트랜지스터의 제조공정은 절연기판 상에 박막트랜지스터를 제작하는 기술에 적용될 수 있다.
도 5a를 참조하면, 유리기판과 같은 절연기판(500) 상에 비정질 실리콘 박막을 증착한 후, 비정질 실리콘 박막을 사진식각하여 비정질 실리콘 상태의 활성층(51)을 형성한다.
도 5b를 참조하면, 비정질 실리콘 상태의 활성층(51a)을 결정화한다. 이 때, 순차측면고상기술에 의하여 실리콘을 결정화시켜서 그레인을 일방향으로 성장시킨다. 그레인이 일방향으로 배열되어 있으므로, 종래의 일반적인 다결정 실리콘에 비하여 전하 이동도를 높일 수 있다. 상술한 바와 같이 전면에 걸쳐 평탄한 표면을 가지는 결정화된 활성층(51)을 얻을 수 있다.
도 5c를 참조하면, 활성층(51)을 포함하는 기판의 노출된 전면에 절연막과 제 1 도전층을 순차적으로 증착한 후, 제 1 도전층을 사진식각하여 게이트전극(53)을 형성하고, 다시 절연막을 사진식각하여 게이트절연막(52)을 형성한다. 이어서, 활성층(51)의 노출된 부분에 불순물을 도핑하여 소오스영역(51S)과 드레인영역(51D)을 형성한다. 소오스영역(51S)과 드레인영역(51D)의 사이에는 채널영역(51C)이 정의된다.
도 5d를 참조하면, 게이트전극(53)을 포함하는 기판의 노출된 전면에 층간절연막(54)을 증착한 후, 층간절연막(54)을 사진식각하여 소오스영역(51S)과 드레인영역(51D)의 일부를 노출시키는 콘택홀을 각각 형성한다. 이어서, 기판의 기판의 노출된 전면에 제 2 도전층을 증착한 후, 제 2 도전층을 사진식각하여 소오스영역(51S)에 연결되는 소오스전극(55S)과 드레인영역(51D)에 연결되는 드레인전극(55D)을 형성한다.
도 5e를 참조하면, 소오스전극(55S)과 드레인전극(55D)을 포함하는 기판의 노출된 전면에 보호막(56)을 증착한 후, 보호막(56)을 사진식각하여 보호막(56)에 드레인전극(55D)의 일부를 노출시키는 콘택홀을 형성한다. 이어서, 기판의 노출된 전면에 투명도전층을 증착한 후, 사진식각하여 드레인전극(55D)에 연결되는 화소전극(57)을 형성한다.
본 발명은 비정질 실리콘 박막을 활성층의 형상대로 사진식각한 후, 순차측면고상기술에 의하여 결정화함으로써, 결정화 과정에서 늘어난 실리콘의 부피를 실리콘 박막 표면 증가로 상쇄시킨다. 따라서, 평탄한 표면을 가지는 활성층을 형성함으로써, 박막트랜지스터의 특성을 향상시킬 수 있다. 또한, 활성층 부분만을 결정화하기 때문에 기판 전면에 형성된 비정질 실리콘 박막을 결정화하는 종래의 기술에 비하여 결정화 속도를 획기적으로 감소시킬 수 있다.

Claims (2)

  1. 기판 상에 비정질 실리콘 박막을 증착하는 단계와,
    상기 비정질 실리콘 박막을 사진식각방법으로 패터닝하여 활성층을 형성하는 단계와,
    상기 활성층인 비정질 실리콘 박막을 순차측면고상기술에 의하여 결정화 방향과 거의 같은 방향의 결정계를 갖도록 결정화하는 단계와,
    상기 결정화된 활성층 상에 게이트절연막과 게이트전극을 형성하는 단계와,
    상기 게이트전극을 마스크로 하는 불순물 도핑공정을 실시하여 상기 활성층에 소오스영역과 드레인영역을 형성하는 단계를 포함하는 박막트랜지스터 제조방법.
  2. 청구항 1에 있어서,
    상기 활성층의 소오스영역 및 드레인영역을 포함한 기판의 노출된 전면을 덮는 층간절연막을 증착하는 단계와,
    상기 층간절연막에 상기 소오스영역과 상기 드레인영역을 노출시키는 콘택홀을 각각 형성하는 단계와,
    상기 층간절연막 상에 상기 소오스영역에 연결되는 소오스전극과 상기 드레인영역에 연결되는 드레인전극을 형성하는 단계와.
    상기 소오스전극 및 드레인전극을 포함하는 기판의 노출된 전면을 덮는 보호막을 증착하는 단계와,
    상기 보호막에 상기 드레인전극을 노출시키는 콘택홀을 형성하는 단계와.
    상기 보호막 상에 상기 드레인전극에 연결되는 화소전극을 형성하는 단계를 더 포함하는 박막트랜지스터의 제조방법.
KR1019980021286A 1998-06-09 1998-06-09 박막트랜지스터제조방법 KR100296109B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980021286A KR100296109B1 (ko) 1998-06-09 1998-06-09 박막트랜지스터제조방법
US09/311,711 US6235614B1 (en) 1998-06-09 1999-05-13 Methods of crystallizing amorphous silicon layer and fabricating thin film transistor using the same
GB9913340A GB2338598B (en) 1998-06-09 1999-06-08 Methods of crystalizing amorphous silicon layer and fabricating thin film transistors using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021286A KR100296109B1 (ko) 1998-06-09 1998-06-09 박막트랜지스터제조방법

Publications (2)

Publication Number Publication Date
KR20000001167A KR20000001167A (ko) 2000-01-15
KR100296109B1 true KR100296109B1 (ko) 2001-10-26

Family

ID=19538730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021286A KR100296109B1 (ko) 1998-06-09 1998-06-09 박막트랜지스터제조방법

Country Status (3)

Country Link
US (1) US6235614B1 (ko)
KR (1) KR100296109B1 (ko)
GB (1) GB2338598B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424593B1 (ko) * 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
KR20070093339A (ko) * 2006-03-13 2007-09-18 소니 가부시끼가이샤 박막 반도체 장치 및 박막 반도체 장치의 제조 방법

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
CA2389607A1 (en) * 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
KR100873927B1 (ko) * 2000-11-27 2008-12-12 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 기판상의 반도체막 영역의 레이저 결정화 처리를 위한 공정 및 마스크 투영 시스템
US7758926B2 (en) * 2001-05-30 2010-07-20 Lg Display Co., Ltd. Amorphous silicon deposition for sequential lateral solidification
KR100506004B1 (ko) * 2001-05-30 2005-08-04 엘지.필립스 엘시디 주식회사 순차측면 결정화를 위한 비정질 실리콘층의 증착방법
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
US6767804B2 (en) 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
TWI289896B (en) * 2001-11-09 2007-11-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method of manufacturing a semiconductor device
WO2003043070A1 (en) * 2001-11-12 2003-05-22 Sony Corporation Laser annealing device and thin-film transistor manufacturing method
EP1329946A3 (en) * 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
AU2003220611A1 (en) * 2002-04-01 2003-10-20 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
CN100336941C (zh) * 2002-08-19 2007-09-12 纽约市哥伦比亚大学托管会 改进衬底上薄膜区域内诸区及其边缘区内均一性以及这种薄膜区域之结构的激光结晶处理工艺与***
TWI325157B (en) * 2002-08-19 2010-05-21 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity, and a structure of such film regions
US7622370B2 (en) * 2002-08-19 2009-11-24 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and a structure of such film regions
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
JP4278940B2 (ja) 2002-09-09 2009-06-17 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
KR101191837B1 (ko) * 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7476629B2 (en) * 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
JP4568000B2 (ja) * 2004-03-24 2010-10-27 株式会社 日立ディスプレイズ 半導体薄膜の製造方法
US7524728B2 (en) * 2004-11-08 2009-04-28 Sanyo Electric Co., Ltd. Thin film transistor manufacturing method and organic electroluminescent display device
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
KR20060070345A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US20090218577A1 (en) * 2005-08-16 2009-09-03 Im James S High throughput crystallization of thin films
TW200733240A (en) * 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
CN101168474B (zh) * 2006-10-27 2011-02-09 群康科技(深圳)有限公司 低温多晶硅薄膜制造方法
TWI330389B (en) * 2006-10-27 2010-09-11 Chimei Innolux Corp A method of manufacturing low temperature polysilicon film
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI418037B (zh) 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
KR20100132020A (ko) * 2008-02-29 2010-12-16 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 균일한 결정질 ｓｉ 막들을 제조하는 리소그래피 방법
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945926A (ja) * 1995-08-03 1997-02-14 Matsushita Electric Ind Co Ltd 多結晶半導体薄膜の形成方法、並びに薄膜トランジスタ及びその製造方法
JPH09289321A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4444620A (en) 1983-09-12 1984-04-24 Bell Telephone Laboratories, Incorporated Growth of oriented single crystal semiconductor on insulator
EP0178447B1 (en) 1984-10-09 1993-02-17 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
DE69127395T2 (de) 1990-05-11 1998-01-02 Asahi Glass Co Ltd Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
US5930608A (en) * 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
KR100269350B1 (ko) 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JPH0799314A (ja) 1993-05-26 1995-04-11 Semiconductor Energy Lab Co Ltd 半導体装置
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5496768A (en) 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JP3348334B2 (ja) 1995-09-19 2002-11-20 ソニー株式会社 薄膜半導体装置の製造方法
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JP3825515B2 (ja) 1996-01-17 2006-09-27 株式会社東芝 液晶表示装置の製造方法
US5858807A (en) 1996-01-17 1999-01-12 Kabushiki Kaisha Toshiba Method of manufacturing liquid crystal display device
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
KR980003731A (ko) * 1996-06-11 1998-03-30 김광호 표시 패널용 정전 파괴 보호 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945926A (ja) * 1995-08-03 1997-02-14 Matsushita Electric Ind Co Ltd 多結晶半導体薄膜の形成方法、並びに薄膜トランジスタ及びその製造方法
JPH09289321A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424593B1 (ko) * 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
KR20070093339A (ko) * 2006-03-13 2007-09-18 소니 가부시끼가이샤 박막 반도체 장치 및 박막 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
GB2338598B (en) 2001-01-17
GB9913340D0 (en) 1999-08-11
KR20000001167A (ko) 2000-01-15
US6235614B1 (en) 2001-05-22
GB2338598A (en) 1999-12-22

Similar Documents

Publication Publication Date Title
KR100296109B1 (ko) 박막트랜지스터제조방법
US6326286B1 (en) Method for crystallizing amorphous silicon layer
KR100296110B1 (ko) 박막트랜지스터 제조방법
KR100292048B1 (ko) 박막트랜지스터액정표시장치의제조방법
KR100671212B1 (ko) 폴리실리콘 형성방법
JP2003022969A (ja) マスクを利用したシリコンの結晶化方法
JPH0823105A (ja) 表示用半導体チップの製造方法
JP2002237455A (ja) シリコン結晶化装置とシリコン結晶化方法
KR100492152B1 (ko) 실리콘 결정화방법
KR100573225B1 (ko) 비정질 실리콘층의 결정화 방법
KR100303138B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR100333275B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
KR100918337B1 (ko) 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치
KR100317623B1 (ko) 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법
KR100234894B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 사용한 박막트랜지스터 의 제조방법
KR20070093337A (ko) 반도체 박막의 결정화 방법
US6337233B2 (en) Method of manufacturing a polycrystalline silicon layer
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR100611040B1 (ko) 레이저 열처리 장치
US9012309B2 (en) Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20030015617A (ko) 결정질 실리콘의 제조방법
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JP2009152224A (ja) 半導体素子の製造方法、アクティブマトリクス基板の製造方法、表示装置の製造方法、及び、レーザー結晶化装置
KR100501317B1 (ko) 박막 트랜지스터의 제조 방법
KR100620140B1 (ko) 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 18

EXPY Expiration of term