JP2011515834A - 均一な結晶シリコン薄膜を製造するリソグラフィ方法 - Google Patents

均一な結晶シリコン薄膜を製造するリソグラフィ方法 Download PDF

Info

Publication number
JP2011515834A
JP2011515834A JP2010548936A JP2010548936A JP2011515834A JP 2011515834 A JP2011515834 A JP 2011515834A JP 2010548936 A JP2010548936 A JP 2010548936A JP 2010548936 A JP2010548936 A JP 2010548936A JP 2011515834 A JP2011515834 A JP 2011515834A
Authority
JP
Japan
Prior art keywords
film
region
irradiation
cap layer
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010548936A
Other languages
English (en)
Inventor
ジェイムズ エス イム
Original Assignee
ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク filed Critical ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Publication of JP2011515834A publication Critical patent/JP2011515834A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

位置が制御される結晶粒の領域を備える結晶半導体膜と、位置が制御される結晶粒の位置を基準として規定される位置にある結晶半導体膜の中に位置するデバイスとを含む、結晶膜の中の既知の位置に位置付けられる電子デバイスに関係する方法および装置が説明される。この方法は、各照射ステップが、膜のリソグラフィで画成される領域を少なくとも部分的に融解させ、横方向に結晶化させ、横方向成長長さに垂直である少なくとも１つの長い粒子境界を有する横方向に成長した結晶粒の領域を得る、３つ以上の重複する照射ステップを使用して半導体膜の少なくとも一部を照射することと、少なくとも１つの長い粒子境界の位置を識別することと、長い粒子境界の位置を基準にして規定される位置にある半導体膜の中に電子デバイスを製造することとを含む。

Description

（関連出願の相互参照）
本願は、参照により全体として本明細書に組み込む、２００８年２月２９日に出願され、「リソグラフィに基づく順次横方向結晶化（ＬＩＴＨＯＧＲＡＰＨＹ ＢＡＳＥＤ ＳＥＱＵＥＮＴＩＡＬ ＬＡＴＥＲＡＬ ＳＯＬＩＤＩＦＩＣＡＴＩＯＮ）」と題される同時係属米国出願番号第６１／０３２７４４号に対して、特許法第１１９条（ｅ）の元で優先権の利益を主張する。
本明細書中に引用されるすべての特許、特許明細書および特許公報は、本明細書に説明される発明日時点で、その中で当業者に知られているように最新技術をさらに完全に説明するために、この参照により全体として本明細書に含まれる。
近年、アモルファス半導体膜または多結晶半導体膜を結晶化するため、またはアモルファス半導体膜または多結晶半導体膜の結晶性を改善するための多様な技法が調査されてきた。このような結晶化された薄膜は、画像センサおよびアクティブマトリクス液晶ディスプレイ（「ＡＭＬＣＤ」）装置等の多岐に渡る装置の製造に使用できる。後者では、薄膜トランジスタ（「ＴＦＴ」）の規則的配列構造が適切な透明な基板上に製作され、各トランジスタがピクセルコントローラとしての機能を果たす。
シリコン膜等の半導体膜は、エキシマ・レーザ・アニーリング（「ＥＬＡ」）プロセスおよび順次横方向結晶化（「ＳＬＳ」）プロセスを含む多様なレーザ加工を使用して液晶ディスプレイ用に加工されてきた。ＳＬＳは、有機発光ダイオード（「ＯＬＥＤ」）デバイスおよびアクティブマトリックスＯＬＥＤ（ＡＭＯＬＥＤ）だけではなく、ＡＭＬＣＤデバイスで使用するための薄膜を加工するのによく適している。ＳＬＳの特長は、エキシマレーザ照射を使用して横方向の結晶の成長を制御することである。照射された領域が完全に融解し、マスク化された領域とマスク化されていない領域の間の固相−液相界面で結晶が開始すると、横方向成長が開始する。横方向成長長さ（ＬＧＬ）は、膜特性および照射条件の関数である。従来のＳＬＳ技法では、横方向に成長した結晶領域の正確な位置選定は可能ではなく、ＳＬＳ加工膜で作成されるデバイス特性のばらつきにつながっている。
本願は、均一ポリシリコン膜またはさらに結晶粒が大きなシリコン膜を作成するためのリソグラフィ手順を説明する。また、本願は、配向制御された単結晶領域を作成するためのリソグラフィ手順も説明する。
一態様では、装置は、横方向に成長した結晶粒の少なくとも１つの領域を有する半導体膜、およびその結晶粒の少なくとも１つの長い粒子境界を基準にして規定される位置にある前記領域内に位置するデバイスを含む。粒子は、横方向成長の方向に垂直である少なくとも１つの長い粒子境界を含み、実質的に均一な粒子構造を有し、粒子の約５０％以上がその横方向成長長さよりも長い長さとなる実質的に均一な粒子構造を有する。
一態様では、装置は、横方向に成長した結晶粒の少なくとも１つの領域を有する半導体膜、およびその結晶粒の少なくとも１つの長い粒子境界を基準にして規定される位置にある前記領域内に位置するデバイスを含む。粒子は、少なくとも１組の実質的に平行な長い粒子境界、および横方向に成長し、隣接する長い粒子境界に跨る複数の粒子を含み、前記粒子は、実質的に均一な粒子構造を有し、その粒子構造では粒子の約５０％以上が横方向成長長さよりも長い長さとなる。
一つまたは複数の実施形態では、膜上の長い粒子境界の位置は、横方向成長した長さの１０％未満の精度で、または横方向成長した長さの５％未満の精度で知られている。
一つまたは複数の実施形態では、デバイスはトランジスタであり、チャネルソースおよびドレインを備え、たとえばトランジスタは電界効果トランジスタ（ＦＥＴ）であり、ＦＥＴのチャネルが長い粒子境界を含まない位置にある領域の範囲内に配置されるか、またはＦＥＴは、ＦＥＴのソースまたはドレインが長い粒子境界を含まない位置にある領域内に配置されるか、あるいはＦＥＴは、チャネルが既知の位置にある長い粒子境界に交差する位置にある領域内に配置される。
一態様では、装置は、複数の横方向に成長した結晶アイランドを備える半導体膜、およびその結晶アイランドの少なくとも１つの長い粒子境界の位置を基準にして規定される位置にある、前記領域に位置するデバイスを含む。アイランドは、少なくとも１つの長い粒子境界を含み、その長い粒子境界は、横方向成長長さよりも長いアイランド中心から距離にあるアイランドの１つを取り囲み、９０％を超えるアイランドは同じ結晶学的な表面配向を有する。
一つまたは複数の実施形態では、結晶学的な表面配向は｛１００｝平面であり、任意選択で、結晶粒配向は、｛１００｝極の約１５°の範囲内の｛１００｝表面配向を有するアイランド表面積の約９０％を備える。
一つまたは複数の実施形態では、結晶学的な表面配向は｛１１１｝平面であり、任意選択で、結晶粒配向は、｛１１１｝極の約１５°の範囲内の｛１００｝表面配向を有するアイランド表面積の約９０％を備える。
一つまたは複数の実施形態では、膜上の長い粒子境界の位置は、横方向成長長さの２０％未満の精度で知られているか、または膜上の長い粒子境界の位置は、横方向成長長さの１０％未満の精度で知られている。
一つまたは複数の実施形態では、デバイスはＦＥＴであり、チャネルソースおよびドレインを備え、ＦＥＴは、ＦＥＴのチャネルが長い粒子境界を含まない位置にある領域内に定置される。
一態様では、装置を製造する方法は、半導体膜の、リソグラフィで画成される第１の境界から、制御された超横方向成長を生じさせる第１セットの条件下でその半導体膜の第１の領域に第１の照射を行うことと、その半導体膜の、リソグラフィで画成される第２の境界から、制御された超横方向成長を生じさせる第２セットの条件下で、第１の領域と部分的にしか重複しないその半導体膜の第２の領域に第２の照射を行うことであって、前記第１の照射および第２の照射により、横方向成長よりも長い長さとなり、少なくとも１つの長い粒子境界を有する横方向に成長した結晶粒を備える膜が提供され、その長い粒子境界の位置が横方向成長長さの２０％以内と知られている第１の照射を行うことと第２の照射を行うことと、長い粒子境界の位置を基準にして規定される位置にある半導体膜で電子デバイスを製造することとを含む。
一つまたは複数の実施形態では、第１の領域、第２の領域または両方の照射により半導体膜がその厚さ全体で融解する。
一つまたは複数の実施形態では、第１の照射および第２の照射の少なくとも一方の照射が投光照射である。
一つまたは複数の実施形態では、リソグラフィで画成される境界は、膜の少なくとも一部分の上にキャップ層をリソグラフィで画成することにより提供される。
一つまたは複数の実施形態では、キャップは、下にある半導体膜をリソグラフィで画成される位置での照射にさらすパターンを有する。
一つまたは複数の実施形態では、リソグラフィで画成される境界は、膜の下に配置される下層により設けられる。
一つまたは複数の実施形態では、下層は熱吸収材であり、半導体膜により吸収される波長を使用する照射中、リソグラフィで画成される位置での上を覆う半導体膜の温度は、半導体膜の隣接領域の温度に満たない。
一つまたは複数の実施形態では、下層は、熱吸収材である材料であり、半導体膜に対して透明である波長を使用する照射中、リソグラフィで画成される位置にある、上を覆う半導体の温度は、半導体膜の隣接領域の温度を上回る。
一つまたは複数の実施形態では、キャップ層は、照射エネルギーに対して不透明である材料から構成される。
一つまたは複数の実施形態では、キャップ層は、照射エネルギーに対して反射性の材料から構成される。
一つまたは複数の実施形態では、キャップ層は、リソグラフィで画成される１つのドットまたはドットの列である。
一つまたは複数の実施形態では、照射は、第１のリソグラフィで画成されたドット・キャップ層を取り囲む第１の領域を照射し、その第１のドットの下の領域が少なくとも部分的に固体のままである間に第１の領域を融解させることであって、その融解した領域は固体と液体の間の界面から横方向に結晶化される、第１の領域を照射することと、第１のドット・キャップ層を取り除くことと、第２のドット・キャップ層が第１の照射の横方向に結晶化した部分と重複する、第２キャップ層をリソグラフィで付着することと、第２のリソグラフィによって付着されたドット・キャップ層を取り囲む第２の領域を照射し、その第２のドットの下の領域が少なくとも部分的に固体のままである間に第２の領域を融解させることであって、その融解した領域は固体と液体の間の界面から横方向に結晶化される、第２の領域を照射することとを含む。
一つまたは複数の実施形態では、キャップ層は、下にある半導体膜の細長い領域を露呈し、その露呈された領域は、半導体膜の特徴的な横方向成長長さの２倍未満である少なくとも１つの寸法を有する形状を規定する。
一つまたは複数の実施形態では、膜の上の長い粒子境界の位置が、横方向成長長さの２０％未満の精度まで知られている。
一つまたは複数の実施形態では、照射ステップは、膜の少なくとも一部を照射し、第１のキャップ層の下の領域が少なくとも部分的に固形のままである間に、下にある膜の露呈された細長い領域を完全に融解させることであって、その融解した領域は固体と液体の間の界面から横方向に結晶化される、膜の少なくとも一部を照射することと、第１のキャップ層を取り除くことと、第２のキャップ層が、第１の照射の横方向に結晶化された部分と重複する、第２のキャップ層をリソグラフィで付着することと、膜の少なくとも一部を照射し、第２のキャップ層の下の領域が少なくとも部分的に固形のままである間に、下にある膜の露呈された細長い領域を完全に融解させることであって、その融解した領域が固体と液体の界面から横方向に結晶化される、膜の少なくとも一部を照射することとを含む。
一つまたは複数の実施形態では、長い粒子境界の位置は、リソグラフィで配置された境界の位置及び粒子の横方向成長長さにより配向される。
一つまたは複数の実施形態では、膜上の長い粒子境界の位置は、横方向成長長さの１０％未満の精度まで、または横方向成長長さの５％未満の精度まで知られている。
一つまたは複数の実施形態では、デバイスはＦＥＴを備える。
別の態様では、膜を加工する方法は、リソグラフィ方法を使用して配置されるヒートシンクが、半導体膜の下に配置される半導体膜を提供することと、ヒートシンクの上に位置する膜領域を部分的にだけ融解させ、その部分的に融解した領域に隣接する膜を完全に融解させるのに十分なエネルギー密度で膜を照射することであって、その融解した領域が部分的に融解した領域と液体の界面から横方向に結晶化される、膜を照射することと、横方向に結晶化された膜の一部を露呈するパターンで膜の上にキャップ層を配置することと、キャップ層の下の領域が少なくとも部分的に固形のままである間に、その露呈された膜をその厚さ全体で完全に融解させるのに十分なエネルギー密度で膜を照射することであって、その融解した領域が固体と液体の界面から横方向に結晶化することとを含む。
別の態様では、膜を加工する方法は、半導体膜の一部を露呈するパターンを有する、リソグラフィ方法を使用して配置される第１のキャップ層がその膜の上に置かれる半導体膜を提供することと、第１のキャップ層の下の領域が少なくとも部分的に固体のままである間に、膜の露呈された部分をその厚さ全体で完全に融解させるのに十分な第１のエネルギー密度で膜を照射することであって、その融解した領域が部分的に融解した領域と液体の界面から横方向に結晶化される、膜を照射することと、横方向に結晶化された膜の一部を露呈するパターンで膜上に第２のキャップ層を配置することと、その第２のキャップ層の下の領域が少なくとも部分的に固体のままである間に、膜の露呈された部分をその厚さ全体で完全に融解させるのに十分な第２のエネルギー密度で膜を照射することであって、その融解した領域が部分的に融解した領域と液体の界面から横方向に結晶化される、膜を照射することを含む。
別の態様では、装置を製造する方法は、各照射ステップにより、膜のリソグラフィで画成された領域を少なくとも部分的に融解させ、横方向に結晶化し、横方向成長長さに垂直である少なくとも１つの長い粒子境界を有する横方向に成長した結晶粒の領域を取得する、３つ以上の重複する照射ステップを使用して半導体膜の少なくとも一部を照射することと、少なくとも１つの長い粒子境界の位置を識別することと、その長い粒子境界の位置を基準にして規定される位置にある半導体膜に電子デバイスを製造することを含む。
本明細書で使用される「長い粒子境界」は、横方向に成長する粒子の別のセットとの衝突によってなのか、それとも過冷却による核生成によってなのかに関わらず、膜領域内の横方向の結晶成長の最前線が終了することにより形成される粒子境界である。長い境界は、通常、横方向の粒子成長の方向に垂直であるが、必ずではない。留意されるこれに対する例外は、以下に詳しく説明する「ドット」キャップ層を使用する横方向成長である。
本明細書で使用される「横方向に成長した結晶」または「横方向の結晶成長」は、完全に融解した複数の領域が、ある完全に融解した領域と種晶を含む領域の間の界面で結晶すると開始する結晶の横方向の成長を指す。種晶を含む領域は、固体または部分的に融解している場合がある。
「少なくとも１つの長い粒子境界の位置を基準にして規定される位置」は、既知である長い粒子境界の位置に基づいた膜上の位置を指す。
「リソグラフィで制御される」は、結晶粒の照射および横方向成長で使用されるキャップ層または他の要素を正確に位置付けるためにリソグラフィまたは他の高精度析出方法を使用して、長い粒子境界等の形状構成物の位置を制御することを指す。その形状構成物の実際の位置は、照射条件、温度、波長、パルス時間、エネルギー密度等だけではなく、膜特徴、組成、厚さ等の関数でもある。
「リソグラフィで画成される」は、たとえばキャップ層、下層またはヒートシンクを含むリソグラフィで画成された形状構成物を有する膜と入射光エネルギーの相互作用によって等、その位置および／または寸法がリソグラフィによって規定される膜の領域の特徴を指す。
これらの方法は、たとえばＴＦＴの配置等、デバイス加工に同等な精度で位置制御された結晶領域の配置を可能にする。さらに均一な微細構造を作成するために重複した横方向成長を確実にするリソグラフィ技法が開発される。これらの方法は、これを行う上での柔軟性を提供する。
説明のためだけに提示され、本発明を制限することを意図するものではない次の図面を参照して、技術の多様な態様を説明する。
表面上に正確に位置付けられたパターンを提供するためのポジ型フォトレジストおよびネガ型フォトレジストの使用の概略図である。 制御式超横方向成長（Ｃ−ＳＬＧ）方法を使用して結晶化された膜の一部の平面図であり、従来の技術による典型的なＣ−ＳＬＧ粒子微細構造を示す。 図３Ａ〜図３Ｄは一つまたは複数の実施形態により、高精度デバイスを作成するために適したリソグラフィで制御される結晶化プロセスにおける連続ステップの断面図である。 図４Ａ〜図４Ｂは一つまたは複数の実施形態によるリソグラフィで結晶化された半導体膜の上での位置配置の概略図である。 図５Ａ〜図５Ｂは一つまたは複数の実施形態による２つの順次照射ステップにおける照射に矩形または線のビーム露光領域を提供するキャップ層を使用するリソグラフィ・プロセスの概略図を示す。 図６Ａ〜図６Ｃは一つまたは複数の実施形態による３つの順次照射ステップにおける照射に矩形または線のビーム露光領域を提供するキャップ層を使用するリソグラフィ・プロセスの概略図を示す。 一つまたは複数の実施形態により使用するためのドットマトリックス・リソグラフィ・パターンの概略図である。 図７Ａのドットマトリックス・リソグラフィ・パターンと使用するための照射パターンの概略図である。 一つまたは複数の実施形態による順次照射ステップにおいて照射の不透明ドットの形式でキャップ層を使用するリソグラフィ・プロセスの概略図である。 図９Ａ〜図９Ｂは一つまたは複数の実施形態により半導体膜に正確に位置付けられた結晶領域を提供するためのリソグラフィで位置付けられたヒートシンクの使用の概略図である。 図１０Ａ〜図１０Ｂは一つまたは複数の実施形態により半導体膜に正確に位置付けられた結晶領域を提供するためのリソグラフィで位置付けられたヒートシンクの使用の概略図である。 フラッシュランプ照射システムの概略図である。
精密装置に適した膜を作成するために、精密装置を作成し、膜の上に位置付けるために使用される精度と同じ精度で、膜を結晶化し、マイクロ構造を作成する方法およびシステムが提供される。精密装置は、多くの場合、精密なプロセス、たとえばリソグラフィ方法を使用して作成される。高精度結晶化方法は、精密装置のサイズおよび位置と同じ尺度および同じ精度で、粒子および粒子境界等の欠陥の位置およびサイズを制御する。このような形状構成物の位置および寸法は、本明細書では「精密位置選定」と呼ばれる、マイクロメータ、サブマイクロメータ、およびナノメータの尺度まで知ることができる。
いくつかの実施形態では、高精度結晶化はリソグラフィ方法を使用する。リソグラフィ・パターン化方法、および特にフォトリソグラフィは、細かい尺度で物質を構造化できる。半導体業界で使用されているマイクロファブリケーション技法およびナノファブリケーション技法は、精密にウェハ上に配置される正確な寸法の非常に細かな形状構成物を提供する。形状構成物の位置決め精度および寸法は、１０台からまたは５０台のナノメートル範囲内まで知られている。長い粒子境界（横方向結晶成長の方向に垂直であるもの）の位置精度は、利用される結晶化方法の種類に応じて、結晶粒の横方向成長長さの約２０％未満から約１０％未満、約５％の範囲に及ぶことがある。典型的な横方向成長長さは、約１μｍから約４μｍに及ぶ。したがって、長い粒子境界の位置は、約１００ｎｍから約８００ｎｍほどのわずかな許容誤差の範囲内で正確に配置できる。最も典型的には、長い粒子境界の位置は、約５０ｎｍから約３００ｎｍの許容誤差の範囲内で正確に配置できる。
特に、フォトリソグラフィ・プロセスは、フォトレジストの部分を選択的に取り除き、パターン形状構成物のパターンおよび位置が精密に知られるマスキングされた表面を生成するために使用される。マスク・セット、つまり半導体製造のフォトリソグラフィ・ステップのための形状を規定する一連の電子データは、シリコン膜の結晶化において使用するためのマスク・パターンを規定するために使用される。マスキングされた表面は、パターン形状構成物のパターンおよび位置も精密に知られる膜上の結晶化領域を提供するために照射できる。
このプロセスを実証する例示的なフォトグラフィ方法が図１に示される。結晶化のためのシリコン薄膜を準備するために、基板１００上の非晶質のまたは結晶性が低いシリコン薄膜１１０がフォトレジスト１２０の層で覆われる。フォトレジストの上に転写されるパターンを含むマスク１３０が、フォトレジスト層の上に配置される。ポジ型フォトレジストとネガ型フォトレジストの、少なくとも２種類の一般的なフォトレジストがある。ポジ型レジストの場合、レジストは、下にある材料がどこで取り除かれるのかに関わりなく、紫外線で露光される。これらのレジストでは、紫外線に露光することにより、レジストが現像液の中でさらに溶けやすくなるようにレジストの化学構造が変化する。露光されたレジストは、次いで現像液溶液により洗い流され、下にあるむき出しの材料のウィンドウを残す。したがって、マスクはウェハ上に残らなければならないパターンの正確なコピーを含んでいる。ネガ型レジストは、ちょうど逆に作用する。紫外線に露光することにより、ネガ型レジストは重合化され、より溶けにくくなる。したがって、ネガ型レジストはどこで露光されても、表面上に残り、現像液溶液は露光されていない部分だけを取り除く。したがってネガ型フォトレジストに使用されるマスクは、転写されるパターンの逆のもの（写真の「ネガ」）を含んでいる。通常、フォトレジスト自体が、照射中にその完全性を維持するために必要な熱安定性を備えていると仮定し、カバー層として使用できる。フォトレジストは、その強度および熱抵抗を増すために焼成できる。他の実施形態では、フォトレジストは、シリコン表面へのカバー層の転写のためのパターンとして機能できる。たとえば、金属化膜がカバー層として使用される場合、金属層を薄膜表面上に付着し、フォトレジストを取り除き、下にある露光された薄膜を明らかにすることができる。
技術はフォトリソグラフィに関して論じられているが、薄膜表面上に精密に位置付けられたパターン化した層を作成する他の方法が使用できることが認識される。明示的に述べられない限り、フォトリソグラフィの使用は、精密位置選定のパターン化した層を生成する既知の方法のどれかで置換できる。また、以下の説明から、方法がシリコン薄膜の結晶化に制限されず、任意の薄膜に対して実践できることが明らかになる。続く説明のために、特に留意されない限り、これらの方法は任意のこのような材料に使用できる。
膜の照射は、関心のある膜を融解させるまたは部分的に融解させるためのエネルギー密度を有するパルス光源を用いて実施される。パルス光源は、大きな表面、および好ましくは表面全体をカバーできる発散光源または投光光源である場合がある。照射は、通常、投光照射プロセスであり、その結果基板表面の大きな面積を単一パルスで照射できる。たとえばガラス・パネル等の基板上の膜全体を同時に加工できることもあり得る。したがって、マルチパルス動作は、結晶学的な特性を改善するために使用され、たとえばレーザベースの再結晶化で使用される大きな基板領域をカバーするために走査様式で使用することは必要とされない。
一つまたは複数の実施形態では、照射源はパルスエキシマレーザである。パルス単位の高エネルギー・エキシマレーザが、浅い接合を作成するための超高速熱アニール処理（ＲＴＡ）のために現在検討されている。パルス単位の高エネルギーにより、１パルスでチップ全体を放射できる。
他の実施形態では、たとえば〜８００ｎｍでパルス・レージングが可能であるダイオードレーザが使用できる。高出力ダイオードレーザは、電力効率がよく、高い発散比を有し、高出力ダイオードレーザを高い面積被覆率に適応するようにする。
他の実施形態では、フラッシュランプを使用できる。フラッシュランプは、ウェハ全体またはガラス・パネルも加工できるようにする。理想的な光源は特定の用途しだいである。フラッシュランプは、より安価な処理、より長い横方向成長であるがおそらくより欠陥のある横方向成長、および表面粗度の増加をもたらす一方で、基板および（３Ｄ−ＩＣでは電子デバイスである可能性がある）下にある構造により負担をかける。表面粗度は、化学機械研磨（ＣＭＰ）で削減できる。
フラッシュ・レーザアニール処理は、たとえば４００から８００ｎｍの幅広い波長範囲で白色光を生じさせるためにフラッシュランプを使用する。フラッシュランプは、非常に短い期間、強い非干渉性のフルスペクトル白色光を生じさせるガス入り放電ランプである。フラッシュランプアニール処理装置は表面照射に白色光エネルギーを使用し、その表面照射では、基板上に光のエネルギーを向けるために、たとえば図１１に示されるような楕円形の反射体を使用して光が合焦される。図１１は、反射装置９１０を備えたフラッシュランプ・リアクタ９００を表す簡略化した側面図である。フラッシュランプ・リアクタは、支持材９３０の上に位置する一列のフラッシュランプ９２０を含んでよく、目標領域９５０はこの２つの間に位置する。反射装置９１０は、フラッシュランプの上方に配置されてよく、種々の量の放射９６０をフラッシュランプから、目標領域の表側のさまざまな部分に向かって反射し返す。目標領域は、基板（ウェハ）を受け入れるように適応されてよい。
ランプ電力は、マイクロ秒からミリ秒の規模の明確なフラッシュ・パルスの形成を可能にする一連のコンデンサおよびインダクタ（不図示）によって供給される。典型的なフラッシュランプでは、最高３〜５Ｊ／ｃｍ2（５０μｓの放電の間）または１〜２０ｍｓの放電の間に５０〜６０Ｊ／ｃｍ2の範囲の光エネルギー密度を得ることができる。例示的な実施形態では、光エネルギー密度は約２〜１５０Ｊ／ｃｍ2の場合がある。フラッシュランプアニール処理は、たとえば１０μｓ〜１００ｍｓ等の、数十マイクロ秒と数十ミリ秒の間の単一の光フラッシュによる固体表面の高速加熱を可能にする。薄膜結晶化の質に影響を及ぼすフラッシュランプの変数は、入射光のエネルギー強度、ならびにパルス期間および（一定の滞留時間、つまり融解の期間を生じさせる）光の形状を含む。
一つまたは複数の実施形態では、制御式超横方向成長（Ｃ−ＳＬＧ）を使用する融解により引き起こされる横方向成長の精密位置選定のために融解キャッピング層を使用できる。Ｃ−ＳＬＧ方法では、入射光により引き起こされる融解の位置および程度が制御され、フォトリソグラフィで適用されたキャッピング層を使用して膜の特定の領域に制限される。キャッピング層は、薄膜の精密に位置選定された領域を融解にさらすパターンを含む。融解領域が冷たくなり、固体化すると、結晶粒が、従来の多結晶膜よりも無作為にではなくその領域内で横方向に成長する。
図２は、Ｃ−ＳＬＧを使用して結晶化された領域２０２を含む膜２００の一部の平面概略図である。Ｃ−ＳＬＧの間、処理された領域２０２は融解し、融解された領域２０２と融解されていない領域２２０、２２０’の間の固相線−液相線界面２０５、２０５’で固化が開始する。結晶粒２１０は、境界２０５と２０５’から開始して、処理された領域２０２の中心に向かい横方向に成長し、固化の方向に垂直に長い粒子境界を形成する中心線２３０で遭遇する。各セクションは、粒子境界２１３で分けられる結晶粒子２１０を含む。粒子が横方向に内向きに成長すると、２２５と記される閉塞不良が、たとえば別の粒子境界と交わることによって生じることがある。各セクションの幅は、各セクションの最大粒子の典型的な水平幅でもある横方向成長長さ（ＬＧＬ）により画成される。ＬＧＬの値は、処理された領域２０２の幅のほぼ半分である。ＬＧＬは、過冷却液体中の固体の無作為な核生成により横方向の固化が停止される前に典型的な粒子が成長できる最大長である最大値ＬＧＬmaxによっても制限される。ＬＧＬmaxは、膜および入射光の特徴、たとえば膜の厚さおよび組成、ならびに融解温度に依存する。したがって、典型的なＣ−ＳＬＧ方法では、処理された領域の幅はＬＧＬmaxの二倍を超えてはならない。
結晶化方法は、粒子の平均サイズを増大し、処理された領域の中の不良数を減少することによって、処理された膜の質を高める。それにも関らず、これらの改良は依然として制限されている。たとえば、処理された領域では、結晶化境界の近くに、依然として比較的に高密度で閉塞不良が含まれることがある。さらに、Ｃ−ＳＬＧの処理された膜の粒子のサイズは均一ではない。代わりに、閉塞粒子のサイズは、多くの場合、持続性のある粒子のサイズに比してはるかに小さい。さらに、持続性のある粒子でさえ、長さは、それ自体最大値ＬＧＬmaxを有するＬＧＬの値により制約される。最後に、閉塞粒子の存在のために、粒子境界の密度は均一ではない。結晶化プロセスでの単一の横方向成長ステップを特徴とするＣ−ＳＬＧでは、５０％を超える粒子が閉塞している、あるいは横方向成長の全体の長さに渡らない。
無作為に位置付けられた閉塞粒子の数を削減するために、いくつかの実施形態は、各ステップで成長する結晶粒が、以前のステップで形成される粒子境界と重複するように、リソグラフィで配置されたキャップ層を使用する連続結晶化ステップを活用する。反復のたびに、新規に処理された領域が、以前処理された領域と部分的に重複するように、処理された領域の位置を移動できる。連続ステップは、閉塞粒子の数を削減し、精密装置に適切な結晶学的な領域を形成するより均一の粒子構造を生じさせる。重複は、適切に選択すると、不良の数、特に閉塞粒子境界数を削減することができ、以前の反復で生成された粒子を拡張することもできる。一つまたは複数の実施形態では、５０％を超えるまたは７５％を超えるまたは９０％を超える粒子が、横方向成長長さに見合う粒子長さとなっている。つまり粒子は閉塞していない。
図３Ａ〜図３Ｄは、一つまたは複数の実施形態により、精密装置を作成するために適したリソグラフィで制御される結晶化プロセスの連続ステップの断面図を示す。投光光源または発散光源の使用と合わせて、膜の広い領域をカバーできるリソグラフィ・キャップ層を使用すると、高品質の膜が数ステップで提供される。
図３Ａは、第１のステップの間にリソグラフィで加工される膜の断面を示す。シリコン層３００は、リソグラフィで位置決めされたキャップ層３１０、３１０‘で覆われる。キャップ層３１０、３１０’は、高い精度で位置決めされる。たとえば、ウェハ上でのそれらの位置は、１０〜１００ｎｍまたは約１０〜５０ｎｍの範囲内まで制御される。キャップ層で覆われたシリコン層は、次いで、矢印３２５で示されるように、たとえばパルスレーザビームまたはパルスフラッシュランプを用いて、上から照射される。レーザビームのエネルギー密度は、照射を受けるシリコン膜３００のセクション３３０、３３０‘が融解する一方、キャップ層３１０、３１０‘により直接的な照射から保護されるシリコン膜３００のセクション３２０、３２０‘が融解しないように選ばれる。
キャッピング層は、複数の開口部のある連続膜である場合がある。キャップ層は、多岐に渡る材料から作ることができ、反射性、吸収性、または両方とすることができる。キャップ層は、従来のフォトレジスト材料から作ることができる。キャップ層は、フォトレジストを炭素黒鉛に変換するための焼成ステップが後に続く従来のフォトレジスト材から作ることができる。キャップ層は、照射の高エネルギー条件に対して耐性がある他の材料から作ることもできる。
いくつかの実施形態では、キャップ層は、入射放射線に対して非吸収性であるか、または不透明である場合がある。他の実施形態では、キャップ層は、入射放射線に対して反射性である。吸収材料は、入射放射線を吸収し、加熱する傾向がある。熱は、結晶化プロセスで下にある膜に伝えることができる。反射性材料または不透明の材料は、下にある材料を入射放射線から保護し、その結果下にある材料は周囲の露光されている領域よりも冷たい。キャッピング層は、反射性である場合、任意の反射性材料、たとえばアルミニウム等の金属素材から構成される場合がある。金属拡散を防ぐために、ＳｉＯ2等の薄い障壁層を、金属を含むキャップ層と膜の間に配置することが所望される場合がある。一般的には、それは下にある膜の融解閾値を移動する必要がある。通常、図３に説明されるように、これは上方向の移動であるが、言うまでもなく、たとえば単色光（つまり、ランプではなくレーザ）使用時に反射防止膜を使用する場合、それは下方向への移動となることがある。
図３Ｂは、照射プロセスにより生成される液相線−固相線から横方向の結晶化が開始するときの、第２のステップの間のリソグラフィで加工された膜の断面を示す。放射線がない場合、融解したセクション３３０と３３０‘は冷たくなり、固体セクション３２０、３２０’とのその境界から開始し、（矢印３４５で示されるように）横方向に結晶化し、垂直な粒子境界３５０で終了する結晶化されたセクション３４０、３４０‘を形成する。ここまでは、プロセスは、リソグラフィ・キャップが使用される単一ステップのＣ−ＳＬＧプロセスに類似している。
さらに別の実施形態では、システムは、フラッシュランプまたはダイオードレーザからのより長い波長の放射線を吸収できる、１つまたは複数の下にある吸収体層を有することができる。これらの吸収体層は、薄膜と基板の間、または基板の下に配置できる。それらはより長い波長の放射線を優先的に吸収するため、吸収体層は最初に加熱し、放射線からの熱エネルギーを膜に移し、融解を引き起こす。一方、膜の他の領域は、より短い波長の光だけで加熱され、固体のままとなることができる。フラッシュランプは広いスペクトル光を提供するため、この構成は、フラッシュランプ放射線の完全なエネルギースペクトルの最も効率的な捕捉を実現し、Ｓｉに対して透明である放射線の捕捉も可能にできる。これらの吸収層は、熱吸収材料、たとえばモリブデン等の金属を含む物質から構成できる。したがって、前記実施形態は、非パターン化光源を使用して横方向成長の領域の位置を正確に画成する方法を提供する。
次のステップでは、第１のキャップ層が、たとえば炭素を取り除くための酸素プラズマまたは金属膜を取り除くための湿式化学エッチング等の当業者に既知の方法を使用して取り除かれる。
図３Ｃは、第３のステップの間の断面を示す。このステップでは、シリコン層３００は、結晶化されたセクション３４０、３４０‘のそれぞれの中心セクション３６５、３６５’を覆う、第２のリソグラフィで位置決めされたキャップ層３６０、３６０‘で覆われる。膜は、再度上から照射される。放射線が、キャップ層３６０、３６０’によって覆われていないセクション３７０、３７０‘を融解する。キャップ層３６０、３６０’によって覆われていない以前結晶化されたセクション３４０、３４０‘のそれらの部分だけではなく結晶化されていないセクション３２０、３２０’も融解し、横方向に再固体化する。
結果として得られる膜は、５０％を超える、または７５％を超える、または９０％を超える、横方向成長長さに見合った長さの閉塞されていない粒子を有する細長い横方向に成長した層３８０を有する。さらに、キャッピング層および結果として得られる横方向の結晶成長は精度をもって、つまり、キャッピング層の既知の位置の１０〜５０ｎｍ範囲内での配置で行われるため、長い粒子境界３９０も精度をもって知られる。長い粒子境界、つまり結晶成長方向に垂直な粒子境界の配置の精度は、１０ｎｍから８００ｎｍ、または１００から４００ｎｍ、または１００から２００ｎｍの範囲内まで知られる。以下に詳しく説明するように、１００〜２００ｎｍの精度の長い粒子境界の配置により、下にある粒子構造の性質に関する知識をもって任意の所望される位置に配置することが可能になる。
リソグラフィ・マスクは、一般的にこの分野で知られている任意の種類の結晶化成長または伸長を実現するために任意の構成で使用できる。例として、キャップ層は、矩形または縞等の複数の細長い開口部を設けることができる。一連の照射を実施でき、その中でキャップ層は以前照射した膜の一部に重なるように再配置される。結果として生じる膜は、少なくとも１組の実質的に平行な長い粒子境界および隣接する長い粒子境界に及ぶ複数の細長い粒子を備える位置制御された結晶粒子の領域を提供できる。矩形の領域を画成し、垂直の粒子境界に及ぶ、水平に配置される細長い粒子の隣接する列を生じさせるキャップ層を使用する一連の３階の照射が、図５Ａ〜図５Ｂに示されている。図５Ａでは、矩形の形状構成物を露光したキャッピング層を通る照射により、融解および横方向成長にさらされる３つの露光領域が提供される。キャッピング層は、ウェハ全体のすべて、またはかなりの部分を覆うことができる。露光された矩形の形状構成物が第１のキャッピング層の形状構成物に部分的に重複するように、第１のキャッピング層が取り除かれ、第２のキャッピング層が付着される。下にある膜は照射され、融解および横方向結晶成長を引き起こし、長い粒子境界に垂直に通る細長い粒子を生じさせる。この方法は、より滑らかな表面をもった、それ以外の場合にはＣ−ＳＬＧで可能となるより長い粒子を成長させる。初期の露光領域がさらに離れて置かれ、図６Ａ〜図６Ｃに提示される「短い走査方向性をもつ」つまり３ショット・プロセス例により示されるように、追加の照射ステップが追加されると、なおさらに長い粒子成長が可能である。結晶の順次横方向成長の詳細は、参照により本明細書に組み込む米国特許第６５５５４９９号に記載される。これらの融解作用及び横方向成長作用のそれぞれで、結晶化の最前線は、粒子成長の方向に垂直に通る長い粒子境界で終了する。融解した領域の位置は、膜および照射条件に基づいてキャッピング層および結晶化により精密に規定され、その結果１００〜２００ｎｍの範囲内まで長い粒子境界の位置を予測することができる。このような場合、長い粒子境界の位置は、横方向成長長さの約５〜１０％の間で変化する場合がある。
他の実施形態では、キャップ層は小さな不透明な領域、つまり「ドット」であり、取り囲む領域は完全に融解できる。図７Ａは、領域つまり「ドット」７００が不透明で、露光膜７１０上に精密に、たとえばリソグラフィによって配置されている例示的なキャップ層を示す。結晶は不透明な中心から横方向に成長する。照射時、ドット７００によって覆われた領域以外のすべてが融解し、固体アイランドが横方向結晶成長のためのシーディング部位としての機能を果たす。ドットのサイズおよび位置は、横方向に成長した領域が連続照射の間で重複するように選択される。結晶の特徴的な横方向成長長さの範囲内の距離に以後の「ドット」キャップ層を位置付けることによって、結晶化された領域は単一結晶の質に近づくことができる。一実施形態では、「ドット」キャップ層は、図７Ｂに示されるように辺が結晶の特徴的な横方向成長長さ未満である仮想正方形の４つの角に位置する。さらに多くのまたはさらに少ないドットを使用する他の照射パターンも、検討される。実施する必要があるリソグラフィ・ステップ数を削減することが望ましく、多くの場合、パターン化および照射の３つのステップで十分とすることができる。
３つのステップを使用する照射パターンが、図８に示されている。ドット照射プロセスでは、図８Ａに示されるようなドット８１０の列は、膜８００上にリソグラフィで付着され、照射される。単一ドットについて図８Ｂに示されるように、ドットの下の領域は固体境界を提供し、その境界から種晶が結晶の横方向成長を開始できる。アイランドは、（成長が方向性をもつ、矩形領域について前述された状況とは対照的に）融解していない領域から放射状に離れて成長する。ドット間の分離距離が横方向成長長さの２倍を超える場合、結晶が小さな粒子の多結晶シリコン領域で分離される結晶構造が形成される。分離距離が核生成を回避するために横方向成長長さ以下である場合、結晶アイランドが互いに接し、正方形のグリッドを形成する結晶構造が形成される。アイランドが（ドットの正方形アレイから成り立つパターン化層のために）正方形グリッドの中で成長する場合、長い境界は円ではなく正方形に近似し、したがってそれは横方向成長に垂直ではない。第１のキャップは次いで取り除かれ、第２のキャップ８２０が、図８Ｃに示されるように、第１の位置からある距離離間した位置で付着される。照射、融解、および横方向成長の後、粒子境界数は削減される（隣接するドット間に十分な空間がある場合には、結晶アイランドのサイズが大きくなる場合もある）。第３の、最後のドット８３０がリソグラフィで付着され、照射される。３つのキャップ層の付着および照射の後、（その後取り除かれる）中心キャップ層を取り囲む長い粒子境界８４０を有する結晶アイランドが形成される。アイランドは、実質的には平面的な底部界面を有し、実質的に均一な厚さを有し、厚さの変動は（たとえばＬＧＬの１０％分または２０％分、長い粒子境界から離れた）内部領域の５０％未満または２５％未満である。長い粒子境界に形成される突出部は、たとえば最高１００％または２００％までもの、さらに大きな厚さの変動性を示す場合がある。表面平滑度は、化学機械研磨（ＣＭＰ）を使用して大幅に高めることができ、たとえば内部領域の１０％未満または５％未満の変動まで膜厚の均一性をさらに改善する。アイランドは、単一粒子形成のために、無作為な結晶学的な表面配向を有する傾向がある。アイランドの欠陥は、表面の結晶学的な配向に依存することが判明しており、特殊なケースは、それぞれ低密度の対の境界および平面的な欠陥が実質的にはない｛１００｝および｛１１１｝である。同じ表面配向の複数のアイランドを生成する上で効果的である方法は、米国特許公報番号第２００６／０１０２９０１号に説明されており、通常、９０％を超える結晶アイランドが、たとえば｛１００｝表面配向の１５°範囲内等、実質的に同じ結晶学的な表面配向をもつ。ドットパターンを使用する結晶の順次横方向成長の詳細は、参照して本明細書に組み込む、米国特許番号第７，３１１，７７８号および米国特許公報番号第２００６／０１０２９０１号に記載されている。
単一粒子の場合の長い粒子境界は、平行した長い粒子境界での精度と同じレベルでは決定されない。参照して本明細書に組み込む、同時係属米国特許公報番号第２００６／０１０２９０１号に説明されるように、結果として得られる単一結晶のアイランドは、異なる結晶学的な粒子配向から構成されることがあり、各配向は異なる形状をもつ結晶アイランドを生成する。したがって、たとえばおもに｛１００｝表面配向をもつアイランドは、形状が正方形となる可能性があるアイランドを生じさせるファセット成長を生じさせることができる。一方、おもに｛１１１｝表面配向をもつアイランドは、形状が六角形となる可能性があるファセット成長を生じさせることができる。このような場合、長い粒子境界の位置は、横方向成長長さの約１０〜２０％の間で変化することがある。
精密装置を使用するいくつかの用途では、精密装置はあらゆる欠陥の存在に耐えることはできない。いくつかの欠陥に耐えることができる他のいくつかの用途は、欠陥の位置の数が異なる装置間で変化する場合に発生することがある性能の均一性の欠如に耐えることはできない。他方、いくつかの精密装置、たとえば３Ｄ集積回路等の顕微鏡装置は、欠陥の存在に全く耐えることはできないか、またはそれらは装置によってカバーされないそれらの欠陥の数または位置の変動に耐えられない場合がある。リソグラフィで配置された結晶化された薄膜は、粒子境界および他の欠陥を基準にして、膜内にデバイスを精密に配置するために使用できる。
デバイスによってカバーされる（粒子境界等の境界間欠陥、ならびに双晶形成、積み重ね障害および結晶点欠陥等の粒子内欠陥を含むと考えられる）欠陥数は、そのデバイスのサイズおよび位置に依存する可能性がある。より小型のデバイスの性能は、デバイスに含まれる欠陥数によって強い影響を受ける。小型デバイスの場合、各デバイスがカバーする粒子境界数は、相対的に大きな割合で変化し、膜のほぼ周期的な微細構造に対するデバイスの位置の変動も小さい。
図４は、長い粒子境界４２０がリソグラフィ結晶化技法を使用して精密に知られている結晶化された表面の平面図である。跨る粒子境界４１０の位置は部分的には再結晶化プロセスにより決定されるので、それらの粒子境界は精密に知られていない。しかしながら、図３Ａ〜図３Ｄ、図５Ａ〜図５Ｂ、図６Ａ〜図６Ｃおよび図７に示されるような複数の照射型法を使用すると、粒子境界および包含、双晶形成等の欠陥の数を改善、たとえば削減できる。さらに、欠陥のようなデバイスに与えるマイナス影響は、デバイスが横方向の粒子および跨る粒子境界４１０の方向で電子移動度を促進するように設計されている場合に、最小限に抑えることができる。図４Ａでは、デバイス４３０はＴＦＴのチャネル領域である。このチャネルは２つの長い粒子境界４２０の間の領域に配置され、ソース「Ｓ」とドレイン「Ｄ」の間の電子の流れは跨る粒子境界４１０に平行である。対照的に、図４Ｂに示されるデバイス４４０は、水平粒子境界に跨り、電子移動度の削減を立証する。微細構造は、投影マスクを使用する従来のＳＬＳ方法または本リソグラフィ技法のどちらかによって得ることができる。ただし、従来のＳＬＳを用いると、デバイスは微細構造に関して無作為に配置されるが、現在の方法は、デバイスをウェハ上のどこでも正確に配置できるようにする。一つまたは複数の実施形態では、デバイスは結晶化された領域４３０の中に全体的に配置されるか、またはデバイス４４０のように長い粒子境界に跨る可能性がある。デバイスは、たとえばホットキャリア劣化を削減するために、１つの端縁を粒子境界に重ねて配置することもできる。このようなデバイスを確実に且つ正確に所望される位置に配置する能力は、結晶化された膜の長い粒子境界を正確に配置できるリソグラフィ結晶化から生じる。
例示的なデバイスは、３Ｄ集積回路用トランジスタを含み、ＴＦＴはパターン化されたＳｉ膜から作られ、ＳＯＩ（シリコン・オン・インシュレータ）ＭＯＳＦＥＴは絶縁体上の連続Ｓｉ膜から作られる。（ＴＦＴとＭＯＳ等のバイポーラトランジスタ、電界効果トランジスタを含む）トランジスタも検討される。膜がＴＦＴを作るために使用される場合、膜の部分はエッチングで除去され、おそらく長い粒子境界の大部分がエッチングで除去される。最も通常は、いくつかの長い粒子境界が残されるが、ドット・キャップ層処理の場合には、長い粒子境界は、アイランドを必ずしもこれ以上囲まないことがある。たとえば、アイランドの２つの辺で、長い粒子境界はエッチングで除去される。
平均すると、より大きなデバイスは、デバイスごとにほぼ等しい数の欠陥をカバーし、デバイス間の性能で著しい変動性を示さない。しかしながら、それにも関らずデバイスの配置は性能に影響を及ぼす。サイズがより大きいため、そのデバイスによってカバーされる粒子境界数の変動は、それらの粒子境界の総数と比して小さい。他方、それらの粒子境界のそのデバイスに対する位置は、粒子に対するデバイスの位置決めに基づいて変わることがある。たとえば、デバイスは、（図４に示される向きを使用する）１つの水平粒子境界が、たとえばトランジスタのドレインの位置である場合がある、チャネル内部で、デバイス端縁に非常に近接して位置するように位置決めできる。このような粒子境界は、ドレインまたはソースの位置から離れた、デバイスの真中に位置する粒子境界よりもはるかにデバイスの性能に影響を及ぼすことがある。
他の実施形態は、半導体膜の融解および結晶化を、結晶領域の正確な位置選定を実現するように指示するキャップ層以外の要素のリソグラフィによる配置を利用することがある。例として、照射されたシリコン膜から熱を選択的に引き出す、ヒートシンク等の要素は、粒子成長が進行し、部分的に融解した領域から完全に融解した領域の中に横方向に伸長できるように、（ヒートシンクが不在である場合）完全に融解するまたは（ヒートシンクに接してまたは近接する場合）融解しないまたは部分的に融解する膜内に精密に位置選定された領域を生成するために使用できる。デバイス内にリソグラフィで配置される第２の要素を使用することによって、結晶粒子成長を拡張するか、または既存の流水の質を改善する以後の照射を実施できる。
図９は、この原則を説明する金属ゲート８１０を含む電子デバイス８００の断面図である。このデバイスは、シリコン等の従来の基板上に金属ゲートを含む。金属ゲートは、任意の従来の物質から作成されてよく、以後付着される材料との相互作用を妨げるために、バッファまたは拡散層８１５で覆うことができる。シリコン層８２０は、所望される厚さまで金属ゲート上に配置される。基板は、次いで、シリコン層を、金属ゲート上方を除くどこででもその厚さ全体で融解させるエネルギー密度、パルス期間および（矢印８３０によって示される）照射強度で照射できる。金属ゲートは、金属ゲートと直接節足するシリコンから熱を引き出すためのヒートシンクとしての機能を果たし、その結果隣接するシリコンは部分的にのみ融解する８４０。照射がやめられると、部分的に融解したシリコンが図９Ａの矢印８５０で示されるようにシリコン層の横方向成長に種晶を与える。横方向成長は、シリコンが、核生成８５５が発生する点まで冷たくなるまで続行する。金属ゲート上方の残りのシリコン領域は、図９Ｂに示されるようにリソグラフィで位置選定された第２のキャップ層８６０を使用して結晶化できる。このキャップ層は、以前の照射からの横方向に成長した結晶の少なくとも端縁をカバーするために配置される。露光された領域は、次いで、金属情報でさえその厚さ全体でシリコン層を融解させるために十分な（矢印８７０で示されるような）エネルギー密度、パルス期間、および照射強さで二度目に照射される。このとき、横方向成長はキャップ層端縁で開始され、図９Ｂの矢印８８０で示されるように中心に向かって広がる。
図１０Ａ〜図１０Ｄは、半導体膜の融解および結晶化を指示するキャップ層以外の要素のリソグラフィによる配置を利用できる。図１０Ａに示されるように、アモルファス・シリコン層１０００が、絶縁領域１０２０およびヒートシンク１０３０を有するリソグラフィで構造化された基板１０１０の上に付着される。アモルファス・シリコン層は、次いで、膜により吸収される光エネルギーの投光照射で照射される。膜は絶縁領域の上にある領域１０４０でその厚さを通して融解し、図１０Ｂに示されるように、ヒートシンクは膜から熱を引き離すので、ヒートシンクの上にある領域１０５０では部分的にしか融解しない。照射がやめられると、部分的に融解したシリコンが、図１０Ａの矢印１０６０によって示されるようにシリコン層の横方向成長に種晶を提供する。結晶化の最前線が会う長い粒子境界１０６５が形成される。アモルファス・シリコン・キャッピング層１０７０が、次いで、図１０Ｃに示されるように部分的に融解した領域１０５０を露光されたままにしながら、長い粒子境界１０６５の上にある位置にあるシリコン層の上にリソグラフィで配置される。膜は、次いで、アモルファス・シリカ・キャップがその厚さ全体で融解するように、第１の照射よりも高いエネルギー密度である第２の照射にさらされる。しかしながら、下にあるシリコン１０８０は完全に融解せず、横方向結晶成長のための種晶としての機能を果たす。
本発明の説明および実施形態を検討すると、当業者は、変更および同等な置換が、本発明の本質から逸脱することなく本発明を実施する上で実行できることを理解する。したがて、本発明は、上記に明示的に説明した実施形態により制限されることを意図しておらず、以下の請求項によってのみ制限される。

Claims (38)

  1. 横方向に成長した結晶粒の少なくとも１つの領域を備える半導体膜であって、前記粒子は、少なくとも１組の実質的に平行な長い粒子境界と、隣接する長い粒子境界間に及ぶ複数の横方向に成長した粒子とを備え、前記粒子は、約５０％を超える粒子が横方向成長長さよりも長い長さを有する実質的に均一な粒子構造を有する、半導体膜と、
    結晶粒の少なくとも１つの長い粒子境界の位置を基準にして規定される位置にある前記領域内に位置するデバイスと、
    を備える装置。
  2. 前記膜上の長い粒子境界の位置が、横方向成長長さの１０％未満の精度で知られている、請求項１に記載の装置。
  3. 前記膜上の長い粒子境界の位置が、横方向成長長さの５％未満の精度で知られている、請求項１に記載の装置。
  4. 前記デバイスがトランジスタである、請求項１に記載の装置。
  5. トランジスタが、電界効果トランジスタ（ＦＥＴ）であり、ＦＥＴのチャネルが長い粒子境界を含まない位置にある領域の中に配置される請求項４に記載の装置。
  6. ＦＥＴが、ＦＥＴのソースまたはドレインが長い粒子境界を含まない位置にある領域の中に配置される、請求項４に記載の装置。
  7. ＦＥＴが、チャネルが既知の位置で長い粒子領域に交差する位置にある領域の中に配置される請求項４に記載の装置。
  8. 複数の横方向に成長した結晶アイランドを備える半導体膜であって、前記アイランドが少なくとも１つの長い粒子境界を備え、該長い粒子境界が、横方向成長長さより大きいアイランド中心からの距離にあるアイランドの１つを取り囲み、アイランドの内部領域が実質的に均一な膜厚を有する、半導体膜と、
    結晶アイランドの少なくとも１つの長い粒子領域の位置を基準にして規定される位置にある前記領域内に位置するデバイスと、
    を備える装置。
  9. ９０％を超えるアイランドが、同じ表面結晶学的な表面配向を有する、請求項８に記載の装置。
  10. 結晶学的な表面配向が、｛１００｝平面である、請求項９に記載の装置。
  11. 結晶粒配向が、｛１００｝極の約１５°の範囲内の｛１００｝表面配向を有するアイランド表面積の約９０％を備える、請求項９に記載の装置。
  12. 結晶学的な表面配向が｛１１１｝平面である、請求項９に記載の装置。
  13. 結晶粒配向が、｛１１１｝極の約１５°の範囲内の｛１１１｝表面配向を有するアイランド表面積の約９０％を備える、請求項９に記載の装置。
  14. 前記膜の上の長い粒子境界の位置が、横方向成長長さの２０％未満の精度で知られている、請求項８に記載の装置。
  15. 前記膜の上の長い粒子境界の位置が、横方向成長長さの１０％未満の精度で知られている、請求項８に記載の装置。
  16. 前記デバイスがチャネルソースおよびドレインを備えるＦＥＴである、請求項８に記載の装置。
  17. ＦＥＴが、ＦＥＴのチャネルが長い粒子境界を含まない位置にある領域の中に配置される、請求項１６に記載の装置。
  18. 半導体膜の第１の領域を、リソグラフィで画成される、前記膜の第１の境界から制御式超横方向成長を引き起こす第１セットの条件の元で第１の照射を行うことと、
    第１の領域に部分的にしか重複しない、前記膜の第２の領域を、リソグラフィで画成される、前記膜の中の第２の境界から制御された超横方向成長を引き出す第２セットの条件の元で第２の照射を行うことと、
    前記第１の照射を行うことと、第２の照射を行うこととが、横方向成長長さよりも長い長さおよび少なくとも１つの長い粒子境界を有する、横方向に成長した結晶粒を備える膜を提供し、長い粒子境界の位置が横方向成長長さの２０％以内で知られており、
    長い粒子境界の位置を基準にして規定される位置にある半導体膜の中に電子デバイスを製造することと、を含む装置を製造する方法。
  19. 第１の領域、第２の領域、または両方の照射が、半導体膜をその厚さ全体で融解させる、請求項１８に記載の方法。
  20. 第１の照射および第２の照射のうちの少なくとも１つが投光照射である、請求項１８に記載の方法。
  21. リソグラフィで画成される境界が、前記膜の少なくとも一部の上にリソグラフィでキャップ層を形成することによって設けられる、請求項１８に記載の方法。
  22. キャップが、下にある半導体膜を、リソグラフィで画成された場所で照射に露光するパターンを有する、請求項２１に記載の方法。
  23. リソグラフィで画成される境界が、前記膜の下に置かれる下部層によって設けられる、請求項１８に記載の方法。
  24. 下部層が熱吸収材料であり、半導体膜によって吸収される波長を使用する照射の間、リソグラフィで画成された位置の、上にある半導体膜の温度が半導体膜の隣接領域の温度に満たない、請求項２３に記載の方法。
  25. 下部層が熱吸収材料である材料であり、半導体膜に対して透明な波長を使用する照射の間、リソグラフィで画成された位置の、上にある半導体膜の温度が、半導体膜の隣接する領域の温度を超えている、請求項２３に記載の方法。
  26. キャップ層が、照射のエネルギーに対して不透明である材料から構成される、請求項１８に記載の方法。
  27. キャップ層が、照射のエネルギーに対して反射性である材料から構成される、請求項１８に記載の方法。
  28. キャップ層が、リソグラフィで画成されたドットまたはドットの列である、請求項１８に記載の方法。
  29. 前記照射が、
    リソグラフィで画成された第１のドット・キャップ層を取り囲む第１の領域を照射し、第１のドットの下の領域が少なくとも部分的に固体のままである間に、第１の領域を融解させることであって、前記融解した領域が固体と液体の間の界面から結晶化される、第１の領域を照射することと、
    第１のドット・キャップ層を取り除くことと、
    第２のドット層をリソグラフィで付着することであって、第２のドット・キャップ層が、第１の照射の横方向に結晶化された部分に重なる、第２のドット層をリソグラフィで付着することと、
    リソグラフィで付着された第２のドット・キャップ層を取り囲む第２の領域を照射し、第１のドットの下の領域が少なくとも部分的に固体のままである間に、第２の領域を融解させることであって、前記融解した領域が固体と液体の間の界面から結晶化される、第２の領域を照射することと、
    を含む請求項２８に記載の方法。
  30. キャップ層が、下にある半導体膜の細長い領域を露光し、露光された領域が、半導体膜の特徴的な横方向成長長さの２倍未満である少なくとも１つの寸法を有する形状を画成する、請求項１８に記載の方法。
  31. 前記照射ステップが、
    下にある膜の露光された細長い領域を完全に融解させるために、第１のキャップ層の下の領域が少なくとも部分的に固体のままである間に、膜の少なくとも一部を照射することであって、融解した領域が固体と液体の間の界面から横方向に結晶化される、膜の少なくとも一部を照射することと、
    第１のキャップ層を取り除くことと、
    第１の照射の横方向に結晶化された部分に重なる第２のキャップ層をリソグラフィで付着することと、
    下にある膜の露光された細長い領域を完全に融解させるために、第１のキャップ層の下の領域が少なくとも部分的に固体のままである間に、膜の少なくとも一部を照射することであって、融解した領域が固体と液体の間の界面から横方向に結晶化される、膜の少なくとも一部を照射することと、
    を含む、請求項３０に記載の方法。
  32. 長い粒子境界の位置が、リソグラフィで配置された境界の位置および粒子の横方向成長長さによって指示される、請求項１８に記載の方法。
  33. 膜の上の長い粒子境界の位置が、横方向成長長さの１０％未満の精度まで知られている、請求項１８に記載の方法。
  34. 膜の上の長い粒子境界の位置が、横方向成長長さの５％未満の精度まで知られている、請求項１８に記載の方法。
  35. 膜の上の長い粒子境界の位置が、横方向成長長さの２０％未満の精度まで知られている、請求項２９に記載の方法。
  36. デバイスがＦＥＴを備える、請求項１８に記載の方法。
  37. 半導体膜の下にヒートシンクを配置した前記膜を提供することであって、前記ヒートシンクがリソグラフィ方法を使用して配置される、前記半導体膜を提供することと、
    ヒートシンクの上方に位置する膜領域を部分的にだけ融解させ、この部分的に融解した領域に隣接する前記膜を完全に融解させるために十分なエネルギー密度で膜を照射することであって、融解した領域が部分的に融解した領域と液体の界面から横方向に結晶化される、膜を照射することと、
    横方向に結晶化された膜の一部を露光するパターンで膜の上にキャップ層を配置することと、
    露光した膜を、キャップ層の下にある領域が少なくとも部分的に固体でのままである間に、その厚さ全体で融解させるために十分なエネルギー密度で膜を照射することであって、融解した領域が、固体と液体の界面から横方向に結晶化する、膜を照射することと、
    を備える膜を加工する方法。
  38. 半導体膜の一部を露光するパターンを有する膜の上方に、リソグラフィ方法を使用して配置される第１のキャップ層を付着させた半導体膜を提供することと、
    膜の露光された部分を、第１のキャップ層の下の領域が少なくとも部分的に固体のままである間に、その厚さ全体で完全に融解させるために十分な第１のエネルギー密度で膜を照射することであって、融解した領域が、部分的に融解した領域と液体の界面から横方向に結晶化される、膜を照射することと、
    横方向に結晶化された膜の一部を露光するパターンで、膜の上に第２のキャップ層を配置することと、
    膜の露光された部分を、第２のキャップ層の下の領域が少なくとも部分的に固体のままである間に、その厚さ全体で完全に融解させるために十分な第２のエネルギー密度で膜を照射することであって、融解した領域が、部分的に融解した領域と液体の界面から横方向に結晶化される、膜を照射することと、
    を含む、膜を加工する方法。
JP2010548936A 2008-02-29 2009-03-02 均一な結晶シリコン薄膜を製造するリソグラフィ方法 Pending JP2011515834A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US3274408P 2008-02-29 2008-02-29
US61/032,744 2008-02-29
PCT/US2009/035732 WO2009108936A1 (en) 2008-02-29 2009-03-02 Lithographic method of making uniform crystalline si films

Publications (1)

Publication Number Publication Date
JP2011515834A true JP2011515834A (ja) 2011-05-19

Family

ID=41016493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010548936A Pending JP2011515834A (ja) 2008-02-29 2009-03-02 均一な結晶シリコン薄膜を製造するリソグラフィ方法

Country Status (5)

Country Link
US (1) US20110175099A1 (ja)
JP (1) JP2011515834A (ja)
KR (1) KR20100132020A (ja)
TW (1) TWI452632B (ja)
WO (1) WO2009108936A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101531667B1 (ko) * 2014-05-30 2015-06-26 국민대학교산학협력단 게이트-드레인 및 게이트-소스의 커패시턴스-전압 특성을 이용한 저온 다결정 실리콘 박막 트랜지스터의 결정립 경계위치를 추적하는 장치 및 방법
KR102191997B1 (ko) * 2014-06-19 2020-12-17 삼성디스플레이 주식회사 디스플레이 장치의 열처리 장치 및 이를 이용한 열처리 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068515A (ja) * 1998-08-20 2000-03-03 Sony Corp 薄膜半導体装置の製造方法
JP2003509845A (ja) * 1999-09-03 2003-03-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 順次側方凝固法を用いた低温での単結晶または多結晶のシリコンフィルムの生産システム及び方法
JP2004134523A (ja) * 2002-10-09 2004-04-30 Sharp Corp 半導体装置の製造方法および半導体装置
JP2005191470A (ja) * 2003-12-26 2005-07-14 Sharp Corp 半導体薄膜の製造方法
WO2006055003A1 (en) * 2004-11-18 2006-05-26 The Trustees Of Columbia University In The City Ofnew York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
WO2006107926A2 (en) * 2005-04-06 2006-10-12 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
JP2007324425A (ja) * 2006-06-02 2007-12-13 Sony Corp 薄膜半導体装置及びその製造方法と表示装置

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2030468A5 (ja) * 1969-01-29 1970-11-13 Thomson Brandt Csf
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
DE3177084D1 (en) * 1980-04-10 1989-09-21 Massachusetts Inst Technology Method of producing sheets of crystalline material
US4382658A (en) * 1980-11-24 1983-05-10 Hughes Aircraft Company Use of polysilicon for smoothing of liquid crystal MOS displays
US4639277A (en) * 1984-07-02 1987-01-27 Eastman Kodak Company Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
USRE33836E (en) * 1987-10-22 1992-03-03 Mrs Technology, Inc. Apparatus and method for making large area electronic devices, such as flat panel displays and the like, using correlated, aligned dual optical systems
US5204659A (en) * 1987-11-13 1993-04-20 Honeywell Inc. Apparatus and method for providing a gray scale in liquid crystal flat panel displays
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US5285236A (en) * 1992-09-30 1994-02-08 Kanti Jain Large-area, high-throughput, high-resolution projection imaging system
US5291240A (en) * 1992-10-27 1994-03-01 Anvik Corporation Nonlinearity-compensated large-area patterning system
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
JP2646977B2 (ja) * 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
JP3072005B2 (ja) * 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
US5602349A (en) * 1994-10-14 1997-02-11 The University Of Washington Sample introduction system for a flow cytometer
US5742426A (en) * 1995-05-25 1998-04-21 York; Kenneth K. Laser beam treatment pattern smoothing device and laser beam treatment pattern modulator
TW297138B (ja) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US5721606A (en) * 1995-09-07 1998-02-24 Jain; Kanti Large-area, high-throughput, high-resolution, scan-and-repeat, projection patterning system employing sub-full mask
KR19990063832A (ko) * 1995-09-29 1999-07-26 세이즈 테크놀러지, 인코오포레이티드 광학 디지탈 매체 기록 및 재생 시스템
US5858807A (en) * 1996-01-17 1999-01-12 Kabushiki Kaisha Toshiba Method of manufacturing liquid crystal display device
US5997642A (en) * 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
CA2256699C (en) * 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JP3306300B2 (ja) * 1996-06-20 2002-07-24 三洋電機株式会社 半導体膜のレーザーアニール方法
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US5861991A (en) * 1996-12-19 1999-01-19 Xerox Corporation Laser beam conditioner using partially reflective mirrors
US6020244A (en) * 1996-12-30 2000-02-01 Intel Corporation Channel dopant implantation with automatic compensation for variations in critical dimension
JP4056577B2 (ja) * 1997-02-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー照射方法
US6014944A (en) * 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
JP3462053B2 (ja) * 1997-09-30 2003-11-05 株式会社半導体エネルギー研究所 ビームホモジェナイザーおよびレーザー照射装置およびレーザー照射方法および半導体デバイス
JPH11186189A (ja) * 1997-12-17 1999-07-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
KR100284708B1 (ko) * 1998-01-24 2001-04-02 구본준, 론 위라하디락사 실리콘박막을결정화하는방법
JP3807576B2 (ja) * 1998-01-28 2006-08-09 シャープ株式会社 重合性化合物、重合性樹脂材料組成物、重合硬化物及び液晶表示装置
US6504175B1 (en) * 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
JP2000066133A (ja) * 1998-06-08 2000-03-03 Sanyo Electric Co Ltd レ―ザ―光照射装置
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP2000010058A (ja) * 1998-06-18 2000-01-14 Hamamatsu Photonics Kk 空間光変調装置
US6555422B1 (en) * 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
JP3156776B2 (ja) * 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
GB9819338D0 (en) * 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
EP1744349A3 (en) * 1998-10-05 2007-04-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
US6203952B1 (en) * 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
TW444247B (en) * 1999-01-29 2001-07-01 Toshiba Corp Laser beam irradiating device, manufacture of non-single crystal semiconductor film, and manufacture of liquid crystal display device
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
US6393042B1 (en) * 1999-03-08 2002-05-21 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradiation apparatus
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
US6680487B1 (en) * 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
US6190985B1 (en) * 1999-08-17 2001-02-20 Advanced Micro Devices, Inc. Practical way to remove heat from SOI devices
JP2001127302A (ja) * 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6531681B1 (en) * 2000-03-27 2003-03-11 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
EP1259985A2 (en) * 2000-10-10 2002-11-27 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
JP4583709B2 (ja) * 2000-11-27 2010-11-17 ザ・トラスティーズ・オブ・コロンビア・ユニバーシティ・イン・ザ・シティ・オブ・ニューヨーク 基板上の半導体膜領域のレーザー結晶化処理のための方法及びマスク投影装置
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
EP1350272A1 (en) * 2000-12-21 2003-10-08 Koninklijke Philips Electronics N.V. Thin film transistors
JP4732599B2 (ja) * 2001-01-26 2011-07-27 株式会社日立製作所 薄膜トランジスタ装置
JP2002222944A (ja) * 2001-01-26 2002-08-09 Kitakiyuushiyuu Techno Center:Kk 半導体素子
CA2412603A1 (en) * 2001-04-19 2002-10-31 The Trustee Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
SG108262A1 (en) * 2001-07-06 2005-01-28 Inst Data Storage Method and apparatus for cutting a multi-layer substrate by dual laser irradiation
KR100662494B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
TW582062B (en) * 2001-09-14 2004-04-01 Sony Corp Laser irradiation apparatus and method of treating semiconductor thin film
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6526585B1 (en) * 2001-12-21 2003-03-04 Elton E. Hill Wet smoke mask
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
US6984573B2 (en) * 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
TWI360707B (en) * 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
WO2004017382A2 (en) * 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity within areas in such regions and edge areas thereof, and a structure of such film regions
TWI331803B (en) * 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
EP1468774B1 (en) * 2003-02-28 2009-04-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
TW200503057A (en) * 2003-06-11 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, method of manufacturing thin film transistor, thin film transistor, and display apparatus
JP4015068B2 (ja) * 2003-06-17 2007-11-28 株式会社東芝 半導体装置の製造方法
CN101562197B (zh) * 2003-06-27 2011-08-10 日本电气株式会社 薄膜晶体管、薄膜晶体管基板及电子设备
KR100587368B1 (ko) * 2003-06-30 2006-06-08 엘지.필립스 엘시디 주식회사 Ｓｌｓ 결정화 장치
TWI294648B (en) * 2003-07-24 2008-03-11 Au Optronics Corp Method for manufacturing polysilicon film
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029549A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
TWI366859B (en) * 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
KR100971951B1 (ko) * 2003-09-17 2010-07-23 엘지디스플레이 주식회사 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법
US7311778B2 (en) * 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100689315B1 (ko) * 2004-08-10 2007-03-08 엘지.필립스 엘시디 주식회사 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
TW200701343A (en) * 2005-06-30 2007-01-01 Wan-Nan Wang Deposition technique for producing high quality compound semiconductor materials
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
TWI280292B (en) * 2005-12-12 2007-05-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film
KR100742380B1 (ko) * 2005-12-28 2007-07-24 삼성에스디아이 주식회사 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068515A (ja) * 1998-08-20 2000-03-03 Sony Corp 薄膜半導体装置の製造方法
JP2003509845A (ja) * 1999-09-03 2003-03-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 順次側方凝固法を用いた低温での単結晶または多結晶のシリコンフィルムの生産システム及び方法
JP2004134523A (ja) * 2002-10-09 2004-04-30 Sharp Corp 半導体装置の製造方法および半導体装置
JP2005191470A (ja) * 2003-12-26 2005-07-14 Sharp Corp 半導体薄膜の製造方法
WO2006055003A1 (en) * 2004-11-18 2006-05-26 The Trustees Of Columbia University In The City Ofnew York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
WO2006107926A2 (en) * 2005-04-06 2006-10-12 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
JP2007324425A (ja) * 2006-06-02 2007-12-13 Sony Corp 薄膜半導体装置及びその製造方法と表示装置

Also Published As

Publication number Publication date
KR20100132020A (ko) 2010-12-16
TW200952089A (en) 2009-12-16
US20110175099A1 (en) 2011-07-21
WO2009108936A1 (en) 2009-09-03
TWI452632B (zh) 2014-09-11

Similar Documents

Publication Publication Date Title
TWI363374B (en) Single scan irradiation for crystallization of thin films
KR100873927B1 (ko) 기판상의 반도체막 영역의 레이저 결정화 처리를 위한 공정 및 마스크 투영 시스템
KR101193585B1 (ko) 열처리에 의해 얼라인먼트 마크를 형성한 반도체박막을가지는 반도체장치, 반도체박막의 결정화방법, 및반도체박막의 결정화장치
JP4864596B2 (ja) 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
TWI462181B (zh) 大面積薄膜之閃光燈退火結晶
WO2005029138A2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
TWI575571B (zh) 部分熔融膜之非週期性脈衝處理系統及方法
JP2001053021A (ja) 半導体薄膜製造装置
US20110212001A1 (en) Phase modulation device, phase modulation device fabrication method, crystallization apparatus, and crystallization method
JP2003257855A (ja) 半導体薄膜の形成方法および半導体薄膜の形成装置
JP4518369B2 (ja) 半導体結晶層の製造方法、レーザ照射方法、マルチパターンマスクおよびレーザ照射システム
JP2011515834A (ja) 均一な結晶シリコン薄膜を製造するリソグラフィ方法
KR100611040B1 (ko) 레이저 열처리 장치
JP2004265897A (ja) 結晶化半導体素子およびその製造方法ならびに結晶化装置
US9012309B2 (en) Collections of laterally crystallized semiconductor islands for use in thin film transistors
US20090278060A1 (en) Photoirradiation apparatus, crystallization apparatus, crystallization method, and device
JP2004072086A (ja) レーザー照射方法及びレーザー照射装置
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
US20080305618A1 (en) Method of forming polycrystalline semiconductor film
JP2007207896A (ja) レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
KR100524080B1 (ko) 순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법
JP4377442B2 (ja) 半導体薄膜の形成方法、半導体薄膜の形成装置、結晶化方法および結晶化装置
JP2005228808A (ja) 半導体デバイスの製造方法
JP2007043137A (ja) ｎチャネル型薄膜トランジスタ、ｎチャネル型薄膜トランジスタの製造方法および表示装置
US7696070B2 (en) System and method for digital light valve processing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140804