TWI428483B - 矽晶圓及其製造方法 - Google Patents

矽晶圓及其製造方法 Download PDF

Info

Publication number
TWI428483B
TWI428483B TW099143974A TW99143974A TWI428483B TW I428483 B TWI428483 B TW I428483B TW 099143974 A TW099143974 A TW 099143974A TW 99143974 A TW99143974 A TW 99143974A TW I428483 B TWI428483 B TW I428483B
Authority
TW
Taiwan
Prior art keywords
temperature
heat treatment
wafer
atoms
bmd
Prior art date
Application number
TW099143974A
Other languages
English (en)
Other versions
TW201126034A (en
Inventor
Katsuhiko Nakai
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201126034A publication Critical patent/TW201126034A/zh
Application granted granted Critical
Publication of TWI428483B publication Critical patent/TWI428483B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

矽晶圓及其製造方法
本發明係關於一種矽晶圓及其製造技術，其可在半導體晶圓製造技術，尤其是於裝置製造程序之領域中，同時抑制滑移差排(slip dislocation)和翹曲之產生。
在如半導體裝置中，作為基材之矽晶圓係藉由切割單晶矽塊並實施熱處理或鏡面修飾等步驟所製成。其中，大部分之單晶矽塊係藉由丘克拉斯基法(Czochralski method；以下稱為「CZ法」)所製得，蓋因其容易獲得大直徑之單晶塊或較容易控制缺陷。此種由CZ法所生長之單晶矽(以下稱為「CZ-Si」)的內部係具有「原生缺陷(Grown-in defect)」，特定言之，係於之後的熱處理(退火)期間，由過飽和之氧以過飽和狀態佔據矽晶格，而導致誘發稱為塊體微缺陷(bulk micro defect；以下簡稱為「BMD」)之微缺陷。
一般而言，存在於剛結束單晶矽成長後之晶體內部之BMD(在裝置製造過程中所誘發之原生缺陷、氧析出物、差排、層疊缺陷等)會損害裝置特性，因此，係要求於半導體裝置之形成區域內無晶體缺陷存在。然而，另一方面，亦已揭示BMD可有效地作為重金屬之去疵位置(gettering site)或可提高基材之機械強度，因此，目前係要求在矽晶圓內部產生適當之BMD。
為了滿足此等要求，目前多使用一種藉由在高溫下對矽晶圓進行退火，並在矽晶圓內部誘發BMD，以形成一固有去疵層(intrinsic gettering layer，以下稱為「IG層」)，並且藉由消除矽晶圓表面上之原生缺陷，形成一具有極少量晶體缺陷之剝蝕區域層(denuded zone layer；以下稱為「DZ層」)的方法。
然而，該種藉由高溫退火處理而形成於矽晶圓之正面及背面上的DZ層會因熱處理期間之氧向外擴散，而使附有氧或氧雜質等之BMD或差排的數量減少，並伴隨著大幅降低之氧濃度，並且大幅地降低抗差排缺陷延伸(於矽晶圓的正面和背面)的抑制力。因此，差排缺陷(以下稱為「滑移(slip)」)容易自正面及背面上的微小缺陷(其係在退火步驟中引入)中延伸入塊體內，其藉由此種滑移差排會引起矽晶圓強度降低的問題。更甚者，此種矽晶圓強度降低會在製造步驟中引發晶圓損傷或晶圓破壞的情形。然而，DZ層對半導體裝置之形成而言又是不可或缺的，因此，係要求一種具有DZ層且又展現出優異強度特性的矽晶圓。特定言之，若係藉由熱處理舟(heat treatment boat)等來支撐晶圓以進行退火，此時因差排會自矽晶圓與熱處理舟之接觸處產生，故使滑移差排常自由熱處理舟支撐之處而延伸。此外，滑移差排可自矽晶圓之邊緣處延伸。
此外，為了製造裝置，矽晶圓之熱處理係必要的，其中，該種裝置係分為：形成熱氧化薄膜者，或活化注入在源極區或汲極區之摻質者。一般而言，熱處理係分類為：批式熱處理及單晶圓熱處理；其中，批式熱處理係將幾十至幾百片或更多之水平固定的晶圓縱向排列以進行一批次處理；而單晶圓熱處理係逐片進行熱處理。在熱處理中，矽晶圓表面所產生之溫度分佈會在其表面上產生與該溫度分佈成比例之熱應力，且此超過一特定數值之熱應力不僅會在晶圓表面上造成微量程度差異(即前述之滑移)，亦會造成矽晶圓翹曲的問題。
已知數種抑制或防止產生滑移差排或翹曲之技術。舉例言之，JP-A-2008-166721係揭露一種製造矽晶圓之技術，其中係藉由在600℃至750℃之溫度範圍內進行10分鐘至10小時之熱處理，然後以0.1℃/分鐘至1℃/分鐘之升溫速率升溫5至50小時，使溫度升至最高達1000℃，隨後對自矽晶體中切割下之矽基材於1000℃至1250℃之溫度範圍內進行熱處理，以使格隙(inter-lattice)氧之擴散長度小於20微米至30微米，從而形成預定量之BMD板，且使格隙氧濃度等於或小於5×1017 個原子/立方公分。
此外，JP-A-2008-160069係揭露一種製造矽晶圓之技術，其中藉由在600℃至750℃之溫度範圍內進行30分鐘至10小時之熱處理，然後以0.1℃/分鐘至1℃/分鐘之升溫速率升溫5小時至50小時，使溫度升至最高達1000℃，隨後將自矽晶體中切割下之矽基材晶圓於1000℃至1250℃之溫度範圍內進行熱處理，以使格隙氧之擴散長度達30微米至50微米，從而形成預定量之八面體BMD，且使格隙氧濃度等於或小於5×1017 個原子/立方公分。
此外，JP-A-2009-164155係揭露一種控制熱處理前及熱處理後之間之狀態，矽晶圓內部之置換型碳濃度變化及格隙氧濃度變化於預定範圍內之技術，其保持熱處理爐在650℃至800℃之低溫熱處理下，其後設定最高溫度為700℃至1000℃，以0.1℃/分鐘至2℃/分鐘之升溫速率升溫；隨後在600℃至800℃下取出矽基材；接著將該矽基材置入爐溫為600℃至800℃之熱處理爐中；在置入時之溫度至低於1100℃之溫度範圍內，以5℃/分鐘至10℃/分鐘之升溫速率升高熱處理爐之溫度；在1100℃至1250℃之溫度範圍內，以1℃/分鐘至2℃/分鐘之升溫速率升高熱處理爐之溫度；以及保持熱處理爐之溫度在一於1000℃至1250℃間之恆定溫度下；以此，在1100℃至1250℃之高溫下進行熱處理。
第1圖所示為由熱處理所導入之滑移及翹曲之典型實例的示意圖。滑移係自晶圓背面與晶圓固定元件之接觸點，或自晶圓邊緣導入。所導入之滑移係於110方向上延伸，並視情況而對晶圓造成損傷或破壞。翹曲乃為晶圓因熱處理之熱應變所造成之形變現象。舉例言之，一如第1圖所示之100面之晶圓可呈現為凹型翹曲。通常在進行熱處理以獲得所期望的特性前，矽晶圓之翹曲可成功地抑制在等於或小於10微米。然而，由熱處理所施加之熱量可能會對矽晶圓產生達幾十微米之凹凸高度差。所提高之翹曲會干擾晶圓表面上之半導體裝置圖案之正確曝光，並導致半導體裝置良率下降。
當晶圓直徑為等於或大於200毫米時，翹曲問題將變得更為顯著，而當進行高溫及長時間之裝置熱處理步驟時，翹曲問題亦更為顯著。另一方面，當BMD數量增加時，滑移差排將有所減少，而當BMD數量增加時，翹曲則有所增加。從此可知，滑移與翹曲為一種權衡關係(trade-off relation)。因此，在產生滑移及翹曲方面，尤其在翹曲之產生無法有效地被抑制及防止方面仍存有問題。由於僅有在如JP-A-2008-166721及JP-A-2008-160069所揭露的技術中，矽晶圓內部產生高濃度之總BMD密度，其中相對較大之BMD密度的濃度係減少以抑制及防止翹曲的產生，而相對較小之BMD密度的濃度係增加以抑制及防止滑移的產生或滑移長度，並且進一步地控制BMD的形狀，呈如板狀或八面體之預定形貌以抑制和防止滑移的產生或滑移長度，從而調節格隙氧濃度並確保附著在BMD上的氧達預定的量。
此外，當僅藉由JP-A-2009-164155所揭露之方法，藉由進行熱處理，以在熱處理之前和熱處理後盡可能地保持存在於矽晶圓中之碳濃度及氧濃度，以保持附著於BMD之氧或碳之量達最高之預定量時，雖然此時滑移的產生或滑移長度得抑制至某程度，但仍存有無法有效地抑制和防止翹曲的問題。。
因此，本發明所欲解決之問題乃在於提供一種能在裝置製造過程期間同時抑制滑移差排和翹曲的產生之矽晶圓及其製造技術。
有鑒於上述問題，本案發明人係進行深入研究並獲得本發明之矽晶圓，其係包含對角線長度為10奈米至50奈米之BMD，其中，在離矽晶圓表面之深度達等於或深於50微米之位置處，所存在之BMD之密度為等於或大於1×1011 /立方公分，且作為BMD形貌之所有圍繞BMD之面中的{111}面的比例為等於或小於0.3。
此外，為實現上述目的，本發明之製造矽晶圓的方法係包含對一藉由切割一矽晶體而獲得之矽基材晶圓進行以下熱處理步驟(A)、熱處理步驟(B)和熱處理步驟(C)的方法：
(A)熱處理步驟(A)係包含以下步驟：將該矽基材晶圓置入一熱處理爐，該熱處理爐之溫度係設定在700℃至800℃；在矽基材晶圓之置入溫度至低於1100℃之溫度範圍內，以5℃/分鐘至10℃/分鐘之升溫速率進行升溫；在1100℃至1250℃之溫度範圍內，以1℃/分鐘至2℃/分鐘之升溫速率進行升溫；保持溫度在一1200℃至1250℃恆定溫度下，歷時2小時至4小時；以1℃/分鐘至10℃/分鐘之降溫速率降低熱處理爐之溫度；在700℃至800℃之溫度下，自該熱處理爐中取出該矽基材晶圓；及冷卻該矽基材晶圓至室溫；(B)熱處理步驟(B)係包含以下步驟：將該矽基材晶圓置入該熱處理爐中，該熱處理爐之溫度係設定在700℃至800℃；在一700℃至800℃之恆定溫度下進行一熱處理，歷時30分鐘至5小時；以0.5℃/分鐘至2℃/分鐘之升溫速率進行升溫，最高使該恆定溫度增加+50℃或更高的溫度；以1℃/分鐘至10℃/分鐘之降溫速率，降低該熱處理爐之溫度；在700℃至800℃之溫度下自該爐中取出該矽基材晶圓；及冷卻該基材至室溫；(C)熱處理步驟(C)係包含以下步驟：將該矽基材晶圓置入該熱處理爐，該熱處理爐之溫度係設定在700℃至800℃；在該矽基材晶圓之置入溫度至低於1100℃之溫度範圍內，以5℃/分鐘至10℃/分鐘之升溫速率進行升溫；在1100℃至1250℃之溫度範圍內，以1℃/分鐘至2℃/分鐘的升溫速率進行升溫；保持溫度在一200℃至1250℃的恆定溫度，歷時1小時至4小時；以1℃/分鐘至10℃/分鐘之降溫速率降低該熱處理爐之溫度；及在700℃至800℃之溫度下自該熱處理爐取出該矽基材晶圓。
根據本發明，藉由實現以下特徵，可在裝置製造步驟中同時抑制滑移和翹曲之產生至一極低程度，並可實現製造具有DZ層及具有大直徑(通常係等於或大於200毫米)和高品質、同時又能防止強度下降之裝置：在離矽晶圓表面之深度為等於或深於50微米的位置處，所存在之BMD之密度為等於或大於1×1011 /立方公分，且作為BMD之形貌之所有圍繞BMD之面中的{111}面的比例為等於或小於0.3。相較於其內不具有BMD之鏡面晶圓，本發明之矽晶圓得防止滑移差排之產生，且具有較高之去疵能力。
本發明之第一目的乃為一種具有對角線長度為10奈米至50奈米之BMD的矽晶圓，其中，在離矽晶圓表面之深度為等於或深於50微米之位置處，所存在之BMD的密度為等於或大於1×1011 /立方公分，且在作為BMD形貌之所有圍繞BMD之面中之{111}面的比例為等於或小於0.3。
藉此，本發明提供一種能在裝置製造過程中同時抑制及防止滑移及翹曲產生至一極低程度的矽晶圓。即，在離本發明之矽晶圓表面之深度為等於或深於50微米之位置處上所存在之BMD，影響了滑移或翹曲之特性；此外，在這些影響中，對角線長度為等於或大於10奈米之BMD具有大的滑移抑制效果，而在一般的裝置製造過程中，在形成具有等於或大於1×1011 /立方公分之高密度之BMD的矽晶圓時，滑移之產生得被抑制至一極低程度(通常為等於或小於10毫米)。此外，在裝置製造過程中，即使在自晶圓支撐部分產生滑移之情況下，本發明仍可防止滑移穿過矽晶圓表面；或者即使在晶圓邊緣產生滑移之情況下，可防止滑移到達形成半導體裝置之區域，藉此可防止其對裝置之負面影響。
對於由本發明獲得晶圓之尺寸(直徑、厚度)以及是否存在各種不同元素之摻雜並無特別限制，且可對應於所需之半導體矽晶圓的種類，適當地選擇這些特徵。此外，對於藉由使用本發明矽晶圓所製得之半導體裝置亦無特別限制，其可應用於製造各種不同的半導體裝置。具體言之，本發明之矽晶圓可廣泛地用來製造如表面形成有磊晶層之磊晶晶圓、層疊之SOI晶圓、經過SIMOX(藉由植入氧以進行隔離)處理之SIMOX晶圓、或表面形成有SiGe層之SiGe晶圓等。
本發明之矽晶圓在離其表面深度為等於或深於50微米之位置處上具有對角線長度為10奈米至50奈米之BMD，較佳係在離其表面深度為等於或深於50微米之位置處上具有對角線長度為20奈米至50奈米的BMD。
據推測，當BMD的對角線長度為10奈米至50奈米時會具有滑移抑制效果，蓋因其對於滑移擴展具有強烈的阻礙效果。
此外，在此範圍內，較長之對角線長度及較高之密度會提供較高之滑移抑制效果，故此為較佳的。
在本說明書中「BMD之對角線長度」係指BMD正交投影於任一{110}面上之平面影像中，在〈100〉方向上的長度。舉例言之，第2(1)(1-a)圖中所示之八面體BMD的對角線長度為在第2(1)(1-b)圖中[001]軸方向上之長度，其中，第2(1)(1-b)圖為正交投影在(110)面上之平面圖；而第2(2)(2-a)圖中所示之十二面體BMD的對角線長度為第2(2)(2-b)圖中[001]軸方向上之長度，其中，第2(2)(2-b)圖為正交投影在(110)面上的影像。與上述情況類似，第3(1)(1-a)圖及(1-b)圖分別顯示出不規則BMD之形狀及其對角線長度，而第3(2)(2-a)圖及(2-b)圖分別顯示出部分不規則BMD之形狀及其對角線長度。BMD之對角線長度乃為與BMD尺寸相關之參數。
於本發明矽晶圓中，在離矽晶圓表面之深度為等於或深於50微米之位置處上所存在之BMD的密度為等於或大於1×1011 /立方公分，較佳為1×1012 /立方公分至1×1013 /立方公分。
小於1×1011 /立方公分之相關BMD密度將會導致滑移抑制效果不足。且出於以下原因，通常難以形成密度超過1×1013 /立方公分的BMD。
在一般的CZ單晶生長條件中，所包含之固溶氧(solid solution oxygen)為約1×1018 個原子/立方公分，而在形成等於或大於1×1011 /立方公分之高密度之BMD的情況下，固溶氧將幾乎全部變為析出的狀態。因為固溶氧之上限，故通常難以形成具有對角線長度等於或大於10奈米、密度超過1×1013 /立方公分之BMD；且通常難以製造尺寸超過50奈米、密度等於或大於1×1011 /立方公分之BMD。
在存在於本發明矽晶圓之BMD中，作為BMD形貌中之所有圍繞BMD之面中的{111}面的比例等於或小於0.3。更佳地，{111}面的比例為等於或小於0.1。
在本說明書中「所有圍繞BMD之面中的{111}面的比例」係指：在BMD正交投影在任一個{110}面上的平面影像中，(垂直於〈111〉方向(即正交投影在{111}面)之邊的總長度)/(周邊長度之總和)。舉例言之，在第7(a)圖中，其為八面體狀之BMD正交投影在(110)面上之平面圖，因為BMD周邊皆為垂直於〈111〉方向之邊，所以{111}面的比例為1；而在第7(b)圖中，其為十二面體狀BMD正交投影在(110)面上的平面圖，因為邊b與邊e係垂直於[-111]方向，而邊c與邊f係垂直於[-11-1]方向，所以{111}面的比例為(b+c+e+f)/(a+b+c+d+e+f)。在第7(c)圖中，因為邊b係垂直於[-11-1]方向，所以{111}面的比例為b/(弧a+b之長度)；又因為在第7(d)圖中沒有觀察到清晰的[111]面，所以{111}面的比例為0。
本案發明人已發現，因熱處理而造成矽晶圓翹曲的原因乃為形成等於或大於1×1011 /立方公分的高密度的BMD而使差排產生。此外，藉由研究BMD產生差排之機制，此時發現如第5圖所示，二個{111}面相交之區域為差排產生位置(參酌第6圖)。推測此區域具有增強之應變，導致容易產生差排。
即，若由熱處理所致之熱應力超過臨界值，則會發生塑性變形並導致矽晶圓翹曲，因此認為，大的差排產生位置(如第5圖所示之兩個{111}面相交處)的存在會在矽晶圓內部產生過量的晶格缺陷(例如差排)，藉此使熱應力的臨界值下降，並使熱處理之後矽晶圓的機械強度變弱，因此容易產生翹曲。
第6圖所示為在兩個{111}面相交之差排產生位置之穿透式電子顯微鏡(TEM)影像。參酌第6圖，因為BMD的邊脊(ridge)(其為如前所述之差排產生位置)係與{111}面相交，所以在邊脊上所產生之差排被認為容易在{111}面上移動和延伸。
基於以上發現，本案發明人係發現藉由控制形成於矽晶圓內部之高密度BMD的形貌呈不規則BMD，以具有較少的{111}面(如第3(1)圖和第(2)圖所示)，以使在BMD處之差排產生減少，進而導致在熱處理之後晶圓的翹曲減小。第4圖所示為典型BMD的TEM照片。
在此，係採用在所有圍繞BMD之面中之{111}面的比例作為BMD形貌之指標。即，當BMD投影在〈110〉方向上時，確定{111}面之長度與周邊長度總合的比例，如第7圖所示。如其後之實施例之詳細說明中，根據本案發明人的實驗，發現當{111}面的比例變為等於或小於0.3時，在熱處理之後翹曲的量將被抑制至等於或小於10微米。
基於上述結論，本發明之矽晶圓的絕佳優異之處為：在裝置製造過程中產生小的滑移和翹曲。更具體言之，本發明的矽晶圓，尤其在具有如上所述之經控制之尺寸、密度及形貌之BMD的矽晶圓上的特徵為：在下述熱處理中所產生之滑移的長度極短(滑移通常為等於或小於10毫米，且在熱處理之後晶圓翹曲的增加量為等於或小於10微米)。
為了測量上述BMD之形貌、對角線長度和數量，可利用普遍已知之方法進行測量。更具體言之，包含利用穿透式電子顯微鏡(以下稱為「TEM」)進行測量。本發明矽晶圓之滑移差排及翹曲量的測量方法和評價方法並無特別限制。可利用普遍已知之方法進行測量：在本說明書中，係使用X射線形貌(X-ray topography)作為滑移差排的專門測量方法；且在本說明書中，可利用NIDEK有限公司生產的FT-90A等進行觀察而進行評價，以作為翹曲量之專門測量方法。
本發明之第二目乃為一種製造矽晶圓之方法，其包含對一藉由切割一矽晶體而獲得之矽基材晶圓進行熱處理步驟(A)、熱處理步驟(B)和熱處理步驟(C)的步驟：
(A)熱處理步驟(A)包含以下步驟：將該矽基材晶圓置入一熱處理爐中，該熱處理爐之溫度係設定在700℃至800℃；在該矽基材晶圓之置入溫度至低於1100℃的溫度的範圍內，以5℃/分鐘至10℃/分鐘的升溫速率進行升溫；在1100℃至1250℃之溫度範圍內，以1℃/分鐘至2℃/分鐘之升溫速率進行升溫；保持溫度在一1200℃至1250℃的恆定溫度，歷時2小時至4小時；以1℃/分鐘至10℃/分鐘之降溫速率降低該熱處理爐之溫度；在700℃至800℃之溫度下從該熱處理爐中取出該矽基材晶圓；及冷卻該矽基材晶圓至室溫；(B)熱處理步驟(B)係包含以下步驟：將該矽基材晶圓置入該熱處理爐中，該熱處理爐之溫度係設定在700℃至800℃；在一700℃至800℃的恆定溫度下進行一熱處理，歷時30分鐘至5小時；以0.5℃/分鐘至2℃/分鐘之升溫速率進行升溫，最高使該恆定溫度增加+50℃或更高之溫度；以1℃/分鐘至10℃/分鐘之降溫速率降低該熱處理爐的溫度；在700℃至800℃之溫度下自該爐中取出該矽基材晶圓；及冷卻該基材至室溫；(C)熱處理步驟(C)係包含以下步驟：將該矽基材晶圓置入該熱處理爐，該熱處理爐之溫度係設定在700℃至800℃；在該矽基材晶圓之置入溫度至低於1100℃的溫度的範圍內，以5℃/分鐘至10℃/分鐘之升溫速率進行升溫；在1100℃至1250℃之溫度範圍內，以1℃/分鐘至2℃/分鐘之升溫速率進行升溫；保持溫度在一1200℃至1250℃之恆定溫度下，歷時1小時至4小時；以1℃/分鐘至10℃/分鐘之降溫速率降低該熱處理爐之溫度；及在700℃至800℃之溫度下自該熱處理爐取出該矽基材晶圓。
由此，可製得能在裝置製造步驟中同時將滑移及翹曲的產生抑制在極低程度，並且在具有DZ層及具有大直徑(通常係等於或大於200毫米)和高品質之同時，又能防止矽晶圓強度下降之矽晶圓。
在下文中，將對本發明之矽晶體之較佳製造方法的實施例進行說明。以下，係將該方法分段成熱處理步驟(A)至(C)來進行說明。
矽晶體的製造方法
本發明之矽晶體並特別限制，只要其為藉由如丘克拉斯基法(包含施加磁場之MCZ等)、浮域法(floating zone method)之已知製造方法所製得的，較佳係藉由丘克拉斯基法所製得者。
關於本發明之矽晶體製造方法，以下將參酌實施例及相關之單晶矽製造裝置之說明，例示說明單晶矽與使用單晶矽製造裝置之矽晶圓之製造方法的較佳實施態樣之一實施例。第9圖所示為一本發明所用之單晶製造裝置之實例的示意截面圖。第9圖所示之單晶製造裝置係具有一用於熔化半導體材料之元件及一用於提拉生長單晶之機械；用於熔化半導體材料之元件係固定在一加熱室2a內部，而用於提拉單晶的機械則安裝在一提拉室2b的內部及外部，提拉室2b係構成為一上部結構體之一部分，其係作成可與加熱室2a分離的。而上部結構體還具有一中間室2c。
在加熱室2a內部，利用一旋轉軸5來安裝一用於容納熔融液L之坩鍋，此坩鍋係被支撐呈可自由轉動及自由升降之狀態，而旋轉軸5係利用一未示出的驅動單元旋轉及升降。該驅動單元在液面下降時使坩鍋上升，以補償伴隨著提拉單晶S時之液面下降，且為了攪拌熔融液L，該單元總是以一預定轉速旋轉坩鍋。坩鍋係由一石英坩鍋3a及一用於保護石英坩鍋的石墨坩鍋3b所構成。在坩鍋的側壁設置有一用於熔化矽之加熱器4，並包圍坩鍋的周邊。在此加熱器4之外部，設置有一絕熱材料12以包圍其周邊並防止熱量由加熱器4直接加熱到加熱室2a。
在提拉室2b中設置一提拉線8，其中，提拉線8其一端係安裝於一線卷提機11上，該線係垂下穿過中間室2c頂部之頂壁，且其末端附有一用於固定種晶9之夾頭10。線卷提機11係根據單晶S之生長速度等將在種晶9下端之逐漸生長的單晶S提拉而上，並同時使晶體總是以與坩鍋的旋轉方向相反的方向旋轉。
從一形成於提拉室2b的固定部分中之氣體導入口13導入一氬氣和氫氣之氣體混合物，該混合氣體在加熱室2a內部循環後自一氣體排出口14排出。因為在以加熱器4進行加熱時氣體會伴隨矽之熔融而產生於室中，因此係以如上所述之方式使混合氣體在室內部循環，以防止SiO2 氣體或CO2 氣體之汙染物進入熔融矽液體中。
在室內之坩鍋上方係設置一液體冷卻結構體21和一冷卻體22以圍繞生長中之單晶。液體冷卻結構體21係一種於內部循環有一液體冷卻劑之結構體。在第9圖中，液體冷卻結構體21係被設置成一由不銹鋼所製成的水冷室，其中係使用水作為冷卻劑。
冷卻體22係由高熱導性材料所製成，其係設置用來冷卻生長中之單晶S。構成冷卻體22之材料可選自高熱導性及高熱輻射率的物質，例如銀、銀合金、碳或銅等。最佳係使用銀或銀合金，因為該材料具有高熱導性，同時不必擔心污染熔融液或單晶。亦可以採用在銅或銅合金之表面上塗覆金、銀或其合金之方法。
冷卻體22與液體冷卻結構體21相接合，而冷卻體22與液體冷卻結構體21之接合部分構成一以***方式所接合之***接合部分25。就***接合而言，係以適當的間隔平行設置待接合的材料。將適當量的炸藥以一緩衝材料設置在其中一材料之上，並用***起爆其一端，兩種材料在***過程中相互碰撞，而在碰撞點兩種金屬材料由於非常大的變形速度和高壓而均呈黏流行為，從碰撞點產生向前之金屬射流。藉由該金屬射流去除在金屬表面上的氧化薄膜或氣體吸附層，藉此所出現之清潔表面係以高壓之型態緊密黏結，兩種材料完全以金屬結構接合。
因為冷卻體22與液體冷卻結構體21之接合部分係以***接合方式接合的，儘管為不同種類金屬的接合部分，其仍形成良好之接合部分，此外接觸面積之接觸率可以確保在近乎100%。因此，由冷卻體22向液體冷卻結構體21之熱傳導將變得極佳，此可降低冷卻體22之溫度。冷卻體22係設置在用於遮罩坩鍋或熔融液L對單晶S之輻射熱的位置上，其具有與生長中之單晶S之中心軸近似之旋轉對稱形狀，並且在該冷卻體22的上端部分與液體冷卻結構體21相接合。
在第9圖中，冷卻體22被繪製成圓柱體形狀，而冷卻體22與液體冷卻結構體21之***接合部分25的接觸面積具有幾乎與冷卻體本體截面積相等的面積。針對冷卻體22的表面特性，可使冷卻體22之朝向單晶S的內側呈黑色來吸收入射的熱輻射。冷卻體22中朝向坩鍋之外側可為具有高反射性之表面，從而反射入射之熱輻射。
液體冷卻結構體21係為甜甜圈形狀之水冷卻室，並設置在中間室2c之側壁與加熱室2a之間。
首先，在製造單晶S期間，將上部結構體與加熱室2a分離，該上部結構體具有提拉室2b、中間室2c以及以***接合方式與冷卻體22接合之液體冷卻結構體21。將作為原料的多晶矽材料、作為摻質之非常微量雜質(選擇適當之雜質以獲得所欲之半導體，舉例言之，在n型情況下選擇磷、在p型情況下選擇硼等)及視需要之含氮物質與含碳物質裝入坩鍋，然後再次將上部結構體裝回加熱室2a。在此狀態下開啟加熱器4，等待坩鍋中的半導體材料熔融。當半導體材料變為熔融狀態時，視需要導入氫氣至用於生長矽晶體之晶體提拉爐內的氛圍中，並藉由啟動線卷提機11來降低提拉線8，從而使附在夾頭10上之種晶9與熔融液L的表面接觸。在此狀態下，當單晶S開始在種晶9上生長時，以預定的速度提拉線卷機11，以使單晶S生長。
添加氮或碳至矽晶體(或從已生長之矽晶體切割下的矽基材晶圓)的方法並無特別限制，較佳可採用普遍已知方法。更具體言之，就添加氮之方法而言，可將具有氮化物薄膜之矽基材添加入提拉矽晶體用之熔融液中，以調節所得矽基材晶圓之氮濃度；而就添加碳之方法而言，可將碳粉末添加入提拉矽晶體用之熔融液中，以調節所得矽基材晶圓之碳濃度。
因此，在由熔融液L提拉而生長單晶S之過程中，來自單晶S之輻射光得射入由高熱導性材料所製成之冷卻體22。在此，因為冷卻體22以***接合方式與用液體冷卻劑冷卻之液體冷卻結構體21接合並保持在低溫下，故其與單晶S之輻射熱交換係良好的，並且可增進單晶S的冷卻速率。此外，因為能在提拉期間使單晶S急速冷卻，故可大幅減少單晶S之晶體缺陷的產生。
嗣後，可以獲得經提拉之單晶S，其為本發明之矽晶體。藉由切割經提拉之單晶S，及視需要進行拋光(鏡面修飾)，可以獲得本發明之矽基材晶圓(或鏡面晶圓)。將以此獲得之矽基材晶圓進行本發明之熱處理步驟(A)至(C)，可製得本發明之矽晶圓。
具體言之，本發明的矽基材晶圓可藉由適當控制單晶之生長條件(晶體提拉速率、晶體冷卻速率、坩鍋旋轉、氣流等)，製備成所欲之晶圓。此外，在本發明矽晶圓(或矽基材晶圓)之尺寸(直徑、厚度等)及是否存在各種不同元素的摻質之限制條件上並無特別要求，可基於所需要之矽晶圓的種類及性能選擇適當之尺寸及摻質。
在本說明書中「矽基材晶圓」係指在本發明熱處理步驟(A)至(C)之前未經熱處理之矽晶圓，包含在切割本發明之矽晶體後進行如視需要之「倒角(chamfering)」之熱處理外之步驟的晶圓。在本說明書中「矽晶圓」係指在進行本發明之熱處理步驟後的晶圓。
熱處理步驟(A)
本發明之熱處理步驟(A)係包含以下步驟：將矽基材晶圓置入一熱處理爐中，該熱處理爐之溫度係設定在700℃至800℃；在該矽基材晶圓之置入溫度至低於1100℃之溫度範圍內，以5℃/分鐘至10℃/分鐘之升溫速率進行升溫；在1100℃至1250℃之溫度範圍內，以1℃/分鐘至2℃/分鐘之升溫速率進行升溫；保持溫度在一1200℃至1250℃之恆定溫度下，歷時2小時至4小時；以1℃/分鐘至10℃/分鐘之降溫速率降低該熱處理爐之溫度；在700℃至800℃之溫度下從該熱處理爐中取出該矽基材晶圓；及冷卻該矽基材晶圓至室溫。
咸知，步驟(A)對BMD形貌之效果如下。一般而言，在矽晶體生長後，於晶體冷卻至室溫的過程中，矽晶體中之氧、點缺陷及其他元素會聚集成微小BMD核，其存在於矽基材晶圓中。藉由對該矽基材晶圓進行熱處理，氧會聚集在該等作為中心之BMD核之周圍，以形成具有可觀察到之尺寸的BMD。在該過程中所形成的BMD傾向於形成一種伴隨有{111}面之形貌。另一方面，在對矽基材晶圓進行等於或大於1200℃之熱處理的情況下，如熱處理步驟(A)，微BMD核會一度溶解。咸知，嗣後藉由熱處理步驟(B)再次形成BMD核，並於熱處理步驟(C)中伴隨著後述之碳或氫之效果進行生長，以此，形成難以伴隨有{111}面之BMD。
在步驟(A)中，在將矽基材晶圓置入爐內時，若爐溫設定為低於700℃，則會縮短爐之加熱器的使用壽命，因此其非所欲的，而超過800℃之溫度則會損害爐之元件，因此亦非所欲的。
將矽基材晶圓之置入溫度至低於1100℃之溫度的範圍內的升溫速率設定為5℃/分鐘至10℃/分鐘及將1100℃至1250℃的溫度範圍內的升溫速率設定為1℃/分鐘至2℃/分鐘的原因是因為該升溫速率可藉由一般的熱處理爐實現，且可為縮短總熱處理時間之升溫速率。
在保持晶圓在一恆定溫度的步驟中，將溫度設定為等於或大於1200℃或將時間設定為等於或大於2小時的原因是因為其可在完成熱處理步驟(C)的高溫熱處理步驟後，使BMD的{111}面的比例為等於或小於0.3，且可抑制翹曲至等於或小於10微米。
超過1250℃之熱處理爐之溫度將會導致嚴重損害退火爐之元件，因此非所欲的，而在恆定溫度下保持超過4小時亦非所欲的，蓋因其會降低生產率。降溫速率最佳為1℃/分鐘至10℃/分鐘，此可由一般之爐實現。從爐中取出基材時，低於700℃之爐溫將會縮短爐之加熱器的使用壽命，因此非所欲的，而超過800℃之溫度將會損害爐的元件，因此亦非所欲的。
熱處理步驟(B)
本發明的熱處理步驟(B)係包含以下步驟：將該矽基材晶圓置入該熱處理爐，該熱處理爐之溫度係設定在700℃至800℃；在一700℃至800℃之恆定溫度下進行熱處理，歷時30分鐘至5小時；以0.5℃/分鐘至2℃/分鐘之升溫速率進行升溫，最高使該恆定溫度增加+50℃或更高的溫度；以1℃/分鐘至10℃/分鐘之降溫速率降低該熱處理爐之溫度；在700℃至800℃的溫度下自該爐中取出矽該基材晶圓；及冷卻該基材至室溫。
藉由進行相關之熱處理步驟(B)，一度於熱處理步驟(A)中溶解之微BMD核可再次形成。
在熱處理步驟(B)中，低於700℃之熱處理爐之溫度將無法充分地形成BMD，蓋因為氧的擴散不足，因此非所欲的，然而超過800℃之溫度亦存在許多缺點，蓋因其對BMD之最佳化毫無影響，因此亦非所欲的。
對形成BMD核的時間而言，在700℃至800℃之恆定溫度下進行小於30分鐘係不夠充分的，而超過5小時之時間將會大幅地降低生產率，因此亦非所欲的。
此外，以小於0.5℃/分鐘之低速範圍的升溫速率係無法確保穩定的升溫速率，而超過2℃/分鐘之升溫速率將無法使析出之BMD消失，因此非所欲的。升溫步驟中，當最終溫度係低於比低溫熱處理步驟之保持溫度+50℃或更高的溫度時，在升溫期間所形成的BMD將會於後續的步驟C中消失，因此非所欲的。
熱處理步驟(C)
本發明的熱處理步驟(C)係包含以下步驟：將該矽基材晶圓置入該熱處理爐，該熱處理爐之溫度係設定在700℃至800℃；在該矽基材晶圓之置入溫度至低於1100℃之溫度範圍內，以5℃/分鐘至10℃/分鐘之升溫速率進行升溫；在1100℃至1250℃之溫度範圍內，以1℃/分鐘至2℃/分鐘之升溫速率進行升溫；保持溫度在一1200℃至1250℃之恆定溫度下，歷時1小時至4小時；以1℃/分鐘至10℃/分鐘之降溫速率降低該熱處理爐之溫度；及在700℃至800℃之溫度下自該熱處理爐中取出該矽基材晶圓。
藉由進行熱處理步驟(C)，可生成難以伴隨有{111}面之BMD核。
咸信，在熱處理步驟(C)中，藉由設定保持溫度為等於或大於1200℃或保持時間為等於或大於1小時，可利用BMD核之生長來實現等於或大於10奈米之BMD對角線長度，隨後，可藉由滑移遮罩效果抑制熱處理後之滑移至等於或小於10微米。
咸信，藉由對矽基材晶圓進行熱處理(其包含該等不可分割之熱處理步驟(A)至(C))，得形成難以伴隨有{111}面之BMD，隨後，可同時大幅抑制裝置製造過程中之滑移及翹曲的產生。
熱處理步驟(A)至(C)中之氛圍並無特別限制，其可以在氮氣氛圍、氫氣氛圍、氧氣氛圍、稀有氣體(Ar等)氛圍中進行；用於熱處理步驟(A)至(C)中之裝置亦無限制，較佳可以採用普遍已知之裝置。具體言之，係包含常見的批式系統直立爐、具有快速熱處理(rapid thermal treatment，RTA)或驅氧功能等之批式系統直立爐。
對於本發明之矽晶圓之製造方法，較佳係使本發明之矽基材晶圓包含氮。乃因藉由在基材中包含氮可進一步地抑制翹曲之增加量至一低程度(通常為等於或小於5微米)。因此，藉由進一步抑制之翹曲增加量，可製得更高性能之裝置。
本發明矽基材晶圓內之氮濃度較佳為1.5×1014 個原子/立方公分至5×1015 個原子/立方公分，更佳為4×1014 個原子/立方公分至5×1015 個原子/立方公分。小於上述範圍的氮濃度將會使表面缺陷在高溫熱處理後殘留，因此非所欲的，而超過上述範圍的氮濃度將會產生多晶化之現象並會降低生產率，因此亦非所欲的。
在本發明之矽晶圓之製造方法中，較佳係使本發明之矽基材晶圓包含碳。碳濃度較佳為3×1015 個原子/立方公分至2×1017 個原子/立方公分，更佳為5×1015 個原子/立方公分至1×1017 個原子/立方公分。小於上述範圍之碳濃度將會導致BMD之{111}面的比例在完成高溫熱處理步驟(C)後超過0.3，因此非所欲的，而超過上述範圍的碳濃度將會產生多晶化之現象並會降低生產率，因此亦非所欲的。
在本發明之矽晶圓之製造方法中，較佳係使本發明之矽基材晶圓的氧濃度於8×1017 個原子/立方公分至9×1017 個原子/立方公分。小於上述範圍之相關氧濃度將會導致BMD密度小於1×1011 /立方公分，因此非所欲的，而超過上述範圍之氧濃度會導致晶體生產率下降，因此亦非所欲的。
在本發明之矽晶圓之製造方法中，提拉矽晶體時晶體提拉爐內之氫分壓較佳為3帕至40帕，更佳為30帕至40帕。設置氫分壓於3帕至40帕可使BMD之{111}面的比例為等於或小於0.3，蓋因添加了恆定量之氫至晶體以及碳之效果。於矽晶體提拉爐內之氫分壓為小於3帕或超過40帕之情況下，晶體的提拉良率將會下降，因此非所欲的。
對於本發明的矽晶體而言，更佳係於矽熔融液中摻雜氮和碳，且使係矽晶體在包含有氫氣之氣體氛圍之矽晶體提拉爐內進行生長。更佳地，用於生長矽晶體之晶體提拉爐內的氫分壓為3帕至40帕，並於矽熔融液中添加入4×1014 至5×1015 個原子/立方公分之氮及5×1015 至1×1017 原子/立方公分之碳。
在本發明之製造方法中，在1000℃至900℃下提拉矽晶體時的冷卻速率較佳為等於或大於5℃/分鐘。小於上述範圍之冷卻速率將會導致BMD的{111}面的比例在完成熱處理步驟(C)後超過0.3，因此非所欲的。
矽晶體中的碳濃度、氮濃度和氧濃度與所得矽晶圓中之碳濃度、氮濃度和氧濃度實質上係相同的。
作為本發明的矽晶體，以下條件為尤其較佳的：將用於生長該矽晶體之晶體提拉爐內的氫分壓設定為3帕至40帕，並控制在1000℃至900℃下之矽晶體冷卻速率為等於或大於5℃/分鐘，藉由切割該矽晶體而獲得之矽基材晶圓的氮濃度為1.5×1014 個原子/立方公分至5×1015 個原子/立方公分；氧濃度為8×1017 個原子/立方公分至9×1017 個原子/立方公分；碳濃度為3×1015 個原子/立方公分至2×1017 個原子/立方公分(利用JEITA換算)。
除了熱處理步驟(A)至(C)以外，本發明的矽晶圓將藉由上述之在矽熔融液中摻雜氮及碳，及使用在矽晶體提拉爐內在包含氫之氣體氣氛中所生長之矽基材晶圓來展現出協同較果，其可抑制和防止在裝置製造過程中滑移及翹曲的產生，以及滑移差排之產生。
對於本發明之矽基材晶圓及矽晶圓中所包含的氮、碳和氧的濃度之測量方法並無特別限制，較佳可藉由普遍已知之方法來進行測量。更具體言之，就測量氮濃度之方法而言，可藉由使用二次離子質譜儀(secondary mass spectrometer，SIMS)測量氮濃度。而就測量氧濃度及碳濃度之方法而言，可使用紅外吸收法來測量該等濃度，並利用日本電子資訊技術產業協會(Japan Electronics and Information Technology Industries Association，JEITA)之數值作為換算因子加以確定。
實施例
以下將說明本發明之實施例。然而，本發明不應限制於以下實施例。即，以下實施例僅用於例示說明，任何具有如本發明申請專利範圍所述之技術概念、實質上相同之組成及發揮相似功效者均應包含於本發明的技術範圍之內。
實施例1
使用一矽晶體製造裝置來進行單晶矽之提拉。本實施例所用之矽晶體製造裝置係一種具有如第9圖所示之冷卻體22之單晶製造裝置。該裝置係用於常見之CZ法之矽晶體製程中，該裝置所用之坩鍋直徑為22英寸，將100公斤之矽半導體材料裝入坩鍋內以生長8英寸晶體之單晶S。
使用銀作為冷卻體22的材料，冷卻體22之內徑為260毫米，外徑為300毫米，且長度為280毫米。使用以下構造作為液體冷卻結構體21：液體冷卻結構體31為內部具有冷卻水管線之甜甜圈狀之水冷卻室，其安裝在中間室2c的下部。
具體言之，相關之製造裝置為一提拉爐1，其係藉由上述方法來冷卻一熱遮罩體36，以提高在等於或大於1100℃下之提拉速度；或者，為一具有一般提拉速度之提拉爐2。在提拉爐1中，冷卻體22與液體冷卻結構體21的接合部分係以***接合方式所接合的。另一方面，在提拉爐2中，冷卻體22與液體冷卻結構體21之接合部分係以螺栓接合的。
提拉爐1係用於實現在900℃至1000℃下之5℃/分鐘的冷卻速率，而提拉爐2係用於實現2℃/分鐘的冷卻速率。
利用此裝置所生長之矽晶體為p型(摻雜硼)傳導型，且晶體尺寸(直徑)為200毫米(8英寸)。
將具有氮化物薄膜之晶圓放入矽熔融液中以實現氮之添加。將碳粉末加入矽熔融液以執行碳之添加。使用二次離子質譜儀(SIMS)來測量藉由切割所提拉晶體而獲得之矽晶圓的氮濃度。藉由紅外吸收法來測量氧濃度及碳濃度，使用日本電子資訊技術產業協會(JEITA)之數值作為換算因子。即，格隙氧濃度之換算因子為3.03×1017 /平方公分，而碳濃度之換算因子為8.1×1016 /平方公分。
因為無法使用SIMS來測量氮濃度為等於或小於5×1014 個原子/立方公分的晶圓，因此藉由使用下述之算式來確定氮濃度。下文中將詳細說明該算式。
在本發明之製造方法中添加氮之方法並無特別限制，可使用已知之方法，舉例言之，係包含在溶解矽原料時導入氮氣之方法；或在溶解原料時混入藉由CVD法等沉積氮化物之矽基材的方法。偏析係數k為矽熔融液凝固後晶體中的雜質濃度與熔融液中的雜質濃度的比例，在氮的情況下為7×10-4 (W. Zulehner and D. Huber,Crystal Growth,Properties and Applications,p28,Springer-Verlag,New York,1982)。
在以本發明製造方法中所用之矽熔融液所形成的晶體中，所帶入之氮濃度係以下列方式計算：
算式1
晶圓中之氮濃度=k×(1-凝固率)(k-1) ×熔融液中的氮濃度
熔融液中之氮濃度亦稱為熔融液之初始氮濃度。在此，矽晶體凝固率(g)係以下列方式確定：
算式2
矽晶體凝固率(g)=(結晶矽之重量)/(初始熔融液之重量)
氮濃度之測量值(原子/立方公分)係列於表1中。
將氫氣混合氣體導入至各個提拉爐中以添加氫。利用以下表1中所列之條件設定氫分壓(帕)。
以此方式使用線鋸從此單晶之相同位置上切割下複數片基材，然後進行鏡面加工，以獲得矽基材晶圓(厚度為約725微米)。嗣後，使用相關之矽晶圓作為基材，藉由根據第8圖所示之熱處理圖進行熱處理，從而製備退火晶圓。該熱處理係於100%氬氣氛圍中進行。
實施例2、3及4
利用以下表1中所列之條件，以與實施例1相同的方法來製造矽晶圓。
經退火之晶圓的測量和評估
對該等製備條件下所獲得之各個經退火之晶圓進行以下之測量及評價。
〈1〉測量BMD密度
在距離經退火之晶圓表面之深度達100微米之位置處上提取TEM樣品。利用TEM觀察該等TEM樣品，以計算至少10片或更多片之對角線長度為等於或大於10奈米之BMD。由利用TEM進行觀察之總面積及樣品厚度計算所觀察區域之體積，並由所計算之BMD數目及所觀察區域的體積來計算BMD之體積密度。
〈2〉BMD之形貌
在距離經退火之晶圓表面之深度達100微米之位置處上提取TEM樣品。根據第7圖之方法，自〈110〉方向觀察TEM樣品以確定BMD之{111}面的比例。觀察至少10個BMD以確定{111}面的比例的平均值。
〈3〉滑移長度
使用RTA對經退火之晶圓進行以下熱處理。以下列條件重複進行熱處理10次。
置入：室溫
升溫速率：50℃/分鐘
保持：在1100℃下歷時1分鐘
降溫速率：30℃/分鐘
取出：室溫
氛圍：氬氣
利用X射線形貌分析儀觀察經熱處理後之經退火晶圓，且採用所觀察之滑移長度中的最大長度作為代表值。
〈4〉翹曲量
對經退火之晶圓進行以下熱處理，作為假定之裝置製程。
(A)　熱處理
780℃，3小時+1000℃，16小時，乾燥之氧氣氛圍
(B)　氧化薄膜之沉積
950℃，乾燥之氧氣氛圍，薄膜厚度為15奈米
(C)　氮化物薄膜之沉積
CVD，780℃，薄膜厚度為150奈米
(D)　利用RTA之熱處理
以下列條件重複進行熱處理10次。
置入：室溫
升溫速率：50℃/分鐘
保持：在900℃下歷時1分鐘
降溫速率：30℃/分鐘
取出：室溫
氛圍：氬氣
於假定之裝置製程熱處理前及假定之裝置製程熱處理後，利用NIDEK有限公司所生產之FT-90A測量各個經退火晶圓之翹曲，以確定翹曲之增加量=熱處理後之翹曲-熱處理前之翹曲。
經退火晶圓之各測量結果及評估結果
以表1中所列之製備條件下所製得之經退火晶圓作為實施例及比較例，其所測得之具有預定尺寸之BMD的密度及格隙氧濃度、由假定之裝置製程熱處理所產生的滑移和翹曲量係統整於表1中。
2a．．．加熱室
2b．．．提拉室
2c．．．中間室
3a．．．石英坩鍋
3b．．．石墨坩鍋
4．．．加熱器
5．．．旋轉軸
8．．．提拉線
9．．．晶種
10．．．夾頭
11．．．線卷提機
12．．．絕熱材料
13．．．氣體導入口
14．．．氣體排出口
21．．．液體冷卻結構體
22．．．冷卻體
25．．．***接合部分
L．．．熔融液
S．．．單晶
a、b、c、d、e、f．．．邊
第1圖所示為由矽晶圓熱處理所產生之滑移及翹曲的示意圖；
第2圖所示為BMD形狀與BMD對角線長度間之關係的示意圖；
第3圖所示為BMD形狀與BMD對角線長度間之關係的示意圖；
第4圖所示為存在於本發明矽晶圓內之BMD的穿透式電子顯微鏡照片；
第5圖所示為BMD之差排產生位置之示意圖；
第6圖所示為產生差排之BMD的穿透式電子顯微鏡照片；
第7圖所示為{111}面之比例的計算方法；
第8圖所示為在本發明的製造方法中熱處理溫度對時間之變化的示意圖；以及
第9圖所示為本發明所用之單晶製造裝置的一個實例的輪廓截面圖。

Claims (3)

  1. 一種矽晶圓，其中具有氮濃度為1.5×1014 個原子/立方公分至5×1015 個原子/立方公分、具有碳濃度為3×1015 個原子/立方公分至2×1017 個原子/立方公分、且具有氧濃度為8×1017 個原子/立方公分至9×1017 個原子/立方公分，且其係包含對角線長度為10奈米至50奈米之整體微觀缺陷(Bulk Micro Defect，BMD)，其中該對角線長度係指BMD正交投影於任一{110}面上之平面影像中，在〈100〉方向上的長度，其中在離該矽晶圓表面之深度達等於或深於50微米之位置處，所存在之該BMD之密度為等於或大於1×1011 /立方公分，且作為該BMD之形貌之所有圍繞該BMD之面中的{111}面的比例為等於或小於0.3，該比例為當BMD投影在〈110〉方向上時，{111}面之長度與周邊長度總合的比例。
  2. 一種製造矽晶圓之方法，該矽晶圓具有氮濃度為1.5×1014 個原子/立方公分至5×1015 個原子/立方公分、具有碳濃度為3×1015 個原子/立方公分至2×1017 個原子/立方公分、且具有氧濃度為8×1017 個原子/立方公分至9×1017 個原子/立方公分，包含以下步驟：提拉矽晶體並設定生長矽晶體之晶體提拉爐內的氫分壓為3帕至40帕，以及在1000℃至900℃下以等於或大於5℃/分鐘的冷卻速率冷卻矽晶體；藉由切割該矽晶體而獲得一矽基材晶圓；以及對該矽基材晶圓進行熱處理步驟(A)、熱處理步驟(B)和熱處理步驟(C)的步驟： (A)熱處理步驟(A)係包含以下步驟：將該矽基材晶圓置入一熱處理爐中，該熱處理爐之溫度係設定在700℃至800℃；在該矽基材晶圓之置入溫度至低於1100℃之溫度的範圍內，以5℃/分鐘至10℃/分鐘之升溫速率進行升溫；在1100℃至1250℃之溫度範圍內，以1℃/分鐘至2℃/分鐘之升溫速率進行升溫；保持溫度在一1200℃至1250℃之恆定溫度下，歷時2小時至4小時；以1℃/分鐘至10℃/分鐘之降溫速率，降低該熱處理爐之溫度；在700℃至800℃之溫度下，自該熱處理爐中取出該矽基材晶圓；及冷卻該矽基材晶圓至室溫；(B)熱處理步驟(B)係包含以下步驟：將該矽基材晶圓置入該熱處理爐中，該熱處理爐之溫度係設定在700℃至800℃；在一700℃至800℃之恆定溫度下進行一熱處理，歷時30分鐘至5小時；以0.5℃/分鐘至2℃/分鐘之升溫速率進行升溫，最高使該恆定溫度增加+50℃或更高之溫度；以1℃/分鐘至10℃/分鐘之降溫速率，降低該熱處理爐之溫度；在700℃至800℃之溫度下，自該爐中取出該矽基材晶圓；及冷卻該矽基材晶圓至室溫；(C)熱處理步驟(C)係包含以下步驟：將該矽基材晶圓置入該熱處理爐中，該熱處理爐之溫度係設定在700℃至800℃；在該矽基材晶圓之置入溫度至低於1100℃之溫度的範圍內，以5℃/分鐘至10℃/分鐘之升溫速率進行升溫；在1100℃至1250℃之溫度範圍內，以1℃/分鐘至2℃/分鐘之升 溫速率進行升溫；保持溫度在一1200℃至1250℃之恆定溫度下，歷時1小時至4小時；以1℃/分鐘至10℃/分鐘之降溫速率降低該熱處理爐之溫度；及在700℃至800℃之溫度下自該熱處理爐中取出該矽基材晶圓。
  3. 如請求項2之製造矽晶圓之方法，包含設定一供生長該矽晶體所用之晶體提拉爐內之氫分壓為3帕至40帕，並控制該矽晶體在1000℃至900℃之冷卻速率為等於或大於5℃/分鐘；設定該矽基材晶圓之氧濃度為8×1017 個原子/立方公分至9×1017 個原子/立方公分；設定該矽基材晶圓之碳濃度為3×1015 個原子/立方公分至2×1017 個原子/立方公分；及設定該矽基材晶圓之氮濃度為4×1014 個原子/立方公分至5×1015 個原子/立方公分。
TW099143974A 2009-12-29 2010-12-15 矽晶圓及其製造方法 TWI428483B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009299162 2009-12-29

Publications (2)

Publication Number Publication Date
TW201126034A TW201126034A (en) 2011-08-01
TWI428483B true TWI428483B (zh) 2014-03-01

Family

ID=43499979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099143974A TWI428483B (zh) 2009-12-29 2010-12-15 矽晶圓及其製造方法

Country Status (7)

Country Link
US (1) US8357939B2 (zh)
EP (1) EP2345753B1 (zh)
JP (1) JP5358560B2 (zh)
KR (2) KR101231412B1 (zh)
CN (1) CN102148155B (zh)
SG (1) SG172578A1 (zh)
TW (1) TWI428483B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
DE102012214085B4 (de) 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
US8907494B2 (en) 2013-03-14 2014-12-09 International Business Machines Corporation Electrical leakage reduction in stacked integrated circuits having through-silicon-via (TSV) structures
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
EP3208366A1 (en) * 2016-02-16 2017-08-23 Siltronic AG Fz silicon and method to prepare fz silicon
CN107154354B (zh) * 2016-03-03 2020-12-11 上海新昇半导体科技有限公司 晶圆热处理的方法
JP6439723B2 (ja) 2016-03-09 2018-12-19 信越化学工業株式会社 合成石英ガラス基板の製造方法
KR20170119155A (ko) * 2016-04-18 2017-10-26 주식회사 스탠딩에그 벌크 실리콘 멤스의 제조 방법
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
JP7495238B2 (ja) * 2020-02-19 2024-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0060676B1 (en) 1981-03-11 1990-07-25 Fujitsu Limited A method for the production of a semiconductor device comprising annealing a silicon wafer
JPS5856343A (ja) 1981-09-29 1983-04-04 Fujitsu Ltd 半導体装置の製造方法
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
EP0502471A3 (en) 1991-03-05 1995-10-11 Fujitsu Ltd Intrinsic gettering of a silicon substrate
CA2064486C (en) 1992-03-31 2001-08-21 Alain Comeau Method of preparing semiconductor wafer with good intrinsic gettering
JPH08213403A (ja) 1995-02-07 1996-08-20 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
EP1229155A4 (en) 2000-04-14 2009-04-29 Shinetsu Handotai Kk SILICON WAFER, EPITAXIAL SILICON WAFER, ANNEALING WAFER, AND METHOD OF PRODUCING SAME
DE60143098D1 (de) * 2000-05-31 2010-10-28 Santen Pharmaceutical Co Ltd (Pyridinyl)alkyl-Amide oder -Harnstoffe als TNF-alpha Bildung Inhibitoren
EP1983560A2 (en) 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Method for manufacturing a silicon epitaxial wafer
JP2005515633A (ja) 2001-12-21 2005-05-26 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 窒素／炭素安定化された酸素析出核形成中心を有する理想的酸素析出を行ったシリコンウエハおよびその製造方法
JP2005060168A (ja) * 2003-08-12 2005-03-10 Shin Etsu Handotai Co Ltd ウエーハの製造方法
EP1780781B1 (en) * 2004-06-30 2019-08-07 SUMCO Corporation Process for producing silicon wafer
JP2006040980A (ja) 2004-07-22 2006-02-09 Sumco Corp シリコンウェーハおよびその製造方法
CN1269186C (zh) * 2004-11-22 2006-08-09 浙江大学 一种具有内吸杂功能的掺碳硅片的制备方法
JP5334354B2 (ja) * 2005-05-13 2013-11-06 シャープ株式会社 半導体装置の製造方法
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
DE602007004173D1 (de) * 2006-12-01 2010-02-25 Siltronic Ag Silicium-Wafer und dessen Herstellungsmethode
JP5207706B2 (ja) 2006-12-01 2013-06-12 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
JP5207705B2 (ja) 2006-12-07 2013-06-12 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
ATE493755T1 (de) * 2007-05-02 2011-01-15 Siltronic Ag Siliciumwafer und herstellungsverfahren dafür
JP2009164155A (ja) 2007-12-28 2009-07-23 Siltronic Ag シリコンウエハの製造方法
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法
JP2010012117A (ja) * 2008-07-07 2010-01-21 Kota Horie 義肢
HUP0800434A2 (en) * 2008-07-15 2010-01-28 Barnabas Kiss Template to determine the places of the injections, especially for regular medicament injection and/or blood testing
JP2010147248A (ja) * 2008-12-18 2010-07-01 Siltronic Ag アニールウェハおよびアニールウェハの製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法

Also Published As

Publication number Publication date
US20110156215A1 (en) 2011-06-30
SG172578A1 (en) 2011-07-28
JP2011155258A (ja) 2011-08-11
JP5358560B2 (ja) 2013-12-04
EP2345753B1 (en) 2012-07-04
EP2345753A1 (en) 2011-07-20
KR20110076762A (ko) 2011-07-06
KR101231412B1 (ko) 2013-02-07
KR101300388B1 (ko) 2013-08-26
CN102148155B (zh) 2013-07-17
TW201126034A (en) 2011-08-01
US8357939B2 (en) 2013-01-22
KR20120132448A (ko) 2012-12-05
CN102148155A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
TWI428483B (zh) 矽晶圓及其製造方法
TWI399464B (zh) 半導體矽晶圓及其製造方法
US8382894B2 (en) Process for the preparation of silicon wafer with reduced slip and warpage
TWI398927B (zh) 矽晶圓及其製造方法
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP5121139B2 (ja) アニールウエハの製造方法
TWI428481B (zh) 矽晶圓及其製造方法
US20080292523A1 (en) Silicon single crystal wafer and the production method
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
JP2016152370A (ja) シリコンウェーハの製造方法
TWI606155B (zh) 矽磊晶晶圓的製造方法及矽磊晶晶圓
JP2003502836A (ja) イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法
TWI685591B (zh) 由單晶矽製成的半導體晶圓和其生產方法
TWI523107B (zh) 矽晶圓之熱處理方法
JP4366956B2 (ja) 高品質ウェーハおよびその製造方法
JP2005203575A (ja) シリコンウェーハおよびその製造方法
JP2001270796A (ja) シリコン半導体基板およびその製造方法
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP2024038818A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ