TWI428481B - 矽晶圓及其製造方法 - Google Patents

矽晶圓及其製造方法 Download PDF

Info

Publication number
TWI428481B
TWI428481B TW099143966A TW99143966A TWI428481B TW I428481 B TWI428481 B TW I428481B TW 099143966 A TW099143966 A TW 099143966A TW 99143966 A TW99143966 A TW 99143966A TW I428481 B TWI428481 B TW I428481B
Authority
TW
Taiwan
Prior art keywords
region
crystal
wafer
germanium
single crystal
Prior art date
Application number
TW099143966A
Other languages
English (en)
Other versions
TW201126028A (en
Inventor
Katsuhiko Nakai
Masamichi Ohkubo
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201126028A publication Critical patent/TW201126028A/zh
Application granted granted Critical
Publication of TWI428481B publication Critical patent/TWI428481B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Description

矽晶圓及其製造方法
本發明係關於一種矽晶圓及其製造方法。特定言之，本發明係關於一種摻雜有氮、氫和碳、且包含一空隙區域之經拋光(鏡面加工)的矽單晶晶圓(鏡面晶圓)，以及用於製造矽晶圓的方法。
藉由丘克拉斯基法(Czochralski法，CZ法)生長矽單晶的特徵包含(1)自重力穩定的熔體的自由表面上生長晶體；(2)考慮因針對雜質種類特定的偏析係數而在軸方向的濃度梯度，摻雜或調節雜質，其對於調節電阻率係必要的；(3)藉由溶解來自坩堝之氧來控制具有吸除(getter)金屬雜質作用的氧濃度，以及藉由控制拉伸條件來控制氧濃度或摻雜劑濃度；(4)使用具有更高純度和更大規模的石英坩堝或石墨部件；以及(5)使用能夠生長無位錯(dislocation)、大直徑之矽單晶的大尺寸裝置。因為藉由丘克拉斯基法生長的大尺寸矽單晶可以用作為大型積體電路(LSI)的基材，所以需要嚴格控制矽晶體的品質。
在矽單晶生長之後存在於晶體內部的原生(grown-in)缺陷，或在元件製造過程中誘發的氧析出物(precipitate)、位錯以及堆疊層錯(stacking failure)等會損害元件的特性。另一方面，已清楚氧析出物可被有效地用作為重金屬的吸除位點，或者增加基材的機械強度，因此目前其被看作是不可缺少的雜質，而這些晶體缺陷的控制是非常重要的。因此，在用於解決控制這些晶體缺陷的問題的技術領域中，已進行各種嘗試以製造原生缺陷的密度或尺寸得到控制的晶圓，例如專利文獻1(JP-A-2006-312576)公開了一種製造矽單晶的方法，其中在製造矽晶體期間，藉由設定相關單晶中的氮為1×1012 至等於或小於5×1014 個原子/立方公分以及藉由設定生長裝置內部的大氣氣體中的氫分壓為等於或小於40至400帕(Pa)，一不存在有原生缺陷之無缺陷區域在整個晶圓的表面上擴展，而該矽單晶具有充足的BMD，其內部具有吸除作用。
根據上述專利文獻1的製造方法，公開了必須要求在氫分壓下進行製造，及藉由摻雜碳等從而抑制出現在晶體內之環狀氧化誘發的堆疊層錯(oxidation induced stacking fault，OSF)的形成，並因此可以提高氧濃度的允許上限，而不會誘發OSF核。因此，可以製造由無缺陷區域組成的晶圓，而且即使在氧濃度高時也不會減損元件的特性。此外，在該專利文獻1中還描述了，相關的無缺陷區域是指氧化誘發的堆疊層錯(下文可以簡寫為“OSF”)區域、Pv 區域(空位點缺陷(vacancy point defect)占主要地位的無缺陷區域)及Pi 區域(間隙矽點缺陷(interstitial silicon point defect)占主要地位的無缺陷區域)。
此外，在專利文獻2(JP-A-2005-142434)公開了一種矽單晶晶圓的製造方法，其是藉由切割一摻雜有碳和氮的矽單晶，然後在混合氣體氛圍中，在900℃至矽單晶熔點的溫度下熱處理該晶圓而獲得的。
在上述專利文獻1中，如在第(0048]至[0052]段所述及第4圖所示，已確認藉由使用具有一熱區的生長裝置拉伸矽晶體，及在預定的氫分壓下進行生長從而使Pi 區域擴大，該熱區導致在剛固化的單晶的拉伸方向上晶體邊緣部分(Ge)的溫度梯度小於晶體中心部分(Gc)。然而，Pi 區域由於無法形成塊體微缺陷(bulk micro defect，BMD)而不適合於需要內部吸除(IG)效果的應用。此外，以預定的濃度摻雜氮或碳不會引起明顯的改善，因為即使在氫分壓超過160帕的情況下，Pv 區域幾乎不會由於摻雜碳而改變，且Pv 區域不會由於摻雜氮而改變。
因此，在專利文獻1的製造方法中，有無法有效地控制Pv 區域擴大的問題。
此外，在上述專利文獻2中，藉由摻雜氮和碳而盡可能減小原生缺陷的尺寸，然後藉由對矽晶圓實施熱處理以減少特別是在晶圓表層部分的缺陷，從而製造具有高晶體特性及高熱導率的矽單晶晶圓。然而，仍然存在由於氧析出物密度低而無法獲得充分內部吸除效果的問題。
此外，特別是在OSF區域內出現較少的空隙(由聚集的空位點缺陷形成的孔洞)。該OSF區域的特徵在於，不存在損害氧化物薄膜的柵極氧化物完整性(gate oxide integrity，GOI)，即C型特性(高C型合格率，high C-mode pass rate)，的晶體缺陷。在該摻雜氮的晶體中，存在有空隙密度相對較低的區域(特定言之，在摻雜氮的晶體中密度超過1×103 /立方公分且等於或小於5×103 /立方公分的區域)，其具有較差的高C型合格率。因此，在上述專利文獻2中所公開的摻雜氮的晶體無法整體具有高C型合格率，而且在氧化物薄膜之GOI方面較差。
因此，本發明之一目的在於提供一種由矽晶體組成的矽晶圓，其內部形成吸除性BMD，原生缺陷的量減少，在氧化物薄膜之GOI方面優良，並且具有良好的C型特性(良好的高C型合格率)。此外，本發明之另一目的在於提供上述矽晶圓的製造方法。
關於上述問題，本發明的發明人經由透徹的研究發現，可以藉由以預定的濃度摻雜氮、碳和氫而獲得具有優異的氧化物薄膜的GOI特性及良好的C型特性(良好的高C型合格率)的矽晶體(單晶矽)。
此外，本發明的發明人還發現，在不以等於或大於預定濃度之程度添加碳至矽晶體中的情況下，即使藉由提高矽熔體中氫的量至任何程度仍然無法使OSF消失。
此外，除了以預定濃度摻雜氮、碳和氫以外，還實施“急冷”處理，及以預定的溫度梯度(下文稱作“晶體生長縱向平均溫度梯度”或者簡寫為“G”)和預定的拉伸速度(下文簡寫為“V”)拉伸矽晶體。已發現藉由該處理可以獲得具有更優異的氧化物薄膜的GOI特性及更良好的C型特性的矽晶體。在此說明根據本發明的“急冷”的特徵。矽晶體的急冷操作通常係以提高生產率之考量而實施。然而，在傳統的急冷處理中，通常既提高溫度梯度，又提高拉伸速度。另一方面，本發明的發明人還發現，藉由將溫度梯度限制在非常窄的預定範圍內，並且保持拉伸速度在類似於傳統方法的程度，“急冷”使得空隙密度明顯減小，且空隙組成並不影響半導體元件之功能的類氣泡狀的空隙聚集體。
換言之，為實現上述目的，本發明係關於一種摻雜有氮、碳和氫的矽單晶晶圓，其包含：複數個空隙，其中等於或多於該空隙總數之50%的數目係形成類氣泡狀之空隙聚集體；一空隙密度為超過2×104 /立方公分且小於1×105 /立方公分的V1區域，其佔據等於或小於該矽晶圓總面積的20%；一空隙密度為5×102 至2×104 /立方公分的V2區域，其佔據等於或大於該矽晶圓總面積的80%；及一等於或大於5×108 /立方公分之塊體微缺陷密度。
此外，本發明關於一種矽晶圓的製造方法，該方法包含在一拉爐內以一晶體拉度拉伸一矽單晶，及用氮、碳和氫摻雜該矽晶體；控制將該矽晶體內的氮濃度設定為3×1013 至3×1015 個原子/立方公分；控制將該矽晶體內的碳濃度設定為1×1015 至9×1015 個原子/立方公分；控制將該晶體拉爐內的氫分壓設定為3至60帕；控制將該矽晶體在1100至1200℃溫度範圍內的縱向溫度梯度設定為等於或大於3.5℃/毫米；控制將該晶體拉速設定為等於或小於一上限值，並且等於或大於一下限值；及自該矽單晶切割出一矽晶圓，其中若以該晶體拉速的上限值拉伸該單晶，則該矽晶圓包含一空隙密度為超過2×104 /立方公分且小於1×105 /立方公分的V1區域，其佔據該矽晶圓總面積的20%；及若以該晶體拉度的下限值拉伸該單晶，則該矽晶圓包含一空隙密度為5×102 至2×104 /立方公分的V2區域，其佔據該矽晶圓總面積的80%。
根據本發明，可以獲得適合作為半導體元件的、具有高品質的矽晶圓(鏡面晶圓)。該矽晶圓在內部具有足夠作為吸除位點的BMD(塊體微缺陷)，並且在氧化物薄膜的GOI方面優良，及具有良好的高C型合格率。此外，因為仍然可以進一步提高用於切割出矽晶圓的矽晶體的拉速，所以可以顯著地提高生產率。
下面參考附圖描述實施本發明的最佳實施態樣。應當注意，前述附圖是用於輔助理解本發明的示意圖，因此尺寸與形狀的比例關係以及構造係以放大的方式描繪。因此，前述附圖係部分地不同於實際情況。
本發明矽晶圓的特徵在於，用氮、碳和氫摻雜，且在元件過程中具有吸除所需程度的塊體微缺陷(下面稱作“BMD值”)，及具有形成特殊形狀聚集體的空隙。下面詳細地描述各個特徵。
第1圖所示為矽晶體的截面圖，圖示出根據本發明用氮、碳和氫摻雜矽晶體及對該矽晶體實施“急冷”處理對於晶體缺陷的產生的影響。以縱向觀察時，第1圖中所示的矽晶體拉速在較上方的位置處較高。此外，在第1圖中，[A]代表未用氮、碳和氫摻雜單晶的情況，[B]代表僅用氮摻雜矽晶體的情況，[C]代表僅用氫摻雜矽晶體的情況，[D]代表用氮摻雜矽晶體及對該矽晶體實施“急冷”處理的情況，[E]代表用氮和氫摻雜矽晶體及對該矽晶體實施“急冷”處理的情況，及[F]代表用氮、碳和氫摻雜矽晶體及對該矽晶體實施“急冷”處理的情況。第1圖的[A]至[F]均包含一具有空隙的V區域(一具有許多藉由聚集空位點缺陷所形成的孔洞的區域)、一OSF區域(氧化誘發的堆疊層錯區域)、一Pv區域、一Pi區域及一I區域(一具有許多由間隙矽點缺陷的團簇所形成的缺陷的區域)。第1圖的[A]至[D]與[E]至[F]的區別在於空隙形狀，而第1圖中的[D]、[E]和[F]的特徵在於在V區域的部分具有特殊的V1區域和V2區域。存在或不存在[A]至[F]的各個處理的情況係彙整於以下的表1中。
在本說明書中“V1區域”是指一空隙密度在超過2×104 /立方公分且小於1×105 /立方公分範圍內的區域，而“V2區域”是指一空隙密度在5×102 至2×104 /立方公分範圍內的區域。
首先發現，存在於傳統矽晶體的V區域中的空隙形狀是具有{111}面(在第1圖中以方塊符號表示)的八面體，如第3圖所示。在藉由丘克拉斯基法製得晶體尺寸等於或大於200毫米的矽晶體中，八面體空隙的尺寸約為100至300奈米。該類八面體狀的空隙可以大幅影響元件性能的降低，特別是影響氧化物薄膜的GOI特性。
另一方面，在根據本發明的矽晶圓中，存在類氣泡狀空隙聚集體，每個聚集體均是由複數個空隙所形成的，其中形成類氣泡狀空隙聚集體的空隙數量為等於或大於空隙總數的50%(參照第1圖的(E)和(F))。在此，上述“空隙總數”是指在類氣泡狀空隙聚集體中所包含的空隙數量以及不包含在其中的空隙數量。
本發明的發明人進行了透徹的研究，並用透射電子顯微鏡(TEM，JEOL公司生產的JEM-2010型)觀察矽單晶晶圓。觀察方向為110方向，繞射條件被設定為雙波條件，在此激發220反射。藉由設定相對於布拉格(Bragg)條件的錯配量S為大於1公克，發現到上述類氣泡狀之空隙聚集體，並發現與傳統的類八面體狀空隙相比，該類氣泡狀空隙聚集體明顯地提高了高C型合格率。
第4圖所示為透射電子顯微照片，顯示出存在於根據本發明的矽單晶晶圓中類氣泡狀之空隙聚集體。如第4圖所示該聚集體的形狀類似於氣泡。在複數個並非如第3圖所示的空隙的規則八面體、且不具有{111}面的空隙聚集時，會形成聚集體。
因此，在根據本發明的矽單晶晶圓中特別觀察到的空隙聚集體被稱作“類氣泡狀空隙聚集體”。在具有該空隙構型的矽晶圓情況下，如下文所述，產生空隙對元件幾乎沒有負面影響的效果。此外，本發明的類氣泡狀空隙聚集體可以稱作是相當“無害”的空隙。
下面推測類氣泡狀空隙聚集體的氧化物薄膜耐電壓特性的可能機制。第5圖所示為顯示在矽晶圓411表面上露出的空隙上形成氧化物薄膜410的情況的截面圖。首先，(A)顯示八面體空隙41的情況，而(B)顯示類氣泡狀空隙聚集體42的情況。在八面體空隙41的情況下，空隙41從未被氧化物薄膜完全覆蓋，進而導致不完全地形成氧化物薄膜的狀況。在該氧化物薄膜中，容易損害GOI。另一方面，在類氣泡狀空隙聚集體42暴露在表面上的情況下，因為形成類氣泡狀聚集體42的各個空隙43的尺寸小，故其完全被氧化物薄膜覆蓋。因此，難以損害氧化物薄膜的GOI。另一方面，僅用氮摻雜的矽晶體的空隙44已知具有類板狀或類棒狀的形狀44(參見JP-A-2001-151596)。在該空隙的情況下，如(C)所示，空隙沒有完全被氧化物薄膜覆蓋，因此其耐電壓特性容易被降低，類似於(A)所示的情況。
在空隙形成類氣泡狀空隙聚集體的情況下，形成類氣泡狀空隙聚集體的各個空隙的尺寸小，並且其形狀接近球形，使降低氧化物薄膜的耐電壓特性變得困難。應當注意的是，在本說明書中“接近球形的形狀”是指A/B比例(長寬比)等於或小於2的形狀，其中藉由從特定觀察表面觀察空隙而測量尺寸時，A是最大直徑，而B是與獲得的A的方向垂直的方向上的直徑。在長寬比超過2的情況下，如第5圖(C)所示，該空隙不是完全地被氧化物薄膜覆蓋，因此耐電壓特性容易被降低。
本發明之形成類氣泡狀空隙聚集體的空隙的尺寸較佳為等於或小於50奈米，更佳為等於或小於30奈米。形成聚集體的空隙的數量並沒有特別的限制，但較佳為等於或大於5個，更佳為等於或大於10個，特別較佳為20至100個。在上述範圍內的空隙尺寸進一步提高聚集體被發現為“無害”的效果。特別是在形成聚集體的空隙的數量等於或大於5的情況下，用TEM來識別該聚集體(將於下文中描述)變得容易。換言之，在使用顯微鏡觀察本說明書中的空隙的所有情況下，雖然存在解析度的限制，應採用上述TEM。
此外，形成類氣泡狀空隙聚集體的空隙數量為等於或大於在矽單晶晶圓中存在的空隙總數的50%(各種形狀的空隙，包含類八面體狀)；該空隙數量較佳為等於或大於70%，更佳為等於或大於90%。在上述較佳的範圍內的情況下，進一步提高了聚集體被發現為“無害”的效果。
下面將闡述形成類氣泡狀空隙聚集體的空隙與空隙總數的比例同氧化物薄膜的耐電壓特性之間的關係。如上所述，類氣泡狀空隙聚集體使該氧化物薄膜的耐電壓特性難以降低。因此，藉由提高形成類氣泡狀空隙聚集體的空隙(對於氧化物薄膜耐電壓特性“無害”的空隙)與空隙總數的比例，可以改善氧化物薄膜的耐電壓特性。藉由設定形成類氣泡狀空隙聚集體的空隙與空隙總數的比例為等於或大於50%，空隙密度超過2×104 /立方公分且小於1×105 /立方公分的V1區域的高C型合格率變為20至40%，而空隙密度為5×102 至2×104 /立方公分V2區域的高C型合格率變為70至100%。在不存在類氣泡狀空隙聚集體的情況下，V1區域和V2區域均提供20至40%的高C型合格率。
在本說明書中，藉由以下方法評價包含空隙的缺陷區域。藉由使用由Raytex公司生產的、作為商用缺陷評價裝置的LSTD掃描器(MO-6)測量空隙在矽晶圓中的面內分佈。該MO-6照射出來自布魯斯特(brewster)角的可見光雷射，並利用設置在垂直方向上的照相機檢測p偏振光的散射圖像作為缺陷圖像。因為鐳射僅穿透自基材表面向下5微米，所以可以測量存在於從基材表面向下5微米的深度處的缺陷。藉由調節檢測靈敏度而測量換算成球形的尺寸等於或大於50奈米的空隙。由所測的空隙面積密度及5微米的穿透深度計算出空隙的體積密度。此外，空隙密度超過2×104 /立方公分且小於1×105 /立方公分的區域被定義為V1區域，而空隙密度為5×102 至2×104 /立方公分的區域被定義為V2區域。
此外，藉由以下方法識別類氣泡狀空隙聚集體。藉由使用透射電子顯微鏡(TEM)研究藉由使用MO-6觀察到的空隙中約10個空隙的形狀。由複數個空隙(已確認等於或大於40個空隙存在於第4圖照片中所示的空隙聚集體中)組成的聚集體被定義為類氣泡狀空隙聚集體。利用TEM的觀察結果確定聚集體的比例。
除了上述空隙構型以外，根據本發明的矽晶圓還包含兩個於預定範圍內之空隙密度明顯小於V區域內空隙密度的區域(V1區域和V2區域)。這些包含預定尺寸和預定密度的空隙的區域(V1和V2區域)發揮實質上無缺陷的區域和確保充足的吸除位點的區域作用。
下面詳細地說明V1和V2區域。然而，本發明的發明人已經確認，為了形成V1和V2區域，預定的氮摻雜濃度、預定的氫分壓及預定的冷卻速度是必要的。然而如第2圖所示，除非在矽晶體內部存在特定程度的碳濃度，那麼即使改變氫分壓的量，OSF缺陷也不會消失(參見第1圖的[F]，OSF區域沒有向下移動)，無法形成實質上發揮無缺陷區域的作用的V1和V2區域。
本發明的發明人藉由以下方法對於在各種氫分壓和碳濃度的情況下獲得的晶圓進行OSF評價。首先，在包含水蒸汽的氧氛圍中於1100℃下處理基材1小時。然後，用氫氟酸去除氧化物薄膜，然後藉由光蝕刻劑而將基材蝕刻掉1.5微米，利用光學顯微鏡觀察到在表面處產生的橢圓形、半月形或棒狀的OSF小坑。利用光學顯微鏡在直徑為2.5毫米的視野內計數OSF小坑的數量[OSF小坑個數/觀察面積]以確定OSF面積密度[個/平方公分]。藉由研究沿著晶圓直徑方向上的OSF面積密度，確定其中最大的OSF面積密度。由此，如第2圖所示，在用1×1015 至9×1015 個原子/立方公分的碳摻雜的晶圓中，在氫分壓變為等於或小於60帕時，OSF消失。另一方面，在並未有意地用碳摻雜並且碳濃度低於1×1015 個原子/立方公分的晶圓中，即使改變氫分壓，OSF也不消失。
應當注意，在類氣泡狀空隙聚集體的情況下，形成聚集體的各個空隙是以一個空隙來進行測量。
如第1圖的[F]中所示，V1區域和V2區域存在於V區域與OSF區域之間。相較於密度超過1×105 /立方公分的V區域，空隙密度明顯較低的V1區域和V2區域(特別是V2區域)被看作是提供具有特別優異的氧化物薄膜之耐電壓特性及優異的高C型特性的矽單晶晶圓的因素，以及存在於晶圓內的多數空隙形成類氣泡狀空隙聚集體的因素。
矽晶圓除了上述空隙構型以外在不充分包含氫的情況下(第1圖的[A]、[B]和[D])，即使空隙密度可以等於或小於2×104 /立方公分，仍然變得難以獲得適用於半導體元件程度的高C型特性。此外，即使在包含氫的情況下(第1圖的[C]和[E])，空隙密度高，並且在矽晶圓中殘留許多空隙，這會導致精密積體電路的產率下降。
另一方面，在根據本發明的矽晶圓中，藉由除氮以外還摻雜氫、碳以及藉由實施上述“急冷”處理，空隙主要形成類氣泡狀聚集體，而不是類八面體狀的孔洞，此外該空隙密度可以明顯低於傳統的情況。在除了上述空隙構型以外空隙密度等於或小於2×104 /立方公分(等於或小於V2區域的上限值)的情況下，對氧化物薄膜的負面影響小。由此，本發明的矽單晶晶圓提供優異的氧化物薄膜之耐電壓特性及優異的高C型特性。換言之，與不添加碳的情況(第1圖的[E])相比，在添加碳的情況(第1圖的[F])下，V1區域的下側邊界在向上的方向上移動，而V2區域的上側邊界在向下的方向上移動。由此，與不添加碳的情況相比，V2區域的寬度變寬，並且可以更加容易地獲得在整個晶圓上等於或大於70%的高C型合格率。另一方面，即使在添加碳的情況下，若氫的摻雜量過高，則OSF區域變寬，而V2區域消失，難以獲得等於或大於70%的高C型合格率。
此外，若空隙密度等於或大於5×102 /立方公分(等於或大於V2區域的下限值)，且如果該空隙具有上述的構型，則該區域的大部分並不與存在於空隙密度小於5×102 /立方公分的區域中的OSF區域重疊。因此，根據本發明可以獲得適用於半導體元件的程度的高C型合格率。應當注意，在第1圖的(F)中，在f1-f2之間的區域代表根據本發明的矽晶圓。可以理解在觀察第1圖的(F)時，在矽晶圓中兩端的僅小部分包含OSF區域。
空隙密度超過1×105 /立方公分的V區域具有0%的高C型合格率，但是即使在晶圓中少量存在該區域，也難以製造出在整個晶圓上具有等於或大於70%的高C型合格率的晶圓。另一方面，因為空隙密度為2×104 至5×102 /立方公分的V2區域具有70至100%的高C型合格率，所以藉由將全部晶圓表面設置為V2區域，變得能夠製造在整個晶圓上具有等於或大於70%的高C型合格率的晶圓。位於V區域與V2區域之間的V1區域具有20至40%的高C型合格率，但是只要存在相對於晶圓總面積等於或小於20%之比例的該區域，就變得能夠獲得在整個晶圓上等於或大於70%的高C型合格率。
基於生產率的觀點，較佳藉由抑制原生缺陷的產生使空隙密度盡可能的小，但是變得等於或大於5×102 /立方公分，而V/G的下限值被指定為0.7。
以此方式指定的V2區域佔據等於或大於根據本發明的矽晶圓總面積的80%。在此情況下，氧化物薄膜的耐電壓特性變得極優異，而且高C型合格率可以等於或大於70%。在高C型合格率等於或大於70%的情況下，該矽晶圓可以充分地用於與快閃記憶體相比不要求如此嚴格的氧化物薄膜耐電壓特性的諸如DRAM等的元件。此外，V2區域較佳佔據等於或大於矽晶圓總面積的90%，更佳佔據95至100%。
另一方面，V1區域(空隙密度超過2×104 /立方公分且小於1×105 /立方公分的區域)佔據等於或小於矽晶圓總面積的20%。以此方式，氧化物薄膜的耐電壓特性更進一步變好，而且高C型合格率確定地變為等於或大於70%。
根據本發明的矽晶圓的塊體微缺陷密度(BMD密度)為等於或大於5×108 /立方公分，較佳為等於或大於5×109 /立方公分，更佳為等於或大於1×109 /立方公分。
應當注意，上述BMD密度正確地是指在熱處理之後的BMD密度，而在該範圍內的上述BMD密度可以提供充足的吸除能力。
在本說明書中以如下方式測量BMD密度。首先，對矽晶圓實施在780℃下3小時及然後在1000℃下16小時的用於氧析出的熱處理(下文還稱作“析出熱處理”)。然後，切開矽晶圓，並利用Raytex公司生產的MO-4型BMD分析儀測量矽晶圓面內的BMD。以10毫米的間距從中心向邊緣設置測量點的面內位置。以此方式確定BMD密度的數值。
根據本發明矽晶圓的氮濃度為3×1013 至3×1015 個原子/立方公分，而較佳的氮濃度為2×1014 個原子/立方公分至2×1015 個原子/立方公分。
在該氮濃度等於或大於3×1013 個原子/立方公分的情況下，BMD密度可以等於或大於5×108 個原子/立方公分，而當氮濃度的下限值等於或大於2×1014 個原子/立方公分時，BMD密度可以等於或大於1×109 個原子/立方公分。此外，當該氮濃度等於或小於3×1015 個原子/立方公分時，因為OSF區域與V2區域幾乎不重疊，所以在所得矽晶圓的大部分區域內能夠獲得等於或大於80%的高C型合格率。應當注意，矽單晶中的氮濃度與所得矽單晶晶圓中的氮濃度實質上同等。
根據本發明矽晶圓中的碳濃度為1×1015 至9×1015 個原子/立方公分，而較佳的碳濃度為3×1015 個原子/立方公分至5×1015 個原子/立方公分。
若該碳濃度在3×1015 至5×1015 個原子/立方公分的範圍內，則變得比較容易將整個晶圓表面轉變為V2區域，此外藉由將氫分壓設定為35至54帕，變得能夠獲得等於或大於90%的高C型合格率。應當注意，矽單晶中的碳濃度與所得矽單晶晶圓中的碳濃度實質上同等。
此外，根據本發明的矽單晶晶圓包含氮、氫和碳；包含複數個形成類氣泡狀空隙聚集體的空隙，其占空隙總數的等於或大於50%；包含一空隙密度超過2×104 /立方公分且小於1×105 /立方公分的V1區域，其佔據等於或小於矽單晶晶圓總面積的20%；包含一空隙密度為5×102 至2×104 /立方公分的V2區域，其佔據等於或大於該矽單晶晶圓總面積的80%之；及包含一等於或大於5×108 /立方公分之塊體微缺陷密度。自藉由本發明製得的矽單晶切割出根據本發明的矽單晶晶圓。
本發明的第二個方面是矽單晶晶圓的製造方法，其包括拉伸一矽單晶，並自該矽單晶切割出該矽單晶晶圓。在一拉爐中拉伸單晶，其係藉由控制將該矽單晶中的氮濃度設定為3×1013 至3×1015 個原子/立方公分；控制將該矽單晶中的碳濃度設定為1×1015 至9×1015 個原子/立方公分；控制將該晶體拉爐中的氫分壓設定為3至60帕；控制在拉伸該矽晶體期間，將矽單晶在1100至1200℃的溫度範圍內的縱向溫度梯度設定為等於或大於3.5℃/毫米；及控制將晶體拉速設定為等於或小於一上限值並且等於或大於一下限值，其中若以該晶體拉速的上限值拉伸該單晶，則由所製得的矽單晶切割出的晶圓包含一空隙密度超過2×104 /立方公分且小於1×105 /立方公分的V1區域，其佔據該矽晶圓總面積的20%，且若以該晶體拉速的下限值拉伸該單晶，則由所製得的矽單晶切割出的晶圓包含一空隙密度為5×102 至2×104 /立方公分的V2區域，其佔據該矽晶圓總面積的80%。
此外，自以所述方式拉伸的矽單晶切割出矽單晶晶圓。
藉由控制V1區域(空隙密度超過2×104 /立方公分且小於1×105 /立方公分的區域)、V2區域(空隙密度為5×102 至2×104 /立方公分的區域)及OSF區域的尺寸(寬度)，而實施上述拉速的控制。應當注意，只要可以滿足本發明中的晶體生長條件，則上述拉爐沒有特別的限制。此外，下文將闡述拉速的控制。
根據本發明製造矽晶圓的方法包括以預定的濃度用氮、碳和氫摻雜矽單晶；控制將晶體拉爐內部的氫分壓設定為一預定值；控制矽單晶的急冷處理的實施，包括一預定的溫度梯度和一預定的拉速；及控制在矽單晶的至少一部分塊體中，將空隙密度調節在一預定的範圍內。此外，若需要，則可以設定矽單晶的直徑為一預定值。
藉由本發明，尤其是因為以預定的濃度添加氮、碳和氫，及因為藉由控制在上述溫度範圍內的上述溫度梯度在一預定值而實施“急冷”處理，故可以使OSF區域收縮。由此，可以消除可存在於OSF區域中的所有類型的微缺陷。以此方式，可以製造在氧化物薄膜之GOI方面優異並且具有高C型合格率、同時保持預定量的作為吸除位點的BMD的濃度的矽晶圓。換言之，隨著OSF區域的收縮，可以在寬的範圍內出現不與OSF區域交疊的低空隙密度區域。此外，藉由本發明的製造方法獲得的矽晶圓的大部分是具有微量收縮OSF區域的該低空隙密度區域(在第1圖的(F)的矽晶圓的末端)。
然後，雖然空隙密度明顯變小，仍然存在相當數量的空隙，其可能會導致氧化物薄膜之GOI或高C型合格率的降低。然而，由於根據本發明的方法(特別是由於以預定濃度摻雜氮、碳和氫，以及由於包括一預定的溫度梯度和一預定的拉伸速度的“急冷”處理)，大部分空隙形成類氣泡狀聚集體，並不具類八面體形狀，使其在相當大的程度上是無害的。
上述的詞彙“無害”是指空隙對於元件實質上沒有負面影響。此外，以此方式，因為拉伸速度(V)明顯提高，還可以顯著提高生產率。
根據本發明的矽單晶晶圓中的氮濃度為3×1013 至3×1015 個原子/立方公分，而較佳的氮濃度為2×1014 個原子/立方公分至2×1015 個原子/立方公分。
在該氮濃度等於或大於3×1013 個原子/立方公分的情況下，BMD密度可以等於或大於5×108 個原子/立方公分，而當氮濃度的下限值等於或大於2×1014 個原子/立方公分時，BMD密度可以等於或大於1×109 個原子/立方公分。此外，當該氮濃度等於或小於3×1015 個原子/立方公分時，因為OSF區域與V2區域幾乎不重疊，所以在所得矽晶圓的大部分區域內能夠獲得等於或大於80%的高C型接受率(C型良品率)。此外，可以藉由已知的方法將氮摻入矽單晶，例如藉由將具有氮化物薄膜的矽晶圓放入矽熔體，從而獲得上述氮濃度。應當注意，矽單晶中的氮濃度與所得矽單晶晶圓中的氮濃度實質上同等。
對於根據本發明的矽單晶晶圓中的氧濃度的描述，使用藉由日本電子資訊技術產業協會(JEITA)的換算係數(3.03×1017 /平方公分)計算的數值。具體而言，採用藉由紅外吸收測量矽晶體中的晶格間氧原子濃度的標準測量方法(舊的JEIDA-61)。較佳將上述氧濃度設定為等於或小於8.0×1017 個原子/立方公分，更佳為等於或小於7.0×1017 個原子/立方公分，特別較佳為5.0×1017 至7.0×1017 個原子/立方公分。若氧濃度等於或小於8.0×1017 個原子/立方公分，則抑制高C型不良(non-conforming)缺陷。此外，因為無法避免晶體拉伸產率的急劇下降，所以氧濃度低於5.0×1017 個原子/立方公分是較不佳的。應當注意，矽單晶中的氧濃度與所得矽單晶晶圓中的氧濃度實質上同等。在拉伸晶體期間，氧從盛放矽熔體的石英坩堝溶解，並轉移進入熔體及進入生長的矽單晶。
根據本發明用氫摻雜矽單晶的步驟較佳包含在拉伸矽單晶期間將氫氣引入拉爐的氛圍中，或者添加水、酸或諸如醇、CH4 、C2 H4 等的烴類。將在晶體拉爐中的氫分壓設定為3至60帕，較佳為3至60帕，更佳為20至50帕，特別較佳為35至45帕。
在該氫分壓等於或大於3帕時，形成類氣泡狀空隙聚集體的空隙與空隙總數的比例變為等於或大於50%，特別是在上述分壓等於或大於35帕的情況下，該比例變為等於或大於60%。此外，當上述分壓等於或小於60帕時，因為OSF區域與V2區域幾乎不重疊，所以可以在所得矽單晶晶圓的幾乎整個表面上獲得等於或大於80%的高C型接受率(C型良品率)。
根據本發明的矽單晶晶圓中的碳濃度為1×1015 至9×1015 個原子/立方公分，而較佳的碳濃度為3×1015 至5×1015 個原子/立方公分。
若該碳濃度為3×1015 至5×1015 個原子/立方公分，則變得比較容易將整個晶圓表面轉變為V2區域，此外藉由將氫分壓設定為35至45帕，變得能夠獲得等於或大於90%的高C型接受率。應當注意，矽單晶中的碳濃度與所得矽單晶晶圓中的碳濃度實質上同等。
現在參考一實施例說明能夠實施上述“急冷”處理的單晶製造裝置。第6圖所示為用於本發明的單晶製造裝置的一實施例的截面圖。第6圖所示的單晶製造裝置包含一用於熔化半導體材料的元件及用於拉伸生長單晶的機械。用於熔化半導體材料的元件包含在加熱室2a內部，而用於拉伸生長單晶的機械安裝在拉伸室2b的內部和外部，該拉伸室構成設計成可與加熱室2a分離的上部結構體的一部分。該上部結構體還具有中間室2c。
在加熱室2a內部安裝有用於容納熔體L的坩堝，利用旋轉軸5支撐該坩堝，進而使其可以自由地轉動和自由地下降和上升。利用未示出的驅動裝置使旋轉軸5旋轉、下降和上升。該驅動裝置在液面下降時使坩堝上升，以補償伴隨著拉伸單晶S的液體表面下降。此外，該驅動裝置總是使坩堝以一預定的轉速旋轉，以攪拌熔體L。該坩堝由石英坩堝3a及用於支撐該石英坩堝的石墨坩堝3b構成。在該坩堝的側壁部分，設置加熱器4以熔化矽，從而包圍該坩堝的周圍。在加熱器4的外部，安裝絕熱體12以包圍所述周圍並防止熱量由加熱器4直接照射到加熱室2a。
在拉伸室2b中設置拉伸線8，其中一端安裝在卷線機11上，該線下垂穿過中間室2c頂部的頂壁，而用於夾持種晶9的夾頭10安裝在拉伸線8的下端。卷線機11將在種晶9的下端側逐漸生長的單晶S根據其生長速度進行拉伸。同時，卷線機11總是使單晶S以與坩堝旋轉方向相反的方向旋轉。
自在拉伸室2b的容納部分所形成的氣體導入口13導入氬氣，該氬氣在流過加熱室2a內部之後從氣體排出口14排出。氬氣以此方式流過該室內部的原因是防止SiO氣體或CO氣體與矽熔體混合。SiO氣體和CO氣體是由於用加熱器4熔化矽而在該室內部產生的。
在該室內在坩堝上方設置液體冷卻結構體21和冷卻體22以圍繞生長的單晶。液體冷卻結構體21是具有流過其內部的液體冷卻劑的結構體。在第6圖中，液體冷卻結構體21係構成由不銹鋼製成的水冷元件，而水係用作冷卻劑。
冷卻體22由具有高熱導率的材料組成，並被設置以冷卻生長的單晶S。構成冷卻體22的材料可以選自具有高的熱導率及高的熱輻射率的物質，例如銀、銀合金、碳或銅等，但是最佳係使用銀或銀合金，因為該材料具有高熱導率，同時沒有污染熔體或單晶的風險。還可以採用在由銅或銅合金製成的冷卻體的表面上塗覆金或銀或其合金的方法。
液體冷卻結構體21與冷卻體22是藉由***焊接而接合的，而該接合部分構成***焊接的接合部分25。對於***焊接，以適當的間隔分離，平行設置待接合的材料。藉由將適當量的炸藥經由一緩衝材料放置在其中一種材料上，並用***起爆其一端，兩種材料在***過程中相互碰撞，而在***點兩種金屬材料由於非常大的變形速度和高壓而均顯示出類粘性流體的特性，從***點向前產生金屬噴射流。藉由該金屬噴射去除在金屬表面上的氧化物薄膜或氣體吸附層，因此出現的清潔表面藉由高壓而緊密粘結，且兩種材料完全以冶金方式接合。
因為在冷卻體22與液體冷卻結構體21之間的接合部分是以***焊接方式接合，雖然是不同金屬之間的接合部分，仍然形成良好的接合部分，此外在接觸面積方面可以確保幾乎100%的接觸率。因此，由冷卻體22向液體冷卻結構體21的熱傳導變得極佳，這能夠降低冷卻體22的溫度。
冷卻體22設置在用於遮罩自坩堝或熔體L向單晶S之輻射熱的位置上，具有相對於生長單晶S的中心軸之接近旋轉對稱的形狀，並且在冷卻體22的上端部分與液體冷卻結構體21接合。
在第6圖中，冷卻體22被繪製成圓柱體形狀，而在冷卻體22與液體冷卻結構體21之間的***焊接的接合部分25的接觸面積具有與主要冷卻體的截面積幾乎相等的面積。冷卻體22的表面具有藉由使冷卻體22朝向單晶S的內部變黑而能夠吸收入射的熱輻射的特性。此外，冷卻體22朝向坩堝或熱遮罩體26的外部可以是具有高反射率的表面，從而反射入射的熱輻射。
液體冷卻結構體21是甜甜圈類型形狀的水冷卻室，並設置在中間室2c與加熱室2a之間。
首先，在製造單晶S期間，將上部結構體與加熱室2a分離，該上部結構體包含拉伸室2b、中間室2c以及以***焊接方式與冷卻體22接合的液體冷卻結構體21，將多晶矽原料和將變成摻雜劑的非常微量的雜質裝入坩堝，然後將該上部結構體再次安裝在加熱室2a。在此狀態下，利用加熱器4加熱坩堝的內部，等待直至坩堝中的半導體材料熔化。當半導體材料達到熔融狀態時，藉由啟動卷線機11而降低拉伸線8，從而使安裝在夾頭10上的種晶9與熔體L的表面接觸。在此狀態下，當單晶S開始在種晶9上生長時，卷線機11以預定的速度拉伸以使單晶S生長。
以此方式，在由熔體L拉伸單晶S生長的過程中，來自單晶S的輻射熱射入由高熱導率材料組成的冷卻體22。在此情況下，因為冷卻體22以***焊接方式與用液體冷卻劑冷卻的液體冷卻結構體21接合，因此其保持在低溫下，所以與單晶S的輻射熱交換變好，並且變得能夠提高單晶S的冷卻速率。同時，因為能夠在拉伸期間使單晶S急冷，單晶S的晶體缺陷的產生變得極為稀少。
在拉伸和冷卻單晶S後，自單晶切割出矽單晶晶圓，及在需要時實施諸如拋光的各種不同的調整處理，以獲得鏡面拋光的晶圓。然後，可以實施析出熱處理以析出氧，從而獲得在元件過程中吸除所需程度的BMD密度。只要可以獲得所期望的BMD密度，該熱處理的條件就沒有特別的限制。然而，該熱處理較佳在700至1000℃的溫度下實施1至30小時。此外，該熱處理可以在恆定的處理溫度下或者以恆定的處理時間實施，或者可以在2個階段中實施，其中至少任一個階段在處理期間改變，例如可以實施JP-A-2007-176732中所述的熱處理。應當注意，在以上本說明書中用作BMD密度測量方法的析出熱處理中，實施兩階段熱處理。此外，可以藉由已知方法在鏡面拋光的晶圓的表面上形成磊晶層。
下文說明在上述晶體拉伸期間以一預定的溫度梯度和一預定的拉速實施的急冷處理。
在拉伸矽單晶期間，設定該矽晶體在1100至1200℃的溫度範圍內的縱向溫度梯度為等於或大於3.5℃/毫米。當上述溫度梯度等於或大於3.5℃/毫米時，及當拉伸速度下降至一定程度時，在空隙區域與OSF區域之間的上述V2區域將會在寬的範圍內出現。推測所述V2區域的出現是由於在1100至1200℃的範圍內的溫度下，點缺陷的相互作用。上述溫度梯度較佳為3.5至5.0℃/毫米，更佳為3.5至4.8℃/毫米，特別較佳為3.8至4.2℃/毫米。藉由將溫度梯度設定在非常有限的上述範圍內，該“急冷”導致空隙密度明顯降低，並且空隙形成對於半導體元件幾乎沒有負面影響的類氣泡狀聚集體。此外，可以比較低的拉伸速度穩定且容易地拉伸單晶。特別是設定上述溫度梯度的上限為5.0℃/毫米的情況是合適的，因為即使以比較低的拉伸速度，晶體生長也是穩定的。
根據本發明，藉由指定V1區域或V2區域佔據矽晶圓總面積的比例而控制晶體拉速。特定言之，晶體拉速的上限值是當V1區域變為該矽晶圓總面積的20%時的數值。另一方面，晶體拉伸速度的下限值是當V2區域變為該矽晶圓總面積的80%時的數值。上述上限值較佳為當V1區域變為該矽晶圓總面積的0%時的數值，而上述下限值較佳為當V2區域變為該矽晶圓總面積的80%時的數值。上述上限值更佳為當V1區域變為該矽晶圓總面積的0%時的數值，而上述下限值更佳為當V2區域變為上述矽晶圓總面積的100%時的數值。在此情況下，晶圓的整個表面變為V2區域。
更具體而言，藉由控制V1區域和V2區域以及OSF區域的尺寸(寬度)，進而藉由設定該上限值和該下限值而控制晶體拉伸速度。如上所述控制V1區域和V2區域的尺寸(寬度)。OSF區域的尺寸(寬度)的控制取決於上述OSF區域的收縮程度。
第7圖所示為拉伸速度與矽單晶中缺陷區域的出現之間關係的示意圖。第7圖的下部是經拉伸的單晶的截面圖。第7圖的上部所示為取自單晶的點(a)、(b)和(c)處的截面。發現任一個在點(a)、(b)和(c)處的截面均具有等於或大於80%的V2區域的面積比例，而V1區域加上OSF區域的總面積比例等於或小於20%。換而言之，點(a)和(c)為邊界，V1區域為該矽晶圓總面積的20%時之截面代表晶體拉速的上限值，而V2區域為該矽晶圓總面積的80%時之截面代表晶體拉速的下限值。因此，在點(a)和(c)處的截面以及在兩端之間的任何截面均涉及由本發明獲得的矽單晶晶圓。
此外，根據本發明的晶體拉速(V)的數值範圍為0.53至0.68毫米/分鐘，較佳為0.53至0.63毫米/分鐘，更佳為0.56至0.63毫米/分鐘。這三個範圍之中的每一個分別對應於以V1區域或V2區域佔據該矽晶圓總面積的比例所界定的範圍、較佳的範圍和更佳的範圍。等於或小於0.87毫米/分鐘的晶體拉速能夠避免該矽晶圓的整個表面變為V1區域的狀況，並且能夠產生V2區域。因此，不僅提供極好的氧化物薄膜之GOI，而且提供等於或大於70%的高C型合格率(C型良品率)。另一方面，等於或大於0.40毫米/分鐘的晶體拉速能夠避免該矽晶圓的整個表面變為OSF區域的狀況，並且提供等於或大於70%的高C型合格率(C型良品率)。
如以下方式實施氧化物薄膜之GOI的測量(計算高C型合格率)。在熱處理之後在基材(晶圓)的表面上，在1000℃下於乾燥的氧氛圍中形成厚度為25奈米的氧化物薄膜，並測量氧化物薄膜的GOI。將164個面積為20平方毫米的多晶矽電極用於測量晶圓表面上的GOI。將顯示100毫安培的判定電流及等於或大於11毫伏特/公分(MV/cm)的電場強度的耐電壓性的電極的比例定義為高C型合格率，而等於或大於70%的高C型合格率被評價為“良好”。
此外，根據Voronkov理論(V. V. Voronkov;Journal of Crystal Growth,59(1982) 625 to 643)，作為晶體拉速(V)與晶體生長縱向上的平均溫度梯度(G)的比例的參數V/G確定微缺陷(點缺陷)的類型和總濃度。在此，G被定義為從熔點至1350℃的、晶體生長縱向上的平均溫度梯度。因此，還可以藉由計算V/G來指定在本實施態樣中晶體拉速的控制，下面進行說明。
下面定義相對V/G值。將具有與用於拉伸摻雜有氮、碳和氫的矽單晶的拉爐相同的結構的拉爐用於以各種不同的拉伸速度V拉伸未摻雜有氮、碳和氫的矽單晶。然後，自拉伸的晶體切割出晶圓，實施在780℃下3小時及然後在1000℃下16小時的析出熱處理，然後利用BMD分析儀測量BMD密度。BMD密度等於或大於1×108 /立方公分的區域被定義為包含Pv區域、OSF區域及V區域的富V區域(V-rich region)；而BMD密度小於1×108 /立方公分的區域被定義為包含Pi區域和I區域的富I區域(I-rich region)；而在富V區域與富I區域之間的邊界被定義為V-I區域。在V-I邊界位置上的V/G值被定義為(V/G)臨界 。
無法確定V/G的絕對值，除非已知G的絕對值。然而，藉由定義其中V/G用(V/G)臨界 標準化的相對V/G，從而考慮當相對V/G大於1時，缺陷區域變為富V區域，而當相對V/G小於1時，缺陷區域變為富I區域。藉由預先檢驗拉速與V-I邊界位置之間的關係，可以利用使用具有相同結構的拉爐確定以一特定拉速拉伸之晶體的相對V/G值。
以下為藉由V/G控制V1區域和V2區域的方法。在第1圖的(F)中所示的本實施態樣中，出現V1區域，其中V/G在等於或大於1.1×(V/G)臨界 的範圍內。此外，出現V2區域，其中V/G在1.1×(V/G)臨界 至0.7×(V/G)臨界 的範圍內。因此，本發明包括一種矽單晶晶圓，其具有一表示V/G等於或大於1.1×(V/G)臨界 並且佔據等於或小於該矽晶圓總面積的20%之面積的缺陷區域，及具有一表示V/G為1.1×(V/G)臨界 至0.7×(V/G)臨界 並且佔據等於或大於該矽晶圓總面積的80%之矽晶圓面積的缺陷區域。該矽單晶晶圓更佳具有一佔據整個晶圓表面，並且代表其中等於或小於1.1×(V/G)臨界 之V/G之區域的缺陷區域，及具有一佔據等於或大於該矽晶圓總面積的80%的面積，並且表示V/G為1.1×(V/G)臨界 至0.7×(V/G)臨界 的區域的缺陷區域。該矽單晶晶圓特別較佳係具有一佔據整個晶圓表面，並且表示V/G為1.1×(V/G)臨界 至0.7×(V/G)臨界 的缺陷區域。在矽晶體中的V1區域與V2區域之間以及V/G與V之間的關係如第9圖所示。
下文說明矽晶體中的空隙和OSF的面內分佈以及高C型合格率之間的相互關係。
本發明的發明人研究了矽晶體中的空隙和OSF的面內分佈以及高C型合格率之間的相互關係。藉由使用上述由Raytex公司生產的作為商用缺陷評估裝置的LSTD掃描器(MO-6)測量矽晶體中的空隙和OSF的面內分佈。測量條件如上所述。由所測的空隙和OSF的面積密度([/平方公分])及5微米的測量深度，計算空隙的體積密度([/立方公分])。這些實驗包含代表僅摻雜有氮，即不摻雜有氫、不摻雜有碳且不實施根據本發明的“急冷”處理的情況[B]；代表摻雜有氮及實施根據本發明的“急冷”處理，即不摻雜有氫且不摻雜有碳的情況[D]；以及摻雜有氮、碳和氫及實施根據本發明的“急冷”處理的情況[F]。
第8圖所示為關於矽晶體中的空隙和OSF的面內分佈與相應的C型合格率之間關係的研究結果。情況[B]、[D]和[F]的條件彙整於以下的表2中。
如第8圖所示，僅在情況[F]中發現空隙密度([/立方公分])在5×102 至2×104 /立方公分的範圍內並且具有良好的高C型合格率(70至100%)的區域。其他區域具有僅為20至40%的較低的高C型合格率。
上述矽單晶的直徑及晶體拉爐內部的壓力可以被設定在預定值。
矽單晶的直徑原則上沒有限制。然而，直徑較佳被設定為等於或大於200毫米。若直徑等於或大於200毫米，則本發明是特別合適的，因為直徑等於或大於200毫米的矽單晶晶圓主要用於製造諸如DRAM的元件。
晶體拉爐內部的壓力被設定為40至250毫巴(mbar)。下限值為等於或大於40毫巴，較佳為等於或大於60毫巴，更佳為等於或大於80毫巴，這有效地避免了在拉伸單晶期間產品產率的下降。較高之界限值為等於或小於250毫巴，較佳為等於或小於150毫巴，更佳為等於或小於100毫巴，這能夠有效地避免在拉伸單晶期間產品產率的下降。
下文藉由實施例闡述本發明。然而，本發明不應當被限制於以下實施例。換言之，以下實施例僅用於例示，任何與本發明的申請專利範圍中所述的技術概念實質上相同並且發揮相似作用者應當被包括在本發明的技術範圍之內。
實施例1
藉由使用矽晶體製造裝置拉伸矽單晶。用於本實施例的矽晶體製造裝置是如第6圖所示的具有冷卻體22的單晶製造裝置。該裝置用於藉由常規CZ法製造矽晶體。坩堝直徑為22英寸，裝入坩堝內的半導體材料的重量為100公斤，而生長的單晶S為8英寸的晶體。
使用銀作為冷卻體22的材料，而冷卻體22的內徑為260毫米，外徑為300毫米，長度為280毫米。使用內部具有一冷卻水管線之甜甜圈形狀的水冷卻室作為液體冷卻結構體31，而液體冷卻結構體31安裝在中間室2c的下部。
特定言之，前述製造裝置以拉爐1或拉爐2的方式構成，其中藉由上述方法冷卻熱遮罩體36，以提高在1100至1200℃溫度範圍內的溫度梯度，或者以拉爐3的方式構成，其導致在各個溫度範圍內相同的溫度梯度。在拉爐1和拉爐2中，冷卻體22與液體冷卻結構體21的接合部分是以***焊接方式接合的。另一方面，在拉爐3中，冷卻體22與液體冷卻結構體21的接合部分是螺栓接合的。
在拉爐1中，在拉伸晶體期間晶體在1100至1200℃溫度範圍內的縱向溫度梯度被設定為4℃/毫米，在拉爐2中前述溫度梯度被設定為5℃/毫米，而在拉爐3中前述溫度梯度被設定為3℃/毫米。各個實施例及比較例中，前述拉爐的種類(表3中的“拉爐”項目)及前述溫度梯度係列於以下的表3中。
利用該裝置生長的矽晶體的傳導類型為p型(摻雜硼)，而晶體直徑為200毫米(8英寸)。
藉由將具有氮化物薄膜的晶圓放入矽熔體中而摻雜氮。
使用二次離子質譜儀(SIMS)測量藉由切割所拉伸的矽單晶獲得的矽晶圓的氮濃度。藉由紅外吸收法測量氧濃度和碳濃度，使用JEITA(日本電子資訊技術產業協會)的各數值作為換算係數。換言之，間隙氧濃度的換算係數為3.03×1017 /平方公分，而碳濃度的換算係數為8.1×1016 /平方公分。然而，因為使用SIMS而無法測量氮濃度為等於或小於5×1014 個原子/立方公分的晶圓，所以藉由使用下述的運算式1確定氮濃度。
可以將任何已知的方法用於對矽單晶摻雜氮；例如導入氮氣並溶解在矽熔體中；或者在熔化矽原料之前或之後將藉由CVD法等在其上沉積氮化物的矽基材與矽原料混合。偏析係數k是在固化之後晶體中的雜質濃度與熔體中的雜質濃度的比例，其在氮的情況下具有7×10-4 的數值(W. Zulehner and D. Huber,Crystal Growth,Properties and Applications,p28,Springer-Verlag,New York,1982)。
根據本發明製造的矽單晶晶圓的氮濃度可以藉由如下方式計算：
運算式1
晶圓中的氮濃度=k×(1-固化率)(k-1) ×熔體中的氮濃度
應當注意，熔體中的氮濃度是指初始熔體中的氮濃度。在此，矽晶體的固化率(g/g)可以藉由如下方式確定：
運算式2
矽晶體的固化率(g/g)=(結晶的矽的重量)/(初始熔體的重量)
氮濃度的測量值[個原子/立方公分]列於表3中。
此外，藉由將含有氫的氣體混合物導入各個拉爐中而進行氫摻雜。氫分壓[帕]和所設定的一些條件列於表3中。以如下方式控制晶體拉速V和G的面內分佈。首先，該晶體拉速被限制到一上限值，進而控制空隙密度超過2×104 /立方公分且小於1×105 /立方公分的V1區域為自拉伸的矽單晶切割出之矽單晶晶圓總面積的等於或小於20%。其次，該晶體拉速被限制到一下限值，進而控制空隙密度超過5×102 /立方公分且小於2×104 /立方公分的V2區域為自拉伸的矽單晶切割出之矽單晶晶圓總面積的等於或大於80%。該晶體拉速的數值、面內V/G最大值(晶圓中心處的V/G)及V/G最小值(晶圓邊緣處的V/G)列於以下表3中。應當注意，表3中的V/G是藉由(V/G)臨界 來標準化。從單晶的相同位置切割下複數個晶圓，並轉化成經鏡面拋光的晶圓。
晶圓的V區域是其中由於在晶體生長期間從固液界面導入過量的空位點缺陷而形成空隙的區域。因此，特定言之，可以藉由前述的空隙密度指定基材的V區域。
藉由上述方法評估和識別晶圓內部的空隙區域。此外，如上所述，計算空隙的體積密度，以確定V1區域和V2區域。以此方式確定之V1區域和V2區域的內徑和外徑[公分]列於以下的表3中。
藉由以下方法評估OSF。首先，在含有水蒸汽的氧氣氛中於1100℃下對晶圓實施氧化處理1小時。然後，用氫氟酸去除氧化物薄膜，然後利用光蝕刻液體蝕刻掉1.5微米的厚度，從而利用光學顯微鏡觀察在表面處產生的類橢圓形、類半月形或類棒狀的OSF小坑。利用光學顯微鏡在直徑為2.5毫米的視野內在直徑方向上掃描晶圓及計數OSF小坑的數量以[OSF小坑個數/觀察面積]確定OSF面積密度[個/平方公分]。OSF區域被定義為一OSF面積密度為等於或大於100個/平方公分的區域。以此方式確定的OSF區域的內徑和外徑[公分]列於以下的表3中。
此外，對於氧濃度、形成類氣泡狀空隙聚集體的空隙的數量與空隙總數的比例(空隙比例)、BMD密度和高C型合格率之中的每一個，藉由上述方法測得的各個數值列於以下的表3中。
實施例2
以與實施例1相似的方式拉伸矽單晶，區別在於如以下的表3中所列的方式設定氧濃度、氮濃度、碳濃度、拉伸速度以及V/G的最小值和最大值的條件。
實施例3
以與實施例1相似的方式拉伸矽單晶，區別在於如以下的表3中所列的方式設定氧濃度、氮濃度、碳濃度、拉伸速度以及V/G的最小值和最大值的條件。
實施例4
以與實施例1相似的方式拉伸矽單晶，區別在於如以下的表3中所列的方式設定氧濃度、氮濃度、碳濃度、拉伸速度以及V/G的最小值和最大值的條件。
實施例5
以與實施例1相似的方式拉伸矽單晶，區別在於如以下的表3中所列的方式設定氧濃度、碳濃度、拉伸速度、以及V/G的最小值、氫分壓和最大值的條件。
實施例6
以與實施例1相似的方式拉伸矽單晶，區別在於如以下的表3中所列的方式設定氧濃度、碳濃度、拉伸速度、以及V/G的最小值、氫分壓和最大值的條件。
實施例7
以與實施例1相似的方式拉伸矽單晶，區別在於如以下的表3中所列的方式設定氧濃度、碳濃度、拉伸速度以及V/G的最小值和最大值的條件。
實施例8
以與實施例1相似的方式拉伸矽單晶，區別在於如以下的表3中所列的方式設定氧濃度、碳濃度、拉伸速度、以及V/G的最小值、拉爐和最大值的條件。
比較例1至7
以與實施例1相似的方式拉伸矽單晶，區別在於如以下的表3中所列的方式設定氧濃度、氮濃度、碳濃度、拉伸速度、以及V/G的最小值、拉爐、氫分壓和最大值的條件。
以上實施例和比較例的結果列於表3中。
由表3可以看出，在實施例1至8中獲得的每個矽晶圓的高C型合格率均顯示出超過70%之優異結果。因此，在所有這些實施例中獲得的矽晶體均可應用於任意的元件，包括諸如DRAM的元件。在拉伸速度為0.56至0.62的情況下，最小V/G值等於或大於0.7，而最大V/G值等於或小於1.1，獲得更佳優異的結果。在兩種情況下，高C型合格率均超過90%。
發現與實施例8相比，其他的實施例1至7顯示出明顯更加穩定的晶體拉速。還考慮該結果顯示了在實施例1至7中所設定的拉速和溫度梯度的條件極適合於晶體拉速的穩定性。
另一方面，在各個比較例中，高C型合格率低於70%，或者晶體拉伸本身是不可能的。因此，在所有這些比較例中獲得的矽晶體均不適合於包含低級元件在內的任何元件。在每個比較例中獲得這些差的結果的原因如下：在比較例1中，因為整個晶圓表面均為OSF區域，所以無法消除可能存在於OSF區域中的特定種類的微缺陷；在比較例2中，V2區域與矽晶圓總面積的面積比例小於80%；在比較例3中，因為氫分壓極其不足，所以沒有形成類氣泡狀空隙聚集體，而且V2區域與矽晶圓總面積的面積比例小於80%；在比較例4中，因為氫分壓明顯較高，所以V2區域變窄；在比較例5中，因為碳濃度明顯較低，所以V2區域變窄；在比較例6中，根據本發明的“冷卻”處理不充分；及在比較例7中，氮濃度高，從而因為整個晶圓表面均為OSF區域，所以無法消除可能存在於OSF區域中的特定種類的微缺陷。
2a．．．加熱室
2b．．．拉伸室
2c．．．中間室
3a．．．石英坩堝
3b．．．石墨坩堝
4．．．加熱器
5．．．旋轉軸
8．．．拉伸線
9．．．種晶
10．．．夾頭
11．．．卷線機
12．．．絕熱體
13．．．氣體導入口
14．．．氣體排出口
21．．．液體冷卻結構體
22．．．冷卻體
25．．．***焊接的接合部分
41．．．八面體空隙
42‧‧‧類氣泡狀空隙聚集體
43‧‧‧空隙
44‧‧‧類板狀或類棒狀的空隙
410‧‧‧氧化物薄膜
411‧‧‧矽晶圓
L‧‧‧熔體
S‧‧‧單晶
V‧‧‧具有許多孔洞的區域
V1‧‧‧空隙密度為超過2×104 /立方公分且小於1×105 /立方公分的區域
V2‧‧‧空隙密度為5×102 至2×104 /立方公分的區域
V/G‧‧‧晶體拉速和晶體生長縱向平均溫度梯度的比率
V/G臨界 ‧‧‧V-I邊界位置上的V/G值
Pv ‧‧‧空位點缺陷占主要地位的無缺陷區域
Pi ‧‧‧間隙矽點缺陷占主要地位的無缺陷區域
f1-f2‧‧‧矽晶圓
I‧‧‧具有許多由間隙矽點缺陷的團簇形成缺陷的區域
OSF‧‧‧氧化誘發的堆疊層錯區域
第1圖所示為矽晶體的截面圖，圖示出摻雜氮、碳和氫和急冷處理對產生晶體缺陷的影響；
第2圖所示為氫分壓與OSF密度之間關係的示意圖；
第3圖所示為透射電子顯微照片，顯示出存在於一般矽晶圓中類八面體狀之空隙聚集體；
第4圖所示為透射電子顯微照片，顯示出存在於本發明矽晶圓中類氣泡狀之空隙聚集體；
第5圖所示為類八面體狀空隙和類氣泡狀之空隙聚集體對氧化物薄膜形成之影響的示意圖；
第6圖所示為用於本發明的單晶拉爐的一實施例之截面圖；
第7圖所示為拉速與矽晶體中缺陷區域形成之間的關係的示意圖；
第8圖所示為空隙的面內分佈、矽晶體中OSF、與高C型合格率之間關係的研究結果示意圖；
第9圖所示為矽晶體中V1區域和V2區域、以及V/G和V之間關係的示意圖。
V/G．．．晶體拉速和晶體生長縱向平均溫度梯度的比率
V/G臨界 ．．．V-I邊界位置上的V/G值
V1．．．空隙密度為超過2×104 /立方公分且小於1×105 /立方公分的區域
V2．．．空隙密度為5×102 至2×104 /立方公分的區域
OSF．．．氧化誘發的堆疊層錯區域

Claims (3)

  1. 一種摻雜有氮、氫和碳之矽單晶晶圓，其包含：複數個空隙，其中等於或多於該空隙總數之50%的數目係形成類氣泡狀之空隙聚集體(aggregates of voids)；一空隙密度超過2×104 /立方公分且小於1×105 /立方公分的V1區域，其佔據等於或小於該矽晶圓總面積的20%；一空隙密度為5×102 至2×104 /立方公分的V2區域，其佔據等於或大於該矽晶圓總面積的80%；及一等於或大於5×108 /立方公分之塊體微缺陷密度(bulk micro defect density)。
  2. 一種矽單晶晶圓的製造方法，其包含在一拉爐內以一晶體拉速拉伸一矽單晶，及用氮、碳和氫摻雜該矽單晶；控制將該矽晶體內的氮濃度設定為3×1013 至3×1015 個原子/立方公分；控制將該矽晶體內的碳濃度設定為1×1015 至9×1015 個原子/立方公分；控制將該晶體拉爐內的氫分壓設定為3至60帕(Pa)；控制將該矽單晶在1100至1200℃溫度範圍內的縱向溫度梯度設定為等於或大於3.5℃/毫米；控制將該晶體拉速設定為等於或小於一上限值，並且等於或大於一下限值；及自該矽單晶切割出一矽晶圓，其中，若以該晶體拉速的上限值拉伸該單晶，則該矽晶圓包含一空隙密度超過2×104 /立方公分且小於1×105 /立方公分的V1區域，其佔據該矽晶圓總面積之20%；及若以該晶體拉速的下限值拉伸該單晶，則該矽晶圓包含一空隙密度為5×102 至2×104 /立方公分的V2區域，其佔據該矽晶圓總面積之80%。
  3. 如請求項2的製造方法，其特徵在於，將該矽單晶內的氧濃度設定為等於或小於7×1017 個原子/立方公分。
TW099143966A 2009-12-29 2010-12-15 矽晶圓及其製造方法 TWI428481B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009299166 2009-12-29

Publications (2)

Publication Number Publication Date
TW201126028A TW201126028A (en) 2011-08-01
TWI428481B true TWI428481B (zh) 2014-03-01

Family

ID=43558267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099143966A TWI428481B (zh) 2009-12-29 2010-12-15 矽晶圓及其製造方法

Country Status (8)

Country Link
US (1) US8524002B2 (zh)
EP (1) EP2345752B1 (zh)
JP (1) JP5250619B2 (zh)
KR (1) KR101323912B1 (zh)
CN (1) CN102108549B (zh)
AT (1) ATE545719T1 (zh)
SG (1) SG172582A1 (zh)
TW (1) TWI428481B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776373B (zh) * 2020-11-23 2022-09-01 大陸商上海新昇半導體科技有限公司 一種用於計算晶體生長過程中固液界面形狀的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
JP6222013B2 (ja) * 2014-08-29 2017-11-01 信越半導体株式会社 抵抗率制御方法
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
JP6493105B2 (ja) * 2015-09-04 2019-04-03 株式会社Sumco エピタキシャルシリコンウェーハ
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE102016209008B4 (de) 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
CN111115800A (zh) * 2020-01-09 2020-05-08 黄奥煜 一种限制泡沫的污水处理池
CN113363138A (zh) * 2021-06-01 2021-09-07 上海晶盟硅材料有限公司 外延生长方法和设备
CN115506019B (zh) * 2022-11-18 2023-04-07 浙江晶盛机电股份有限公司 投料控制方法、装置、计算机设备和存储介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11349394A (ja) * 1998-06-04 1999-12-21 Shin Etsu Handotai Co Ltd 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP2000272996A (ja) 1999-03-25 2000-10-03 Komatsu Electronic Metals Co Ltd シリコンウェハ及びその製造方法
JP3601383B2 (ja) 1999-11-25 2004-12-15 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2001158688A (ja) * 1999-11-29 2001-06-12 Nippon Steel Corp シリコン種結晶とその製造方法並びにシリコン単結晶の製造方法
JP3624827B2 (ja) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
US6986925B2 (en) * 2001-01-02 2006-01-17 Memc Electronic Materials, Inc. Single crystal silicon having improved gate oxide integrity
JP4032342B2 (ja) * 2002-03-27 2008-01-16 株式会社Ｓｕｍｃｏ 半導体シリコン基板の製造方法
JP4529416B2 (ja) 2003-11-07 2010-08-25 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
DE102004050185A1 (de) 2004-10-14 2006-05-04 Zf Friedrichshafen Ag Ausrückeinrichtung für eine Reibungskupplung
JP4797477B2 (ja) 2005-04-08 2011-10-19 株式会社Ｓｕｍｃｏ シリコン単結晶の製造方法
US7435294B2 (en) * 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
JP4604889B2 (ja) 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5121139B2 (ja) 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP2008066357A (ja) * 2006-09-05 2008-03-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP5346744B2 (ja) * 2008-12-26 2013-11-20 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776373B (zh) * 2020-11-23 2022-09-01 大陸商上海新昇半導體科技有限公司 一種用於計算晶體生長過程中固液界面形狀的方法

Also Published As

Publication number Publication date
JP2011153069A (ja) 2011-08-11
KR101323912B1 (ko) 2013-10-31
US8524002B2 (en) 2013-09-03
CN102108549A (zh) 2011-06-29
TW201126028A (en) 2011-08-01
SG172582A1 (en) 2011-07-28
US20110156216A1 (en) 2011-06-30
CN102108549B (zh) 2013-07-17
EP2345752B1 (en) 2012-02-15
ATE545719T1 (de) 2012-03-15
JP5250619B2 (ja) 2013-07-31
EP2345752A1 (en) 2011-07-20
KR20110076778A (ko) 2011-07-06

Similar Documents

Publication Publication Date Title
TWI428481B (zh) 矽晶圓及其製造方法
TWI399464B (zh) 半導體矽晶圓及其製造方法
JP4224966B2 (ja) シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
JP5121139B2 (ja) アニールウエハの製造方法
TWI404840B (zh) 矽晶圓及其製造方法
JP5321460B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
US20060266278A1 (en) Silicon wafer, method for producing silicon wafer and method for growing silicon single crystal
JP5359874B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
TWI428483B (zh) 矽晶圓及其製造方法
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2007191350A (ja) Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4699675B2 (ja) アニールウェーハの製造方法
JPWO2007013189A1 (ja) シリコンウェーハおよびその製造方法
JP2010222241A (ja) Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP6447351B2 (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6484762B2 (ja) 単結晶シリコン板状体およびその製造方法
JP5278324B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5678211B2 (ja) アニールウエハの製造方法
JP2010155748A (ja) アニ―ルウェハの製造方法