TWI685591B - 由單晶矽製成的半導體晶圓和其生產方法 - Google Patents

由單晶矽製成的半導體晶圓和其生產方法 Download PDF

Info

Publication number
TWI685591B
TWI685591B TW107121871A TW107121871A TWI685591B TW I685591 B TWI685591 B TW I685591B TW 107121871 A TW107121871 A TW 107121871A TW 107121871 A TW107121871 A TW 107121871A TW I685591 B TWI685591 B TW I685591B
Authority
TW
Taiwan
Prior art keywords
atoms
bmd
wafer
single crystal
less
Prior art date
Application number
TW107121871A
Other languages
English (en)
Other versions
TW201908542A (zh
Inventor
提摩西 穆勒
安卓亞斯 沙特
羅伯特 克雷斯默
古德倫 齊辛格
達英德 寇特
Original Assignee
德商世創電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商世創電子材料公司 filed Critical 德商世創電子材料公司
Publication of TW201908542A publication Critical patent/TW201908542A/zh
Application granted granted Critical
Publication of TWI685591B publication Critical patent/TWI685591B/zh

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種由單晶矽製成的半導體晶圓,其具有按照新ASTM標準不小於4.9×1017 個原子/cm3 且不大於6.5×1017 個原子/cm3 的氧濃度,以及不小於8×1012 個原子/cm3 且不大於5×1013 個原子/cm3 的氮濃度,其中該半導體晶圓的前側覆蓋有由矽製成的磊晶層,其中透過IR斷層攝影術確定,該半導體晶圓包含八面體形狀的BMD,該BMD的平均尺寸為13至35 nm,且其平均密度不小於3×108 cm-3 且不大於4×109 cm-3

Description

由單晶矽製成的半導體晶圓和其生產方法
本發明係關於一種由含氧及氮的單晶矽製成的半導體晶圓,其中該半導體晶圓的前側覆蓋有由矽製成的磊晶層。具有沉積的磊晶層之半導體晶圓也被稱為磊晶半導體晶圓。
當半導體晶圓之來源單晶係根據柴可斯基法(Czochralski method)(CZ法)從包含在石英坩堝中的熔體提拉出時,坩堝材料形成氧源摻入之單晶和由單晶所衍生之半導體晶圓。摻入氧的濃度可相當精確地控制,例如透過控制提拉裝置中氬的壓力及流量、或在單晶提拉期間調整坩堝和種晶的旋轉、或採用一施加於熔體的磁場、或這些措施的組合。
氧在BMD缺陷(BMD,本體微缺陷(Bulk Micro Defect))的形成中起重要作用。BMD係在熱處理過程中進入BMD晶種生長的氧析出物。它們用作為內部吸雜劑(getter),即作為雜質的能量庫(energy sink),因此基本上是有利的。一個例外是它們存在於意圖容納電子元件的位置處。為了避免在此類位置形成BMD,可在半導體晶圓上沉積磊晶層,並且規範電子元件係容納於磊晶層中。
Hölzl等人發現BMD總內表面(BMD密度×平均BMD表面)對於吸雜劑效率是重要的,並且他們對有效吸雜定義了臨界歸一化內表面(critical normalized inner surface),參見R. Hölzl, M. Blietz, L. Fabry, R. Schmolke:“吸雜劑效率及其對材料參數和熱過程的依賴性:這可以如何建模?(Getter efficiencies and their dependence on material parameters and thermal processes: How can this be modeled?)”,Electrochemical Society Proceedings 第2002-2卷,608 – 625。
單晶中氮的存在促進BMD晶種的形成。因此用氮摻雜(doping)單晶通常適用於實現更高密度的BMD。單晶中氮的濃度可在寬的限制內調整,例如將含氮材料溶解在熔體中,或以含氮氣或含氮化合物的氣體對熔體進行充氣來進行。
在透過CZ法提拉矽單晶期間,特別重要的是控制結晶界面處的提拉速度V和軸向溫度梯度G的比率V/G。提拉速度V係生長中的單晶被向上提拉離開熔體的速度,以及軸向溫度梯度G係在提拉晶體方向上結晶界面處的溫度變化的量。
單晶中優勢的點缺陷(空位(vacancy)和間隙矽原子(interstitial silicon atoms))之類型和濃度基本上由V/G商值確定。
BMD可特別在空位數超過間隙矽原子數且空位因此為優勢的區域中產生。
當單晶結晶期間存在相對較大的空位過飽和度時(這是V/G商值較高的的情況),該等空位形成可被認證為例如COP (晶體源生粒子(Crystal Originated Particles))的團聚物。
當V/G及空位的過飽和度因此稍低於形成COP所需時,形成OSF缺陷(氧化誘發疊差(Oxidation Induced Stacking Faults))的晶種而非COP。在這種情況下,單晶在OSF區域中結晶。
當V/G商值仍然較小時,在單晶的結晶期間形成如下區域:其中空位仍為優勢,但由於其中未形成COP及OSF而被歸類為無缺陷。該區域被稱為Pv 區域。
V/G商值進一步降低而引起單晶在Pi 區域中生長,該Pi 區域同樣被歸類為無缺陷,但其中間隙矽原子為優勢。
結晶界面處的軸向溫度梯度G和其徑向進程由源自及進入結晶界面的熱傳來確定。因此熱傳基本上受生長單晶的環境(即所謂的熱區)之熱性質及透過一個或多個加熱裝置之供熱的影響。
當已決定在某個熱區提拉單晶時,可借助考慮熱平衡的模擬計算來確定結晶界面處的軸向溫度梯度G的軸向和徑向進程。熱區的適當配置還可確保軸向溫度梯度G沿著單晶的半徑具有期望的進程。由於單晶的生長和熔體體積的減小,結晶界面處的熱條件及因此還有軸向溫度梯度G的軸向進程係隨時間而變化。為了也在軸向方向上保持預期區域中的V/G商值,因此有必要透過提拉速度V的相應變化來補償軸向溫度梯度G隨時間的變化。因此控制提拉速度V也使得可以控制V/G商值。
EP 1 887 110 A1係關於半導體晶圓的生產,該半導體晶圓由單晶矽製成,包含氧、氮和氫,且源自於Pv 區域中提拉的單晶。據報導,氮的存在以及在較小程度上氫的存在使得能夠利用較大範圍的提拉速度,以便能夠在Pv 區域中使單晶結晶。該文獻進一步提出在半導體晶圓中選擇相對高濃度的氧,並透過RTA (快速熱退火(rapid thermal anneal))對半導體晶圓進行熱處理。
US 2011/0084366 A1係關於由單晶矽製成之半導體晶圓的生產,該半導體晶圓包含氧、氮和氫,且其前側覆蓋有磊晶層。從該文獻顯而易見,當半導體晶圓包含一定量的氮及氫時是有利的。氫的存在抵消了半導體晶圓中OSF的形成及磊晶層中因此衍生的缺陷,而同時不會損害氮作為促進BMD晶種形成之添加劑的活性。然而,該文獻指出在半導體晶圓中氫的存在可導致磊晶層中差排(dislocation)的形成,且空位的團聚物是這些差排的起始點。
US2001/021574 A1係關於製造矽磊晶晶圓的方法,該方法包含以下步驟:製備具有至少1×1012 個原子/cm3 的氮濃度及在10-18×1017 個原子/cm3 範圍內的氧濃度的矽單晶;從該矽單晶切割矽晶圓;在該矽晶圓的表面上生長磊晶膜;以及在生長該磊晶膜之後,於800-1100℃範圍內的溫度下進行退火,以滿足下式t ≥ 33-((T-800)/100) ,其中T是以℃計的溫度,且t是以小時計的時間。
IG (內在吸雜劑(intrinsic getter))能力評估方法係基於藉由Fokker-Planck模擬計算的BMD尺寸分佈所示。具體地說,對於IG能力,必須評估是否滿足等式L×D0.6 = 107 ,其中L(nm)為BMD的對角線長度,且D (cm-3 )為BMD密度。如果滿足上述等式,則發明人相信可獲得優異的IG能力。
US 2012/0306052 A1係關於一種矽晶圓,其包含如下晶圓:其中氮濃度為1×1012 個原子/cm3 或更高且在晶圓上提供了磊晶層,其中當將晶圓在750℃下熱處理4小時,然後在1000℃下熱處理4小時後,多面體氧析出物(主要是八面體氧析出物)係較板狀氧析出物為優勢地生長在晶圓中。
該矽晶圓係透過如下方法製造,該方法包含在氮濃度為1×1012 個原子/cm3 或更高的晶圓上形成磊晶層以形成矽晶圓;在大於或等於至少800℃的溫度範圍內以每分鐘5℃或更高的速率升高該矽晶圓的溫度;以及在大於或等於1050℃且小於或等於矽的熔點溫度下將該矽晶圓加熱5分鐘或更長時間。透過此類熱預處理,形成了更大量的BMD核,該BMD核生長成多面體BMD。
US 2012/0306052 A1顯示了對具有12.5×1017 個原子/cm3 間隙氧濃度的晶圓進行各種熱處理以形成不同形狀和尺寸的BMD,例如,以形成45至115 nm尺寸的多面體BMD(表1)。在LSA(雷射尖峰退火(Laser Spike Anneal))後,具有多面體形狀的晶圓不顯示任何差排。如果在形成BMD核的熱處理期間,a)升溫速率大於或等於5℃/分鐘,及b)保持溫度為至少1050℃且c)保持時間為至少5 分鐘,則多面體BMD變得優勢。
WO 2017/097675 A1揭露了由單晶矽生產半導體晶圓的製程,該製程包含: 按照CZ法以提拉速度V從熔體中提拉出單晶,其中熔體摻雜氧、氮及氫,且單晶在結晶界面處生長; 在具有均勻直徑的單晶區段中控制氧、氮和氫的摻入,使得氧濃度不小於4.9×1017 個原子/cm3 且不大於5.85×1017 個原子/cm3 ,氮濃度不小於5×1012 個原子/cm3 且不大於1.0×1014 個原子/cm3 ,並且氫濃度不小於3×1013 個原子/cm3 且不大於8×1013 個原子/cm3 ; 控制提拉速度V使得其在跨度ΔV內,在該跨度ΔV內具有均勻直徑區段中的單晶在Pv 區域中生長,其中該提拉速度V在該跨度的子範圍內,該子範圍係占該跨度的39%,且該子範圍的最低提拉速度係比從該Pv 區域至Pi 區域過渡處的提拉速度VPv /Pi 大26%;以及 從該具有均勻直徑的單晶區段中分離半導體晶圓。
該文獻還公開了由單晶矽製成的半導體晶圓,其包含不小於4.9×1017 個原子/cm3 且不大於5.85×1017 個原子/cm3 的氧濃度;不小於5×1012 個原子/cm3 且不大於1.0×1014 個原子/cm3 的氮濃度;不小於3×1013 個原子/cm3 且不大於8×1013 個原子/cm3 的氫濃度;其中該半導體晶圓的前側覆蓋有由矽製成的磊晶層,且其中BMD的密度不小於3×108 個/cm3 且不大於5×109 個/cm3 ,係對該半導體晶圓在780℃的溫度下經3小時的時間及在1000℃的溫度下經16小時的時間進行熱處理後,透過IR斷層攝影術評估。
然而,在此類熱循環之後,BMD的平均尺寸必須是85-95 nm,以顯示足夠的吸雜(當遵循US2001/021574 A1的發現時)。此類BMD可能太大而無法避免來自BMD的應變而導致的晶格缺陷。可能需要在高於1000℃的溫度下進一步熱處理以避免在高溫裝置製程期間發生差排(參見US 2012/0306052 A1)。
另一方面,將來客戶端低熱預算(thermal budget)裝置循環太小而無法產生足夠的BMD總內表面(TIS)以用於鎳的有效吸雜,若可產生足夠的BMD總內表面可有利地確保不存在過量的累積應力,否則累積應力可能在<=10 nm的設計規則範圍下在裝置結構處產生滑移和裂紋事件。
因此,本發明所解決的問題係提供一種磊晶矽晶圓,其顯示出鎳的有效吸雜以及降低在客戶端施加熱步驟後的熱應力。
上述問題係透過由單晶矽製成的半導體晶圓解決的,該半導體晶圓具有按照新ASTM標準不小於4.9×1017 個原子/cm3 且不大於6.5×1017 個原子/cm3 的氧濃度,以及不小於8×1012 個原子/cm3 且不大於5×1013 個原子/cm3 的氮濃度,其中該半導體晶圓的前側覆蓋有由矽製成的磊晶層,其中透過IR斷層攝影術確定,該半導體晶圓包含八面體形狀的BMD,該BMD的平均尺寸為13至35 nm,且其平均密度不小於3×108 cm-3 且不大於4×109 cm-3
本案發明人發現,此類半導體晶圓的八面體BMD形狀在至少100 µm的深度內在1000℃下熱處理5小時後是穩定的。
在一個實施態樣中,基於平均密度,BMD的密度變化不大於50%。
在一個實施態樣中,基於平均尺寸,BMD的尺寸變化不大於50%。
根據一個實施態樣,鎳吸雜劑效率為至少80%。更佳為至少90%的鎳吸雜劑效率。鎳吸雜劑效率係由晶圓兩個表面上Ni的量與蓄意污染的Ni總量相比定義的。
在一個實施態樣中,鎳吸雜劑效率為至少95%。
根據一個實施態樣,TIS (總內表面)為4.0×1011 nm²/cm³至7×1012 nm²/cm³,較佳為2.5×1012 nm²/cm³至7×1012 nm²/cm³。
TIS定義為BMD密度(全部)×平均BMD表面。
TIS = 4 *π* r2 * D(BMD),其中r = BMD的平均半徑且D(BMD)為BMD密度。
總內表面係透過每個單獨測量的吸雜劑效率實驗資料集來確定。
根據一個實施態樣,半導體晶圓具有按照新ASTM標準不小於5.25×1017 個原子/cm3 且不大於6.25×1017 個原子/cm3 的氧濃度。
根據一個實施態樣,半導體晶圓具有不小於0.7×1013 個原子/cm3 且不大於1.3×1013 個原子/cm3 的氮濃度。
為了能夠實現作為內部吸雜劑的足夠活性,BMD的密度必須不小於3×108 /cm3 。氧濃度不應超過6.5×1017 個原子/cm3 的上限,因為否則半導體晶圓傾向在磊晶層的表面上形成雙晶差排(twin dislocation)。
透過使用FTIR光譜儀測量在1107 cm-1 波長處間隙氧濃度的紅外吸收。根據SEMI MF1188進行該方法。利用國際可追溯標準物對該方法進行校準。
透過使用FTIR光譜儀測量在240 cm-1 、250 cm-1 和267 cm-1 波長處氮濃度的紅外吸收。在測量之前將測試材料加熱至600℃並保持6小時。在測量期間將樣品冷卻至10 K。透過具有已知氮濃度的標準物對該方法進行校準。
與SIMS的相關性如下:氮濃度FTIR (原子/cm3 ) = 0.6 *氮濃度SIMS (原子/cm3 )。
BMD尺寸和密度係從半導體晶圓的中心至邊緣排除2 mm的邊緣,並透過紅外雷射散斷層攝影術評估來確定。
在透過雷射散射(IR-LST =紅外雷射散射斷層攝影術)檢驗晶圓區段的方法中,BMD將由CCD照相機記錄的入射光散射至樣品的切裂邊緣附近。透過IR-LST測量的BMD密度係沿著經熱處理之半導體晶圓的徑向斷裂邊緣進行。該測量方法本身是已知的(Kazuo Moriya等人,J. Appl.Phys. 66, 5267 (1989))。
作為實例,可使用由Semilab Semiconductor Physics Laboratory有限公司製造的LST-300A和新一代的光散射斷層攝影微缺陷及長入型缺陷分析儀(Light Scattering Tomograph Micro- and Grown-in Defect Analyzer)。
BMD的尺寸係由透過CCD檢測器測量的其散射光強度計算。可檢測的最小尺寸受可實現之信號雜訊比(也稱為照相機靈敏度)限制。最新一代的IR-LST提供了具有較低光譜雜訊的照相機,以輸送量為代價提供藉由較長的積分時間以獲得靈敏度的可能性。在高靈敏度模式下,尺寸檢測下限可從約18 nm(標準IR-LST設置)降低至約13 nm,這意味著測量時間為4倍。
具有八面體形狀的BMD意指被多個{111}平面包圍的BMD或被多個{111}平面及另外的{100}平面包圍的BMD。有時出現被除{111}及{100}平面以外之平面包圍的BMD。
相比之下,板狀BMD被兩個相對較大的{100}平面包圍。
八面體形狀與板狀的區別如下: 在BMD尺寸中從[001]方向往[100]和[010]方向看,較長的一個表示為A,並且較短的一個表示為B。 橢圓率(=比率A/B)不大於1.5的BMD具有八面體形狀。 橢圓率超過1.5的BMD為板狀。 八面體BMD的對角線尺寸意味著上述[100]和[010]方向的較長方向A。 八面體BMD的平均尺寸被定義為平均對角線尺寸。
本發明還關於一種用於生產由單晶矽製成的半導體晶圓的製程,該製程包含根據CZ法在含氫的氣氛中從熔體中提拉出單晶,其中氮已被添加至該熔體中,使得在具有均勻直徑的單晶區段中,氧濃度不小於4.9×1017 個原子/cm3 且不大於6.5×017 個原子/cm3 ,氮濃度不小於8×1012 個原子/cm3 且不大於5×1013 個原子/cm3 ;並且氫濃度不小於3×1013 個原子/cm3 且不大於8×1013 個原子/cm3 ; 控制提拉速度V使得其在跨度ΔV內,在該跨度ΔV內具有均勻直徑區段中的單晶在Pv 區域中生長,其中該提拉速度V在該跨度的子範圍內,該子範圍係占該跨度的39%,且該子範圍的最低提拉速度係比從該Pv 區域至Pi 區域過渡處的提拉速度VPv /Pi 大26%; 以及從該具有均勻直徑的單晶區段中分離該半導體晶圓; 在分離的半導體晶圓前側上沉積矽的磊晶層以形成磊晶晶圓; 在含Ar、N2 、O2 或其混合物的環境中,在1015-1035℃的溫度下將該磊晶晶圓熱處理1至1.75小時。
在半導體晶圓上沉積磊晶層之前對半導體晶圓或單晶熱處理以便生成及/或穩定在沉積磊晶層期間不溶解的BMD晶種,該熱處理不是該製程的組成部分。
根據本發明的製程包含在含Ar、N2 、O2 或其混合物的環境中,在1015-1035℃的溫度下將該磊晶晶圓熱處理1至1.75小時。較佳地,在N2 /O2 環境中進行熱處理。
根據一個實施態樣,熱處理包含於第一步驟在770-790℃的溫度下保持20至200分鐘,以及於第二和最終步驟在1015-1035℃的溫度下保持1至1.75小時。
根據一個實施態樣,熱處理係於600-700℃的溫度下開始,其中升降溫速率不高於8℃/分鐘且不低於2.5℃/分鐘。
根據一個實施態樣,控制摻入在具有均勻直徑的單晶區段中的氧,使得氧濃度不小於5.25×1017 個原子/cm3 且不大於6.25×1017 個原子/cm3
根據一個實施態樣,控制摻入在具有均勻直徑的單晶區段中的氮,使得氮濃度不小於0.7×1013 個原子/cm3 且不大於2.5×1013 個原子/cm3
氫的存在抑制OSF缺陷的晶種之形成,且有助於BMD密度的均勻徑向進程,特別是在半導體晶圓的邊緣區域中。因此,可從中分離出半導體晶圓的矽單晶係於含氫的氣氛中提拉,其中氫的分壓較佳為不小於5 Pa且不大於15 Pa。
為了確定氫濃度,從單晶切割立方體塊(3 cm×3 cm×30 cm)形式的測試樣品。將測試樣品在700℃的溫度下處理5分鐘的時間,之後快速冷卻。然後在室溫下透過FTIR光譜法測量氫濃度。在FTIR測量之前,透過用來自Co60 源的γ射線輻射測試樣品以活化原本將從測量中抽出的一部分氫。輻射的能量劑量為5000至21000 kGy。測量方式包含1000次掃描,解析度為每個測試樣品1 cm-1 。評估在1832 cm-1 、1916 cm-1 、1922 cm-1 、1935 cm-1 、1951 cm-1 、1981 cm-1 、2054 cm-1 、2100 cm-1 、2120 cm-1 和2143 cm-1 波數處的振動帶。將各振動帶的積分吸附係數之總和乘以轉換因數4.413×1016 cm-1 來計算氫的濃度。當要測量半導體晶圓的氫濃度時,避免在700℃的溫度下對試樣進行熱處理,並將從半導體晶圓切割成具有3 cm×20 cm面積的條帶作為測試樣品。
在提拉單晶期間,比率V/G必須保持在窄範圍內,在該窄範圍內單晶在Pv 區域中以適當過量的空位結晶。這是透過控制提拉速度V以控制比率V/G來完成的。為了使單晶在Pv 區域中以適當過量的空位生長,控制提拉速度V,但並非提拉速度跨度ΔV(該跨度ΔV係確保單晶在Pv 區域中生長)中的每個值均可作為該提拉速度。所允許的提拉速度在跨度ΔV的子範圍內,所述子範圍占ΔV的39%,且其最低提拉速度係比從Pv 區域至Pi 區域過渡處的提拉速度VPv /Pi 大26%。
提拉速度VPv /Pi 和跨度ΔV係實驗確定,例如透過線性增加或下降提拉速度的進程來提拉測試單晶。使用與預期用於提拉根據本發明的單晶相同的熱區。測試單晶中的每個軸向位置都有分配給它的提拉速度。將測試單晶軸向切割並檢查點缺陷,例如透過用銅裝飾或透過測量少數電荷載體的壽命。跨度ΔV從最低提拉速度延伸直至最高提拉速度;在該最高提拉速度下,可在不小於測試單晶半徑98%的徑向長度上從測試單晶的中心至邊緣檢測到Pv 區域。在這種情況下最低提拉速度為提拉速度VPv /Pi
較佳在整個具有均勻直徑的單晶區段中以所述方式控制提拉速度V,使得從該區段切割的所有半導體晶圓均具有預期的性質。該單晶區段中的直徑和所得半導體晶圓的直徑較佳不小於200 mm,特別較佳不小於300 mm。
進一步有利的是,冷卻單晶以阻礙缺陷的形成,例如形成OSF缺陷的晶種。冷卻速率較佳在1250℃至1000℃的溫度範圍內不低於1.7℃/分鐘;在1000℃至800℃的溫度範圍內不低於1.2℃/分鐘;及在800℃至500℃的溫度範圍內不低於0.4℃/分鐘。
根據本發明的半導體晶圓係在含氫的氣氛中從摻雜有氮的熔體(N+H共摻雜)提拉的單晶分離。如上所述,在Pv 區域中生長單晶。單晶的提拉基本上對應於WO 2017/097675 A1 (其在此透過引用併入)中所述的製程。
隨後對半導體晶圓的上側表面及下側表面及邊緣進行一個或多個機械加工步驟和至少一個拋光步驟。
在拋光過的半導體晶圓上側表面上,以已知的方式沉積磊晶層。
磊晶層較佳由單晶矽構成,且較佳具有2 μm至7 μm的厚度。
磊晶層沉積期間的溫度較佳為1100℃至1150℃。
在磊晶沉積之後,半導體晶圓由於向外擴散而不含有任何可測量濃度的氫。
半導體晶圓和磊晶層係摻雜有電活性摻雜劑,例如硼,較佳類似pp-型摻雜之磊晶半導體晶圓的摻雜。
在又一實施態樣中,晶圓為nn-型摻雜的磊晶晶圓。
半導體晶圓中的BMD係透過在磊晶層沉積之後及在電子元件生產之前對半導體晶圓進行熱處理而形成的。
根據本發明,該製程包括在1015-1035℃的溫度下將磊晶晶圓熱處理1至1.75小時。
與US2001/021574 A1中描述的發明相比,上述熱處理是明顯有利的,因為所需的退火時間顯著更低。因此,在製造成本方面有利。對於1015℃的溫度,根據US2001/021574 A1所需的退火時間為2.54小時。對於1035℃的溫度,由US2001/021574 A1提出的退火時間為2.04小時。
本發明退火時間較低的原因係使用了利用N+H共摻雜在Pv 區域之限定製程視窗中生長的晶體。
根據一個實施態樣,該方法包含將所述磊晶晶圓於第一步驟中在770-790℃的溫度下熱處理20至200分鐘,以及於第二和最終步驟中在1015-1035℃的溫度下熱處理1至1.75小時。在第一步驟和第二步驟之間,將溫度以每分鐘8℃的速率增加至預定溫度。
本案發明人開發了用於具有BMD的經pp-型或nn-型摻雜的磊晶晶圓的基板,該BMD具有最高達7.0×1012 的TIS,密度為3×108 cm-3 至4×109 cm-3 且尺寸為13至35 nm。
透過磊晶沉積後的熱處理步驟,在基板中形成小尺寸(<40 nm)徑向均勻的八面體形狀BMD。
八面體形狀的BMD將導致降低在客戶端施加熱步驟後的熱應力。
穩定的八面體BMD形狀確保了非常低局部應力的Si矩陣,因此允許了次16 nm設計規則裝置結構(如FinFET)的穩定性。
本發明的磊晶晶圓適用於將來客戶端低熱預算裝置循環。沒有過量的累積應力,因此避免了在<= 10 nm的設計規則範圍下裝置結構處的滑移和裂紋事件。
如果沒有磊晶沉積後的熱處理步驟,這些低熱預算製程將太小而無法產生用於至少80%鎳吸雜劑效率所需足夠BMD總內表面(TIS)。
上述關於根據本發明之生產由單晶矽製造半導體晶圓的製程的實施態樣所詳述的特徵可相應地應用於根據本發明之由單晶矽製成的半導體晶圓。此外,上述關於根據本發明之由單晶矽製成的半導體晶圓的實施態樣的優點因此還關於根據本發明之用於生產由單晶矽製造半導體晶圓的製程的相應實施態樣。在申請專利範圍及說明書中描述了本發明的實施態樣的這些和其它特徵。單個特徵可作為本發明的實施態樣單獨或組合實現,或者可在其它應用領域中實現。此外,它們可代表本身可保護的有利實施態樣,對於該實施態樣,在所提交的申請中要求保護,或者將在本申請及/或繼續申請的未決期間要求保護。
除非另有說明,否則上文和以下實施例中提到的所有參數都是在周圍大氣壓力下,即在約1000 hPa下且在50%的相對濕度下確定的。
實施例
使用水平磁場在所謂的富空位“Pv”區域的次區段處以高於0.45 mm/分鐘的提拉速度提拉300 mm單晶矽晶錠。向熔體中添加氮並在含氫的氣氛中提拉晶體。熱區的正確設計確保徑向V/G足夠小以獲得無團聚空位缺陷的矽晶圓。
透過RT-FTIR測量的晶錠氮濃度為8×1012 cm-3 至3.5×1013 cm-3 ,透過RT-FTIR測量的間隙氧濃度為5.15×1017 cm-3 至5.75×1017 cm-3
將晶錠切割成段,挑選成300 mm矽晶圓,研磨,清潔,進行雙面和鏡面拋光。
將來自不同晶錠位置(20%、25%、50%、55%、85%和90%/晶種、中部、尾部)的測試晶圓用於磊晶沉積和熱處理。在每個測試晶圓上施加典型磊晶層厚度為2 µm至8 µm的磊晶沉積步驟,並最終清潔所得晶圓。
然後將每個晶圓在處於95% N2 /5% O2 環境的爐中退火。進行不同的爐循環(一步驟、兩步驟):實施例 1 在650℃下以+ 8℃/分鐘開始,斜升溫至1035℃的最終溫度,保持時間為1.1 小時,並以3-5℃/分鐘斜降溫。實施例 2 在650℃下以+ 8℃/分鐘開始,斜升溫至780℃的溫度,保持該溫度達120分鐘,然後以+ 8℃/分鐘斜升溫至1015℃的最終溫度,保持時間為1.2小時,並以3-5℃/分鐘斜降溫。
實施例 1 和實施例 2 的L×D0.6 值為1.56×106 至 6.86×106 ,即遠低於US2001/021574 A1中提到的1.0×107 下限。
實施例 3
在磊晶沉積之後,對測試晶圓(來自晶錠位置尾部、中部和晶種)進行一步驟爐循環:在650℃下以+ 8℃/分鐘開始,斜升溫至1020℃的最終溫度,保持時間為1.7小時,並以3-5℃/分鐘斜降溫。
然後確定BMD尺寸和密度,並如上所述進行吸雜劑測試。結果示於 1 中。 1
Figure 107121871-A0304-0001
實施例 3 顯示優異的鎳吸雜劑效率。因此,該熱循環為最佳者。
以上對較佳實施態樣的描述僅作為實例。從揭露中,本領域技藝人士不僅將理解本發明和其附帶的優點,且還將發現對所揭露的結構和方法顯而易見的各種改變和修改。因此,申請人試圖涵蓋落入由所附申請專利範圍限定的本發明之精神及範圍內所有此類改變和修改以及其等同物。
第1圖顯示了實施例1和實施例2晶錠位置上的TIS。該TIS為約5.0×1011 nm²/cm³至2.5×1012 nm²/cm³。2.5×1012 nm2 /cm3 的TIS對應於約85%的鎳吸雜劑效率。
第2圖顯示了實施例1晶錠位置上的鎳吸雜劑效率。對於不同晶錠位置的所有樣品,吸雜劑效率均為至少80%。吸雜劑測試方法由以下步驟組成:用鎳對晶圓進行可再現的旋塗(spin-on)污染,之後在氬氣下於900℃進行30分鐘的金屬驅入(drive-in),最終冷卻速率為3℃/分鐘。然後,透過使用氫氟酸和硝酸的混合物逐步蝕刻並隨後透過ICPMS(電感耦合等離子體質譜法)分析各個蝕刻溶液來評估晶圓中的金屬輪廓。
第3圖顯示了實施例1和實施例2晶錠位置上的平均BMD尺寸。透過IR-LST確定平均BMD尺寸為22至24 nm。
第4圖顯示了實施例1和實施例2晶錠位置上的平均BMD密度。 透過IR-LST確定平均BMD密度為3.51×108 至1.55×109 cm-3

Claims (10)

  1. 一種由單晶矽製成的半導體晶圓,其具有按照新ASTM標準不小於4.9×1017個原子/cm3且不大於6.5×1017個原子/cm3的氧濃度,以及不小於8×1012個原子/cm3且不大於5×1013個原子/cm3的氮濃度,其中該半導體晶圓的前側覆蓋有由矽製成的磊晶層,其中透過IR斷層攝影術確定,該半導體晶圓包含八面體形狀的BMD(本體微缺陷(Bulk Micro Defect)),該BMD的平均尺寸為13至35nm(奈米),且其平均密度不小於3×108cm-3且不大於4×109cm-3
  2. 如請求項1所述的晶圓,其中該晶圓具有至少80%的鎳吸雜劑(getter)效率。
  3. 如請求項1或2所述的晶圓,其中該BMD的TIS(總內表面)是4.0×1011nm2/cm3至7.0×1012nm2/cm3,該TIS被定義為TIS=4 * π * r2 * D,其中r=BMD的平均半徑且D為平均BMD密度。
  4. 如請求項1或2所述的晶圓,其中該氮濃度不小於9×1012個原子/cm3且不大於3.5×1013個原子/cm3
  5. 如請求項1或2所述的晶圓,其中該氧濃度不小於5.15×1017個原子/cm3且不大於5.75×1017個原子/cm3
  6. 如請求項1或2所述的晶圓,其中該八面體形狀的BMD具有20至27nm的平均尺寸。
  7. 如請求項1或2所述的晶圓,其中透過IR斷層攝影術確定,該八面體BMD的平均密度不小於1.0×109cm-3且不大於3.0×109cm-3
  8. 如請求項1或2所述的晶圓,其中該八面體BMD形狀在至少100μm(微米)的深度內在1000℃下熱處理5小時後是穩定的。
  9. 一種用於生產由單晶矽製成之半導體晶圓的方法,該方法包含根據 CZ(柴可斯基(Czochralski))法於含氫的氣氛中從熔體中提拉單晶,其中氮已被添加至該熔體中,使得在具有均勻直徑的單晶區段中,氧濃度不小於4.9×1017個原子/cm3且不大於6.5×1017個原子/cm3,氮濃度不小於8×1012個原子/cm3且不大於5×1013個原子/cm3;並且氫濃度不小於3×1013個原子/cm3且不大於8×1013個原子/cm3;控制提拉速度V使得其在跨度△V內,在該跨度△V內具有均勻直徑區段中的單晶在Pv區域中生長,其中該提拉速度V在該跨度的子範圍內,該子範圍係占該跨度的39%,且該子範圍的最低提拉速度係比從該Pv區域至Pi區域過渡處的提拉速度大26%;以及從該具有均勻直徑的單晶區段中分離該半導體晶圓;在分離的半導體晶圓前側上沉積矽的磊晶層以形成磊晶晶圓;在含Ar、N2、O2或其混合物的環境中,在1015-1035℃的溫度下將該磊晶晶圓熱處理1至1.75小時。
  10. 如請求項9所述的方法,其中該磊晶晶圓係於第一步驟中在770-790℃的溫度下熱處理20至200分鐘,以及於第二和最終步驟中在1015-1035℃的溫度下熱處理1至1.75小時。
TW107121871A 2017-07-10 2018-06-26 由單晶矽製成的半導體晶圓和其生產方法 TWI685591B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17180551.8A EP3428325B1 (en) 2017-07-10 2017-07-10 Semiconductor wafer made of single-crystal silicon and process for the production thereof
EP17180551.8 2017-07-10
??17180551.8 2017-07-10

Publications (2)

Publication Number Publication Date
TW201908542A TW201908542A (zh) 2019-03-01
TWI685591B true TWI685591B (zh) 2020-02-21

Family

ID=59313128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121871A TWI685591B (zh) 2017-07-10 2018-06-26 由單晶矽製成的半導體晶圓和其生產方法

Country Status (9)

Country Link
US (1) US11280026B2 (zh)
EP (1) EP3428325B1 (zh)
JP (1) JP6980893B2 (zh)
KR (1) KR102391127B1 (zh)
CN (1) CN110869542B (zh)
IL (1) IL271789B (zh)
SG (1) SG11201913168RA (zh)
TW (1) TWI685591B (zh)
WO (1) WO2019011638A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021127278A (ja) * 2020-02-14 2021-09-02 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶の製造方法
EP3929335A1 (en) 2020-06-25 2021-12-29 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
EP4151782B1 (de) * 2021-09-16 2024-02-21 Siltronic AG Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201428854A (zh) * 2012-11-13 2014-07-16 Sumco Corp 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6478883B1 (en) * 1998-08-31 2002-11-12 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
JP2001253795A (ja) 2000-03-09 2001-09-18 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
JP2002029891A (ja) * 2000-07-14 2002-01-29 Wacker Nsce Corp シリコン半導体基板とその製造方法
JP4615161B2 (ja) * 2001-08-23 2011-01-19 信越半導体株式会社 エピタキシャルウエーハの製造方法
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP4797477B2 (ja) 2005-04-08 2011-10-19 株式会社Sumco シリコン単結晶の製造方法
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
CN101675507B (zh) * 2007-05-02 2011-08-03 硅电子股份公司 硅晶片及其制造方法
JP4862857B2 (ja) * 2008-05-02 2012-01-25 信越半導体株式会社 シリコン単結晶ウェーハ評価用の標準サンプル、その製造方法及び標準サンプルを用いた評価方法
EP2309038B1 (en) 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
US9502266B2 (en) 2010-02-08 2016-11-22 Sumco Corporation Silicon wafer and method of manufacturing thereof, and method of manufacturing semiconductor device
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
JP6652959B2 (ja) * 2014-07-31 2020-02-26 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ
DE102015224983B4 (de) 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201428854A (zh) * 2012-11-13 2014-07-16 Sumco Corp 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法

Also Published As

Publication number Publication date
SG11201913168RA (en) 2020-01-30
TW201908542A (zh) 2019-03-01
EP3428325B1 (en) 2019-09-11
IL271789A (en) 2020-02-27
CN110869542A (zh) 2020-03-06
US20200165745A1 (en) 2020-05-28
JP6980893B2 (ja) 2021-12-15
JP2020526472A (ja) 2020-08-31
US11280026B2 (en) 2022-03-22
CN110869542B (zh) 2021-09-14
KR102391127B1 (ko) 2022-04-27
WO2019011638A1 (en) 2019-01-17
KR20200024918A (ko) 2020-03-09
IL271789B (en) 2022-04-01
EP3428325A1 (en) 2019-01-16

Similar Documents

Publication Publication Date Title
TWI398927B (zh) 矽晶圓及其製造方法
US8382894B2 (en) Process for the preparation of silicon wafer with reduced slip and warpage
TWI428483B (zh) 矽晶圓及其製造方法
JP6599009B2 (ja) 単結晶シリコンから作製される半導体ウェハおよびその製造方法
TWI685591B (zh) 由單晶矽製成的半導體晶圓和其生產方法
JP5207706B2 (ja) シリコンウエハ及びその製造方法
US8835284B2 (en) Method of manufacturing annealed wafer
TW202139266A (zh) 矽晶片及其製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP5207705B2 (ja) シリコンウエハ及びその製造方法
TWI694183B (zh) 由單晶矽製成的半導體晶圓
JP4599724B2 (ja) エピタキシャルシリコンウエーハの製造方法およびエピタキシャルシリコンウエーハ
TWI807353B (zh) 由單晶矽製成的半導體晶圓及其製造方法
TWI775502B (zh) 製備半導體晶圓的方法