CN115830996A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115830996A
CN115830996A CN202310059835.3A CN202310059835A CN115830996A CN 115830996 A CN115830996 A CN 115830996A CN 202310059835 A CN202310059835 A CN 202310059835A CN 115830996 A CN115830996 A CN 115830996A
Authority
CN
China
Prior art keywords
opening
insulating layer
display device
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310059835.3A
Other languages
English (en)
Inventor
戴名柔
蔡嘉豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority claimed from CN202010830552.0A external-priority patent/CN112863329B/zh
Publication of CN115830996A publication Critical patent/CN115830996A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本揭露提供一种显示装置，包括基板、薄膜晶体管、第一绝缘层、像素电极与共用电极。薄膜晶体管设置于基板上且包括漏极。第一绝缘层设置于薄膜晶体管上且包括第一开口。像素电极设置于第一绝缘层上且通过第一开口电性连接至漏极。共用电极设置于像素电极上以及第一开口内。

Description

显示装置
本揭露是2020年08月18日所提出的申请号为202010830552.0、发明名称为《显示装置》的发明专利申请的分案申请。
技术领域
本揭露涉及一种电子装置，尤其涉及一种可提高并稳定像素电极与漏极之间的电子传输的显示装置。
背景技术
平面显示面板已广泛地应用于电子设备例如移动电话、电视、监视器、平板电脑、车用显示器、穿戴装置以及桌上电脑中。随电子产品蓬勃发展，对于电子产品上的显示质量的要求越来越高，使得用于显示的电子装置不断朝向更大或更高解析度的显示效果改进。
发明内容
本揭露是提供一种显示装置，其可提高并稳定像素电极与漏极之间的电子传输。
根据本揭露的实施例，显示装置包括基板、薄膜晶体管、第一绝缘层、像素电极以及共用电极。薄膜晶体管设置于基板上且包括漏极。第一绝缘层设置于薄膜晶体管上且包括第一开口。像素电极设置于第一绝缘层上且通过第一开口电性连接至漏极。共用电极设置于像素电极上以及第一开口内。
根据本揭露的实施例，显示装置包括基板、薄膜晶体管、第一绝缘层以及像素电极。薄膜晶体管设置于基板上且包括栅极。第一绝缘层设置于薄膜晶体管上且包括第一开口。像素电极设置于第一绝缘层上且通过第一开口电性连接至薄膜晶体管。第一开口与栅极重叠。
根据本揭露的实施例，电子装置包括基板、薄膜晶体管、第一绝缘层、第一电极、第二绝缘层以及第二电极。薄膜晶体管设置于基板上且包括漏极。第一绝缘层设置于薄膜晶体管上且包括第一开口。第一电极设置于第一绝缘层上以及第一开口内。第一电极通过第一开口电性连接至漏极。第二绝缘层设置于第一电极上。第二电极设置于第二绝缘层上以及第一开口内。
附图说明
包括附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1A为本揭露一实施例的显示装置的上视示意图；
图1B为图1A的显示装置沿剖面线A-A’的剖面示意图；
图1C为图1A的显示装置沿剖面线B-B’的剖面示意图；
图2为本揭露另一实施例的显示装置的上视示意图。
附图标号说明
100、100a：显示装置；
110：薄膜晶体管；
120、120a、120b：转接垫；
121、121a、121b：第一部分；
122、122a、122b：第二部分；
123、123a、123b：第一侧边；
124、124a、124b：第二侧边；
130：像素电极；
140：基板；
150：第一绝缘层；
151、151a、151b：第一开口；
160：第二绝缘层；
161、161a、161b：第二开口；
170：缓冲层；
171：遮蔽层；
172、174：绝缘层；
173：介电层；
173a、173b、173c：开孔；
180：共用电极；
190：黑色矩阵层；
CH：通道
D1、D2：距离；
DL：数据线；
GE：栅极；
GI：栅极绝缘层；
GIa、GIb、GIc：开孔；
SD1：源极；
SD2：漏极；
SE：半导体层；
SL：扫描线；
W1、W2、W3、W4、W5、W6：宽度；
X、Y：方向。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，需注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
在下文说明书与权利要求中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。
应了解到，当元件或膜层被称为在另一个元件或膜层“上”或“连接到”另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有***的元件或膜层(非直接情况)。相反地，当元件被称为“直接”在另一个元件或膜层“上”或“直接连接到”另一个元件或膜层时，两者之间不存在有***的元件或膜层。
虽然术语第一、第二、第三…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语“耦接”包括任何直接及间接的电性连接手段。
在本揭露中，长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度则可以由电子显微镜中的剖面图像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。
本揭露的电子装置可包括显示装置、天线装置、感测装置、触控电子装置(touchdisplay)、曲面电子装置(curved display)或非矩形电子装置(free shape display)，但不以此为限。电子装置可为可弯折或可挠式电子装置。电子装置可例如包括发光二极管、液晶(liquid crystal)、荧光(fluorescence)、磷光(phosphor)、量子点(quantum dot，QD)、其它合适的显示介质、或前述的组合，但不以此为限。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、无机发光二极管(inorganic light-emittingdiode，LED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(可例如为QLED、QDLED)、或其他适合的材料或上述的任意排列组合，但不以此为限。显示装置可例如包括拼接显示装置，但不以此为限。天线装置可例如是液晶天线，但不以此为限。天线装置可例如包括天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动***、控制***、光源***、层架***…等周边***以支援显示装置、天线装置或拼接装置。下文将以显示装置说明本揭露内容，但本揭露不以此为限。
需知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A为本揭露一实施例的显示装置的上视示意图。图1B为图1A的显示装置沿剖面线A-A’的剖面示意图。图1C为图1A的显示装置沿剖面线B-B’的剖面示意图。为了附图清楚及方便说明，图1A省略示出了显示装置中的若干元件。
请同时参照图1A、图1B以及图1C，本实施例的显示装置100包括薄膜晶体管110、转接垫120以及像素电极130。其中，薄膜晶体管110、转接垫120以及像素电极130皆设置于显示装置100的基板140上。在本实施例中，基板140可包括硬性基板、软性基板或前述的组合。举例来说，基板140的材料可包括玻璃、石英、蓝宝石(sapphire)、陶瓷、聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、其它合适的基板材料、或前述的组合，但不以此为限。
在本实施例中，薄膜晶体管110包括栅极GE、部分的栅极绝缘层GI、源极SD1、漏极SD2以及半导体层SE，但不以此为限。栅极绝缘层GI可具有开孔GIa、GIb，以暴露出部分的半导体层SE。在本实施例中，源极SD1和/或漏极SD2的材料可包括透明导电材料或非透明导电材料，例如铟锡氧化物、铟锌氧化物、氧化铟、氧化锌、氧化锡、金属材料(例如铝、钼、铜、银等)、其它合适的材料或上述组合，但不以此为限。半导体层SE的材料可包括非晶质硅(amorphous silicon)、低温多晶硅(LTPS)、金属氧化物(例如氧化铟镓锌IGZO)、其他合适的材料或上述的组合，但不以此为限。在其他实施例中，不同的薄膜晶体管可包含不同的半导体层的材料，但不以此为限。
在本实施例的显示装置100的上视示意图(如图1A所示)中，显示装置100还包括扫描线SL以及数据线DL。扫描线SL以及数据线DL设置于基板140上。扫描线SL沿方向X延伸，数据线DL则沿方向Y延伸，且方向X不同于方向Y。由于薄膜晶体管110的源极SD1可与数据线DL电性连接，且薄膜晶体管110的栅极GE可与扫描线SL电性连接，因而使得薄膜晶体管110可电性连接至数据线DL以及扫描线SL。
请再同时参照图1A、图1B以及图1C，在本实施例中，显示装置100还包括具有第一开口151的第一绝缘层150、具有第二开口161的第二绝缘层160、缓冲层170、遮蔽层171、绝缘层172、介电层173、绝缘层174以及共用电极180。其中，第一绝缘层150、第二绝缘层160、缓冲层170、绝缘层172、介电层173以及绝缘层174可为单层或多层结构，且可例如包括有机材料、无机材料或前述的组合，但不以此为限。在本实施例中，遮蔽层171的材料可例如是金属材料或其他遮光材料。在一些实施例中，显示装置100也可以不设置遮蔽层(未示出)。
在本实施例中，缓冲层170与遮蔽层171皆设置于薄膜晶体管110与基板140之间，且遮蔽层171对应于半导体层SE中对应栅极GE的通道CH设置。绝缘层172设置于栅极GE与栅极绝缘层GI之间，且绝缘层172对应于栅极GE设置。介电层173设置于第二绝缘层160与栅极绝缘层GI之间，以覆盖栅极GE以及栅极绝缘层GI。介电层173可具有开孔173a、173b。其中，开孔173a连通开孔GIa以暴露出部分的半导体层SE，且开孔173b连通开孔GIb以暴露出部分的半导体层SE。
在本实施例中，源极SD1与漏极SD2分别设置于介电层173上。源极SD1还可设置于介电层173的开孔173a以及栅极绝缘层GI的开孔GIa内，以使源极SD1可通过开孔173a以及开孔GIa电性连接至半导体层SE。漏极SD2还可设置于介电层173的开孔173b以及栅极绝缘层GI的开孔GIb内，以使漏极SD2可通过开孔173b以及开孔GIb电性连接至半导体层SE。
在本实施例中，第二绝缘层160设置于转接垫120与漏极SD2之间。具体来说，第二绝缘层160设置于薄膜晶体管110上。第二绝缘层160覆盖源极SD1、漏极SD2以及介电层173。第二绝缘层160与基板140分别设置于薄膜晶体管110的相对两侧。第二绝缘层160具有第二开口161，且第二开口161暴露出部分的漏极SD2。
在本实施例中，转接垫120可电性连接至漏极SD2。具体来说，转接垫120设置于第二绝缘层160上且位于像素电极130与漏极SD2之间。转接垫120还可设置于第二绝缘层160的第二开口161内，以使转接垫120可通过第二绝缘层160的第二开口161电性连接至漏极SD2。在一些实施例中，转接垫120可对应于漏极SD2设置。转接垫120于基板140上的正投影可重叠于漏极SD2于基板140上的正投影，且转接垫120于基板140上的正投影可大于漏极SD2于基板140上的正投影。在显示装置100的上视图中(如图1A所示)，转接垫120的面积可大于漏极SD2的面积。在本实施例中，转接垫120由金属材料制成，所述金属材料可包括钼(molybdenum，Mo)、铝(aluminum，Al)、钛(titanium，Ti)、铜(copper，Cu)、其他合适的金属或上述材料的合金或组合，但不以此为限。在一些实施例中，转接垫120的材料也可包括透明导电材料，例如铟锡氧化物(indium tin oxide)或铟锌氧化物(indium zinc oxide)，但不以此为限。
在本实施例中，第一绝缘层150设置于转接垫120与像素电极130之间。具体来说，第一绝缘层150设置于转接垫120上，且第一绝缘层150覆盖转接垫120以及第二绝缘层160。第一绝缘层150与薄膜晶体管110分别设置于第二绝缘层160的相对两侧。第一绝缘层150具有第一开口151，且第一开口151暴露出部分的转接垫120。在一些实施例中，第一绝缘层150的第一开口151可对应于转接垫120设置，但不以此为限。
在本实施例中，像素电极130设置于第一绝缘层150上，且位于绝缘层174与第一绝缘层150之间。像素电极130还可设置于第一开口151内，以使像素电极130可通过第一绝缘层150的第一开口151电性连接至转接垫120。在一些实施例中，像素电极130于基板140上的正投影重叠于转接垫120于基板140上的正投影，但不以此为限。
在本实施例中，绝缘层174设置于像素电极130上以及第一开口151内。绝缘层174覆盖像素电极130以及第一绝缘层150。共用电极180设置于绝缘层174上以及第一开口151内，以使绝缘层174位于共用电极180与像素电极130之间。
详细来说，在本实施例中，在显示装置100的上视图中(如图1A所示)，转接垫120可包括与第一开口151对应的第一部分121以及与第二开口161对应的第二部分122。转接垫120的第一部分121可被第一绝缘层150的第一开口151暴露出，但转接垫120的第二部分122不会被第一绝缘层150的第一开口151暴露出。转接垫120的第二部分122还可设置于第二绝缘层160的第二开口161内，但转接垫120的第一部分121不会设置于第二绝缘层160的第二开口161内。其中，由于转接垫120于基板140上的正投影的面积大于漏极SD2于基板140上的正投影的面积，且转接垫120的第一部分121的宽度W1以及第二部分122的宽度W2皆大于漏极SD2的宽度W3，因此，相较于漏极SD2，转接垫120具有较大的面积可与像素电极130接触。
更详细来说，在本实施例中，在显示装置100的上视图中(如图1A所示)，第一开口151的宽度W4可以小于转接垫120的第一部分121的宽度W1，且第一开口151的宽度W4可以大于漏极SD2的宽度W3。接着，由于转接垫120相较于漏极SD2具有较大的面积可与像素电极130接触，因而使得对应于转接垫120的第一开口151的宽度W4也可以大于对应于漏极SD2的第二开口161的宽度W5。也就是说，像素电极130通过第一开口151而与转接垫120接触的第一接触面积可以大于转接垫120通过第二开口161而与漏极SD2接触的第二接触面积。其中，接触面积的大小可用来表示电子传输量的高低，即，接触面积较大者则电子传输量较高，接触面积较小者则电子传输量较低。因此，相较于没有设置转接垫的显示装置，本实施例的显示装置100可通过转接垫120的设置来增加与像素电极130接触的接触面积，以提高并稳定像素电极130与漏极SD2之间(即，像素电极130通过第一开口151、转接垫120以及第二开口161电性连接至漏极SD2)的电子传输，并降低像素电极130与漏极SD2之间的阻值，进而可提升的显示装置100的显示质量。在本实施例中，第一部分121的宽度W1、第二部分122的宽度W2、漏极SD2的宽度W3、第一开口151的宽度W4以及第二开口161的宽度W5例如是沿着扫描线SL的延伸方向(即方向X)进行测量到的最大宽度。
此外，在本实施例中，在显示装置100的上视图(如图1A所示)中，转接垫120的第一部分121的宽度W1可例如是大于转接垫120的第二部分122的宽度W2，且转接垫120可形成类似葫芦型(gourd shape)的轮廓。在本实施例中，由于转接垫120的第一部分121的宽度W1大于转接垫120的第二部分122的宽度W2，且转接垫120的第二部分122与数据线DL之间的距离D1可大于转接垫120的第一部分121与数据线DL之间的距离，因而可减少转接垫120与数据线DL(或源极SD1)之间的寄生电容、可减少转接垫120与数据线DL(或源极SD1)之间的互相干扰(cross-talk)的现象并可避免有区块亮度不均的问题。
此外，在本实施例中，在显示装置100的上视图中(如图1A所示)，第一绝缘层150的第一开口151可不重叠于第二绝缘层160的第二开口161。第一绝缘层150的第一开口151与第二绝缘层160的第二开口161之间可具有一距离D2。详细来说，由于第一绝缘层150的第一开口151不重叠于第二绝缘层160的第二开口161，因而使得第一开口151中的绝缘层174可形成在像素电极130与共用电极180之间，由此避免因像素电极130与共用电极180接触而有短路的风险。反之，当第一绝缘层的第一开口重叠于第二绝缘层的第二开口(未示出)时，由于转接垫的倒锥度(invert taper)，因而可能会使第一开口中的绝缘层有破裂的情形，进而使得像素电极与共用电极接触并造成短路。
此外，在本实施例中，在显示装置100的剖面图(如图1C所示)中，由于转接垫120可设置在漏极SD2上，且可与源极SD1(或数据线DL)为不同叠层，因而使得转接垫120的宽度W1、W2可大于第一开口151的宽度W4。即，可使转接垫120于基板140上的正投影与第一绝缘层150于基板140上的正投影有部分重叠。在本实施例中，于第一开口151中，转接垫120的宽度W1、W2可大于像素电极130的宽度W6。由此，可提供较平坦的地形(topography)来使第一开口151中的绝缘层174可形成在像素电极130与共用电极180之间，以避免因像素电极130与共用电极180接触而有短路的风险。反之，在没有设置转接垫的显示装置中(未示出)，当漏极的宽度小于第一开口的宽度而使漏极的边缘暴露于第一开口中时，由于漏极的垂直椎度(vertical taper)或倒锥度(invert taper)，因而可能会使第一开口中的绝缘层有破裂的情形，进而使得像素电极可与共用电极接触并造成短路。在本实施例中，第一开口151中的像素电极130的宽度W6例如是沿着扫描线SL的延伸方向(即方向X)进行测量。
此外，在本实施例中，在显示装置100的上视图中(如图1A所示)，转接垫120具有彼此相对的第一侧边123与第二侧边124。其中，第一侧边123邻近第一开口151，且第二侧边124邻近第二开口161。第一侧边123可视为是转接垫120的第一部分121远离第二开口161的侧边，且第二侧边124可视为是转接垫120的第二部分122远离第一开口151的侧边。在本实施例中，于数据线DL的延伸方向上(即方向Y)，在相邻的两个转接垫120中，其中一个转接垫120的第一侧边123与另一个转接垫120的第二侧边124互相面对，且其中一个转接垫120的第二侧边124与另一个转接垫120的第一侧边123互相背对。
简言之，在本揭露实施例的显示装置100中，像素电极130可通过第一绝缘层150的第一开口151电性连接至转接垫120，且转接垫120可电性连接至漏极SD2。其中，由于第一开口151的宽度W4大于漏极SD2的宽度W3，且第一开口151的宽度W4小于转接垫120的宽度W1，因而可增加像素电极130与转接垫120之间的接触面积。如此一来，使得本实施例的显示装置100可通过转接垫120的设置来提高并稳定像素电极130与漏极SD2之间的电子传输，以降低像素电极130与漏极SD2之间的阻值，并提升显示装置100的显示质量。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2为本揭露另一实施例的显示装置的上视示意图。为了附图清楚及方便说明，图2省略示出了显示装置中的像素电极。请同时参照图1A与图2，本实施例的显示装置100a大致相似于图1A的显示装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的显示装置100a不同于显示装置100之处主要在于，在本实施例的显示装置100a于方向Y上的相邻的两个像素电极(未示出)是以背对背(back-to-back)的方式进行配置。此外，于数据线DL的延伸方向上(即方向Y)，在相邻的两个转接垫120a、120b中，转接垫120a的第一侧边123a与转接垫120b的第一侧边123b互相面对，且转接垫120a的第二侧边124a与转接垫120b的第二侧边124b互相背对。
具体来说，在本实施例的显示装置100a中，于方向Y上，转接垫120a与转接垫120b彼此相邻。转接垫120a具有彼此相对的第一侧边123a与第二侧边124a，且转接垫120b具有彼此相对的第一侧边123b与第二侧边124b。其中，转接垫120a的第一侧边123a邻近第一开口151a且第二侧边124a邻近第二开口161a，转接垫120b的第一侧边123b邻近第一开口151b且第二侧边124b邻近第二开口161b。转接垫120a的第一侧边123a可视为是转接垫120a的第一部分121a远离第二开口161a的侧边，且转接垫120a的第二侧边124a可视为是转接垫120a的第二部分122a远离第一开口151a的侧边。转接垫120b的第一侧边123b可视为是转接垫120b的第一部分121b远离第二开口161b的侧边，且转接垫120b的第二侧边124b可视为是转接垫120b的第二部分122b远离第一开口151b的侧边。此外，在相邻的转接垫120a与转接垫120b之间还包括开孔GIc、173c，以使源极(未示出)与漏极SD2可分别电性连接至半导体层SE。
在本实施例中，为了避免因第一开口151a、151b的地形的问题(topographyproblem)而导致有漏光的情形，显示装置100a的黑色矩阵层190除了会遮蔽扫描线SL，还会遮蔽第一开口151a、151b以及第一开口151a、151b的边缘向外延伸约3微米的范围。
此外，为了增加开口率(aperture ratio)，本实施例的显示装置100a还将第一开口151a、151b设置在黑色矩阵层190的中心区，并将第二开口161a、161b设置在黑色矩阵层190的周边区。具体来说，通过使转接垫120a的第一开口151a与转接垫120b的第一开口151b可互相面对，且转接垫120a的第二开口161a与转接垫120b的第二开口161b可互相背对，以使第一开口151a、151b可设置在黑色矩阵层190的中心区。即，使得转接垫120a的第一开口151a可邻近转接垫120b的第一开口151b，转接垫120a的第一开口151a可远离转接垫120b的第二开口161b，且转接垫120b的第一开口151b可远离转接垫120a的第二开口161a。反之，若将第一开口设置在黑色矩阵层的周边区并将第二开口设置在黑色矩阵层的中心区(未示出)时，为了确保能遮蔽第一开口的边缘向外延伸约3微米的范围，则会需要额外再增加黑色矩阵层的遮蔽范围，如此一来，将会造成开口率下降。
综上所述，在本揭露实施例的显示装置中，像素电极可通过第一绝缘层的第一开口电性连接至转接垫，且转接垫可电性连接至漏极。其中，由于第一开口的宽度大于漏极的宽度，且第一开口的宽度小于转接垫的宽度，因而可增加像素电极与转接垫之间的接触面积。如此一来，使得本实施例的显示装置可通过转接垫的设置来提高并稳定像素电极与漏极之间的电子传输，以降低像素电极与漏极之间的阻值，并提升显示装置的显示质量。举例来说，在像素尺寸小的高像素的显示面板中(例如虚拟实境(virtual reality，VR)的显示面板，但不以此为限)，由于其漏极的宽度小于像素尺寸大的高像素的显示面板的漏极的宽度，因此，可能会因为像素电极与漏极之间的接触面积太小而无法有稳定的电子传输。因此，若能依据本实施的教示，在像素尺寸小的高像素的显示面板中设置转接垫并透过转接垫的电性连接设计，则可以降低像素电极与漏极之间的阻值，以同时满足像素尺寸小且解析度高的需求。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims (10)

1.一种显示装置，其特征在于，包括：
基板；
薄膜晶体管，设置于所述基板上，且包括漏极；
第一绝缘层，设置于所述薄膜晶体管上，且包括第一开口；
像素电极，设置于所述第一绝缘层上，且通过所述第一开口电性连接至所述漏极；以及
共用电极，设置于所述像素电极上以及所述第一开口内。
2.根据权利要求1所述的显示装置，其特征在于，所述薄膜晶体管还包括半导体层，且所述显示装置还包括：
介电层，包括开孔，其中所述漏极通过所述开孔电性连接至所述半导体层。
3.根据权利要求2所述的显示装置，其特征在于，所述第一绝缘层的厚度大于所述介电层的厚度。
4.根据权利要求1所述的显示装置，其特征在于，还包括：
第二绝缘层，设置于所述共用电极与所述像素电极之间。
5.根据权利要求1所述的显示装置，其特征在于，还包括：
遮蔽层，设置于所述基板与所述薄膜晶体管之间。
6.一种显示装置，其特征在于，包括：
基板；
薄膜晶体管，设置于所述基板上，且包括栅极；
第一绝缘层，设置于所述薄膜晶体管上，且包括第一开口；以及
像素电极，设置于所述第一绝缘层上，且通过所述第一开口电性连接至所述薄膜晶体管，
其中所述第一开口与所述栅极重叠。
7.根据权利要求6所述的显示装置，其特征在于，所述薄膜晶体管还包括半导体层与漏极，且所述显示装置还包括：
介电层，包括开孔，其中所述漏极通过所述开孔电性连接至所述半导体层。
8.根据权利要求7所述的显示装置，其特征在于，所述第一绝缘层的厚度大于所述介电层的厚度。
9.根据权利要求6所述的显示装置，其特征在于，还包括：
遮蔽层，设置于所述基板与所述薄膜晶体管之间。
10.一种电子装置，其特征在于，包括：
基板；
薄膜晶体管，设置于所述基板上，且包括漏极；
第一绝缘层，设置于所述薄膜晶体管上，且包括第一开口；
第一电极，设置于所述第一绝缘层上以及所述第一开口内，且通过所述第一开口电性连接至所述漏极；
第二绝缘层，设置于所述第一电极上；以及
第二电极，设置于所述第二绝缘层上以及所述第一开口内。
CN202310059835.3A 2019-11-12 2020-08-18 显示装置 Pending CN115830996A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962933986P 2019-11-12 2019-11-12
US201962933987P 2019-11-12 2019-11-12
US62/933,986 2019-11-12
US62/933,987 2019-11-12
CN202010830552.0A CN112863329B (zh) 2019-11-12 2020-08-18 显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202010830552.0A Division CN112863329B (zh) 2019-11-12 2020-08-18 显示装置

Publications (1)

Publication Number Publication Date
CN115830996A true CN115830996A (zh) 2023-03-21

Family

ID=75846894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310059835.3A Pending CN115830996A (zh) 2019-11-12 2020-08-18 显示装置

Country Status (2)

Country Link
US (2) US11756963B2 (zh)
CN (1) CN115830996A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725229A (zh) * 2020-05-26 2021-11-30 群创光电股份有限公司 显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446010B2 (en) * 2008-04-25 2013-05-21 Sharp Kabushiki Kaisha Multilayer wiring, semiconductor device, substrate for display device, and display device
TWI423310B (zh) 2011-06-10 2014-01-11 Au Optronics Corp 畫素結構
KR102494779B1 (ko) * 2015-12-22 2023-02-02 엘지디스플레이 주식회사 터치 겸용 액정 표시 장치
CN110476200B (zh) * 2017-03-29 2021-11-16 夏普株式会社 Tft基板、tft基板的制造方法、显示装置
KR20200006647A (ko) * 2018-07-10 2020-01-21 삼성디스플레이 주식회사 디스플레이 장치
JP6804603B2 (ja) * 2018-09-19 2020-12-23 シャープ株式会社 アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法
CN109671726B (zh) 2019-01-04 2021-01-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
TWI696026B (zh) * 2019-04-24 2020-06-11 友達光電股份有限公司 畫素陣列基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725229A (zh) * 2020-05-26 2021-11-30 群创光电股份有限公司 显示装置

Also Published As

Publication number Publication date
US11756963B2 (en) 2023-09-12
US20210143186A1 (en) 2021-05-13
US20230387142A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
CN110010622B (zh) 显示装置
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US20230387142A1 (en) Electronic device
CN113363281A (zh) 显示装置
CN112863329B (zh) 显示装置
CN117037620A (zh) 电子装置
CN113744629B (zh) 显示装置
TWI752508B (zh) 顯示裝置
CN112785917B (zh) 电子装置
CN112993020B (zh) 电子装置
TWI804313B (zh) 電子裝置及其製造方法
CN112864233B (zh) 电子装置
US11676973B2 (en) Display device
US11658207B2 (en) Capacitor and electronic device
US20230176632A1 (en) Electronic device
US11973085B2 (en) Electronic device
CN112786618B (zh) 半导体装置
US11488985B2 (en) Semiconductor device
US11575075B2 (en) Electronic device
CN112928124B (zh) 连接结构及包括其的显示装置
KR20230152863A (ko) 표시 장치
CN117492287A (zh) 显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination