TWI413208B - 具有邊緣支撐環的超薄晶片及其製造方法 - Google Patents

具有邊緣支撐環的超薄晶片及其製造方法 Download PDF

Info

Publication number
TWI413208B
TWI413208B TW097123615A TW97123615A TWI413208B TW I413208 B TWI413208 B TW I413208B TW 097123615 A TW097123615 A TW 097123615A TW 97123615 A TW97123615 A TW 97123615A TW I413208 B TWI413208 B TW I413208B
Authority
TW
Taiwan
Prior art keywords
wafer
ultra
support ring
thin
edge support
Prior art date
Application number
TW097123615A
Other languages
English (en)
Other versions
TW200905789A (en
Inventor
Feng Tao
Tai Sung-Shan
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW200905789A publication Critical patent/TW200905789A/zh
Application granted granted Critical
Publication of TWI413208B publication Critical patent/TWI413208B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

具有邊緣支撐環的超薄晶片及其製造方法
本發明主要涉及半導體器件製造，特別涉及形成邊緣具有支撐環的晶片的製造方法。
垂直功率元件包括功率 MOSFET (金屬氧化物半導體場效應電晶體)和絕緣柵雙極型電晶體(IGBT)，它們構建在厚度要求小於4密爾(mil,即1密爾等於千分之一英寸)的超薄晶片之上。構建在超薄晶片上的這些功率元器件可以提供具有更小電阻及熱阻。超薄晶片的應用還可以保證功率元件符合對總體封裝厚度的苛刻要求。另外，超薄晶片，包括超薄活動連接區(float zone)晶片，替代了帶有用作元件連接及緩衝區域的外延形成的矽層的較貴的晶片。
由於超薄晶片的厚度小於4密爾，在晶片處理的過程中經常發生晶片翹起、彎曲和/或裂開及折斷。現有技術中，通常提供兩種晶片薄化和加工的途徑。第一種途徑是設置一個例如手持晶片、玻璃襯底、厚膠帶、高分子襯底或者高分子複合材料襯底這樣的臨時支撐襯底。其缺點在於，第一種途徑在設置和移除臨時支撐襯底時要求複雜的操作。一些移除的過程使晶片有裂開和折斷的風險。另外，用於將晶片固定在臨時支撐襯底之上的粘合劑和其他高分子材料可能會在金屬化的工程中在真空室內排出氣體，同時對歐姆接觸的品質產生不利影響。
在第二種途徑中，形成於晶片邊緣的支撐環便於掌握及加工超薄晶片。第二種途徑的優點在於超薄晶片的加工過程中消除了例如粘合劑這樣的附加材料。如專利號為 6,162,702 的美國專利，題目為：自支撐超薄矽晶片的製造方法，如第1圖和第2圖所示，矽晶片2具有超薄中間部分4，由具有較厚矽的圓周邊框3支撐。通過碾、磨、鑽或鐳射這樣的可控的化學或物理方法，從矽晶片2去除一定量的矽從而形成超薄中間部分4。也可以選擇在矽晶片2的邊框形成一個覆蓋層，並蝕刻矽晶片2，形成超薄中間部分4。
如第3圖、第4圖及第5圖中，所示的碾磨輪30帶有碾磨齒32用來碾磨晶片31的背面34，形成環燒的厚邊緣支撐環36。碾磨輪30具有轉動軸"G"，而晶片31具有轉動軸"W"。碾磨晶片背面34產生厚度小於4密爾的超薄中間部分38，周圍圍燒邊緣支撐環36。邊緣支撐環的厚度大致與原有晶片相同。邊緣支撐環的寬度至少為2 mm。支撐環越厚就越牢固，但形成晶片的區域也就越小。邊緣支撐環36使對晶片31的操作更為容易。
在背面碾磨步驟之後，通常是對晶片31的超薄中間部分38進行旋轉蝕刻，然後再是背面金屬化過程。旋轉蝕刻過程包括矽和氧化物的化學蝕刻步驟及之後的純淨水清洗步驟。旋轉蝕刻過程增加了超薄中間部分38的機械強度，同時保證了隨後設置的金屬與晶片31的高摻雜矽襯底之間有較好的歐姆接觸。在旋轉蝕刻過程之後，晶片31在放入 真空室進行背面金屬化之前不需要經過乾燥步驟。
已經發現邊緣支撐環36的結構對旋轉蝕刻過程會產生不利影響。如第6圖中所示，箭頭所指出的晶片31根據旋轉軸"W"做的旋轉造成化學蝕刻劑和純淨水留在表面上，然後遇到邊緣支撐環與超薄中間部分38所形成的直角的或接近直角的牆60。在旋轉蝕刻過程中，牆60可以阻止全部的化學蝕刻劑和純淨水從晶片31中轉出。這樣的話，在背面金屬化過程之前就需要有效地實施附加的清潔和/或乾燥步驟。也可以將晶片31用高溫烘烤，去除殘餘的化學蝕刻劑和純淨水。在別的情況下，現有技術中的邊緣支撐環36的結構或許會在製造過程中帶來不可接受的複雜性或延緩，從而對背面金屬連接的品質帶來附加的不利影響。
在本領域中，存在克服現有技術中對帶有邊緣支撐環的超薄晶片的製造方法的局限的需求。同時在本領域中也需要一種帶有邊緣支撐環的超薄晶片的製造方法，該方法製造的超薄晶片所具有的邊緣支撐環，能夠與設置背面金屬之前通常具有的旋轉蝕刻過程相配合。同時，進一步需要邊緣支撐環具有成一定角度的內牆。
本發明的目的在於提供一種具有邊緣支撐環的超薄晶片及其製造方法，該方法形成具有邊緣支撐環的超薄晶片，提供一個由邊緣支撐環圍燒的厚度小於4密爾的超薄中間部分，該邊緣支撐環具有一定角度的內牆，從超薄中間部分延伸到邊緣支撐環的頂部。借助具有一定角度的內 牆，可以在旋轉蝕刻過程中將所使用的化學物質在旋轉蝕刻的過程中甩出晶片。
為達上述目的，本發明提供一種具有邊緣支撐環的超薄晶片，其具有邊緣支撐環的超薄晶片，包括一超薄中間部分和一週邊邊緣支撐環，該邊緣支撐環帶有具一定角度的內牆。
另外，本發明還提供一種製造帶有邊緣支撐環的超薄晶片的方法，其包括的步驟有：在貼近晶片背面邊緣的位置設置碾磨輪；在進行碾磨晶片背面的同時，逐漸縮小碾磨輪的轉動軸與晶片固定盤轉動軸的距離；以及當超薄中間部分的厚度達到要求時結束對晶片背面的碾磨。
所述的製造帶有邊緣支撐環的超薄晶片的方法包括的步驟有：在貼近晶片背面邊緣的位置設置帶有碾磨齒(profiled teeth)的碾磨輪；碾磨晶片背面；以及當超薄中間部分的厚度達到要求時結束對晶片背面的碾磨。
所述的製造帶有邊緣支撐環的超薄晶片的方法包括的步驟有：在離晶片背面邊緣一定距離的位置設置第一碾磨輪；碾磨晶片背面形成超薄中間部分和邊緣支撐環，並且直至超薄中間部分的厚度達到要求；然後設置第二碾磨輪碾磨邊緣支撐環的內牆使其成一定的角度。
至此，相當全面地概述了本發明的重要特徵，是為了後續的細節描述能更好地被理解，也是為了本發明所提供的方案能更好地被認識。當然後續的敍述中也有附加的本發明的特徵。
為此，在詳細介紹本發明的至少一種實施例之前，需要認識到本發明的應用不限於由後續的敍述和附圖所闡明的功能組成部分的細節及對於這些組成部分的安排。本發明可以有其他的實施方式，也可以通過各種各樣的方法實踐和實現。同時，還需要認識到，這裏所使用的語法和術語，其目的是對本發明進行說明，而不能被視為對本發明的限制。
因此，本領域技術人員可以認識到，以本文所公開的內容為基礎所產生的觀念，可以輕易地被用來作為實現本發明的數個目的的方法和系統的設計基礎。所以，重要的是，這些等價的結構應當被視為落在本發明的精神和範圍之內。
現在結合附圖敍述本發明的細節，附圖作為本發明的實施方式的圖例，其作用是使本領域的技術人員可以實施本發明。值得注意的是，下文中的圖及實施例並不意味著是對本發明所作的限制。本發明中的某些元素可以部分或全部地通過使用已知的組成部分來實施，這些已知組成部分中，只有是理解本發明的必要的部分才會被敍述，而已知組成部分的其他部分的詳細敍述將被省略，以使得本發明不會變得模糊不清。另外，本發明通過附圖包括了此處涉及的現有的和將來的等效的組成部分。
依據本發明的第一種實施方式，如第7圖所示，晶片70包括超薄中間部分71和形成於其晶片背面79上的週邊 邊緣支撐環75。邊緣支撐環75的具有一定角度的內牆76的底部與超薄中間部分71的邊緣72形成優選確定的角B。具有一定角度的內牆76從超薄中間部分71的平面向上延伸到邊緣支撐環的頂部78。在旋轉蝕刻的過程中，化學蝕刻劑和純淨水會依照箭頭所指的方向從晶片70甩出。邊緣支撐環75可以使晶片70在後續的過程中獲得減少操作步驟的優勢，同時提供了在本文的本發明背景技術中所述的問題的解決方法。
依據本發明的另一種實施方式，如第8圖所示，晶片80包括大體上非線性的具有一定角度的內牆86，內牆86從超薄中間部分81的平面開始曲線向上延伸至在晶片80的背面89上形成的邊緣支撐環85的頂部88。在旋轉蝕刻的過程中，化學蝕刻劑和純淨水會依照箭頭所指的方向從晶片80甩出。邊緣支撐環85可以使晶片80在後續的過程中獲得減少操作步驟的優勢，同時提供了在本文的本發明背景技術中所述的問題的另一種解決方法。
本發明所述的製造方法的第一種方式，通常可以標示為如第16圖所示的程式160這樣的，具有邊緣支撐環的超薄晶片的製作過程。製造程式160使用帶有轉動軸的碾磨輪和固定晶片的晶片固定盤，晶片固定盤也具有轉動軸。在本發明的優選實施方式中，碾磨輪的轉動軸和晶片固定盤的轉動軸是平行的。步驟163中，將碾磨輪設置在晶片背面貼近邊緣的位置。從這個貼近晶片邊緣的位置開始向外，晶片邊緣的晶片材料將用來形成邊緣支撐環，其實質 上具有和原有的晶片相同的厚度，同時邊緣支撐環的寬度至少為2 mm。在步驟165中，碾磨晶片的背面並逐漸縮小碾磨輪轉動軸與晶片固定盤轉動軸之間的距離。距離的縮小量可以是一個碾磨輪進給深度的函數或者是一個時間的函數。在最後的步驟167中，當超薄中間部分的厚度達到要求時停止對晶片背面的碾磨。
第9圖所表示的是晶片90的背面93正依照程式160的方式由碾磨輪95碾磨。當碾磨晶片93的背面並逐漸縮小碾磨輪轉動軸和晶片固定盤轉動軸之間的距離的時候就可以形成邊緣支撐環97和具有一定角度的內牆99。如第10圖所示，通過程式160形成了具有超薄中間部分100的晶片90和具有一定角度內牆99的邊緣支撐環97。
本發明所述的製造方法的第二種方式，通常可以標示為如第17圖所示的程式170這樣的，具有邊緣支撐環的超薄晶片的製作過程。製造程式170使用帶有轉動軸的碾磨輪和固定晶片的晶片固定盤，晶片固定盤也具有轉動軸。在本發明的優選實施方式中，碾磨輪的轉動軸和晶片固定盤的轉動軸是平行的。帶有許多碾磨齒的碾磨輪在其外表面形成具有一定角度的形狀。這個具有一定角度的形狀應當與所要求的邊緣支撐環的具有一定角度的內牆的形狀較好地相一致。步驟173中，將碾磨輪設置在晶片背面貼近邊緣的位置。從這個貼近晶片邊緣的位置開始向外，晶片邊緣的晶片材料將用來形成邊緣支撐環，其實質上具有和原有的晶片相同的厚度，同時邊緣支撐環的寬度至少為 2 mm。在步驟175中，碾磨晶片的背面並形成具有一定角度內牆的邊緣支撐環。當超薄中間部分的厚度達到要求時，程式170結束於步驟177。在碾磨多個晶片後，碾磨輪的碾磨齒會受到磨損，就需要在步驟173中調整碾磨輪轉動軸與晶片固定盤轉動軸之間的距離。
如第11圖所示，製作程式170使用含有碾磨齒111的碾磨輪110，碾磨齒在碾磨輪的外表面113形成具有一定角度的形狀112。如第12圖所示，具有一定角度的形狀112與所要求的邊緣支撐環115的具有一定角度的內牆114的形狀較好地相一致。
本發明所述的製造方法的第三種方式，通常可以標示為如第18圖所示的程式180這樣的，具有邊緣支撐環的超薄晶片的製作過程。製作程式180使用兩個碾磨輪來形成具有一定角度的內牆的邊緣支撐環。在第一個步驟183中，將第一碾磨輪設置在離晶片邊緣一定距離的位置。在本發明的優選實施方式中，碾磨輪的轉動軸和晶片固定盤的轉動軸是平行的。從這個離晶片邊緣一定距離的位置開始向外，晶片邊緣的晶片材料將用來形成邊緣支撐環。在步驟185中，碾磨晶片背面直至超薄中間部分的厚度達到要求。在製作程式180的這個階段，如第13圖所示，已用第一碾磨輪132將晶片130碾磨成超薄中間部分130和邊緣支撐環133兩個部分，邊緣支撐環133具有大體上垂直的牆135。完成步驟185之後，在步驟187中，將第二碾磨輪設置在與垂直牆成一定角度的位置，作用是用來碾磨邊緣支 撐環，使其具有一定角度的內牆。在步驟189中碾磨出具有一定角度的內牆。如第14圖所示，第二碾磨輪140碾磨晶片130。將垂直牆135碾磨成具有一定角度的內牆141。
製作程式160、170和180都可以用來製作具有一定角度的線性形狀的內牆，如第7圖中的具有一定角度的內牆76。製作程式160和程式170還可以用來製作具有一定角度的非線性形狀的內牆，如第8圖中的具有一定角度的內牆86。在依照本發明的方法形成了帶有具一定角度內牆的邊緣支撐環之後，可以將晶片進行旋轉蝕刻，並將其背面金屬化，形成如第15圖所示的具有背面金屬層153的超薄晶片150。
通過本發明所述的具有邊緣支撐環的超薄晶片的製作方法所製造的超薄晶片所帶有的邊緣支撐環，能夠配合通常的旋轉蝕刻過程。邊緣支撐環的具有一定角度的內牆可以提供一種將化學蝕刻劑和純淨水甩出晶片的方法，從而，可以使晶片為背面金屬化做好準備。
對於上述的實施方式所做出的任何形式的改變，應當被認為沒有離開本發明的範圍。此外，一個確定的實施例的多種方式可以包含受本發明保護的客體，而不需要考慮相同實施例的其他方式。更進一步的是，不同的實施例的多種方式可以組合在一起。據此，本發明的範圍應當由其在法律上等價的內容所確定。
2‧‧‧矽晶片
3‧‧‧具有較厚矽的圓周邊框
4、38、71、81、100‧‧‧超薄中間部分
30、95、110‧‧‧碾磨輪
31、93、130‧‧‧碾磨晶片
32、111‧‧‧碾磨齒
34、89‧‧‧背面
36‧‧‧邊緣支撐環
60‧‧‧直角的或接近直角的牆
72‧‧‧邊緣
75‧‧‧邊緣支撐環
76、86‧‧‧內牆
78‧‧‧邊緣支撐環的頂部
79‧‧‧晶片背面
70、80、90‧‧‧晶片
85、97‧‧‧邊緣支撐環
88‧‧‧頂部
99、114、141‧‧‧具有一定角度的內牆
112‧‧‧具有一定角度的形狀
113‧‧‧碾磨齒在碾磨輪的外表面
115‧‧‧邊緣支撐環
132‧‧‧第一碾磨輪
133‧‧‧邊緣支撐環
135‧‧‧垂直牆
140‧‧‧第二碾磨輪
150‧‧‧超薄晶片
153‧‧‧背面金屬層
160、170、180‧‧‧製作程式
B‧‧‧優選確定的角
X、X'‧‧‧切線
G、W‧‧‧轉動軸
本發明的各個實施方式和特徵將通過對後續的本發明的優選實施方式的敍述並結合下列附圖介紹給本領域的普通技術人員。
第1圖是現有技術中的具有邊緣支撐環的超薄晶片的俯視圖；第2圖是第1圖中的超薄晶片沿X-X'軸的剖視圖；第3圖是表示用碾磨輪碾磨晶片中間部分的示意圖；第4圖是表示晶片經碾磨輪碾磨的部分的側面立視圖；第5圖是經碾磨後的包括超薄中間部分和邊緣支撐環的晶片的部分側面立視圖；第6圖是表示旋轉蝕刻過程中旋轉蝕刻用的化學製劑的流向的示意圖；第7圖是依照本發明的一種製造過程的旋轉蝕刻過程中旋轉蝕刻用的化學製劑的流向的示意圖；第8圖是依照本發明的另一種製造過程的旋轉蝕刻過程中旋轉蝕刻用、的化學製劑的流向的示意圖；第9圖是依照本發明的第一種製造過程經碾磨的晶片的部分側面立視圖；第10圖是第9圖中所示的晶片經碾磨後成為包括具有成一定角度的內牆的邊緣支撐環的晶片的部分側面立視圖；第11圖是依照本發明的第二種製造過程經碾磨的晶片的部分側面立視圖；第12圖是第11圖中所示的晶片經碾磨後成為包括具有 成一定角度的內牆的邊緣支撐環的晶片的部分側面立視圖；第13圖是依照本發明的第三種製造過程經碾磨的晶片的部分側面立視圖；第14圖是第13圖中所示的晶片經碾磨後成為包括具有成一定角度的內牆的邊緣支撐環的晶片的部分側面立視圖；第15圖是表示本發明中超薄晶片背面金屬化的部分側面立視圖；第16圖是本發明的第一種製造方法所述的形成具有邊緣支撐環的超薄晶片的程式的流程圖；第17圖是本發明的第二種製造方法所述的形成具有邊緣支撐環的超薄晶片的程式的流程圖；第18圖是本發明的第三種製造方法所述的形成具有邊緣支撐環的超薄晶片的程式的流程圖。
70‧‧‧晶片
71‧‧‧超薄中間部分
72‧‧‧邊緣
75‧‧‧邊緣支撐環
76‧‧‧內牆
78‧‧‧邊緣支撐環的頂部
79‧‧‧晶片背面
B‧‧‧優選確定的角
W‧‧‧轉動軸

Claims (19)

  1. 一種具有邊緣支撐環的超薄晶片，其特徵在於，包括：一超薄中間部分和一週邊邊緣支撐環；該邊緣支撐環具有有角度的內牆。
  2. 如申請專利範圍第1項所述的超薄晶片，其特徵在於：所述的有角度的內牆從所述的超薄中間部分平面延伸到所述的邊緣支撐環的頂部。
  3. 如申請專利範圍第2項所述的超薄晶片，其特徵在於：所述的有角度的內牆從所述的超薄中間部分平面以線性形式延伸到所述的邊緣支撐環的頂部。
  4. 如申請專利範圍第2項所述的超薄晶片，其特徵在於：所述的有角度的內牆從所述的超薄中間部分平面以非線性形式延伸到所述的邊緣支撐環的頂部。
  5. 如申請專利範圍第1項所述的超薄晶片，其特徵在於：所述的超薄中間部分的厚度小於4密爾。
  6. 一種具有邊緣支撐環的超薄晶片的製造方法，其特徵在於，步驟包括：在貼近晶片背面邊緣的位置設置碾磨輪；開始碾磨晶片背面，並同時逐漸縮小碾磨輪轉動軸與晶片固定盤轉動軸之間的距離；當中間超薄部分的厚度達到要求時停止對晶片背面進行碾磨。
  7. 如申請專利範圍第6項所述的製造方法，其特徵在於：碾磨輪的轉動軸平行於晶片固定盤的轉動軸。
  8. 如申請專利範圍第6項所述的製造方法，其特徵在於：碾磨晶片背面並同時逐漸縮小磨輪轉動軸與晶片固定盤轉動軸之間的距離，從而產生一超薄中間部分和一週邊邊緣支撐環，該邊緣支撐環具有有角度的內牆。
  9. 如申請專利範圍第8項所述的製造方法，其特徵在於：所述的超薄中間部分的厚度小於4密爾。
  10. 一種具有有角度內牆的邊緣支撐環的超薄晶片的製造方法，其特徵在於，步驟包括：在貼近晶片背面邊緣的位置設置帶有碾磨齒的碾磨輪；開始碾磨晶片背面；當中間超薄部分的厚度達到要求時停止對晶片背面進行碾磨。
  11. 如申請專利範圍第10項所述的製造方法，其特徵在於：碾磨輪的碾磨齒形狀與所要求的有角度內牆的形狀相一致。
  12. 如申請專利範圍第10項所述的超薄晶片製造方法，其特徵在於：碾磨輪的轉動軸平行於晶片固定盤的轉動軸。
  13. 如申請專利範圍第10項所述的超薄晶片製造方法，其特徵在於：還包括在碾磨了多個晶片，累積了碾磨齒所受的磨損之後，對碾磨輪轉動軸和晶片固定盤轉動軸之間的距離進行調整的步驟。
  14. 如申請專利範圍第10項所述的製造方法，其特徵在 於：使用帶有碾磨齒的碾磨輪碾磨晶片背面，從而產生一超薄中間部分和一週邊邊緣支撐環，該邊緣支撐環具有成一定角度的內牆。
  15. 如申請專利範圍第10項所述的製造方法，其特徵在於：所述的超薄中間部分的厚度小於4密爾。
  16. 一種具有的邊緣支撐環的超薄晶片的製造方法，其特徵在於，步驟包括：在離晶片背面邊緣一定距離的位置設置第一碾磨輪；開始碾磨晶片背面形成一超薄中間部分和一邊緣支撐環，並碾磨至該超薄中間部分的厚度達到要求；接著設置第二碾磨輪用來碾磨邊緣支撐環以形成有角度的內牆；繼續碾磨邊緣支撐環直至形成有角度的內牆。
  17. 如申請專利範圍第16項所述的超薄晶片製造方法，其特徵在於：所述的第一碾磨輪的轉動軸平行於晶片固定盤的轉動軸。
  18. 如申請專利範圍第16項所述的超薄晶片製造方法，其特徵在於：所述的超薄中間部分的厚度小於4密爾。
  19. 如申請專利範圍第16項所述的超薄晶片製造方法，其特徵在於：所述的進行第二碾磨輪設置的步驟包括將該第二碾磨輪與所述的週邊支撐環成角度設置。
TW097123615A 2007-07-20 2008-06-24 具有邊緣支撐環的超薄晶片及其製造方法 TWI413208B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/880,455 US8048775B2 (en) 2007-07-20 2007-07-20 Process of forming ultra thin wafers having an edge support ring

Publications (2)

Publication Number Publication Date
TW200905789A TW200905789A (en) 2009-02-01
TWI413208B true TWI413208B (zh) 2013-10-21

Family

ID=40264159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097123615A TWI413208B (zh) 2007-07-20 2008-06-24 具有邊緣支撐環的超薄晶片及其製造方法

Country Status (3)

Country Link
US (2) US8048775B2 (zh)
CN (1) CN101350332B (zh)
TW (1) TWI413208B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
JP2009096698A (ja) * 2007-10-19 2009-05-07 Toshiba Corp ウェーハ及びその製造方法
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
JP5441587B2 (ja) * 2009-09-25 2014-03-12 株式会社ディスコ ウエーハの加工方法
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
US8987878B2 (en) 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
CN102157426B (zh) * 2011-01-28 2015-10-07 上海华虹宏力半导体制造有限公司 晶片支撑装置及晶片处理工艺
JP2012169487A (ja) * 2011-02-15 2012-09-06 Disco Abrasive Syst Ltd 研削装置
US8987898B2 (en) * 2011-06-06 2015-03-24 International Rectifier Corporation Semiconductor wafer with reduced thickness variation and method for fabricating same
CN102226986B (zh) * 2011-06-27 2013-01-16 天津环鑫科技发展有限公司 一种用于超薄半导体器件的制造方法
JP5796412B2 (ja) * 2011-08-26 2015-10-21 三菱電機株式会社 半導体素子の製造方法
US8716067B2 (en) 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
CN103390539B (zh) * 2012-05-11 2016-08-17 上海华虹宏力半导体制造有限公司 薄硅片的制备方法
CN103123913A (zh) * 2012-07-03 2013-05-29 上海华力微电子有限公司 一种打薄晶圆降低***闪存单元失败率的工艺方法
US9368340B2 (en) 2014-06-02 2016-06-14 Lam Research Corporation Metallization of the wafer edge for optimized electroplating performance on resistive substrates
JP6360750B2 (ja) * 2014-08-26 2018-07-18 株式会社ディスコ ウエーハの加工方法
US9966293B2 (en) 2014-09-19 2018-05-08 Infineon Technologies Ag Wafer arrangement and method for processing a wafer
CN106158580B (zh) * 2015-03-25 2020-02-07 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
TWI588880B (zh) * 2016-06-28 2017-06-21 昇陽國際半導體股份有限公司 晶圓薄化製程
JP6791579B2 (ja) * 2016-09-09 2020-11-25 株式会社ディスコ ウェーハ及びウェーハの加工方法
JP6460074B2 (ja) * 2016-10-07 2019-01-30 トヨタ自動車株式会社 半導体ウエハと半導体素子の製造方法
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures
USD917825S1 (en) * 2019-07-16 2021-04-27 Entegris, Inc. Wafer support ring
JP7391476B2 (ja) 2020-03-17 2023-12-05 株式会社ディスコ 研削方法
CN111863596B (zh) * 2020-07-21 2023-05-26 绍兴同芯成集成电路有限公司 一种晶圆的铜柱与厚膜镀铜结构的制造工艺
US11626371B2 (en) 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures
US11837632B2 (en) 2021-03-24 2023-12-05 Globalwafers Co., Ltd. Wafer
JP2022166513A (ja) * 2021-04-21 2022-11-02 富士電機株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263425A (ja) * 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
US20060189261A1 (en) * 2004-08-06 2006-08-24 Micron Technology, Inc. Shaped polishing pads for beveling microfeature workpiece edges, and associated systems and methods
US20060267009A1 (en) * 2005-05-27 2006-11-30 Credence Systems Corporation Method for local wafer thinning and reinforcement

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162702A (en) 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4731241B2 (ja) * 2005-08-02 2011-07-20 株式会社ディスコ ウエーハの分割方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263425A (ja) * 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
US20060189261A1 (en) * 2004-08-06 2006-08-24 Micron Technology, Inc. Shaped polishing pads for beveling microfeature workpiece edges, and associated systems and methods
US20060267009A1 (en) * 2005-05-27 2006-11-30 Credence Systems Corporation Method for local wafer thinning and reinforcement

Also Published As

Publication number Publication date
US20090020854A1 (en) 2009-01-22
US8048775B2 (en) 2011-11-01
CN101350332A (zh) 2009-01-21
US20110223742A1 (en) 2011-09-15
US8507362B2 (en) 2013-08-13
TW200905789A (en) 2009-02-01
CN101350332B (zh) 2012-03-28

Similar Documents

Publication Publication Date Title
TWI413208B (zh) 具有邊緣支撐環的超薄晶片及其製造方法
JP5599342B2 (ja) 半導体装置の製造方法
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
KR101873203B1 (ko) Soi 웨이퍼의 제조방법
TWI430362B (zh) 用於挖槽倒角基材之方法
TW466642B (en) Process for fabricating semiconductor wafers with external gettering
JP5796412B2 (ja) 半導体素子の製造方法
JP6510393B2 (ja) 半導体装置の製造方法
JP5981154B2 (ja) 半導体装置の製造方法
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
JP2011060893A (ja) 半導体装置の製造方法
JP2010263084A (ja) Ｓｏｉウェーハの製造方法
JP2018182146A (ja) 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ
JP5011740B2 (ja) 半導体装置の製造方法
JP2011009341A (ja) 半導体装置の製造方法
JP6128232B2 (ja) 半導体装置の製造方法
JP6245376B2 (ja) 半導体装置の製造方法
JP5531642B2 (ja) 貼り合わせウェーハの製造方法
JP6762396B2 (ja) 半導体装置の製造方法
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
JP2020043216A (ja) 半導体装置の製造方法
TWM552025U (zh) 薄型化晶圓保護環
KR102554190B1 (ko) Soi웨이퍼의 제조방법
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
JP2008053595A (ja) 半導体ウエハとその製造方法