JP2009096698A - ウェーハ及びその製造方法 - Google Patents
ウェーハ及びその製造方法 Download PDFInfo
- Publication number
- JP2009096698A JP2009096698A JP2007272282A JP2007272282A JP2009096698A JP 2009096698 A JP2009096698 A JP 2009096698A JP 2007272282 A JP2007272282 A JP 2007272282A JP 2007272282 A JP2007272282 A JP 2007272282A JP 2009096698 A JP2009096698 A JP 2009096698A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- reinforcing flange
- notch
- thin layer
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 71
- 238000005530 etching Methods 0.000 claims description 6
- 230000002829 reductive effect Effects 0.000 abstract description 18
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 24
- 238000005498 polishing Methods 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000002787 reinforcement Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02035—Shaping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】フランジ領域を確保しつつ、無効領域が低減されたウェーハ及びその製造方法を提供する。
【解決手段】円周の一部を切り込んだオリエンテーションノッチ１０ｂを有するウェーハ１０であって、周縁に立設された補強フランジ１０ａと、補強フランジ１０ａに取り囲まれ補強フランジ１０ａよりも層厚の薄い薄層部１０ｃと、を備え、補強フランジ１０ａは、円周に沿って立設された円周部と、オリエンテーションノッチ１０ｂの近傍に立設されたノッチ部と、を有し、ウェーハ１０の主面に対して平行な方向にみた円周部の幅Ｗ１は、主面に対して平行な方向にみたオリエンテーションノッチ１０ｂの深さＮよりも小さい。
【選択図】図１
【解決手段】円周の一部を切り込んだオリエンテーションノッチ１０ｂを有するウェーハ１０であって、周縁に立設された補強フランジ１０ａと、補強フランジ１０ａに取り囲まれ補強フランジ１０ａよりも層厚の薄い薄層部１０ｃと、を備え、補強フランジ１０ａは、円周に沿って立設された円周部と、オリエンテーションノッチ１０ｂの近傍に立設されたノッチ部と、を有し、ウェーハ１０の主面に対して平行な方向にみた円周部の幅Ｗ１は、主面に対して平行な方向にみたオリエンテーションノッチ１０ｂの深さＮよりも小さい。
【選択図】図１
Description
本発明は、ウェーハ及びその製造方法に関する。
大電力のスイッチング回路にはＩＧＢＴ（Insulated Gate Bipolar Transisitor)やパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transisitor)が用いられる。これらのトランジスタでは動作電流が基板の縦方向に流れるため、素子の厚さを薄くし直列抵抗を低減すると、動作時のオン抵抗が低減され低消費電力とすることができる。
一方で、半導体デバイスのコストダウンのためにウェーハの大口径化が進められている。
一方で、半導体デバイスのコストダウンのためにウェーハの大口径化が進められている。
しかしながら、ウェーハが大口径になるほど、薄くした時のウェーハの割れ、反り、チッピングを生じやすくなり、ウェーハの無効領域が増大し良品素子数が減少する。ウェーハを薄くし直列抵抗を低減しつつ、ウェーハの割れ、反り、チッピングなどを抑制するには、ウェーハの周辺部に厚いフランジ部を形成する構造が有効である。
機械的強度をそれほど低下させることなく、かつ厚さを小さくしたシリコンウェーハ及びその製造方法に関する技術開示例がある（特許文献１）。この技術開示例では、少なくともウェーハ周辺部を除くシリコンウェーハの片面または両主面の全領域にわたって凹部が形成されている。しかしながら、フランジ部を形成するとウェーハの無効領域が増大するという問題を生じる。
特開２０００−２６０６７０号公報
フランジ領域を確保しつつ、無効領域が低減されたウェーハ及びその製造方法を提供する。
本発明の一態様によれば、円周の一部を切り込んだオリエンテーションノッチを有するウェーハであって、周縁に立設された補強フランジと、前記補強フランジに取り囲まれ前記補強フランジよりも層厚の薄い薄層部と、を備え、前記補強フランジは、前記円周に沿って立設された円周部と、前記オリエンテーションノッチの近傍に立設されたノッチ部と、を有し、前記ウェーハの主面に対して平行な方向にみた前記円周部の幅は、前記主面に対して平行な方向にみた前記オリエンテーションノッチの深さよりも小さいことを特徴とするウェーハが提供される。
本発明の他の一態様によれば、円周の一部を切断したオリエンテーションフラットを有するウェーハであって、周縁に立設された補強フランジと、前記補強フランジに取り囲まれ前記補強フランジよりも層厚の薄い薄層部と、を備え、前記ウェーハの主面に対して平行な方向にみた前記補強フランジの幅は、前記円弧状の端部に設けられた部分と、前記オリエンテーションフラットの部分に設けられた部分と、で略同一であることを特徴とするウェーハが提供される。
本発明の他の一態様によれば、上記のいずれかのウェーハの製造方法であって、前記周縁にマスクを形成し、前記マスクに覆われていない部分をエッチングすることを特徴とするウェーハの製造方法が提供される。
フランジ領域を確保しつつ、無効領域が低減されたウェーハ及びその製造方法が提供される。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図１は、本発明の第１の実施形態にかかる半導体からなるウェーハを表し、図１（ａ）は模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）及び図１（ｄ）はノッチ近傍を拡大した模式平面図、図１（ｅ）及び図１（ｆ）は周辺部を拡大した模式断面図である。
図１は、本発明の第１の実施形態にかかる半導体からなるウェーハを表し、図１（ａ）は模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）及び図１（ｄ）はノッチ近傍を拡大した模式平面図、図１（ｅ）及び図１（ｆ）は周辺部を拡大した模式断面図である。
ウェーハ１０は、例えばＩＧＢＴ、パワーＭＯＳＦＥＴなどのデバイスが形成されるシリコンウェーハであり、例えば直径は８インチ、厚さＴ１は７５０μｍである。もちろん、ウェーハ１０の材料や用途、直径、厚さなどは、これらに限定されない。
ウェーハ１０は、その周縁に立設された厚みの大きい補強フランジ１０ａを有し、補強フランジ１０ａの内側には凹部１０ｊが形成されている。凹部１０ｊに対応して厚みの小さい薄層部１０ｃが設けられている。薄層部１０ｃに、ＩＧＢＴやパワーＭＯＳＦＥＴなどの複数のデバイスが形成される。これらデバイスは、例えばウェーハ１０の第１の面１０ｄの側から形成することができる。
ウェーハ１０は、その周縁に立設された厚みの大きい補強フランジ１０ａを有し、補強フランジ１０ａの内側には凹部１０ｊが形成されている。凹部１０ｊに対応して厚みの小さい薄層部１０ｃが設けられている。薄層部１０ｃに、ＩＧＢＴやパワーＭＯＳＦＥＴなどの複数のデバイスが形成される。これらデバイスは、例えばウェーハ１０の第１の面１０ｄの側から形成することができる。
補強フランジ１０ａの厚さＴ１は、例えば７５０μｍであり、薄層部１０ｃの厚さＴ２は、例えば１００μｍである。後に詳述するように、本実施形態のウェーハ１０は、厚みのあるウェーハを研磨やエッチングして凹部１０ｊを形成することにより製造することができる。研磨の方法としては、機械的な研磨や機械化学的な研磨を用いることができる。エッチングの方法としては、ウエットエッチングでもドライエッチングでもよい。また、研磨とエッチングとを組み合わせてもよい。
ＩＧＢＴやパワーＭＯＳＦＥＴでは電流が基板の縦方向（厚み方向）に流れるので、チップの厚さが大きいと直列抵抗が高くなる。このため動作時のオン抵抗が高くなり、消費電力が大きくなる。本実施形態ではデバイスが形成される薄層部１０ｃを、例えば１００μｍ以下の厚さとするが、この薄層部１０ｃを設けても補強フランジ１０ａが存在するためにウェーハ１０の機械的強度を高く維持できる。
ウェーハ１０には、結晶方位を識別するために、円周の一部を切り込んだオリエンテーションノッチ（以下ノッチ）１０ｂが設けられている。ノッチ１０ｂは、ウェーハ１０の表面に対して垂直な切り込み（深さＮ）として形成される。補強フランジ１０ａは、ウェーハ１０の円周に沿って立設された部分（図１（ａ）、（ｃ）、（ｄ）において、破線により囲まれた部分以外の部分）と、オリエンテーションノッチ１０ｂの近傍に立設された部分（図１（ａ）、（ｃ）、（ｄ）において、破線により囲まれた部分）と、を有する。本実施形態においては、ウェーハ１０の主面に対して平行な方向にみた補強フランジ１０ａの幅Ｗ１を、ウェーハ１０の機械的強度を維持できる範囲内において小さくし、ノッチ１０ｂの切り込みの深さＮよりも小さい部分を有するように形成する。すなわち、補強フランジ１０ａの少なくとも円周部における幅Ｗ１を、オリエンテーションノッチ１０ｂの深さＮよりも小さくする。例えばノッチ１０ｂの深さＮが１．２ｍｍである場合、Ｗ１を１ｍｍ以下とする。このようにすれば、ウェーハ１０の薄層部１０ｃを拡大でき、それだけ多くのデバイスを形成することができる。つまり、デバイスの製造コストを下げることができる。
図２は、比較例にかかるウェーハを表し、図２（ａ）は模式平面図、図２（ｂ）はＣ−Ｃ線に沿った模式断面図、図２（ｃ）はＤ−Ｄ線に沿った模式断面図である。デバイスが形成された第１の面１１０ｄを保護テープなどで覆ったウェーハ１１０をチャックテーブルに保持し、第１の面１１０ｄと対向する第２の面を砥石部１２０などを用いて機械的研磨を行う。ウェーハ１１０が保持されたチャックテーブルと砥石部１２０とを、例えば逆方向にそれぞれ回転して、厚さが２００μｍ以下の薄層部１１０ｃと、薄層部１１０ｃの周辺を囲むように補強フランジ１１０ａと、を形成する。ノッチ１１０ｂのノッチの深さをＮ１００とする。
補強フランジ１１０ａを機械的研磨により形成する場合、砥石部１２０のサイズが大きいと、補強フランジ１１０ａの内壁１１０ｇの形状をノッチ１１０ｂの切り込み形状に対応させるのが困難で略円状となる。この場合、ノッチ１１０ｂの深さＮ１００よりも、補強フランジ１１０ａの幅Ｗ２００が大きくなる。結果として、周辺部の補強フランジ１１０ａの幅Ｗ１１０、Ｗ１２０などは、例えば３〜５ｍｍと大きくなる。すなわち、周辺部におけるウェーハ無効面積が大きくなり、薄層部１１０ｃの面積が小さくなる。
なお、補強フランジは、ウェーハの外周の全周に連続的に形成する必要がある。例えば、ウェーハの外周の一部に補強フランジが設けられていない（欠落している）部分を設けると、この部分において薄層部に応力が集中しやすくなり、その結果として補強フランジの欠落部において、薄層部に割れや欠けが生ずる。
これらに対して本実施形態では、ウェーハ１０の厚さを小さく保ちつつ機械的強度を維持し、搬送や測定などのハンドリングの際のウェーハの割れや反り抑制し、ウェーハ無効領域を低減できる。このようなウェーハ１０を用いることにより、オン抵抗を低減し低消費電力で動作するＩＧＢＴやパワーＭＯＳＦＥＴが可能となるとともに、ウェーハあたりの素子総数を増大することが容易となる。また、熱発泡テープなどを用いないので、活性化アニールなどの高温熱処理が可能である。
再び図１に戻って、本実施形態のウェーハ１０について説明する。
図１（ｃ）に表した具体例においては、ノッチ部（破線で表す）の補強フランジ１０ａの幅Ｗ４、Ｗ５が、円周部補強フランジ１０ａの幅Ｗ１と略同一とされている。このようにすれば、ノッチ１０ｂのごく近傍まで薄層部１０ｃを拡げて有効面積を拡大できる。
図１（ｃ）に表した具体例においては、ノッチ部（破線で表す）の補強フランジ１０ａの幅Ｗ４、Ｗ５が、円周部補強フランジ１０ａの幅Ｗ１と略同一とされている。このようにすれば、ノッチ１０ｂのごく近傍まで薄層部１０ｃを拡げて有効面積を拡大できる。
一方、図１（ｄ）に表した具体例においては、ノッチ部（破線で表す）において補強フランジ１０ａの幅Ｗ６を、円周部の補強フランジ１０ａの幅Ｗ１よりも大きくしている。この場合、図１（ｃ）に表した具体例よりも薄層部１０ｃの面積がわずかに減るが、比較的サイズの大きい砥石部１２０（図２参照）を用いても加工が容易であるという点で有利である。そして、図１（ｄ）に表した具体例においても、円周部において補強フランジ１０ａの幅Ｗ１を小さくすることにより、薄層部１０ｃの面積を効果的に拡大することができる。
また、本実施形態において、補強フランジ１０ａの内壁１０ｇの下端及び上端における傾斜を緩やかになるように加工することができる。図１（ｅ）に表した具体例においては、補強フランジ１０ａの内壁１０ｇの下端にテーパー１０ｅが設けられている。一方、図１（ｆ）に表した具体例においては、補強フランジ１０ａの内壁１０ｇの下端に下に凸の曲面１０ｆが設けられている。これらテーパー１０ｅや曲面１０ｆを設けることにより、ウェーハ１０の機械的強度をさらに高めると共に、活性化アニールなどの高温熱処理工程における局所的応力を低減することができる。局所的応力による歪の低減により、スリップなどの結晶欠陥を抑制し素子特性や信頼性を改善できる。
さらに、補強フランジ１０ａの内壁１０ｇの上端の角部には、図１（ｅ）に表したようなＣ面１０ｉや、図１（ｆ）に表したように上に凸の曲面１０ｈを設けることもできる。ウェーハ１０を用いた半導体デバイスの製造の際には、内壁１０ｇの上端の角部は、製造装置や検査装置に接触することが多いが、これらのエッジ処理によりチッピングを抑制しダスト発生を低減できる。
さらに、補強フランジ１０ａの内壁１０ｇの上端の角部には、図１（ｅ）に表したようなＣ面１０ｉや、図１（ｆ）に表したように上に凸の曲面１０ｈを設けることもできる。ウェーハ１０を用いた半導体デバイスの製造の際には、内壁１０ｇの上端の角部は、製造装置や検査装置に接触することが多いが、これらのエッジ処理によりチッピングを抑制しダスト発生を低減できる。
図３は、本発明の第１の実施の形態の変型例にかかるウェーハを表す部分模式平面図である。
図３（ａ）に表した変型例においては、ノッチ部において、補強フランジ１０ａの内壁１０ｇは、ノッチ１０ｂの近傍において略平面状に形成されている。すなわち、ノッチ部においては、ウェーハ１０の主面に対して平行な方向にみた補強フランジ１０ａの幅Ｗ６は略連続的に変化している。また、円周部の補強フランジ１０ａの幅Ｗ１は、幅Ｗ６よりも小さくされている。このようにすると、ノッチ部において薄層部１０ｃの面積がわずかに減るが、加工が比較的に容易となる場合がある。
図３（ａ）に表した変型例においては、ノッチ部において、補強フランジ１０ａの内壁１０ｇは、ノッチ１０ｂの近傍において略平面状に形成されている。すなわち、ノッチ部においては、ウェーハ１０の主面に対して平行な方向にみた補強フランジ１０ａの幅Ｗ６は略連続的に変化している。また、円周部の補強フランジ１０ａの幅Ｗ１は、幅Ｗ６よりも小さくされている。このようにすると、ノッチ部において薄層部１０ｃの面積がわずかに減るが、加工が比較的に容易となる場合がある。
一方、図３（ｂ）に表した変型例においては、ノッチ部における補強フランジ１０ａの幅Ｗ６が、ノッチ１０ｂから離れるに従って徐々に小さくなるように形成されている。そして、円周部においては、補強フランジ１０ａの幅Ｗ１は十分に小さくされている。こうすることにより、薄層部１０ｃの面積を拡大するとともに、ノッチ部において補強フランジ１０ａの形成をさらに容易にすることができる。例えば、図２に関して前述したように比較的サイズの大きい砥石部１２０を用いた場合であっても、本変型例の補強フランジ１０ａを形成することが容易となる。
図４は、本発明の第２の実施形態にかかるウェーハを表し、図４（ａ）はその模式平面図、図４（ｂ）はＡ−Ａ線に沿った模式断面図である。
本実施形態のウェーハ１０には、結晶方位を識別するために、円周の一部を切断した平坦な面であるオリエンテーションフラット１０ｋが設けられている。そして、本実施形態においては、ウェーハ周辺部における補強フランジ１０ａの幅Ｗ１と、オリエンテーションフラット１０ｋに沿った補強フランジ１０ａの幅Ｗ７と、は略同一とされている。
本実施形態のウェーハ１０には、結晶方位を識別するために、円周の一部を切断した平坦な面であるオリエンテーションフラット１０ｋが設けられている。そして、本実施形態においては、ウェーハ周辺部における補強フランジ１０ａの幅Ｗ１と、オリエンテーションフラット１０ｋに沿った補強フランジ１０ａの幅Ｗ７と、は略同一とされている。
図５は、比較例のウェーハを表し、図５（ａ）はその模式平面図、図５（ｂ）はＡ−Ａ線に沿った模式断面図である。
本比較例においては、図２に関して前述した比較例と同様に、薄層部１０ｃの形状は平面視で略円形とされている。これは、図２に関して前述したものと同様に、砥石部１２０によりウェーハ中心から周囲に向けて均等に研磨をすることにより得られる。
本比較例においては、図２に関して前述した比較例と同様に、薄層部１０ｃの形状は平面視で略円形とされている。これは、図２に関して前述したものと同様に、砥石部１２０によりウェーハ中心から周囲に向けて均等に研磨をすることにより得られる。
本比較例の場合、オリエンテーションフラット１０ｋに沿った補強フランジ１０ａの幅は、最小の部分において、図４に表した本実施形態のものと同様にＷ７とされている。しかし、これ以外の部分においては、補強フランジ１０ａの幅は大きくなり、オリエンテーションフラット１０ｋから離れた部分においては、補強フランジ１０ａの幅Ｗ１３０は、図４に表した本実施形態のものの幅Ｗ１と比較して大幅に大きくなっている。つまり、薄層部１０ｃの面積が小さくなり、ウェーハの無効面積が拡大して、チップの集率が低下してしまう。
これに対して、本実施形態ではオリエンテーションフラット１０ｋの近傍を含めたウェーハ周辺部において補助フランジ１０ａの幅Ｗ１、Ｗ７を略同一とし、かつ狭く保ちウェーハ無効領域を低減することが容易である。本実施形態の補強フランジ１０ａは、図１に関して前述したものと同様に、例えば、サイズの小さい砥石部を用いたり、あるいはエッチングにより形成することができる。
なお、オリエンテーションフラット１０ｋの両端部において、補強フランジの幅が連続的に変化していてもよい。すなわち、図４に表した具体例においては、補強フランジ１０ａのうちで、幅Ｗ１の部分と、幅Ｗ７の部分と、の境界において、補強フランジ１０ａの幅は不連続的に変化している。これに対して、幅Ｗ１の部分と、幅Ｗ７の部分と、の境界において、補強フランジ１０ａの幅が連続的に変化するように形成してもよい。このようにすれば、図１（ｅ）あるいは図１（ｆ）に関して前述したテーパ部１０ｅや、曲面１０ｆの効果と同様に、応力集中を緩和する効果が得られる。また同時に、砥石部（図２参照）により研磨して形成することが容易となる。
また、本実施形態において、補強フランジ１０ａの機械的強度を保ちつつその幅を狭くするために、補強フランジＷ１の幅は、例えばオリエンテーションフラットのカット幅Ｍよりも小さくすることができる。一般的に、オリエンテーションフラットは、口径が６インチ以下のシリコンウェーハに設けられることが多い。
以上説明したように、本実施形態においても、ウェーハ１０の厚さを小さく保ちつつ、機械的強度を維持しウェーハの割れや反り抑制し、ウェーハ無効領域を低減できる。このようなウェーハ１０を用いることにより、オン抵抗を低減し低消費電力で動作するＩＧＢＴやパワーＭＯＳＦＥＴが可能となるとともに、ウェーハあたりの素子総数を増大することが容易となる。
図６は、第１、第２の実施形態にかかるウェーハの製造方法を表す工程断面図である。 また、図７は、第１、第２の実施形態にかかるウェーハの製造方法を表すフロー図である。
まず、ウェーハ１０の第１の面に、複数のデバイスを形成する（Ｓ１００）。そして、図６（ａ）に表したように、デバイス側の表面を保護テープ５０などにより覆う（Ｓ１０２）。
まず、ウェーハ１０の第１の面に、複数のデバイスを形成する（Ｓ１００）。そして、図６（ａ）に表したように、デバイス側の表面を保護テープ５０などにより覆う（Ｓ１０２）。
しかる後に、図６（ｂ）に表したように、凹部１０ｊを形成する。凹部１０ｊは、例えば、ウェットエッチング法により形成できる。ただし、この方法には限定されず、機械的研磨工程を併用することもできる。補強フランジ１０ａの内壁１０ｇが円形状ではない場合には、砥石部の可動領域を円形の領域以外にまで制御できる研磨装置を用いればよい。研磨工程を用いると、処理速度を早くできるので生産性を上げることが容易である。
エッチングによる場合、ウェーハ１０の裏面である第２の面の補強フランジ１０ａを形成したい箇所にマスク材４０をパターニングする（Ｓ１０４）。マスク材４０としては、フォトレジストや、ＳｉＯ２などの絶縁膜などを用いることができる。研磨工程を併用する場合はパターニング（Ｓ１０４）の前後に行うことができる。
ドライエッチング法を用いるか否かを判断し（Ｓ１０６）、ドライエッチング法を用いない場合にはステップＳ１１０へ進み、ドライエッチング法を用いる場合にはステップＳ１０８へと進む。ドライエッチング法には、例えばＲＩＥ(Reactive Ion Etching)法を用いることができる。ドライエッチング法は研磨と比較して処理速度が遅いが制御性に優れているので、補強フランジ１０ａの幅を１ｍｍ以下に制御することも容易となる。図６（ｂ）は、例えば研磨あるいはドライエッチング後の模式断面図である。例えば薄層部１０ｃの厚さを１００〜２００μｍとすることができる。
シリコンウェーハの場合には、続いて弗酸、または弗酸と硝酸とを混合した溶液などを用いてウェットエッチングを行う（Ｓ１１０）。補強フランジ１０ａの内壁の下端にＣが３〜１００μｍの範囲のテーパー１０ｅや、下端にＲが３〜５０μｍの範囲である下に凸である曲面を形成することができる。また、補強フランジ１０ａの内壁上端の角部に、Ｃが０．５〜２０μｍの範囲でＣ面１０ｉ、またはＲが０．５〜２０μｍの範囲の曲面を形成する。
図６（ｃ）はウェットエッチング後の模式断面図であり、薄層部１０ｃの厚さを、例えば３０〜１５０μｍとすることができる。ウェットエッチング法は、研磨と比較して処理速度が遅いが研磨やドライエッチング法による荒れた状態の表面を滑らかにできる。またエッジ処理にウェットエッチング法を用いると、研磨やドライエッチング法よりもスリップを生じにくいので結晶欠陥による特性や信頼性の低下を抑制することができる。また、チッピングやダストの発生を抑制できる。なお、図６（ａ）に関して前述したデバイスの形成プロセスを、薄層部１０ｃの形成後、あるいは薄層部１０ｃの形成の途中の段階で実施してもよい。
続いて、凹部１０ａの底面１０ｍに電極を形成し（Ｓ１１２）、補強フランジ１０ａを切断する（Ｓ１１４）。さらに、チップ分離（Ｓ１１６）を実施する。
続いて、凹部１０ａの底面１０ｍに電極を形成し（Ｓ１１２）、補強フランジ１０ａを切断する（Ｓ１１４）。さらに、チップ分離（Ｓ１１６）を実施する。
このように、本具体例のウェーハ製造方法では、補強フランジ１０ａとする箇所にマスク材４０をパターニングし、ウェットエッチング法を用いることにより、狭い幅の補強フランジ１０ａを形成する。このために、厚さを小さく保ちつつ機械的強度を維持したウェーハが容易に製造できる。その結果、ウェーハ無効領域を低減し素子総数を増大でき、特性及び信頼性が改善された素子を高い歩留まりで製造することができる。
本実施形態ではシリコンウェーハについて説明を行ったが、ウェーハの材質はシリコンに限定されることはなく、ＳｉＣや他の化合物半導体であってもよい。
本実施形態ではシリコンウェーハについて説明を行ったが、ウェーハの材質はシリコンに限定されることはなく、ＳｉＣや他の化合物半導体であってもよい。
以上、図面を参照しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらの実施形態に限定されない。ウェーハを構成する補強フランジ、テーパー、曲面、オリエンテーションノッチ、オリエンテーションフラットの形状、サイズ、配置などに関して当業者が設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
１０ ウェーハ、１０ａ 補強フランジ、１０ｂ オリエンテーションノッチ、１０ｃ 薄層部、１０ｄ 第１の面、１０ｅ テーパー、１０ｆ 曲面、１０ｇ 内壁、１０ｈ 曲面、１０ｉ Ｃ面、１０ｊ 凹部、１０ｋ オリエンテーションフラット、４０ マスク材
Claims (5)
- 円周の一部を切り込んだオリエンテーションノッチを有するウェーハであって、
周縁に立設された補強フランジと、
前記補強フランジに取り囲まれ前記補強フランジよりも層厚の薄い薄層部と、
を備え、
前記補強フランジは、前記円周に沿って立設された円周部と、前記オリエンテーションノッチの近傍に立設されたノッチ部と、を有し、
前記ウェーハの主面に対して平行な方向にみた前記円周部の幅は、前記主面に対して平行な方向にみた前記オリエンテーションノッチの深さよりも小さいことを特徴とするウェーハ。 - 円周の一部を切断したオリエンテーションフラットを有するウェーハであって、
周縁に立設された補強フランジと、
前記補強フランジに取り囲まれ前記補強フランジよりも層厚の薄い薄層部と、
を備え、
前記ウェーハの主面に対して平行な方向にみた前記補強フランジの幅は、前記円周の部分と、前記オリエンテーションフラットの部分と、で略同一であることを特徴とするウェーハ。 - 前記薄層部に隣接する前記補強フランジの内壁上端は、テーパーまたは曲面を有することを特徴とする請求項１または２に記載のウェーハ。
- 前記薄層部に隣接する前記補強フランジの内壁下端は、テーパーまたは曲面を有することを特徴とする請求項１〜３のいずれか１つに記載のウェーハ。
- 請求項１〜４のいずれか１つに記載のウェーハの製造方法であって、
前記周縁にマスクを形成し、前記マスクに覆われていない部分をエッチングすることを特徴とするウェーハの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007272282A JP2009096698A (ja) | 2007-10-19 | 2007-10-19 | ウェーハ及びその製造方法 |
| US12/253,610 US7737531B2 (en) | 2007-10-19 | 2008-10-17 | Wafer including a reinforcing flange formed upright at a periphery and method for manufacturing the same |
| US12/769,868 US20100207249A1 (en) | 2007-10-19 | 2010-04-29 | Wafer including a reinforcing flange formed upright at a periphery and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007272282A JP2009096698A (ja) | 2007-10-19 | 2007-10-19 | ウェーハ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009096698A true JP2009096698A (ja) | 2009-05-07 |
Family
ID=40562634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007272282A Pending JP2009096698A (ja) | 2007-10-19 | 2007-10-19 | ウェーハ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7737531B2 (ja) |
| JP (1) | JP2009096698A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009259941A (ja) * | 2008-04-15 | 2009-11-05 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2011251855A (ja) * | 2010-05-31 | 2011-12-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2013010678A (ja) * | 2011-06-30 | 2013-01-17 | Siltronic Ag | シリコン基板の製造方法およびシリコン基板 |
| JP2014229650A (ja) * | 2013-05-20 | 2014-12-08 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2018060983A (ja) * | 2016-10-07 | 2018-04-12 | トヨタ自動車株式会社 | 半導体ウエハと半導体素子の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5664470B2 (ja) * | 2010-06-28 | 2015-02-04 | 信越化学工業株式会社 | ナノインプリント用合成石英ガラス基板の製造方法 |
| JP5776491B2 (ja) * | 2011-10-24 | 2015-09-09 | 信越化学工業株式会社 | フォトマスク用、レチクル用又はナノインプリント用のガラス基板及びその製造方法 |
| US8716067B2 (en) * | 2012-02-20 | 2014-05-06 | Ixys Corporation | Power device manufacture on the recessed side of a thinned wafer |
| WO2015123222A1 (en) | 2014-02-12 | 2015-08-20 | Kla-Tencor Corporation | Wafer notch detection |
| DE102016111629B4 (de) * | 2016-06-24 | 2022-10-27 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleitervorrichtung |
| US20200321236A1 (en) * | 2019-04-02 | 2020-10-08 | Semiconductor Components Industries, Llc | Edge ring removal methods |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044088A (ja) * | 1999-06-17 | 2001-02-16 | Intersil Corp | 自立型超薄型シリコンウェハの製造方法 |
| JP2003332271A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体ウエハおよび半導体装置の製造方法 |
| JP2004235251A (ja) * | 2003-01-28 | 2004-08-19 | Sumitomo Mitsubishi Silicon Corp | 貼り合わせ基板およびその製造方法 |
| JP3620528B2 (ja) * | 2001-12-12 | 2005-02-16 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2007173487A (ja) * | 2005-12-21 | 2007-07-05 | Disco Abrasive Syst Ltd | ウエーハの加工方法および装置 |
| JP2007335659A (ja) * | 2006-06-15 | 2007-12-27 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753561A (en) * | 1996-09-30 | 1998-05-19 | Vlsi Technology, Inc. | Method for making shallow trench isolation structure having rounded corners |
| JPH1174339A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| TW400615B (en) * | 1998-11-23 | 2000-08-01 | United Microelectronics Corp | The structure process of Shallow Trench Isolation(STI) |
| JP2000260670A (ja) | 1999-03-05 | 2000-09-22 | Mitsubishi Materials Corp | シリコンウェーハ及びその製造方法 |
| US6180533B1 (en) * | 1999-08-10 | 2001-01-30 | Applied Materials, Inc. | Method for etching a trench having rounded top corners in a silicon substrate |
| DE10256985B4 (de) * | 2001-12-12 | 2013-01-10 | Denso Corporation | Verfahren zur Herstellung eines Leistungshalbleiterbauelements |
| US7139172B2 (en) * | 2004-07-01 | 2006-11-21 | International Business Machines Corporation | Apparatus and methods for microchannel cooling of semiconductor integrated circuit packages |
| US7514742B2 (en) * | 2005-10-13 | 2009-04-07 | Macronix International Co., Ltd. | Recessed shallow trench isolation |
| JP2007189093A (ja) * | 2006-01-13 | 2007-07-26 | Disco Abrasive Syst Ltd | 半導体ウエーハ |
| JP2007243112A (ja) * | 2006-03-13 | 2007-09-20 | Disco Abrasive Syst Ltd | ウェーハの凹状加工方法及び凹凸吸収パッド |
| JP2007266352A (ja) * | 2006-03-29 | 2007-10-11 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP4937674B2 (ja) * | 2006-08-16 | 2012-05-23 | 株式会社ディスコ | ウエーハのエッチング方法 |
| US8048775B2 (en) * | 2007-07-20 | 2011-11-01 | Alpha And Omega Semiconductor Incorporated | Process of forming ultra thin wafers having an edge support ring |
-
2007
- 2007-10-19 JP JP2007272282A patent/JP2009096698A/ja active Pending
-
2008
- 2008-10-17 US US12/253,610 patent/US7737531B2/en active Active
-
2010
- 2010-04-29 US US12/769,868 patent/US20100207249A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044088A (ja) * | 1999-06-17 | 2001-02-16 | Intersil Corp | 自立型超薄型シリコンウェハの製造方法 |
| JP3620528B2 (ja) * | 2001-12-12 | 2005-02-16 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2003332271A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体ウエハおよび半導体装置の製造方法 |
| JP2004235251A (ja) * | 2003-01-28 | 2004-08-19 | Sumitomo Mitsubishi Silicon Corp | 貼り合わせ基板およびその製造方法 |
| JP2007173487A (ja) * | 2005-12-21 | 2007-07-05 | Disco Abrasive Syst Ltd | ウエーハの加工方法および装置 |
| JP2007335659A (ja) * | 2006-06-15 | 2007-12-27 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009259941A (ja) * | 2008-04-15 | 2009-11-05 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2011251855A (ja) * | 2010-05-31 | 2011-12-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2013010678A (ja) * | 2011-06-30 | 2013-01-17 | Siltronic Ag | シリコン基板の製造方法およびシリコン基板 |
| JP2014229650A (ja) * | 2013-05-20 | 2014-12-08 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2018060983A (ja) * | 2016-10-07 | 2018-04-12 | トヨタ自動車株式会社 | 半導体ウエハと半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090102020A1 (en) | 2009-04-23 |
| US7737531B2 (en) | 2010-06-15 |
| US20100207249A1 (en) | 2010-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009096698A (ja) | ウェーハ及びその製造方法 | |
| JP4029885B2 (ja) | 半導体装置の製造方法 | |
| JP2003332271A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| JP2006253181A (ja) | 半導体装置および半導体装置の製造方法 | |
| US9048246B2 (en) | Die seal ring and method of forming the same | |
| US20200098618A1 (en) | Semiconductor-on-insulator (soi) substrate, method for forming thereof, and integrated circuit | |
| JP5011740B2 (ja) | 半導体装置の製造方法 | |
| TWI668869B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JP5638218B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006093268A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
| JP2010103310A (ja) | 半導体装置の製造方法 | |
| WO2013011548A1 (ja) | 半導体装置の製造方法 | |
| JP2009044020A (ja) | 半導体ウェハ及びその製造方法 | |
| JP6028325B2 (ja) | 半導体装置の製造方法 | |
| JP2010016150A (ja) | 半導体装置の製造方法 | |
| JP2023177067A (ja) | 半導体装置の製造方法 | |
| JP2002231957A (ja) | 半導体装置及びその製造方法 | |
| CN113140500B (zh) | 半导体结构的制作方法 | |
| JP2008218820A (ja) | ウェーハとその製造方法 | |
| JP2009177063A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4724729B2 (ja) | 半導体装置の製造方法 | |
| JP3524009B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP2005340484A (ja) | 半導体装置及びその製造方法 | |
| JP2007266347A (ja) | 半導体装置の製造方法 | |
| US20050090088A1 (en) | Method for forming a word line spacer with good square profile |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111201 |