TWI402938B - 具有多個互連體之電子結構以及形成具有多個互連體之電子結構的方法 - Google Patents

具有多個互連體之電子結構以及形成具有多個互連體之電子結構的方法 Download PDF

Info

Publication number
TWI402938B
TWI402938B TW096135408A TW96135408A TWI402938B TW I402938 B TWI402938 B TW I402938B TW 096135408 A TW096135408 A TW 096135408A TW 96135408 A TW96135408 A TW 96135408A TW I402938 B TWI402938 B TW I402938B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
dielectric
interconnect
spacer
layer
Prior art date
Application number
TW096135408A
Other languages
English (en)
Other versions
TW200832614A (en
Inventor
Jeffery D Bielefeld
Boyan Boyanov
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200832614A publication Critical patent/TW200832614A/zh
Application granted granted Critical
Publication of TWI402938B publication Critical patent/TWI402938B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

具有多個互連體之電子結構以及形成具有多個互連體之電子結構的方法 發明領域
本發明係有關於積體電路領域。
 發明背景
金屬互連體用於積體電路製造中，作為將各個電子元件及/或半導體元件連接成為一個整體電路之手段。當製造此等金屬互連體時，必須考慮的兩大因素為：各個金屬互連體之電阻(R)及金屬互連體間所產生之耦合電容(C)，亦即串擾。此二因素妨礙金屬互連體之效率。如此，期望降低金屬互連體中之電阻之電容來緩和所謂之「RC－延遲」。
過去十年中，經由將銅互連體結合至線路處理順序的「後端」，積體電路效能諸如微處理器上之積體電路效能大為提升。存在有此種銅互連體(相較於鋁互連體)可大為降低此等互連體的電阻，結果導致傳導及效率的改良。
試圖降低於金屬互連體間產生之耦合電容，包括使用低－K(2.5－4)介電層，其罩住金屬互連體，此處K為介電層之介電常數。但已經證實結合此等薄膜之工程乃一大挑戰。其它試圖於金屬互連體間降低耦合電容的努力焦點集中於「空氣間隙」技術，此處於金屬線間並未存在有介電層。雖然此項技術可有效降低耦合電容，空氣的K值只為1，但由於不存在有支載之介電層，多個金屬互連體之結構完好性受損。
如此，於此處說明一種於多個金屬互連體中緩和RC－延遲之方法。
 發明概要
依據本發明之一實施例，係特地提出一種有多個互連體之電子結構，包含：一第一介電層；於該第一介電層上方之一第一互連體，其中該第一互連體包含一第一介電間隔件，該第一介電間隔件係直接相鄰於該第一互連體之側壁，且直接位於該第一介電層與該第一互連體之底面間；於該第一介電層上方之一第二互連體，其中該第二互連體包含一第二介電間隔件，該第二介電間隔件係直接相鄰於該第二互連體之側壁，且直接位於該第一介電層與該第二互連體之底面間，以及其中該第二介電間隔件係與該第一介電間隔件非鄰接；一第二介電層，其中該第二介電層係於該第一互連體及該第二互連體上方；以及一間隙係介於該第一介電層、該第一互連體、該第二互連體與該第二介電層間。
依據本發明之一實施例，係特地提出一種有多個互連體之電子結構，包含：一第一介電層；於該第一介電層上方之一第一互連體，其中該第一互連體包含一第一介電間隔件，該第一介電間隔件係直接相鄰於該第一互連體之側壁，且直接位於該第一介電層與該第一互連體之底面間；於該第一介電層上方之一第二互連體，其中該第二互連體包含一第二介電間隔件，該第二介電間隔件係直接相鄰於該第二互連體之側壁，且直接位於該第一介電層與該第二互連體之底面間，以及其中該第二介電間隔件係與該第一介電間隔件非鄰接；於該第一介電層上方之一第三互連體，其中該第三互連體包含一第三介電間隔件，該第三介電間隔件係直接相鄰於該第三互連體之側壁，且直接位於該第一介電層與該第三互連體之底面間，以及其中該第三介電間隔件係與該第一介電間隔件及第二介電間隔件非鄰接；一第二介電層，其中該第二介電層係於該第一互連體、第二互連體及第三互連體上方；一第一間隙係於該第一介電層、該第一互連體、該第二互連體與該第二介電層間，其中該第二介電層並未填補該第一間隙；以及一第二間隙係介於該第一介電層、該第二互連體、該第三互連體與該第二介電層間，其中該第二間隙具有實質上大於該第一間隙之頂部寬度之頂部寬度，以及其中該第二介電層填補該第二間隙。
依據本發明之一實施例，係特地提出一種形成具有多個互連體之一電子結構之方法，包含：形成一第一介電層；形成一第二介電層於該第一介電層上方；使該第二介電層圖樣化成具有一串列溝槽之一經圖樣化之介電層，其中該串列溝槽之底部暴露該第一介電層之頂面；於該串列溝槽內形成一間隙件形成性介電層來部分填補該串列溝槽，其中該間隙件形成性介電層係覆蓋該經圖樣化之介電層之頂面；於該間隙件形成性介電層上方形成一互連體形成性金屬層來完全填補該串列溝槽之其餘部分；平坦化該互連體形成性金屬層及該間隙件形成性介電層，來暴露出該經圖樣化之介電層頂面且形成具有非鄰接之介電間隔件之一串列互連體；去除該經圖樣化之介電層；以及於該串列互連體上方形成一第三介電層，其中該第三介電層、該第一介電層及該具有非鄰接介電間隔件之該串列互連體形成一串列間隙。
圖式簡單說明
第1圖顯示根據本發明之一實施例，帶有非鄰接間隔件之多個具有外擴輪廓之互連體之剖面圖。
第2圖顯示根據本發明之一實施例，帶有非鄰接間隔件之一對具有外擴輪廓之互連體之剖面圖，其中該等互連體係凹陷入下方介電層中。
第3圖顯示根據本發明之一實施例，帶有非鄰接間隔件之多個具有外擴輪廓之互連體之剖面圖。
第4圖顯示根據本發明之一實施例，帶有非鄰接間隔件之多個具有外擴輪廓之互連體之剖面圖。
第5A－J圖顯示剖面圖，表示根據本發明之一實施例，包括形成非鄰接介電間隔件之步驟之多個具有外擴輪廓之互連體之形成。
第6A－C圖顯示剖面圖，表示根據本發明之一實施例，帶有非鄰接間隔件之多個具有外擴輪廓之互連體之形成。
 較佳實施例之詳細說明
說明多個用於積體電路之具有介電間隔件之金屬互連體及此等多個金屬互連體之製法。於後文說明中，陳述多項特定細節，諸如特定尺寸及化學方案以供徹底瞭解本發明。熟諳技藝人士須瞭解可無此等特定細節實施本發明。於其它情況下，並未說明眾所周知之處理步驟諸如製作圖樣步驟之細節，俾便不至於非必要地混淆本發明。此外，須瞭解於圖式所示之各個實施例為說明用之代表例，而非必要照比例繪製。
此處揭示用於金屬互連體之介電間隔件以及形成該等介電間隔件之方法。結合介電間隔件相鄰於金屬互連體之側壁，可提供對多個互連體及其連接通孔之實體支載，可提供未著陸通孔所駐在之一區，可能導致各個金屬互連體間相對低的耦合電容。舉例言之，可形成空氣間隙金屬互連體架構，該架構提供結合入積體電路之足夠結構完好，且提供未著陸之通孔可「著陸」之一區。
於各互連體間有較低耦合電容，換言之，減少串擾之金屬互連體之形成可經由將介電間隔件結合入互連結構中來達成。如此，介電間隔件可用來緩和於一串列金屬互連體內部之RC－延遲。例如，根據本發明之一實施例，介電間隔件係結合於金屬互連體間，來有助於使用較低介電常數材料(例如具有介電常數低於二氧化矽之介電常數之材料)用於此種金屬互連體間之間隙。此種減低介電常數材料之實施例包括低－K介電層(具有介電常數為2－4之層，此處二氧化矽約為4)或甚至為空氣，空氣具有介電常數為1。如此包括介電間隔件於多個金屬互連體間可能限制介電層只結合至通孔所駐在的高度。可進行此項辦法而未有損基於多個金屬互連體之電子結構的完好。
如此，期望結合介電間隔件相鄰於多個金屬互連體之側壁。根據本發明之一實施例，包含多個金屬互連體之互連結構100顯示於第1圖。金屬互連體102及104彼此隔開，且係位於介電層106A與106B間。介電間隔件108係駐在相鄰於金屬互連體102及104之側壁及下方。
金屬互連體102及104可包含任何適合用來傳導電流之材料，諸如銅、銀、鋁、或其合金。於一個實施例中，金屬互連體102及104包含具有原子組成於97－100%銅原子之範圍之多晶銅。於另一個實施例中，金屬互連體102及104包含散在之碳奈米管陣列。金屬互連體102及104具有任何不會顯著造成效能降級的剖面形狀，諸如方形、矩形、圓形、橢圓形、U字形、V字形、T字形、或A框形剖面形狀。根據本發明之一實施例，金屬互連體102及104之剖面形狀可用來形成金屬互連體102及104之加工方案之假影。外擴輪廓為此種假影之一個實例，其特徵為具有比底面更寬的頂面，以及側壁由頂面朝向底面向內傾斜。於一個實施例中，金屬互連體102及104具有外擴角θ為90度至155度之外擴輪廓，如第1圖所示。一個特定實施例中，外擴角係於105－135度之範圍。
介電層106A及106B包含任何適合對互連結構100提供結構完整性之材料。於一個實施例中，介電層106A及106B之介電常數係於2－5.5之範圍。於另一個實施例中，介電層106A及106B之介電常數係於2.5－4之範圍。於一個實施例中，介電層106A及106B係由選自於由二氧化矽、矽酸鹽、具有0－10%孔隙度之摻碳氧化物或其氟化版本所組成之組群之材料所組成。
參考第1圖，介電間隔件108係駐在相鄰於金屬互連體102及104之側壁且位於金屬互連體102及104之下方。介電間隔件108可由任何適合提供結構完好，但又對互連結構100具有最低電容之材料所組成。於一個實施例中，介電間隔件108之介電常數係於3－7之範圍。於另一個實施例中，介電間隔件108之介電常數係於4－6之範圍，且該介電常數係大於介電層106之介電常數。於一個實施例中，介電間隔件108可由選自於由氮化矽、碳化矽、摻氮碳化矽、摻氧碳化矽、摻硼氮化碳或摻硼碳化矽所組成之組群中之材料所組成。於另一個實施例中，介電間隔件108包含選自於由CoW或CoWBP所組成之組群之以金屬為主之材料所組成。介電間隔件108可隨形於有任何適當剖面形狀之金屬互連體。如此，根據本發明之另一個實施例，介電間隔件係結合具有外擴輪廓之金屬互連體使用，如第1圖所示。於一個實施例中，介電間隔件108促成環繞金屬互連體102及104之氣密封的形成。經由打斷相鄰金屬互連體之介電間隔件之連續性，可打斷金屬互連體間之電容耦合路徑，因而減少RC－延遲。如此，根據本發明之一實施例，金屬互連體102及104之介電間隔件108係彼此非鄰接(換言之，非連接)，也如第1圖所示。
具有外擴輪廓之第二高度互連體係位在第二介電層106B上方，第二介電層106B又係座落於金屬互連體102及104上方。根據本發明之一實施例，第三金屬互連體110係藉由介電層106B所罩住之一通孔112而連接至金屬互連體102。介電間隔件108有足夠寬度，於通孔112為未著陸之通孔時，該寬度足夠提供通孔112著陸之表面。於一個實施例中，通孔112係著陸於金屬互連體102頂面之一部分上，以及著陸於介電間隔件108之頂面之一部分上，如第1圖所示。於一個實施例中，介電間隔件108之寬度為金屬互連體寬度之5－30%之範圍。於一個特定實施例中，介電間隔件108之寬度係於5－20奈米之範圍。供與未著陸的通孔112作比較，根據本發明之另一個實施例，著陸之通孔114顯示於第1圖。
於互連結構100中之多個金屬互連體可進一步包含一障壁層116。障壁層116可包含任何適合用來抑制來自於金屬互連體之電遷移之材料，防止金屬互連體氧化之材料或提供一表面用來於鑲嵌程序中提供孕核表面之材料。於一個實施例中，障壁層116係由選自於由鉭、鈦、氮化鉭、氮化鈦或其組合所組成之組群之材料所製成。於另一個實施例中，障壁層116之厚度係於50－150埃之範圍。於互連結構100之多個金屬互連體也包含一蓋層118。蓋層118可包含任何適合抑制來自於金屬互連體之電遷移之材料，或防止金屬互連體氧化之材料。於一個實施例中，蓋層118包含選自於由銥、釕、鈷、鈷/鎢合金、磷化鈷/磷化鎢、磷化鈷硼或其組合所組成之組群之材料。
參考第1圖，間隙120存在於與相鄰金屬互連體102及104相關聯之介電間隔件108間。間隙120包含任何適合隔離金屬互連體102及104之材料或氣體所組成。於一個實施例中，間隙120之材料或氣體對金屬互連體102與金屬互連體104間之電容耦合之貢獻可忽略。於一個實施例中，間隙120之材料或氣體包含空氣。於另一個實施例中，間隙120之材料或氣體之介電常數為1至2.5。於特定實施例中，間隙120包含有25－40%孔隙度之摻碳氧化物。於一個實施例中，間隙120之材料或氣體之介電常數係小於介電層106A及106B之介電常數。
間隙120可具有足夠緩和相鄰金屬互連體間之串擾之寬度，但於空氣間隙之情況下，該間隙寬度於頂部夠窄，來阻擋於介電層106B之沉積期間間隙被介電層106B所填補。於一個實施例中，間隙120夠寬可緩和相鄰介電間隔件108間的串擾。於一個實施例中，間隙120之頂部寬度實質上係等於介電間隔件108之寬度。於另一個實施例中，間隙120之頂部寬度係於5－20奈米之範圍。於特定實施例中，間隙120之頂寬約為相鄰金屬互連體間之距離之約三分之一。
結合介電間隔件之多個金屬互連體可能要求結構強化。根據本發明之一實施例，此種金屬互連體係凹陷入下方介電層中，如此「定錨」該等金屬互連體。參考第2圖，可能包含一障壁層216及一蓋層218之金屬互連體202及204凹陷入介電層206內部。如第2圖所示，介電間隔件208可能為非鄰接且由間隙220所隔開。根據本發明之一實施例，第2圖之互連結構200包含多個金屬互連體，具有由金屬互連體202及204定錨所得之結構完整性加強。於一個實施例中，凹陷之金屬互連體202及204係藉鑲嵌方法形成，此處，凹陷入介電層206內部係於鑲嵌製作圖案步驟期間形成，容後詳述。
結合介電間隔件之多個金屬互連體可包含有可變間隔之主動金屬互連體架構。此種主動金屬互連體間之間隔可變架構可能抑制整體空氣間隙架構的形成，原因在於上方介電層可能填補較寬的間隙，如此增加彼此進一步遠離之金屬互連體間的耦合電容。根據本發明之一實施例，虛設金屬互連體，亦即未連接至積體電路主動部分之金屬互連體用來維持金屬互連體間之間隔相等。參考第3圖，互連結構300包含一虛設金屬互連體330及一介電間隔件。於一個實施例中，虛設金屬互連體330阻擋介電層306填補相鄰主動金屬互連體上介於非鄰接介電間隔件間之間隙。
除了第3圖相關結構之外，結合介電間隔件之多個金屬互連體可包含有可變間隔但未結合虛設互連體之主動金屬互連體架構。根據本發明之一實施例，欲彼此隔開之鄰近金屬互連體相關的介電間隔件間之間隙實際上係由上介電層所填補。參考第4圖，鄰近的金屬互連體412及414比較鄰近的金屬互連體402及404更進一步隔開。如此，於金屬互連體402及404上方之介電層406並未填補金屬互連體402與404間之間隙；而金屬互連體412及414上方之介電層440可能填補金屬互連體412與414間之間隙。於特定實施例中，具有頂寬實質上大於介電間隔件408之寬度之一間隙係被頂介電層440所填補，如第4圖所示。於一個實施例中，金屬互連體412與414間之間隙係大於45奈米。介電層440可藉適合填補金屬互連體412與414間之間之技術來沉積，其中該間隙寬度係大於介電間隔件408之寬度，填補間隙至一厚度，該厚度足夠於隨後被拋光成金屬互連體412及414上方且介於金屬互連體412與414間之平坦面，如第4圖所示。如此，根據本發明之一實施例，介電層440係藉旋塗法沉積來填補金屬互連體412與414間之間隙，其中該間隙寬度係大於介電間隔件408之寬度，填補間隙至一厚度，該厚度足夠於隨後被拋光成金屬互連體412及414上方且介於金屬互連體412與414間之平坦面。
用於金屬互連體之介電間隔件可藉任何適合以介電間隔件材料整體覆蓋金屬互連體側壁之適當方法製造。根據本發明之一實施例，第5A－J圖顯示用於多個金屬互連體之非鄰接介電間隔件之形成。
參照第5A圖，介電層502係形成於一結構500上方。結構500可為其上形成多個金屬互連體之任何結構。根據本發明之一實施例，結構500為製造於矽基材中且包覆於介電層中之一互補金氧半導體(CMOS)電晶體陣列。多個金屬互連體(例如多個於後述步驟中所形成之金屬互連體)可形成於電晶體上方，以及其周圍之介電層上，金屬互連體係用來電連接電晶體而形成一積體電路。
介電層502可藉可提供介電層502之實質上均勻覆蓋之任一種適當技術而沉積於結構500上方，如第5A圖所示。於一個實施例中，介電層502係藉選自於由旋塗法、化學氣相沉積法或基於聚合物之化學氣相沉積法所組成之組群中之一種方法而沉積。於一特定實施例中，介電層502係藉涉及矽烷或有機矽烷作為前驅物氣體之化學氣相沉積法而沉積。介電層502可由適合用於具有介電間隔件之多個金屬互連體，作為耐用基底之任一種材料所形成。於一個實施例中，介電層502係由於金屬互連體形成於介電層502上之後，不會顯著造成一串列金屬互連體間之串擾之材料所製成。於一個實施例中，介電層502係由低K至中K介電材料所製成，而介電層502之介電常數係於2－5.5之範圍。於另一個實施例中，介電層502之介電常數係於2.5－4之範圍。於一特定實施例中，介電層502係由選自於二氧化矽、矽酸鹽或具有0－10%孔隙度之摻碳氧化物所組成之組群中之一種材料所製成。
金屬互連體可藉適合提供圖樣化金屬結構之任何技術來形成於介電層502上方。於一個實施例中，金屬互連體係藉扣除蝕刻法施用至一全面性金屬膜上所形成。於另一個實施例中，金屬互連體係藉鑲嵌技術形成。參照第5C－5F圖，使用犧牲介電層504之鑲嵌技術用來形成多個金屬互連體。犧牲介電層504可由任一種適合藉標準光刻術、蝕刻法製作圖樣、及/或適合用於隨後去除而未影響介電層502或隨後所形成之金屬互連體之任何材料所製成。於一個實施例中，犧牲介電層504係由具有20－35%孔隙度之摻碳氧化矽所製成。犧牲介電層504可藉提供犧牲介電層504實質均勻覆蓋於介電層502上方之任一種適當技術來沉積，如第5B圖之說明。於一個實施例中，犧牲介電層504係藉選自於由旋塗法、化學氣相沉積法或基於聚合物之化學氣相沉積法所組成之組群中之方法而沉積。
參照第5C圖，犧牲介電層504經製作圖樣來形成圖樣化犧牲介電層506，其暴露出介電層502之頂面之一部分。於一個實施例中，犧牲介電層504係使用各向異性蝕刻法製作圖樣。於另一個實施例中，犧牲介電層504係經由使用垂直乾蝕刻法或電漿蝕刻法，經製作圖樣來形成圖樣化犧牲介電層506，該蝕刻方法包含通式Cx Fy 之氟化碳，此處x及y為自然數。於特定實施例中，犧牲介電層504係經由使用包含自由基氟化碳之垂直乾蝕刻法或電漿蝕刻法而製作圖樣。於另一個實施例中，犧牲介電層504為可光界定材料且係使用光刻術法直接製作圖樣。
如此，形成一種結構包含有多個溝槽形成於其中之圖樣化犧牲介電層506。於一個實施例中，形成於圖樣化犧牲介電層506之該等串列溝槽之底部係與介電層502之頂面齊平。於另一個實施例中，形成於圖樣化犧牲介電層506之該等串列溝槽底部係凹陷入介電層502內部，來形成金屬互連體之定錨點(如前文關聯第2圖之說明)。該等溝槽串列之剖面形狀決定形成於其中之一串列金屬互連體之最終形狀。舉例言之，根據本發明之一實施例，該等溝槽串列具有外擴輪廓，如第5C圖所示，如此隨後形成於其中之一串列金屬互連體具有外擴輪廓。於一個實施例中，該等溝槽串列具有外擴輪廓，外擴角θ為90度至155度。於一特定實施例中，外擴角係於105－135度之範圍。第5C圖所示溝槽串列之外擴輪廓可能係由於用來形成溝槽串列之製作圖樣方法的結果，諸如前文說明之蝕刻法。例如，根據本發明之一實施例，於使用各向異性電漿蝕刻法來對犧牲介電層504製作圖樣期間形成外擴輪廓。於一個實施例中，於犧牲介電層504之蝕刻期間，電漿的局部偏壓改變，結果導致所形成之溝槽的輪廓變錐形化來形成圖樣化犧牲介電層506。於另一個實施例中，用來保有部分犧牲介電層504之遮罩層於蝕刻過程中緩慢溶蝕，導致比較該等溝槽串列底部，由該等溝槽串列頂部有較大量材料被移除。
參照第5D圖，形成間隔件之介電層514沉積於圖樣化犧牲介電層506上方。如此，根據本發明之一實施例，形成間隔件之介電層514係於多個金屬互連體形成前沉積。形成間隔件之介電層514可藉讓該層變成隨形或接近隨形之任一種適當技術，使用圖樣化犧牲介電層506來沉積。此外，形成間隔件之介電層514可藉不會過度加熱可能駐在於結構500中之任何電子元件或半導體元件之任一種適當技術而沉積。於一個實施例中，形成間隔件之介電層514係於或低於400℃溫度而沉積。於另一個實施例中，形成間隔件之介電層514係藉選自於由原子層沉積或化學氣相沉積所組成之組群之沉積方法來沉積。形成間隔件之介電層514可由適合緩和隨後所形成之多個金屬互連體間之串擾，同時對該等多個金屬互連體增加結構支載之任一種適當材料所製成。於一個實施例中，形成間隔件之介電層514係由選自於由氮化矽、碳化矽、摻氮碳化矽、摻氧碳化矽、摻硼氮化碳或摻硼碳化矽所組成之組群中之材料所製成。於另一個實施例中，形成間隔件之介電層514係由摻硼氮化碳層所組成，其中該摻硼氮化碳層係經由甲烷、乙硼烷及氨氣等氣體反應而形成。於另一個實施例中，形成間隔件之介電層514包含選自於由CoW或CoWBP所組成之組群中之一種基於金屬之材料所製成。
參照第5E圖，障壁層508形成於形成間隔件之介電層514上方。障壁層508可由適合抑制金屬元件由金屬互連體內部擴散出之任一種材料所製成且具有適合抑制擴散之足夠厚度。於一個實施例中，障壁層508係由選自於由鉭、鈦、氮化鉭、氮化鈦或其組合所組成之組群之材料所製成。於一個實施例中，障壁層508之厚度係於25－250埃之範圍。障壁層508可藉任一種於形成間隔件之介電層514上方提供隨形層或接近隨形層之適當技術而沉積。於一個實施例中，障壁層508可藉選自於原子層沉積法、化學氣相沉積法或物理氣相沉積法所組成之組群中之方法而沉積。
再度參照第5E圖，形成互連體之金屬層540係形成於障壁層508上方。形成互連體之金屬層540可藉適合完全填補(或若無可避免必然形成空隙，則為大部分填補)形成於圖樣化犧牲介電層506之該等溝槽串列之任一種方法以及任一種傳導材料所製成。於一個實施例中，形成互連體之金屬層540包含選自於銅、銀、鋁或其合金所組成之組群中之材料。於一個實施例中，形成互連體之金屬層540係由具有原子組成於97－100%銅原子之範圍之多晶銅所組成。於一個實施例中，形成互連體之金屬層540係藉選自於包含電化學沉積法、無電沉積法、化學氣相沉積法、原子層沉積(ALD)法或再流法所組成之組群中之一種技術而沉積。
參照第5F圖，於圖樣化犧牲介電層506頂面上方之全部形成間隔件之介電層514、障壁層508及形成互連體之金屬層540各部分皆被去除。如此，形成一串列金屬互連體包括金屬互連體510且具有障壁層508及介電間隔件516。相鄰金屬互連體之介電間隔件516可彼此非鄰接，如第5F圖所示。於圖樣化犧牲介電層506頂面上方之形成間隔件之介電層514、障壁層508及形成互連體之金屬層540各部分可藉任一種適合移除此等部分之技術移除，但未顯著溶蝕圖樣化犧牲介電層506所包圍之各部分。根據本發明之一實施例，於圖樣化犧牲介電層506頂面上方之形成間隔件之介電層514、障壁層508及形成互連體之金屬層540各部分係以選自於由電漿蝕刻法、化學蝕刻法、化學機械拋光法或電拋光法所組成之組群中之一種方法去除。於特定實施例中，於圖樣化犧牲介電層506頂面上方之形成間隔件之介電層514、障壁層508及形成互連體之金屬層540各部分可藉化學機械拋光法，使用由鋁氧及氫氧化鉀所組成之料漿去除。
參考第5G圖，蓋層512形成於多個金屬互連體包括金屬互連體510之頂面上。蓋層512可由任一種適合用來防止金屬線擠塑或金屬原子由金屬互連體510擴散出之任一種材料所組成。此外，蓋層512可提供抑制來自金屬互連體510之電遷移之效果，及/或防止金屬互連體510頂面氧化之效果。於一個實施例中，蓋層512係由選自於由銥、釕、鈷、鈷/鎢合金、磷化鈷/磷化鎢、磷化鈷鎢硼、磷化鈷硼或其組合所組成之組群之一傳導層所形成。蓋層512可藉適合用來均勻覆蓋金屬互連體510頂面之任一種方法所製成。於一個實施例中，蓋層512係藉選自於由電化學沉積法、無電沉積法或原子層沉積(ALD)法所組成之組群之技術而沉積。
圖樣化犧牲介電層506可經去除來提供自由豎立之金屬互連體510，如第5G圖所示。圖樣化犧牲介電層506可藉任一種適當技術去除，其中該去除法不會影響介電層502或金屬互連體510。根據本發明之一實施例，圖樣化犧牲介電層506係由具有孔隙度20－35%之摻碳氧化物所組成，介電層502係由具有0－10%孔隙度之摻碳氧化物所組成，圖樣化犧牲介電層506係以濕蝕刻化學移除，該化學包含20－30%體積比氫氧化四甲基銨。於一個實施例中，圖樣化犧牲介電層506係於蓋層512形成之前去除。於另一個實施例中，蓋層512係於圖樣化犧牲介電層506移除之前形成。於另一個實施例中，圖樣化犧牲介電層506並未被去除，而係保留於最終所得互連結構中。
參考第5H圖，介電層518係沉積於多個金屬互連體包括金屬互連體510上方以及沉積於介電間隔件516上方。介電層518可藉任何適當技術沉積，該技術可提供於多個金屬互連體包括金屬互連體510及511上方以及介電層516上方之實質上均勻覆蓋，而並未實質上填補來自於鄰近的金屬互連體510及511之介電層516間之空間，如第5H圖所示。於一個實施例中，介電層518係藉選自於由旋塗法、化學氣相沉積法或基於聚合物之化學氣相沉積法所組成之組群之方法沉積。介電層518可包含適合用作為新的一層次金屬互連體之耐用基底之任一種適當材料所製成。於一個實施例中，介電層518係由選自於二氧化矽、矽酸鹽或具0－10%孔隙度之摻碳氧化物所組成之組群之材料所製成。於另一個實施例中，圖樣化犧牲介電層506係於介電層518形成之後，藉選自於由高溫分解、加熱分解、或照光所組成之組群之方法去除。
再度參照第5H圖，間隙520係形成於鄰近金屬互連體510及511之介電層516間，以及形成於介電層502與518間。間隙520可包含允許金屬互連體510與511間具有可忽略之電容耦合之任一種適當材料或氣體。於一個實施例中，間隙520包含空氣。於另一個實施例中，間隙520包含具有孔隙度25－40%之摻碳氧化物，其形成將於後文就第6A－C圖討論。
參考第5I圖，介電層518可經製作圖樣來於部分金屬互連體511上形成一通孔溝槽530或其個別之蓋層512。部分通孔溝槽530並非直接位於金屬互連體511之頂面上方，反而係位於部分介電間隔件516上方，如此並未著陸。如此，根據本發明之一實施例，介電間隔件516提供此種未著陸之通孔溝槽530可著陸之表面，如第5I圖所示。
參照第5J圖，第二層次金屬互連體，包括金屬互連體522及524係形成於介電層518上方。根據本發明之一實施例，金屬互連體524係藉未著陸之通孔526而與下方之金屬互連體511連接。如此，可形成具有非鄰接介電間隔件之空氣間隙金屬互連架構，其提供未經著陸之通孔可著陸之一區。
根據本發明之一實施例，第5H圖之間隙520可以材料而非以空氣填補，如第6A－C圖說明。參考第6B圖，間隙介電層660係沉積於第6A圖所示結構上方(其係類似第5G圖之結構)。間隙介電層660可包含適合讓多個金屬互連體包括金屬互連體610間具有可忽略之電容耦合之任一種適當材料。於一個實施例中，間隙介電層660之介電常數為1至2.5。於另一個實施例中，間隙介電層660係由具有孔隙度25－40%之摻碳氧化物所製成。於一個實施例中，間隙介電層660之介電常數係小於介電層602之介電常數。
參考第6C圖，介電層618隨後沉積於具有間隙介電層660之多個金屬互連體包括金屬互連體610上方。介電層618可由第5I圖中關聯介電層518所討論之任一種材料所製成。於一個實施例中，間隙介電層660之介電常數係小於介電層618之介電常數。如此，可形成具有非鄰接介電間隔件之「超低K間隙」金屬互連架構。
雖然前述實施例意圖涵蓋金屬互連體之介電間隔件，但本發明非僅限於使用金屬互連體。導電碳奈米管可集結成束，用作為互連體來將電子元件或半導體元件結合成一積體電路。根據本發明之一實施例，介電間隔件係結合基於成束導電碳奈米管之互連體而使用。於特定實施例中，成束碳奈米管由於透過鑲嵌處理之製造結果具有外擴輪廓。如此，介電間隔件可形成於由成束碳奈米管所形成之互連體側壁上，來減少與此等互連體相關聯之RC－延遲，來對互連架構提供耐用性，或提供未著陸之通孔可著陸於互連體上之一表面。
如此，已經說明用於多個金屬互連體之介電間隔件以及形成該等介電間隔件之方法。於一個實施例中，介電間隔件係相鄰於具有外擴輪廓之鄰近金屬互連體，但該等介電間隔件彼此不相鄰接。於另一個實施例中，介電間隔件提供未著陸之通孔可有效著陸之一區。
100．．．互連結構
102．．．金屬互連體
104．．．金屬互連體
106A－B．．．介電層
108．．．介電間隔件
110．．．金屬互連體
112．．．未著陸通孔
114．．．著陸通孔
116．．．障壁層
118．．．蓋層
120．．．間隙
200．．．互連結構
202．．．金屬互連體
204．．．金屬互連體
206．．．介電層
208．．．介電間隔件
216．．．障壁層
218．．．蓋層
220．．．間隙
300．．．互連結構
306．．．介電層
330．．．虛設金屬互連體
402．．．金屬互連體
404．．．金屬互連體
406．．．介電層
408．．．介電間隔件
412．．．金屬互連體
414．．．金屬互連體
440．．．介電層
500．．．結構
502．．．介電層
504．．．犧牲介電層
506．．．經製作圖樣之犧牲介電層
508．．．障壁層
510．．．金屬互連體
511．．．金屬互連體
512．．．蓋層
514．．．形成間隔件之介電層
516．．．介電間隔件
518．．．介電層
520．．．間隙
522．．．金屬互連體
524．．．金屬互連體
526．．．未著陸之通孔
530．．．通孔溝槽
540．．．形成互連體之金屬層
602．．．介電層
610．．．金屬互連體
618．．．介電層
660．．．間隙介電層
第1圖顯示根據本發明之一實施例，帶有非鄰接間隔件之多個具有外擴輪廓之互連體之剖面圖。
第2圖顯示根據本發明之一實施例，帶有非鄰接間隔件之一對具有外擴輪廓之互連體之剖面圖，其中該等互連體係凹陷入下方介電層中。
第3圖顯示根據本發明之一實施例，帶有非鄰接間隔件之多個具有外擴輪廓之互連體之剖面圖。
第4圖顯示根據本發明之一實施例，帶有非鄰接間隔件之多個具有外擴輪廓之互連體之剖面圖。
第5A－J圖顯示剖面圖，表示根據本發明之一實施例，包括形成非鄰接介電間隔件之步驟之多個具有外擴輪廓之互連體之形成。
第6A－C圖顯示剖面圖，表示根據本發明之一實施例，帶有非鄰接間隔件之多個具有外擴輪廓之互連體之形成。
100．．．互連結構
102．．．金屬互連體
104．．．金屬互連體
106A－B．．．介電層
108．．．介電間隔件
110．．．金屬互連體
112．．．未著陸通孔
114．．．著陸通孔
116．．．障壁層
118．．．蓋層
120．．．間隙

Claims (20)

  1. 一種具有多個互連體之電子結構，包含：一第一介電層；凹陷入該第一介電層內之一第一互連體，其中該第一互連體包含一第一介電間隔件，該第一介電間隔件係直接相鄰於該第一互連體之一對側壁；凹陷入該第一介電層內之一第二互連體，其中該第二互連體包含一第二介電間隔件，該第二介電間隔件係直接相鄰於該第二互連體之一對側壁，且直接位於該第一介電層與該第二互連體之底面間，以及其中該第二介電間隔件係與該第一介電間隔件非鄰接；一第二介電層，其中該第二介電層係於該第一互連體及該第二互連體上方；以及一間隙係介於該第一介電層、該第一互連體、該第二互連體與該第二介電層間。
  2. 如申請專利範圍第1項之電子結構，其中該第一互連體及該第二互連體具有外擴輪廓且具有一外擴角於90度至155度之間。
  3. 如申請專利範圍第2項之電子結構，其中該外擴角係於105度至135度之範圍。
  4. 如申請專利範圍第2項之電子結構，其中該第二介電層與該第一介電間隔件及該第二介電間隔件形成分別環繞該第一互連體及該第二互連體之氣密封(hermetic seals)。
  5. 如申請專利範圍第4項之電子結構，其中該間隙包含空氣。
  6. 如申請專利範圍第2項之電子結構，其中該第一介電間隔件及該第二介電間隔件之介電常數係大於該第一介電層及該第二介電層之介電常數，及其中該第一介電層及該第二介電層之介電常數係大於該間隙之介電常數。
  7. 如申請專利範圍第6項之電子結構，其中該第一介電間隔件及該第二介電間隔件包含選自於由氮化矽、碳化矽、摻氮碳化矽、摻氧碳化矽、摻硼氮化碳或摻硼碳化矽所組成之組群之材料，其中該第一介電層及該第二介電層係包含選自於由二氧化矽、矽酸鹽或有0-10%孔隙度之摻碳氧化物所組成之組群之材料，以及其中該間隙包含具25-40%孔隙度之摻碳氧化物。
  8. 如申請專利範圍第2項之電子結構，其中該第一介電間隔件及該第二介電間隔件之寬度係實質上等於該間隙之頂寬度。
  9. 如申請專利範圍第8項之電子結構，其中該第一介電間隔件及該第二介電間隔件之寬度係於5-20奈米之範圍。
  10. 如申請專利範圍第2項之電子結構，進一步包含：於該第二介電層中之一通孔，其中該通孔之一第一部分係於該第一互連體之頂面上，以及其中該通孔之一第二部分係於該第一介電間隔件之頂面上。
  11. 如申請專利範圍第1項之電子結構，其中該第一介電間隔件係進一步直接設置在該第一介電層與該第一互連 體之底面間。
  12. 一種形成具有多個互連體之電子結構的方法，包含：形成一第一介電層；於該第一介電層上方形成一第二介電層；圖樣化該第二介電層以形成一經製作圖樣之介電層，其具有一串列溝槽，其中該串列溝槽之底部暴露且被形成在該第一介電層中；於該串列溝槽中形成一形成間隔件之介電層以部分地填補該串列溝槽，其中該形成間隔件之介電層覆蓋該經製作圖樣之介電層的頂表面；於該形成間隔件之介電層上方形成一形成互連體之金屬層以完全地填補該串列溝槽之其餘部分；平坦化該形成互連體之金屬層與該形成間隔件之介電層以暴露該經製作圖樣之介電層的頂表面，且形成具有非鄰接之介電間隔件之一串列互連體，該串列互連體凹陷入該第一介電層內；去除該經製作圖樣之介電層；以及於該串列互連體上方形成一第三介電層，其中該第三介電層、該第一介電層與具有非鄰接介電間隔件之該串列互連體形成一串列間隙。
  13. 如申請專利範圍第12項之方法，其中該串列溝槽具有外擴輪廓且具有一外擴角於90度至155度之間。
  14. 如申請專利範圍第13項之方法，其中該外擴角係於105度至135度之範圍。
  15. 如申請專利範圍第12項之方法，其中該形成間隔件之介電層的介電常數係大於該第一介電層與該第三介電層之介電常數，且其中該第一介電層與該第三介電層之介電常數係大於該串列間隙之介電常數。
  16. 如申請專利範圍第15項之方法，其中該形成間隔件之介電層包含選自於由氮化矽、碳化矽、摻氮碳化矽、摻氧碳化矽、摻硼氮化碳或摻硼碳化矽所組成之組群之材料，其中該第一介電層與該第三介電層係包含選自於由二氧化矽、矽酸鹽或有0-10%孔隙度之摻碳氧化物所組成之組群之材料，以及其中該串列間隙包含具25-40%孔隙度之摻碳氧化物。
  17. 如申請專利範圍第12項之方法，其中該串列間隙係包含空氣。
  18. 如申請專利範圍第17項之方法，其中該第二介電層係由具有20-35%孔隙度之摻碳氧化物所組成。
  19. 如申請專利範圍第18項之方法，其中該形成間隔件之介電層係藉選自於由化學氣相沉積法或原子層沉積法所組成之群組中之一程序而沉積，且其中該形成間隔件之介電層包含選自於由氮化矽、碳化矽、摻氮碳化矽、摻氧碳化矽、摻硼氮化碳或摻硼碳化矽所組成之組群之材料。
  20. 如申請專利範圍第12項之方法，進一步包含：於該第三介電層中形成一未著陸通孔(unlanded via)。
TW096135408A 2006-09-21 2007-09-21 具有多個互連體之電子結構以及形成具有多個互連體之電子結構的方法 TWI402938B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/525,709 US7772702B2 (en) 2006-09-21 2006-09-21 Dielectric spacers for metal interconnects and method to form the same

Publications (2)

Publication Number Publication Date
TW200832614A TW200832614A (en) 2008-08-01
TWI402938B true TWI402938B (zh) 2013-07-21

Family

ID=39200815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096135408A TWI402938B (zh) 2006-09-21 2007-09-21 具有多個互連體之電子結構以及形成具有多個互連體之電子結構的方法

Country Status (5)

Country Link
US (1) US7772702B2 (zh)
CN (1) CN101506955B (zh)
DE (1) DE112007002215B4 (zh)
TW (1) TWI402938B (zh)
WO (1) WO2008036385A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949456B2 (en) * 2002-10-31 2005-09-27 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps
KR100852207B1 (ko) * 2007-06-04 2008-08-13 삼성전자주식회사 절연막 제거방법 및 금속 배선 형성방법
US8138604B2 (en) * 2007-06-21 2012-03-20 International Business Machines Corporation Metal cap with ultra-low k dielectric material for circuit interconnect applications
US8772933B2 (en) 2007-12-12 2014-07-08 International Business Machines Corporation Interconnect structure and method of making same
US8133793B2 (en) 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US8569730B2 (en) 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US8466044B2 (en) * 2008-08-07 2013-06-18 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods forming the same
US8421050B2 (en) 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
US8835892B2 (en) 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
US8183121B2 (en) 2009-03-31 2012-05-22 Sandisk 3D Llc Carbon-based films, and methods of forming the same, having dielectric filler material and exhibiting reduced thermal resistance
DE102009023377B4 (de) * 2009-05-29 2017-12-28 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
US7790601B1 (en) * 2009-09-17 2010-09-07 International Business Machines Corporation Forming interconnects with air gaps
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US8896120B2 (en) * 2010-04-27 2014-11-25 International Business Machines Corporation Structures and methods for air gap integration
US9490165B2 (en) * 2010-12-30 2016-11-08 Globalfoundries Singapore Pte. Ltd. Reliable interconnect integration scheme
CN102376684B (zh) * 2011-11-25 2016-04-06 上海集成电路研发中心有限公司 铜互连结构及其制作方法
KR101619682B1 (ko) * 2011-12-29 2016-05-10 인텔 코포레이션 후드층을 갖는 에어갭 인터커넥트 및 그 형성 방법
KR101728288B1 (ko) 2011-12-30 2017-04-18 인텔 코포레이션 자기-폐쇄 비대칭 상호연결 구조
CN102938399B (zh) * 2012-11-02 2016-03-30 上海华力微电子有限公司 一种介电常数可调整的金属互连层及其制作方法
US8772938B2 (en) 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
US9059258B2 (en) 2013-03-04 2015-06-16 International Business Machines Corporation Controlled metal extrusion opening in semiconductor structure and method of forming
US9312222B2 (en) * 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning approach for improved via landing profile
US8962464B1 (en) * 2013-09-18 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-alignment for using two or more layers and methods of forming same
US9165824B2 (en) * 2013-09-27 2015-10-20 Intel Corporation Interconnects with fully clad lines
KR102092863B1 (ko) * 2013-12-30 2020-03-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9548349B2 (en) 2014-06-25 2017-01-17 International Business Machines Corporation Semiconductor device with metal extrusion formation
US9583380B2 (en) 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials
US9443956B2 (en) 2014-12-08 2016-09-13 Globalfoundries Inc. Method for forming air gap structure using carbon-containing spacer
US9768058B2 (en) 2015-08-10 2017-09-19 Globalfoundries Inc. Methods of forming air gaps in metallization layers on integrated circuit products
US10388564B2 (en) * 2016-01-12 2019-08-20 Micron Technology, Inc. Method for fabricating a memory device having two contacts
US9837355B2 (en) * 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
US10109476B2 (en) * 2016-07-01 2018-10-23 Lam Research Corporation Substrate processing method for depositing a barrier layer to prevent photoresist poisoning
US10134579B2 (en) * 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US10269636B2 (en) 2017-05-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
WO2018231195A1 (en) * 2017-06-13 2018-12-20 Intel Corporation Air gap structures in integrated circuit components
CN107978557B (zh) * 2017-11-23 2021-05-04 长江存储科技有限责任公司 一种在刻蚀槽中制造真空间隙的方法
US10622301B2 (en) 2018-08-17 2020-04-14 International Business Machines Corporation Method of forming a straight via profile with precise critical dimension control
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
CN112309958B (zh) * 2019-07-31 2023-04-07 长鑫存储技术有限公司 导电互连结构及其制备方法
US20220157708A1 (en) * 2020-11-17 2022-05-19 Intel Corporation Vertical metal splitting using helmets and wrap-around dielectric spacers
US20230178426A1 (en) * 2021-12-03 2023-06-08 Intel Corporation Via profile shrink for advanced integrated circuit structure fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127844A1 (en) * 2000-08-31 2002-09-12 International Business Machines Corporation Multilevel interconnect structure containing air gaps and method for making
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
US20040266167A1 (en) * 2003-06-26 2004-12-30 Dubin Valery M. Method and apparatus for an improved air gap interconnect structure

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759913A (en) * 1996-06-05 1998-06-02 Advanced Micro Devices, Inc. Method of formation of an air gap within a semiconductor dielectric by solvent desorption
US6303464B1 (en) * 1996-12-30 2001-10-16 Intel Corporation Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer
JP2962272B2 (ja) * 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
JP3228181B2 (ja) * 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
US5876798A (en) * 1997-12-29 1999-03-02 Chartered Semiconductor Manufacturing, Ltd. Method of fluorinated silicon oxide film deposition
US5982035A (en) * 1998-06-15 1999-11-09 Advanced Micro Devices, Inc. High integrity borderless vias with protective sidewall spacer
KR100275551B1 (ko) * 1998-08-26 2001-01-15 윤종용 반도체 메모리 장치의 콘택 형성 방법
KR100286126B1 (ko) * 1999-02-13 2001-03-15 윤종용 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법
KR100299521B1 (ko) 1999-06-25 2001-11-01 박종섭 반도체 소자의 배선 형성방법
US6556962B1 (en) * 1999-07-02 2003-04-29 Intel Corporation Method for reducing network costs and its application to domino circuits
US6440839B1 (en) * 1999-08-18 2002-08-27 Advanced Micro Devices, Inc. Selective air gap insulation
US6252290B1 (en) * 1999-10-25 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form, and structure of, a dual damascene interconnect device
JP3943320B2 (ja) * 1999-10-27 2007-07-11 富士通株式会社 半導体装置及びその製造方法
KR100308187B1 (ko) * 1999-11-05 2001-11-02 윤종용 디램 셀 제조방법 및 그에 의해 제조된 디램 셀
US6265321B1 (en) * 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
JP2002050686A (ja) 2000-08-03 2002-02-15 Seiko Epson Corp 半導体装置およびその製造方法
US6423630B1 (en) * 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
US6472266B1 (en) * 2001-06-18 2002-10-29 Taiwan Semiconductor Manufacturing Company Method to reduce bit line capacitance in cub drams
DE10140754A1 (de) * 2001-08-20 2003-03-27 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
US6897508B2 (en) * 2002-05-01 2005-05-24 Sundew Technologies, Llc Integrated capacitor with enhanced capacitance density and method of fabricating same
CN1490854A (zh) * 2002-10-18 2004-04-21 旺宏电子股份有限公司 形成自对准金属硅化物的方法
US20040084774A1 (en) * 2002-11-02 2004-05-06 Bo Li Gas layer formation materials
US6764919B2 (en) * 2002-12-20 2004-07-20 Motorola, Inc. Method for providing a dummy feature and structure thereof
JP2004363556A (ja) * 2003-05-13 2004-12-24 Mitsui Mining & Smelting Co Ltd 半導体素子
US6995073B2 (en) * 2003-07-16 2006-02-07 Intel Corporation Air gap integration
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
KR101021177B1 (ko) 2003-12-11 2011-03-15 매그나칩 반도체 유한회사 반도체 소자의 층간 절연막 형성 방법
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
KR100552856B1 (ko) * 2004-04-23 2006-02-22 동부아남반도체 주식회사 반도체 소자의 제조방법
US20050285269A1 (en) * 2004-06-29 2005-12-29 Yang Cao Substantially void free interconnect formation
US7109068B2 (en) 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
US7176119B2 (en) 2004-09-20 2007-02-13 International Business Machines Corporation Method of fabricating copper damascene and dual damascene interconnect wiring
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
KR100583965B1 (ko) * 2004-12-31 2006-05-26 삼성전자주식회사 비트라인들 간의 기생 커패시턴스를 줄일 수 있는반도체소자의 제조방법 및 그에 의해 제조된 반도체소자
US7649239B2 (en) * 2006-05-04 2010-01-19 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
US7619310B2 (en) * 2006-11-03 2009-11-17 Infineon Technologies Ag Semiconductor interconnect and method of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
US20020127844A1 (en) * 2000-08-31 2002-09-12 International Business Machines Corporation Multilevel interconnect structure containing air gaps and method for making
US20040266167A1 (en) * 2003-06-26 2004-12-30 Dubin Valery M. Method and apparatus for an improved air gap interconnect structure

Also Published As

Publication number Publication date
US20080073748A1 (en) 2008-03-27
CN101506955B (zh) 2010-11-17
DE112007002215T5 (de) 2009-07-30
US7772702B2 (en) 2010-08-10
CN101506955A (zh) 2009-08-12
TW200832614A (en) 2008-08-01
DE112007002215B4 (de) 2014-06-05
WO2008036385A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
TWI402938B (zh) 具有多個互連體之電子結構以及形成具有多個互連體之電子結構的方法
US10546743B2 (en) Advanced interconnect with air gap
US8383507B2 (en) Method for fabricating air gap interconnect structures
CN104733378B (zh) 半导体结构及其制造方法
TWI660457B (zh) 具有減少低-k介電質損壞的鑲嵌結構之製程
TWI514449B (zh) 半導體裝置及其製造方法
JP2010161305A (ja) 半導体装置及びその製造方法
US20060151887A1 (en) Interconnection structure having double diffusion barrier layer and method of fabricating the same
JP2009194286A (ja) 半導体装置及びその製造方法
TW201349411A (zh) 半導體裝置及半導體裝置的製造方法
JP5193542B2 (ja) 半導体装置の製造方法
TWI403235B (zh) 埋藏式電路結構之製作方法
CN110707066A (zh) 一种内连线结构及其制备方法
JP2008277437A (ja) 半導体装置およびその製造方法
JP2007294625A (ja) 半導体装置の製造方法
US10923423B2 (en) Interconnect structure for semiconductor devices
US20030222349A1 (en) Semiconductor device with multilayer interconnection structure
CN217822792U (zh) 半导体结构及半导体装置
JP2008010551A (ja) 半導体装置およびその製造方法
CN101295665A (zh) 一种喇叭状接触的制作方法
US20080003809A1 (en) Method for fabricating semiconductor memory device
JP3924501B2 (ja) 集積回路装置の製造方法
JP2006319116A (ja) 半導体装置およびその製造方法
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
US6599825B2 (en) Method for forming wiring in semiconductor device