CN107978557B - 一种在刻蚀槽中制造真空间隙的方法 - Google Patents
一种在刻蚀槽中制造真空间隙的方法 Download PDFInfo
- Publication number
- CN107978557B CN107978557B CN201711184301.4A CN201711184301A CN107978557B CN 107978557 B CN107978557 B CN 107978557B CN 201711184301 A CN201711184301 A CN 201711184301A CN 107978557 B CN107978557 B CN 107978557B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- vacuum gap
- layer
- etching groove
- hydrofluoric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000005530 etching Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims abstract description 24
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000005086 pumping Methods 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 230000036962 time dependent Effects 0.000 abstract description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 229910004014 SiF4 Inorganic materials 0.000 description 3
- -1 ammonium fluorosilicate Chemical compound 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- XLYOFNOQVPJJNP-ZSJDYOACSA-N heavy water Substances [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910019975 (NH4)2SiF6 Inorganic materials 0.000 description 1
- 229910020439 SiO2+4HF Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及一种在刻蚀槽中制造真空间隙的方法，所述方法包括如下步骤：向所述刻蚀槽通入氢氟酸和氨气，通过控制通入的氢氟酸和氨气的浓度和通入速率，除去刻蚀槽中的第一氧化物层；在所述刻蚀槽的顶部形成直线状的第二氧化物层，并形成真空间隙。本发明的在刻蚀槽中制造真空间隙的方法，在金属铜之间制造真空间隙，由于真空具有最低的介电常数，因此本发明能够极大减小铜层之间的电容，并且减少漏电流现象，改善含时介质击穿特性，进而提高器件性能。另外，本发明移除氧化物时没有采用等离子刻蚀工艺，因此可以在消除氧化物层的同时很好的保留氮化物层，从而也提高了新氧化物层形成的窗口。
Description
技术领域
本发明涉及一种在刻蚀槽中制造真空间隙的方法，涉及3D NAND存储器制造技术领域。
背景技术
随着半导体技术的发展，提出了各种半导体存储器件。相对于常规存储装置如磁存储器件，半导体存储器件具有访问速度快、存储密度高等优点。这当中，NAND结构正受到越来越多的关注。为进一步提升存储密度，出现了多种三维(3D)NAND器件。
如图1A-1F所示，是现有技术中制作3D NAND刻蚀槽的过程示意图。具体包含以下步骤：
(1)如图1A所示，在初始结构基础上经曝光后获得标准膜结构(film structure)，其自上至下依次包括光阻1、氮氧化硅层2(SiON)、氧化物层3、钨层5和氮碳化硅层4(SiCN)。
(2)如图1B所示，通过干法/湿法刻蚀去除光阻1、氮氧化硅层2(SiON)、和部分氧化物层3，从而露出钨层5。
(3)如图1C所示，通过原子层沉积技术(ALD)在步骤(2)的结构之上沉积氮化物层6。
(4)如图1D所示，通过干法刻蚀除去氧化物层3上的氮化物层6和钨层 5之上的氮化物层6，但保留氧化物层3侧壁上的氮化物层6。
(5)如图1E所示，通过电镀(ECP)将金属铜完全覆盖步骤(4)得到的结构，形成铜层7。
(6)如图1F所示，通过化学机械研磨(CMP)磨去顶层的金属铜，直至氮化物层6和氧化物层3的上表面露出时停止。这样，经过数个步骤，最终可以得到刻蚀槽结构。
在上述方法的过程中存在以下缺陷：由于电镀过程会导致金属铜在氮化物层6和氧化物层3中进行扩散，从而影响铜层7两两之间的绝缘性能，导致电流在两个铜层7之间击穿而形成漏电流，进而影响器件性能。
发明内容
为了解决上述技术问题，本发明的目的是设计一种在刻蚀槽中制造真空间隙的方法，通过在刻蚀槽结构中制造真空间隙，以替代氧化物层的隔绝功能，进而解决铜扩散的问题和漏电问题。
根据本发明的一个方面，提供了一种在刻蚀槽中制造真空间隙的方法，包含以下步骤：
向所述刻蚀槽通入氢氟酸和氨气，通过控制通入的氢氟酸和氨气的浓度和通入速率，除去刻蚀槽中的第一氧化物层；
在所述刻蚀槽的顶部形成直线状的第二氧化物层，并形成真空间隙。
优选的，所述刻蚀槽包括位于底部的氮碳化硅层和位于氮碳化硅层之上的第一氧化物层，在氮碳化硅层和第一氧化物层中间隔分布多个导电沟道，所述导电沟道底部具有由导电材料形成的导体层，所述导体层之上具有铜层，所述铜层和第一氧化物层之间具有氮化物层。
更优选的，所述氮化物层由氮化硅制成。
更优选的，所述导体层由导电材料制成。
优选的，所述导电材料包括钨、钴、铜、铝和硅化物中的一种或几种的组合。
优选的，所述第一氧化物层为二氧化硅。
优选的，所述第二氧化物层由二氧化硅制成。
优选的，所述氢氟酸、氨气与第一氧化物层反应生成氟硅酸铵和水，所述氟硅酸铵和水由抽取设备抽走排出。
优选的，所述第二氧化物层由已制好的直线状氧化物直接覆盖在刻蚀槽的顶部形成，或者由慢速沉积的薄膜沉淀工艺形成。
根据本发明的另一个方面，还提供了一种3D NAND存储器，其包括根据上述方法制造的刻蚀槽。
本发明的在刻蚀槽中制造真空间隙的新方法，在金属铜之间制造真空间隙，由于真空具有最低的介电常数，因此本发明能够极大减小铜层之间的电容，并且减少漏电流现象，改善含时介质击穿特性，进而提高器件性能。另外，本发明移除氧化物时没有采用等离子刻蚀工艺，因此可以在消除氧化物层的同时很好的保留氮化物层，从而也提高了新氧化物层形成的窗口。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1A-1F是现有技术在刻蚀槽中制造真空间隙的过程示意图；
图2A-2B是本发明在刻蚀槽中制造真空间隙的过程示意图；
图3为本发明使用氢氟酸和氨气消除氧化物层(SiO2)的原理示意图。
具体实施方式
下文将参照附图更充分地描述本发明的实施例，本发明的优选实施例在附图中示出。然而，本发明可以以不同的方式实施，而不应被解释为仅限于此处所述的实施例。在整个说明书中相同的附图标记始终指代相同的元件。
应当理解，虽然这里可使用术语第一、第二等描述各种元件，但这些元件不应受限于这些术语。这些术语用于使一个元件区别于另一个元件。例如，第一元件可以称为第二元件，类似地，第二元件可以称为第一元件，而不背离本发明的范围。如此处所用的，术语“和/或”包括一个或多个所列相关项目的任意及所有组合。
应当理解，当称一个元件在另一元件“上”、“连接到”或“耦合到”另一元件时，它可以直接在另一元件上或者连接到或耦合到另一元件，或者还可以存在***的元件。相反，当称一个元件“直接在”另一元件上或者“直接连接到”或“直接耦合到”另一元件时，不存在***的元件。其他的用于描述元件之间关系的词语应当以类似的方式解释(例如，“在...之间”相对于“直接在... 之间”、“相邻”相对于“直接相邻”等)。这里当称一个元件在另一元件上时，它可以在另一元件上或下，直接耦合到另一元件，或者可以存在***的元件，或者元件可以通过空隙或间隙分隔开。
这里所用的术语仅仅是为了描述特定实施例，并非要限制本发明。如此处所用的，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在包括复数形式。还应当理解，术语“包括”、“包括”、“包括”和/或“包括”，当在此处使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他的特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
本发明实施例的在刻蚀槽中制造真空间隙的方法，应用在目前常见的刻蚀槽结构上。如图1F所示，所述刻蚀槽包括位于底部的氮碳化硅层4和位于氮碳化硅层4之上的第一氧化物层3，在氮碳化硅层4和第一氧化物层3中间隔分布多个导电沟道，所述导电沟道底部具有由导电材料形成的导体层5，所述导体层5之上具有铜层7，所述铜层7和第一氧化物层3之间具有氮化物层6。所述氮化物层6可由氮化硅制成。
在一些实施例中，刻蚀槽中的导体层5可由导电材料制成，包括但不限于钨、钴、铜、铝和硅化物中的一种或几种的组合。
本发明实施例的在刻蚀槽中制造真空间隙的过程如图2A-2B所示，包括如下步骤：
S1、如图2A所示，通入氢氟酸和氨气，通过控制通入的氢氟酸和氨气的浓度和通入速率，除去刻蚀槽中的第一氧化物层(也即图1A-1F中的氧化物层3)。
在这个步骤中，第一氧化物层被除去而氮化物层6得以保留。如此，为下一个步骤中形成新的氧化物层而提供了更宽的窗口供其覆盖。
在一些实施例中，所述第一氧化物层为二氧化硅。在一些实施例中，氢氟酸的浓度为质量比1:500(HF：H2O)，通入的时间为1到5分钟。在缓冲腐蚀期间时间内，通过控制氢氟酸和氨气的用量和注入速度，使用氢氟酸和氨气通入第一氧化物层的表面，使其发生化学反应。在这个过程中，会在二氧化硅表面渐次发生如下化学反应过程：SiO2+4HF＝SiF4+2H2O、SiO2+4HF+4NH3＝SiF4+2H2O+4NH3、 SiF4+2HF+2NH3＝(NH4)2SiF6。最终，会生成氟硅酸铵和水的固液混合体。在反应过程中，不时通过抽取设备(例如常见的抽真空设备)，将反应生成的固液混合体抽走排出，如此反复，直到由二氧化硅构成的第一氧化物层被逐渐腐蚀消失。在这个过程中，由于氮化物层6并不和氢氟酸或氨气发生化学反应，因而得以保留。
由于反应产生的氟硅酸铵很快被真空抽取设备抽走，而且本发明所使用的氢氟酸浓度很低，因此，上述的氢氟酸腐蚀过程能够很容易的除去多余氧化物而不会伤及需要保留的氮化物层6本身。本发明移除氧化物时没有采用等离子刻蚀工艺，因此可以在消除氧化物层的同时很好的保留氮化物层，从而也提高了新氧化物层形成的窗口。
S2、如图2B所示，在刻蚀槽的顶部覆盖第二氧化物层8。所述第二氧化物层8为直线状，在水平方向连续延伸。所述第二氧化物层8由二氧化硅制成。
在一些实施例中，所述第二氧化物层8可由已制好的直线状氧化物直接覆盖在刻蚀槽的顶部形成，此后将原第一氧化物层3被腐蚀后形成的空间抽真空从而形成真空间隙9。在另一些实施例中，所述第二氧化物层8也可由慢速沉积的薄膜沉淀工艺形成，所述薄膜沉淀工艺包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)、原子层沉积法(ALD)和/或其他合适的方法。
如此，在刻蚀槽的金属铜层7之间，形成了真空间隙9。由于真空具有最低的介电常数，因此本发明能够极大减小铜层之间的电容，并且减少漏电流现象，改善含时介质击穿特性，进而提高器件性能。
本发明的在刻蚀槽中制造真空间隙的新方法，在金属铜之间制造真空间隙，由于真空具有最低的介电常数，因此本发明能够极大减小铜层之间的电容，并且减少漏电流现象，改善含时介质击穿特性，进而提高器件性能。另外，本发明移除氧化物时没有采用等离子刻蚀工艺，因此可以在消除氧化物层的同时很好的保留氮化物层，从而也提高了新氧化物层沉积的窗口。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (7)
1.一种在刻蚀槽中制造真空间隙的方法，其特征是，包含以下步骤：
向所述刻蚀槽通入氢氟酸和氨气，通过控制通入的氢氟酸和氨气的浓度和通入速率，除去刻蚀槽中的第一氧化物层，所述氢氟酸、氨气与第一氧化物层反应生成氟硅酸铵和水的固液混合体，在反应过程中，将反应生成的固液混合体由抽取设备抽走排出；所述刻蚀槽包括位于底部的氮碳化硅层和位于氮碳化硅层之上的第一氧化物层，在氮碳化硅层和第一氧化物层中间隔分布多个导电沟道，所述导电沟道底部具有由导电材料形成的导体层，所述导体层之上具有铜层，所述铜层和第一氧化物层之间具有氮化物层；
在所述刻蚀槽的顶部形成直线状的第二氧化物层，并形成真空间隙；所述第二氧化物层由已制好的直线状氧化物直接覆盖在刻蚀槽的顶部形成，或者由慢速沉积的薄膜沉淀工艺形成。
2.根据权利要求1所述的一种在刻蚀槽中制造真空间隙的方法，其特征是：
所述氮化物层由氮化硅制成。
3.根据权利要求1所述的一种在刻蚀槽中制造真空间隙的方法，其特征是：
所述导体层由导电材料制成。
4.根据权利要求3所述的一种在刻蚀槽中制造真空间隙的方法，其特征是：
所述导电材料包括钨、钴、铜、铝和硅化物中的一种或几种的组合。
5.根据权利要求1所述的一种在刻蚀槽中制造真空间隙的方法，其特征是：
所述第一氧化物层为二氧化硅。
6.根据权利要求1所述的一种在刻蚀槽中制造真空间隙的方法，其特征是：
所述第二氧化物层由二氧化硅制成。
7.一种3D NAND存储器，其特征在于，其包括根据权利要求1-6任意一项所述方法制造的刻蚀槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711184301.4A CN107978557B (zh) | 2017-11-23 | 2017-11-23 | 一种在刻蚀槽中制造真空间隙的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711184301.4A CN107978557B (zh) | 2017-11-23 | 2017-11-23 | 一种在刻蚀槽中制造真空间隙的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107978557A CN107978557A (zh) | 2018-05-01 |
| CN107978557B true CN107978557B (zh) | 2021-05-04 |
Family
ID=62011262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711184301.4A Active CN107978557B (zh) | 2017-11-23 | 2017-11-23 | 一种在刻蚀槽中制造真空间隙的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107978557B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050012219A1 (en) * | 2003-07-16 | 2005-01-20 | Huey-Chiang Liou | Air gap integration |
| CN101506955A (zh) * | 2006-09-21 | 2009-08-12 | 英特尔公司 | 用于金属互连的电介质间隔体及其形成方法 |
| US20160307773A1 (en) * | 2015-04-15 | 2016-10-20 | Samsung Electronics Co., Ltd. | Method of Manufacturing Semiconductor Devices |
-
2017
- 2017-11-23 CN CN201711184301.4A patent/CN107978557B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050012219A1 (en) * | 2003-07-16 | 2005-01-20 | Huey-Chiang Liou | Air gap integration |
| CN101506955A (zh) * | 2006-09-21 | 2009-08-12 | 英特尔公司 | 用于金属互连的电介质间隔体及其形成方法 |
| US20160307773A1 (en) * | 2015-04-15 | 2016-10-20 | Samsung Electronics Co., Ltd. | Method of Manufacturing Semiconductor Devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107978557A (zh) | 2018-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030057184A1 (en) | Method for pull back SiN to increase rounding effect in a shallow trench isolation process | |
| KR20200055797A (ko) | 3d nand 확장성을 위한 다층 스택들 | |
| CN107863323B (zh) | 半导体装置的形成方法 | |
| CN102148191B (zh) | 接触孔形成方法 | |
| CN101438389A (zh) | Cmos晶体管栅极中的凹入功函数金属 | |
| US9754799B2 (en) | Fabrication method of interconnect structure | |
| CN105448814A (zh) | 半导体结构的形成方法 | |
| US20230320063A1 (en) | Memory device, semiconductor structure and method for manufacturing semiconductor structure | |
| US20060027875A1 (en) | Semiconductor device with gate space of positive slope and fabrication method thereof | |
| CN101410966A (zh) | 在其中具有扩大部分的沟槽隔离结构 | |
| CN107978557B (zh) | 一种在刻蚀槽中制造真空间隙的方法 | |
| US11848232B2 (en) | Method for Si gap fill by PECVD | |
| KR101767538B1 (ko) | 진보된 배선들을 위한 유전체 캡핑 배리어로서의 금속-함유 필름들 | |
| US6974749B2 (en) | Bottom oxide formation process for preventing formation of voids in trench | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| CN104979269A (zh) | 一种半导体器件的制作方法 | |
| JP2005129937A (ja) | 低ｋ集積回路相互接続構造 | |
| JP2018032722A (ja) | 半導体装置の製造方法 | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| CN110073467B (zh) | 用于提供低k间隔物的方法 | |
| CN111029298A (zh) | 一种铜互连层的制造方法 | |
| CN104392959A (zh) | 双大马士革结构的制造方法 | |
| CN105632909B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN104716085B (zh) | 一种半导体器件及其制造方法 | |
| US9059094B2 (en) | Semiconductor gate structure and method of fabricating thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |