TWI396856B - Test apparatus, test method and storage medium - Google Patents
Test apparatus, test method and storage medium Download PDFInfo
- Publication number
- TWI396856B TWI396856B TW099142657A TW99142657A TWI396856B TW I396856 B TWI396856 B TW I396856B TW 099142657 A TW099142657 A TW 099142657A TW 99142657 A TW99142657 A TW 99142657A TW I396856 B TWI396856 B TW I396856B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- packet
- test module
- control
- control packet
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明係關於試驗裝置、試驗方法及記憶媒體。
用以試驗被試驗元件之試驗裝置,具備複數個試驗模組。各個複數個試驗模組,與被試驗元件的端子相連接,用以試驗該被試驗元件。各個試驗模組,藉由具有微處理器等控制電路之試驗控制部來加以控制。
試驗控制部,藉由對各個試驗模組傳送含有控制命令之控制封包,來控制該試驗模組。例如,試驗控制部,將含有讀出命令(read command)之控制封包(用以從被試驗元件的暫存器來讀出資料)、及含有寫入命令(write command)之控制封包(用以將資料寫入至被試驗元件的暫存器),加以傳送至試驗模組。
然而,在試驗裝置具備複數個不同種類的試驗模組時,則試驗控制部,有無法使用單一種類的控制封包就控制全部的試驗模組之場合。例如,試驗裝置,在具備只能接收具有第一封包構造之控制封包之試驗模組、以及只能接收具有第二封包構造之控制封包之試驗模組之場合,則要求需對各個試驗模組傳送不同種類的控制封包。其結果,試驗控制部的硬體電路或使微處理器得以動作之程式的規模會變大,而產生問題。另外,封包構造,是指對應於在控制封包中所儲存的資訊的種類和該資訊的儲存順序而規定的控制封包的形狀。
為了解決上述問題,在本發明的第一態樣中,提供一種試驗裝置,是用以試驗被試驗元件之試驗裝置,其具備:試驗模組部,其試驗被試驗元件;試驗控制部,其生成用以控制試驗模組部之控制封包;以及連接部,其接收來自試驗控制部之控制封包,並加以傳送至試驗模組部;並且,試驗模組部,具有:第一試驗模組,其對應於第一封包構造的控制封包來進行動作;及第二試驗模組,其對應於第二封包構造的控制封包來進行動作,該第二封包構造的控制封包,是將擴張領域追加至第一封包構造的控制封包中而成;試驗控制部,將第二封包構造的控制封包,傳送至連接部,連接部,其對於第一試驗模組,從試驗控制部所接收到的第二封包構造的控制封包中除去了擴張領域的部分,之後才會進行傳送,而對於第二試驗模組,則傳送從試驗控制部所接收到的第二封包構造的控制封包。
連接部,例如,具有:轉換部,其將擴張領域的部分,加以除去;以及,記憶部,其將轉換部所除去的擴張領域的部分,加以記憶。連接部,也能在從試驗控制部所取得的控制封包中含有的試驗模組識別信號,其表示用以傳送控制封包之試驗模組的種類別,是表示第一試驗模組之場合,則從控制封包中將擴張領域加以除去,並傳送至第一試驗模組,並將除去後的擴張領域的部分加以儲存在記憶部;且在試驗模組識別信號是表示第二試驗模組之場合,則將控制封包傳送至第二試驗模組。
又,連接部,也能在轉換部中,將在記憶部中所儲存的擴張領域的部分,附加至從第一試驗模組所接收到的第一封包構造的控制封包中,以生成第二封包構造的控制封包,並將該第二封包構造的控制封包加以傳送至試驗控制部,且將從第二試驗模組所接收到的第二封包構造的控制封包,不經由轉換部而傳送至試驗控制部。
試驗控制部,生成前述控制封包,其在擴張領域中含有第一試驗模組無法實行且第二試驗模組124能夠實行的命令。試驗控制部,也能生成含有第一試驗模組和第二試驗模組所能共通使用的共通命令、及含有複數個子命令之控制封包;該共通命令是在擴張領域以外的領域中,該複數個子命令是在擴張領域中,且是用以指示將共通命令所指示的動作加以細分化之後的複數個動作。又,試驗控制部,也能生成含有試驗模組識別資訊之第二封包構造的控制封包,該試驗模組識別資訊,用以表示是要送至第一試驗模組之封包、是要送至第二試驗模組之封包、還是要送至第一試驗模組和第二試驗模組之封包。
連接部,也能在試驗模組識別資訊,表示是要送至第一試驗模組和第二試驗模組之封包之場合,則也能將控制封包,傳送至第二試驗模組,並將已從控制封包除去了擴張領域的部分之後的具有第一封包構造之控制封包,傳送至第一試驗模組。
在本發明的第二態樣中,提供一種試驗方法,是藉由具有第一試驗模組和第二試驗模組之試驗模組部,來試驗被試驗元件之方法,該第一試驗模組是對應於第一封包構造的控制封包來進行動作,該第二試驗模組是對應於第二封包構造的控制封包來進行動作,該第二封包構造的控制封包,是將擴張領域追加至第一封包構造的控制封包中而成,其中該試驗方法:生成用以控制試驗模組部之第二封包構造的控制封包,並且,對於第一試驗模組,從第二封包構造的控制封包中除去了擴張領域的部分,之後才會進行傳送,而對於第二試驗模組,則傳送第二封包構造的控制封包。
在本發明的第三態樣中,提供一種記憶媒體,其儲存有使試驗裝置發揮機能之程式,該試驗裝置,具備:試驗模組部,其試驗被試驗元件;試驗控制部,其生成用以控制試驗模組部之控制封包;以及連接部,其接收來自試驗控制部之控制封包,並加以傳送至試驗模組部;其中,該試驗媒體所儲存的程式:在電腦中,使試驗模組部,作為第一試驗模組和第二試驗模組而發揮機能,該第一試驗模組是對應於第一封包構造的控制封包來進行動作,該第二試驗模組是對應於第二封包構造的控制封包來進行動作,該第二封包構造的控制封包,是將擴張領域追加至第一封包構造的控制封包中而成,在試驗控制部中,將第二封包構造的控制封包加以傳送至連接部,並且,在連接部中,對於第一試驗模組,則從試驗控制部所接收到的第二封包構造的控制封包中除去了擴張領域的部分,之後才會進行傳送,而對於第二試驗模組,則傳送從試驗控制部所接收到的第二封包構造的控制封包。
另外,上述發明概要,並非列舉本發明的全部必要特徵。又,這些特徵群的子組合,也能夠作為發明。
以下,雖然透過發明的實施形態來說明本發明,但是以下實施形態並非用以限定關於發明的申請專利範圍,又並非所有的在實施形態中說明的特徵的組合都是發明所必要的解決手段。
第1圖係表示關於本實施形態之試驗裝置100的構成。試驗裝置100,作為一例,用以試驗複數個被試驗元件10(被試驗元件10-1、被試驗元件10-2(DUT))。試驗裝置100,具備系統控制部110、試驗模組部120、試驗控制部130及連接部140。試驗控制部130,作為一例,具有試驗控制部130-1及試驗控制部130-2。
系統控制部110,作為一例,具有對應於在程式中所含的命令而進行動作之微處理器。系統控制部110,藉由控制對應於被試驗元件10-1及被試驗元件10-2之試驗控制部130-1及試驗控制部130-2,來控制被試驗元件10-1及被試驗元件10-2的試驗。
試驗模組部120,試驗被試驗元件10-1及被試驗元件10-2。例如,試驗模組部120,將具有預定的邏輯值圖案之試驗信號,輸入至被試驗元件10-1及被試驗元件10-2。試驗模組部120,將被試驗元件10-1及被試驗元件10-2對應於該試驗信號而輸出的回應信號,與對應於試驗信號的邏輯值圖案之期待值加以比較,來判定被試驗元件10-1及被試驗元件10-2的好壞。
試驗模組部120,具有第一試驗模組122及第二試驗模組124。試驗模組部120,作為一例,具有第一試驗模組122-1、第一試驗模組122-2、第二試驗模組124-1及第二試驗模組124-2。
第一試驗模組122,對應於具有第一封包構造之控制封包而動作。作為一例,第一試驗模組122,從試驗控制部130-1接收具有第一封包構造之控制封包,該第一封包構造,含有第一命令領域、位址領域及資料領域。又,第一試驗模組122,將具有第一封包構造之控制封包,傳送至試驗控制部130-1。
在第一命令領域中,例如,儲存有讀出命令,用以命令要讀出被試驗元件10-1內的暫存器的資料;及寫入命令之控制封包,其用以命令要將資料寫入至被試驗元件10-1內的暫存器。在位址領域中,儲存有位址資訊,用以特定被試驗元件10-1的暫存器的位址。在資料領域中,儲存有應該寫入至藉由該位址資訊所指定的第一試驗模組122的暫存器之資料。
第二試驗模組124,對應於第二封包構造的控制封包而動作,該第二封包構造的控制封包,是將擴張領域追加至第一封包構造的控制封包中而成。擴張領域,例如,不論第二試驗模組124能實行,而是儲存有第一試驗模組122所不能實行的命令之第二命令領域。作為一例,第二試驗模組124,從試驗控制部130-2接收具有第二封包構造之控制封包,該第二封包構造,含有第一命令領域、第二命令領域、位址領域及資料領域。又,第二試驗模組124,將具有第二封包構造之控制封包,傳送至試驗控制部130-2。
試驗控制部130,生成用以控制試驗模組部120之控制封包。各個試驗控制部130-1及試驗控制部130-2,也能對應地附加至試驗裝置100的試驗對象也就是被試驗元件10當中的任一個或複數個被試驗元件10。各個複數個試驗控制部130,對應於由系統控制部110所給予的控制命令及試驗程式等,來控制第一試驗模組122及第二試驗模組124。
連接部140,將從試驗控制部130-1或試驗控制部130-2所接收到的控制封包,加以傳送至第一試驗模組122-1、第一試驗模組122-2、第二試驗模組124-1及第二試驗模組124-2的任一個。又,連接部140,將從第一試驗模組122-1、第一試驗模組122-2、第二試驗模組124-1及第二試驗模組124-2的任一個所接收到的控制封包,加以傳送至試驗控制部130-1或試驗控制部130-2。
試驗控制部130,將第二封包構造的控制封包,傳送至連接部140。例如,試驗控制部130,將第二封包構造的控制封包,傳送至連接部140,該第二封包構造,含有第一命令領域、第二命令領域、位址領域及資料領域。
連接部140,對於第一試驗模組122,則從試驗控制部130所接收到的第二封包構造的控制封包中除去了擴張領域的部分,之後才會進行傳送。具體來說,連接部140,從第二封包構造的控制封包所含有的第一命令領域、第二命令領域、位址領域及資料領域當中除去第二命令領域而產生控制封包。也就是說,連接部140,將從試驗控制部130所接收到的第二封包構造的控制封包,轉換成第一封包構造的控制封包,該一封包構造,含有第一命令領域、位址領域、及資料領域。連接部140,將該第一封包構造的控制封包,傳送至第一試驗模組122。
連接部140,對於第二試驗模組124,則傳送從試驗控制部130所接收到的第二封包構造的控制封包。也就是說,連接部140,不須將從試驗控制部130所接收到的第二封包構造的控制封包中含有的第一命令領域、第二命令領域、位址領域及資料領域中含有的資訊加以除去或變更,就傳送至第二試驗模組124。
如以上,試驗控制部130,能藉由具有第二封包構造之控制封包的傳送,來控制不能接收具有第二封包構造之控制封包之第一試驗模組122。也就是說,試驗裝置100,能藉由對應於不同種類的封包構造的控制封包而動作的複數種類的第一試驗模組122及第二試驗模組124,來試驗被試驗元件10-1及被試驗元件10-2。
第2圖係表示試驗控制部130所生成的具有第一封包構造之控制封包的構成例。該控制封包,具有起始碼領域、第一命令領域、位址領域、資料領域、檢查碼領域及結束碼領域。
在起始碼領域中,儲存有起始碼,其具有用以表示控制封包的開始位置之特定的值。例如,試驗控制部130,儲存有十六進位的0x12,來作為該特定的碼。此場合,第一試驗模組122,一旦在接收到的資料內檢出0x12,則認識為已接收到控制封包
在第一命令領域中,儲存有用以控制第一試驗模組122之命令、及用以識別這是第一試驗模組122-1及第一試驗模組122-2的哪一個所對應的封包之資訊。用以控制第一試驗模組122之命令,例如,是寫入命令,用以命令要將在資料領域中所儲存的資料,寫入至被試驗元件10內的暫存器。
在位址領域中,儲存有由寫入命令所控制的被試驗元件10內的暫存器的位址。在資料領域中,儲存有依照寫入命令而應該要寫入至被試驗元件10之資料。
在檢查碼領域中,儲存有CRC(循環冗餘檢查)碼,用以檢查在第一命令領域、位址領域、及資料領域中是否發生資料錯誤。在結束領域中,儲存有用以表示封包結束之結束碼。結束碼,也能是與起始碼相同的碼。
第3圖係表示試驗控制部130所生成的具有第一封包構造之控制封包的構成的其他例。該控制封包,相對於第2圖所示的控制封包,不同點在於沒有資料領域。該控制封包的封包構造,例如,被用作要從被試驗元件10讀出資料之讀出封包。
第4圖係表示試驗控制部130所生成的具有第二封包構造之控制封包的構成。該控制封包,相對於第2圖及第3圖所示的控制封包,不同點在於具有第二命令領域來作為擴張領域。也就是說,第二封包構造的控制封包,含有第一命令領域及第二命令領域。
在第一命令領域中,含有第一試驗模組122和第二試驗模組124所能共通使用的共通命令。例如,在第二試驗模組124,能使用第一試驗模組122所能使用的讀出命令及寫入命令之場合,則將該讀出命令及寫入命令,儲存在第一命令領域來作為共通命令。
在第二命令領域中,於擴張領域中含有複數個子命令(subcommand),該複數個子命令,用以指示將共通命令所指示的動作加以細分化之後的複數個動作。第二命令領域,例如,含有試驗模組識別資訊領域、第一子命令領域、第二子命令領域。在第一子命令領域、及第二子命令領域中,儲存有將讀出命令及寫入命令加以細分化之後的子命令。將讀出命令加以細分化之後的子命令,例如,從複數個位址中連續讀出資料之命令、及從複數個模組中同時讀出資料之命令。在第一子命令領域及第二子命令領域中所含的命令,是第一試驗模組122所無法實行,且是第二試驗模組124所能夠實行的命令。
在試驗模組識別資訊領域中,儲存有資訊,該資訊用以表示該控制封包,是要送至第一試驗模組122之封包、是要送至第二試驗模組124之封包、還是要送至第一試驗模組122和第二試驗模組124之封包。例如,試驗控制部130,在要將控制封包送至第一試驗模組122之場合,則在試驗模組識別資訊領域中儲存二位元的資料「01」。試驗控制部130,在要將控制封包送至第二試驗模組124之場合,則在試驗模組識別資訊領域中儲存二位元的資料「10」。試驗控制部130,在要將控制封包送至第一試驗模組122和第二試驗模組124之場合,則在試驗模組識別資訊領域中儲存二位元的資料「11」。
第5圖係表示在第一命令領域中所儲存的命令和在第二命令領域中所儲存的子命令之構成例。在第一試驗模組122和第二試驗模組124所共通使用的第一命令領域中,將各個命令以特定的十六進位的碼(CODE)之方式加以儲存。試驗控制部130,生成具有第二封包構造之控制封包,其已將該碼儲存在第一命令領域中。
例如,試驗控制部130,在要將第一試驗模組122和第二試驗模組124設定為閑置狀態(IDLE)之場合,則在第一命令領域中儲存0x00。試驗控制部130,在要將第一試驗模組122和第二試驗模組124加以重設(RESET)之場合,則在第一命令領域中儲存0x01。試驗控制部130,在要從第一試驗模組122和第二試驗模組124中讀出(READ)資料之場合,則在第一命令領域中儲存0x02。
試驗控制部130,在要從已連接至第二試驗模組124之被試驗元件10-2讀出資料之場合,則傳送已將子命令所對應的子碼(SUB_CODE)儲存在第二命令領域中之控制封包。例如,試驗控制部130,想要從特定的第二試驗模組124讀出資料之場合,則將單一讀出(Single Read)命令所對應的子命令0x00儲存在第二命令領域中。試驗控制部130,想要從複數個第二試驗模組124同時讀出資料之場合,則將多重讀出命令所對應的子命令0x02儲存在第二命令領域中。
試驗控制部130,也能生成第二封包構造的控制封包,其已在第一子命令領域和第二子命令領域中儲存有自我識別資訊。第二試驗模組124,藉由接收該控制封包,而能特定曾傳送出該封包之試驗控制部130。因此,第二試驗模組124,能對應於這是從試驗控制部130-1及試驗控制部130-2的哪一個所接收到的讀出封包,來將含有從被試驗元件10所讀出的資料之控制封包,傳送回曾傳送出該讀出封包之試驗控制部130。
第6圖係表示連接部140的構成。連接部140,具有識別部142、轉換部144、記憶部146及路徑切換部148。連接部140,也能具有對應於各個試驗控制部130-1及試驗控制部130-2之複數個路徑切換部148。又,連接部140,也能具有對應於各個第一試驗模組122-1及第一試驗模組122-2之複數個轉換部144。
識別部142,將從試驗控制部130所取得的第二封包構造的控制封包中含有的試驗模組識別信號,加以識別。轉換部144,將從試驗控制部130所取得的第二封包構造的控制封包中含有的擴張領域的部分,也就是第二命令領域,加以除去。記憶部146,將轉換部144所除去的擴張領域,加以記憶。
連接部140,在試驗模組識別信號,其表示用以傳送從試驗控制部130所取得的控制封包之試驗模組的種類別,是表示第一試驗模組122之場合,則從控制封包中將擴張領域加以除去,並傳送至第一試驗模組122。連接部140,在試驗模組識別信號是表示第二試驗模組124之場合,則將控制封包傳送至第二試驗模組124。具體來說,藉由下列程序,來對應於試驗模組識別資訊,而將控制封包傳送至第一試驗模組122或第二試驗模組124的任一個。
如果連接部140從試驗控制部130取得控制封包,則連接部140,將該控制封包,輸入至識別部142及路徑切換部148。識別部142,將取得的控制封包內的試驗模組識別資訊加以抽出,並與預先記憶的用以表示第一試驗模組122之資訊和用以表示第二試驗模組124之資訊進行比較。
識別部142,對應於該比較結果來控制路徑切換部148。例如,識別部142,在試驗模組識別資訊與用以表示第一試驗模組122之資訊是一致的場合,則對於路徑切換部148輸入第一邏輯值(例如,二位元的邏輯值「01」)的信號。識別部142,在試驗模組識別資訊與用以表示第二試驗模組124之資訊是一致的場合,則對於路徑切換部148輸入第二邏輯值(例如,二位元的邏輯值「10」)的信號。
路徑切換部148,具有切換部152、FIFO緩衝器154、FIFO緩衝器156、FIFO緩衝器158、切換部162、FIFO緩衝器164、FIFO緩衝器166及FIFO緩衝器168。切換部152,用以切換要將從試驗控制部130所取得控制封包,傳送至第一試驗模組122,還是傳送至第二試驗模組124。切換部162,用以切換要將從第一試驗模組122所接收到的控制封包及從第二試驗模組124所接收到的控制封包的任一個,傳送至試驗控制部130。
FIFO緩衝器154,暫時蓄積從試驗控制部130所取得控制封包。FIFO緩衝器154,對應於試驗控制部130將控制封包加以輸出的時序來蓄積該控制封包。FIFO緩衝器154,對應於從切換部152所輸入的讀出要求時序,來讀出暫時蓄積的控制封包。FIFO緩衝器154,例如,具有比控制封包的最大長度更大的容量。
路徑切換部148,例如,對應於來自識別部142之第一邏輯值或第二邏輯值的輸入,而開始讀出蓄積在FIFO緩衝器154中的控制封包。路徑切換部148,在被輸入第一邏輯值之場合,則將從FIFO緩衝器154所讀出的控制封包,經由FIFO緩衝器158,而傳送至轉換部144。路徑切換部148,在被輸入來自識別部142之第二邏輯值之場合,則將從FIFO緩衝器154所讀出的控制封包,經由FIFO緩衝器156,而傳送至第二試驗模組124。
路徑切換部148,作為一例,將相同的控制封包,同時傳送至第二試驗模組124-1及第二試驗模組124-2。路徑切換部148,也能選擇第二試驗模組124-1及第二試驗模組124-2的任一個,並傳送控制封包。
路徑切換部148,也能具有複數個FIFO緩衝器158,其對應於各個第一試驗模組122-1及第一試驗模組122-2。又,路徑切換部148,也能具有複數個FIFO緩衝器156,其對應於各個第二試驗模組124-1及第二試驗模組124-2。
如果轉換部144,從切換部152取得具有第二封包構造之控制封包,則除去作為擴張領域之第二命令領域。轉換部144,將除去後的第二命令領域中所含有的資訊,輸入至記憶部146。轉換部144,除去第二命令領域,並將已被轉換成第一封包構造之控制封包,傳送至第一試驗模組122。轉換部144,作為一例,將相同的控制封包,同時傳送至第一試驗模組122-1及第一試驗模組122-2。路徑切換部148,也能選擇第一試驗模組122-1及第一試驗模組122-2的任一個,並傳送控制封包。
轉換部144,例如,在將第二封包構造的控制封包加以轉換成第一封包構造的控制封包之場合,則具有記憶體,用以暫時蓄積在第二封包構造的控制封包中含有的資料。轉換部144,也能從該記憶體中所暫時蓄積的資料,依序讀出除了第二控制領域以外的資料,藉此生成第一封包構造的控制封包。
連接部140,在試驗模組識別資訊是表示要將控制封包送至第一試驗模組122和第二試驗模組124之場合,則也能將控制封包,加以傳送至第二試驗模組124,並將已從控制封包除去了擴張領域的部分後的具有第一封包構造之控制封包,加以傳送至第一試驗模組122。例如,在識別部142所識別的試驗模組識別資訊是表示第一試驗模組122和第二試驗模組124之場合,則識別部142對於切換部152輸入第三邏輯值(例如,二位元的邏輯值「11」)。
切換部152,如果從識別部142接收到第三邏輯值,則將從FIFO緩衝器154所讀出的控制封包,經由FIFO緩衝器158,而傳送至轉換部144。進而,切換部152,將從FIFO緩衝器154所讀出的控制封包,經由FIFO緩衝器156,而傳送至第二試驗模組124。
連接部140,在轉換部144中,將在記憶部146中所儲存的第二命令領域,附加至從第一試驗模組122所接收到的第一封包構造的控制封包中,以生成第二封包構造的控制封包。連接部140,將在轉換部144中所生成的第二封包構造的控制封包,傳送至試驗控制部130。又,連接部140,將從第二試驗模組124所接收到的第二封包構造的控制封包,不經由轉換部144而傳送至試驗控制部130。
具體來說,轉換部144,將從第一試驗模組122所接收到的第一封包構造的控制封包,暫時儲存在記憶體等之記憶媒體中。轉換部144,從記憶部146,讀出在控制封包朝向第一試驗模組122的傳送之時所儲存在記憶部146中的第二命令領域的資料。進而,轉換部144,將從記憶部146所讀出的第二命令領域的資料,附加至暫時儲存在記憶體等之記憶媒體中的第一封包構造的控制封包,藉此生成第二封包構造的控制封包。
轉換部144,將生成的第二封包構造的控制封包,經由FIFO緩衝器166,而輸入至切換部162。切換部162,如果從FIFO緩衝器166接收到控制封包,則將該控制封包,經由FIFO緩衝器164,而傳送至試驗控制部130。
第二試驗模組124所輸出的第二封包構造的控制封包,不經由轉換部144而傳送至FIFO緩衝器168。切換部162,如果從FIFO緩衝器168取得了控制封包,則將該控制封包,經由FIFO緩衝器164,而傳送至試驗控制部130。
路徑切換部148,也能具有複數個FIFO緩衝器166,其對應於各個第一試驗模組122-1及第一試驗模組122-2。又,路徑切換部148,也能具有複數個FIFO緩衝器168,其對應於各個第二試驗模組124-1及第二試驗模組124-2。
切換部162,例如,對應於用以表示FIFO緩衝器166及FIFO緩衝器168內的資料已達預定的量之信號,來選擇要將FIFO緩衝器166及FIFO緩衝器168的哪一個連接至FIFO緩衝器164。具體來說,切換部162,在從FIFO緩衝器166及FIFO緩衝器168的任一個,接收到用以表示緩衝器已滿(buffer full)之信號之場合,則從輸出該用以表示緩衝器已滿之信號之FIFO緩衝器166或FIFO緩衝器168,將輸入的控制信號,輸入至FIFO緩衝器164。切換部162,也能對應於識別部142所輸出的信號的邏輯值,來切換要將FIFO緩衝器166及FIFO緩衝器168的哪一個連接至FIFO緩衝器164。
又,切換部162,也能同步於切換部152的連接切換時序,來切換連接。具體來說,如果切換部152經由轉換部144而將控制封包加以傳送至第一試驗模組122,則切換部162,也能在接收到第一試驗模組122回應該控制信號而傳送的控制封包為止之間,切換成應該經由轉換部144,來從第一試驗模組122,接收控制封包。
更具體來說,在切換部152,連接FIFO緩衝器154與FIFO緩衝器158之場合,則切換部162,也能連接FIFO緩衝器166與FIFO緩衝器164。又,在切換部152,連接FIFO緩衝器154與FIFO緩衝器156之場合,則切換部162,也能連接FIFO緩衝器168與FIFO緩衝器164。
第7圖係表示在試驗控制部130與第一試驗模組122之間進行控制封包的傳送接收之場合的資料流程。在同圖中的表示,C1是第一命令領域、C2是第二命令領域、A是位址領域及D是資料領域。
試驗控制部130所輸出的具有第二封包構造的控制封包,經由路徑切換部148而被輸入至轉換部144。轉換部144,除去第二命令領域,並將除去後的第二命令領域的資料加以儲存在記憶部146。轉換部144,生成含有第一命令領域和位址領域之第一封包構造的控制封包。轉換部144,將已生成的控制封包,傳送至第一試驗模組122。
第一試驗模組122,傳送具有第一封包構造之控制封包,其含有第一命令領域、位址領域、及儲存有從被試驗元件10-1所讀出的資料之資料領域。轉換部144,如果取得該控制封包,則附加先前除去後的第二領域,並生成具有第二封包構造之控制封包,其含有第一命令領域、第二命令領域、位址領域及資料領域。連接部140,將該具有第二封包構造之控制封包,傳送至試驗控制部130。
第8圖係表示在試驗控制部130與第二試驗模組124之間進行控制封包的傳送接收之場合的資料流程。試驗控制部130所輸出的具有第二封包構造之控制封包,沒有在轉換部144中被轉換成具有第一封包構造之控制封包,而傳送至第二試驗模組124。第二試驗模組124所傳送的具有第二封包構造之控制封包,不經由轉換部144,而傳送至試驗控制部130。
第9圖係表示連接部140的構成的其他例。在同圖中的連接部140,具有路徑切換部172,以取代路徑切換部148。
試驗控制部130所輸出的具有第二封包構造之控制封包,被輸入至識別部142、轉換部144、及路徑切換部172。路徑切換部172,對應於識別部142所輸出的信號,來切換要將從試驗控制部130所接收到的第二封包構造的控制封包,還是將從轉換部144所接收到的第一封包構造的控制封包,輸入至任一個第一試驗模組122及第二試驗模組124。
具體來說,識別部142,在判斷從試驗控制部130所取得的控制封包中含有的試驗模組識別資訊是第一試驗模組122之場合,則識別部142,將第一邏輯值的信號,輸入至路徑切換部172。路徑切換部172,如果從識別部142取得第一邏輯值的信號,則將從轉換部144所取得的具有第一封包構造之控制封包,傳送至第一試驗模組122。
識別部142,在判斷從試驗控制部130所取得的控制封包中含有的試驗模組識別資訊是第二試驗模組124之場合,則識別部142,將第二邏輯值的信號,輸入至路徑切換部172。路徑切換部172,如果從識別部142取得第二邏輯值的信號,則將從試驗控制部130所取得的具有第二封包構造之控制封包,傳送至第二試驗模組124。
識別部142,在判斷從試驗控制部130所取得的控制封包中含有的試驗模組識別資訊是第一試驗模組122和第二試驗模組124之場合,則識別部142,將第三邏輯值的信號,輸入至路徑切換部172。路徑切換部172,如果從識別部142取得第三邏輯值的信號,則將從轉換部144所取得的具有第一封包構造之控制封包,傳送至第一試驗模組122,並將從試驗控制部130所取得的具有第二封包構造之控制封包,傳送至第二試驗模組124。
第一試驗模組122所輸出的第一封包構造的控制封包,被輸入至轉換部144。轉換部144,將從第一試驗模組122所取得的第一封包構造的控制封包,轉換成第二封包構造的控制封包。轉換部144所生成的第二封包構造的控制封包,被傳送至試驗控制部130。第二試驗模組124所輸出的第二封包構造的控制封包,沒有在轉換部144中進行轉換,而被傳送至試驗控制部130。
第10圖係表示關於其他實施形態之用以構成試驗裝置100之電腦1900的硬體構成的一例。關於本實施形態的電腦1900,具備藉由主機控制器2082而互相連結的CPU2000、RAM2020、圖形控制器2075及具有顯示裝置2080之CPU週邊部;藉由輸入輸出控制器2084而要被連結至主機控制器2082之通信介面2030、硬碟驅動器2040及具有CD-ROM驅動器2060之輸入輸出部;以及要被連接至輸入輸出控制器2084之ROM2010、可撓性碟片驅動器2050及具有輸入輸出晶片2070之傳統(legacy)輸入輸出部。
主機控制器2082,連接至RAM2020、利用高傳輸速率而存取RAM2020之CPU2000、及圖形控制器2075。CPU2000,基於儲存在ROM2010及RAM2020中的程式來進行動作,並進行各部的控制。圖形控制器2075,取得CPU2000等在RAM2020內所設置的圖框緩衝器(frame buffer)之上生成的影像資料,並表示在顯示裝置2080上。取代這個,圖形控制器2075,也能夠將用以儲存CPU2000等所生成的影像資料之圖框緩衝器,包含在內部。
輸入輸出控制器2084,連接至主機控制器2082、比較高速的輸入輸出裝置之通信介面2030、硬碟驅動器2040、及CD-ROM驅動器2060。通信介面2030,經由網路而與其他裝置通信。硬碟驅動器2040,儲存電腦1900內的CPU2000所使用的程式及資料。CD-ROM驅動器2060,從CD-ROM2095讀取程式或資料,並經由RAM2020而提供至硬碟驅動器2040。
又,輸入輸出控制器2084,連接至ROM2010、可撓性碟片驅動器2050、及輸入輸出晶片2070之比較低速的輸入輸出裝置。ROM2010,儲存電腦1900在啟動時所實行的啟動程式(boot program)、及依存於電腦1900的硬體之程式。可撓性碟片驅動器2050,從可撓性碟片2090讀取程式或資料,並經由RAM2020而提供至硬碟驅動器2040。輸入輸出晶片2070,將可撓性碟片驅動器2050連接至輸入輸出控制器2084,同時例如經由並列埠(parallel port)、序列埠(series port)、鍵盤埠、及滑鼠埠等,將各種輸入輸出裝置,連接至輸入輸出控制器2084。
經由RAM2020而提供至硬碟驅動器2040之程式,儲存在可撓性碟片2090、CD-ROM2095、或IC卡等記錄媒體而藉由利用者所提供。程式,從記憶媒體讀出,經由RAM2020而安裝至電腦1900內的硬碟驅動器2040,並在CPU2000中加以實行。
安裝至電腦1900之程式,使電腦1900作為試驗裝置100而發揮機能,該試驗裝置100,具備:試驗模組部120,試驗被試驗元件10;試驗控制部130,生成用以控制試驗模組部120之控制封包、及連接部140,將從試驗控制部130所接收到的控制封包加以傳送至試驗模組部120。
具體來說,該程式藉由電腦1900的控制,使試驗模組部120作為第一試驗模組122及第二試驗模組124而發揮機能。該第一試驗模組122,對應於第一封包構造的控制封包來進行動作;該第二試驗模組124,對應於第二封包構造的控制封包來進行動作,該第二封包構造的控制封包,是將擴張領域追加至第一封包構造的控制封包中而成。又,該程式藉由電腦1900的控制,使試驗控制部130,將第二封包構造的控制封包,傳送至連接部140。進而,該程式藉由電腦1900的控制,對於第一試驗模組122,則將從試驗控制部130所接收到的第二封包構造的控制封包加以除去擴張領域的部分之後,進行傳送;對於第二試驗模組124,則將從試驗控制部130所接收到的第二封包構造的控制封包,進行傳送。
這些程式所記述的資訊處理,藉由電腦1900加以讀取,並作為軟體與上述的各種硬體資源所進行協同動作的具體設備之試驗模組部120、試驗控制部130、及連接部140而發揮機能。再者,依照這些具體設備,藉由實現因應於本實施形態中的電腦1900的使用目的之資訊的演算或加工,而構築因應於使用目的之特定的試驗裝置100。
作為一例,在電腦1900與外部裝置等間進行通信之場合,則CPU2000,實行上載至RAM2020之通信程式,並基於通信程式所記述的處理內容,對於通信介面2030來指示通信處理。通信介面2030,接收CPU2000的控制,而讀出被記憶在RAM2020、硬碟驅動器2040、可撓性碟片2090、或CD-ROM2095等記憶裝置上所設置的傳送緩衝器等之中的傳送資料,並傳送至網路、或將從網路所接收的接收資料,寫入至記憶裝置上所設置的接收緩衝器領域等。這樣,通信介面2030,也能夠藉由DMA(直接記憶體存取)之方式在記憶裝置間針對傳送接收資料加以傳輸,取代這個,CPU2000也能夠從傳輸來源的記憶裝置或通信介面2030中讀出資料,並藉由將資料朝向並寫入傳輸去處的通信介面或記憶裝置來針對傳送接收資料加以傳輸。
又,CPU2000,從硬碟驅動器2040、CD-ROM驅動器2060(CD-ROM2095)、可撓性碟片驅動器2050(可撓性碟片2090)等外部記憶裝置所儲存的檔案或資料庫等中,藉由DMA傳輸等,將全部或必要部分讀入至RAM2020,並對RAM2020上的資料進行各種處理。然後,CPU2000,係將處理完成的資料,藉由DMA傳輸而朝向並寫回外部記憶裝置。
在這樣的處理中,因為將RAM2020視為暫時保持外部記憶裝置的內容者,所以在本實施形態中,RAM2020及外部記憶裝置,被總稱為記憶體、記憶部、或記憶裝置。在本實施形態中的各種程式、資料、表格、資料庫等各種資訊,被儲存在這樣的記憶裝置上,並作為資訊處理的對象。另外,CPU2000,將部分的RAM2020保存在快取記憶體,而也能夠在快取記憶體上進行讀寫。即使在這樣的狀態中,因為快取記憶體是擔任部分的RAM2020的機能,所以在本實施形態中,除了以區別方式來表示之場合,快取記憶體也包含在RAM2020、記憶體、及/或記憶裝置中。
又,CPU2000,對於從RAM2020所讀出的資料,進行藉由程式的命令列所指定的含有本實施形態中所記載的各種演算、資訊加工、條件判斷、資訊檢索與置換等之各種處理,並朝向且寫回RAM2020。例如,CPU2000,在進行條件判斷之場合中,則將本實施形態中所表示的各種變數,與其他變數或定數相比較,並判斷是否滿足大於、小於、以上、以下、相等等條件,且在條件成立之場合(或在不成立之場合),則分歧至不同的命令列,或呼叫子常式(subroutine)。
又,CPU2000,能夠檢索記憶裝置內的檔案或資料庫等所儲存的資訊。例如,對於第一屬性的屬性值,第二屬性的屬性值所分別對應附加的各個的複數個入口點(entry),被儲存在記憶裝置之場合,則CPU2000,係從記憶裝置所儲存的複數個入口點中,檢索第一屬性的屬性值與指定條件一致之入口點,並藉由讀出該入口點所儲存的第二屬性的屬性值,而能夠得到滿足預定條件之第一屬性所對應附加的第二屬性的屬性值。
以上所示的程式或模組,也能夠儲存在外部的記憶媒體。除了可撓性碟片2090、CD-ROM2095之外,能夠使用DVD或CD等光學記錄媒體、MO等光磁記錄媒體、磁帶媒體、IC卡等半導體記憶體,來作為記錄媒體。又,也能夠使用在連接至專用通信網路或網際網路之伺服器系統上所設置的硬碟或RAM等記憶裝置,來作為記憶媒體,並經由網路,將程式提供至電腦1900。
以上,雖然使用實施形態來說明本發明的(一)側面,但是本發明的技術範圍並不受限於上述實施形態所記載的範圍。業者係明白能夠將各種變更或改良施加至上述實施形態中。從申請專利範圍的記載能夠明白,施加有這樣的變更或改良之形態也能夠包含在本發明的技術範圍中。
在申請專利範圍、說明書、及圖式中所示的裝置、系統、程式、以及方法中的動作、程序、步驟、及階段等各個處理的實行順序,只要不特別明示「更前」、「率先」等,或沒有將前面處理的輸出用在後面處理,則應該留意是能夠以任意順序加以實現。關於在申請專利範圍、說明書、及圖式中的動作流程,即使在方便上係使用「首先」、「接著」等來進行說明,但是並不意味必須以這個順序來實施。
10...被試驗元件(DUT)
100...試驗裝置
110...系統控制部
120...試驗模組部
122...第一試驗模組
124...第二試驗模組
130...試驗控制部
140...連接部
142...識別部
144...轉換部
146...記憶部
148...路徑切換部
152...切換部
154...FIFO緩衝器
156...FIFO緩衝器
158...FIFO緩衝器
162...切換部
164...FIFO緩衝器
166...FIFO緩衝器
168...FIFO緩衝器
172...路徑切換部
1900...電腦
2000...CPU
2010...ROM
2020...RAM
2030...通信介面
2040...硬碟驅動器
2050...可撓性碟片驅動器
2060...CD-ROM驅動器
2070...輸入輸出晶片
2075...圖形控制器
2080...顯示裝置
2082...主機控制器
2084...輸入輸出控制器
2090...可撓性碟片
2095...CD-ROM
第1圖係表示關於本實施形態之試驗裝置100的構成。
第2圖係表示試驗控制部130所生成的具有第一封包構造之控制封包的構成例。
第3圖係表示試驗控制部130所生成的具有第一封包構造之控制封包的構成的其他例。
第4圖係表示試驗控制部130所生成的具有第二封包構造之控制封包的構成。
第5圖係表示在第一命令領域中所儲存的命令和在第二命令領域中所儲存的子命令之構成。
第6圖係表示連接部140的構成。
第7圖係表示在試驗控制部130與第一試驗模組122之間進行控制封包的傳送接收之場合的資料流程。
第8圖係表示在試驗控制部130與第二試驗模組124之間進行控制封包的傳送接收之場合的資料流程。
第9圖係表示連接部140的構成的其他例。
第10圖係表示關於其他實施形態之用以構成試驗裝置100之電腦1900的硬體構成的一例。
10...被試驗元件
100...試驗裝置
110...系統控制部
120...試驗模組部
122...第一試驗模組
124...第二試驗模組
130...試驗控制部
140...連接部
Claims (10)
- 一種試驗裝置,是用以試驗被試驗元件之試驗裝置,其具備:試驗模組部,其試驗前述被試驗元件;試驗控制部,其生成用以控制前述試驗模組部之控制封包;以及連接部,其接收來自前述試驗控制部之控制封包,並加以傳送至試驗模組部;並且,前述試驗模組部,具有:第一試驗模組,其對應於第一封包構造的控制封包來進行動作;及第二試驗模組,其對應於第二封包構造的控制封包來進行動作,該第二封包構造的控制封包,是將擴張領域追加至前述第一封包構造的控制封包中而成;前述試驗控制部,將前述第二封包構造的控制封包,傳送至前述連接部,前述連接部,其對於前述第一試驗模組,從前述試驗控制部所接收到的前述第二封包構造的控制封包中除去了前述擴張領域的部分,之後才會進行傳送,而對於前述第二試驗模組,則傳送從前述試驗控制部所接收到的前述第二封包構造的控制封包。
- 如申請專利範圍第1項所述之試驗裝置,其中:前述連接部,具有:轉換部,其將前述擴張領域的部分,加以除去;以及記憶部,其將前述轉換部所除去的前述擴張領域的部分,加以記憶。
- 如申請專利範圍第2項所述之試驗裝置,其中:前述連接部,在從前述試驗控制部所取得的前述控制封包中含有的試驗模組識別信號,其表示用以傳送前述控制封包之試驗模組的種類別,是表示前述第一試驗模組之場合,則從前述控制封包中將前述擴張領域加以除去,並傳送至前述第一試驗模組,並將前述除去後的前述擴張領域的部分加以儲存在前述記憶部,且在前述試驗模組識別信號是表示前述第二試驗模組之場合,則將前述控制封包傳送至前述第二試驗模組。
- 如申請專利範圍第2項或第3項所述之試驗裝置,其中:前述連接部,在前述轉換部中,將在前述記憶部中所儲存的前述擴張領域的部分,附加至從前述第一試驗模組所接收到的前述第一封包構造的控制封包中,以生成前述第二封包構造的控制封包,並將該第二封包構造的控制封包加以傳送至前述試驗控制部,且將從前述第二試驗模組所接收到的前述第二封包構造的控制封包,不經由前述轉換部而傳送至前述試驗控制部。
- 如申請專利範圍第1項至第3項中的任一項所述之試驗裝置,其中:前述試驗控制部,生成前述控制封包,其在前述擴張領域中含有前述第一試驗模組無法實行且前述第二試驗模組能夠實行的命令。
- 如申請專利範圍第5項所述之試驗裝置,其中:前述試驗控制部,其生成含有前述第一試驗模組和前述第二試驗模組所能共通使用的共通命令、及含有複數個子命令之前述控制封包;該共通命令是在前述擴張領域以外的領域中,該複數個子命令是在前述擴張領域中,且是用以指示將前述共通命令所指示的動作加以細分化之後的複數個動作。
- 如申請專利範圍第3項所述之試驗裝置,其中:前述試驗控制部,其生成含有前述試驗模組識別資訊之前述第二封包構造的控制封包,該試驗模組識別資訊,用以表示是要送至前述第一試驗模組之封包、是要送至前述第二試驗模組之封包、還是要送至前述第一試驗模組和前述第二試驗模組之封包。
- 如申請專利範圍第7項所述之試驗裝置,其中:前述連接部,在前述試驗模組識別資訊,表示是要送至前述第一試驗模組和前述第二試驗模組之封包之場合,則將前述控制封包,傳送至前述第二試驗模組,並將已從前述控制封包除去了前述擴張領域的部分之後的具有前述第一封包構造之控制封包,傳送至前述第一試驗模組。
- 一種試驗方法,是藉由具有第一試驗模組和第二試驗模組之試驗模組部,來試驗被試驗元件之方法,該第一試驗模組是對應於第一封包構造的控制封包來進行動作,該第二試驗模組是對應於第二封包構造的控制封包來進行動作,該第二封包構造的控制封包,是將擴張領域追加至第一封包構造的控制封包中而成,其中該試驗方法:生成用以控制前述試驗模組部之前述第二封包構造的控制封包,並且,對於前述第一試驗模組,從前述第二封包構造的控制封包中除去了前述擴張領域的部分,之後才會進行傳送,而對於前述第二試驗模組,則傳送前述第二封包構造的控制封包。
- 一種記憶媒體,其儲存有使試驗裝置發揮機能之程式,該試驗裝置,具備:試驗模組部,其試驗被試驗元件;試驗控制部,其生成用以控制前述試驗模組部之控制封包;以及連接部,其接收來自前述試驗控制部之前述控制封包,並加以傳送至前述試驗模組部;其中,該試驗媒體所儲存的程式:使前述試驗模組部,作為前述第一試驗模組和前述第二試驗模組而發揮機能,該第一試驗模組是對應於第一封包構造的控制封包來進行動作,該第二試驗模組是對應於第二封包構造的控制封包來進行動作,該第二封包構造的控制封包,是將擴張領域追加至前述第一封包構造的控制封包中而成,在前述試驗控制部中,將前述第二封包構造的控制封包加以傳送至前述連接部,而且,在前述連接部中,對於前述第一試驗模組,從前述試驗控制部所接收到的前述第二封包構造的控制封包中除去了前述擴張領域的部分,之後才會進行傳送,而對於前述第二試驗模組,則傳送從前述試驗控制部所接收到的前述第二封包構造的控制封包。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/647,294 US8094566B2 (en) | 2009-12-24 | 2009-12-24 | Test apparatus and test method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201140094A TW201140094A (en) | 2011-11-16 |
TWI396856B true TWI396856B (zh) | 2013-05-21 |
Family
ID=44021716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099142657A TWI396856B (zh) | 2009-12-24 | 2010-12-07 | Test apparatus, test method and storage medium |
Country Status (4)
Country | Link |
---|---|
US (1) | US8094566B2 (zh) |
JP (1) | JP4669088B1 (zh) |
CN (1) | CN102185729B (zh) |
TW (1) | TWI396856B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8706439B2 (en) * | 2009-12-27 | 2014-04-22 | Advantest Corporation | Test apparatus and test method |
US8839057B2 (en) * | 2011-02-03 | 2014-09-16 | Arm Limited | Integrated circuit and method for testing memory on the integrated circuit |
JP2013113663A (ja) * | 2011-11-28 | 2013-06-10 | Advantest Corp | 試験モジュール生成装置、試験手順生成装置、生成方法、プログラム、および試験装置 |
JP2013250250A (ja) | 2012-06-04 | 2013-12-12 | Advantest Corp | テスターハードウェアおよびそれを用いた試験システム |
JP5833501B2 (ja) * | 2012-06-04 | 2015-12-16 | 株式会社アドバンテスト | 試験システム |
CN102866348A (zh) * | 2012-09-23 | 2013-01-09 | 成都市中州半导体科技有限公司 | 集成电路测试数据查询***及查询方法 |
CN103795583A (zh) * | 2012-10-30 | 2014-05-14 | 英业达科技有限公司 | 测试装置 |
CN103869234B (zh) * | 2012-12-12 | 2016-09-28 | 复格企业股份有限公司 | 芯片测试结构、装置及方法 |
US9104813B2 (en) * | 2012-12-15 | 2015-08-11 | International Business Machines Corporation | Software installation method, apparatus and program product |
JP2014235127A (ja) | 2013-06-04 | 2014-12-15 | 株式会社アドバンテスト | 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 |
CN105264824A (zh) * | 2013-09-05 | 2016-01-20 | 华为技术有限公司 | 一种使用网络设备进行业务测试的方法及网络设备 |
JP6295113B2 (ja) * | 2014-03-17 | 2018-03-14 | ルネサスエレクトロニクス株式会社 | 自己診断装置及び自己診断方法 |
CN104965169A (zh) * | 2015-07-29 | 2015-10-07 | 江苏杰进微电子科技有限公司 | 全自动ic电信号测试装置及测试方法 |
CN104977527A (zh) * | 2015-07-29 | 2015-10-14 | 江苏杰进微电子科技有限公司 | 集成电路ic测试装置及测试方法 |
CN106356092B (zh) * | 2016-10-14 | 2024-04-09 | 上海旻艾半导体有限公司 | 一种应用于ate数字测试的存储器深度扩展装置 |
US10922038B2 (en) * | 2018-12-31 | 2021-02-16 | Kyocera Document Solutions Inc. | Memory control method, memory control apparatus, and image forming method that uses memory control method |
US10764455B2 (en) | 2018-12-31 | 2020-09-01 | Kyocera Document Solutions Inc. | Memory control method, memory control apparatus, and image forming method that uses memory control method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW564313B (en) * | 2000-06-28 | 2003-12-01 | Cadence Design Systems Inc | Method and apparatus for testing an integrated circuit, probe card for testing a device under test, apparatus for generating test vectors, computer-readable medium having instructions for testing a device under test and generating test vectors and method |
JP2006053160A (ja) * | 2003-03-31 | 2006-02-23 | Advantest Corp | 試験装置及び試験方法 |
US20080016396A1 (en) * | 2003-02-14 | 2008-01-17 | Advantest Corporation | Test emulator, test module emulator and record medium storing program therein |
WO2008065863A1 (fr) * | 2006-12-01 | 2008-06-05 | Advantest Corporation | Programme, support d'enregistrement, appareil de test et procédé de diagnostic |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0756636B2 (ja) * | 1985-12-11 | 1995-06-14 | 株式会社日立製作所 | データ処理方法 |
US7280620B2 (en) * | 2002-10-18 | 2007-10-09 | Canon Kabushiki Kaisha | Electronic device including image forming apparatus |
CN1981202A (zh) * | 2004-05-22 | 2007-06-13 | 株式会社爱德万测试 | 模块化测试***中的数据日志支持 |
CN100456865C (zh) * | 2004-08-12 | 2009-01-28 | 华为技术有限公司 | 一种通用自动化测试装置及方法 |
JP4721762B2 (ja) * | 2005-04-25 | 2011-07-13 | 株式会社アドバンテスト | 試験装置 |
WO2009011033A1 (ja) | 2007-07-17 | 2009-01-22 | Advantest Corporation | 試験装置、回路装置およびプログラム |
US8362791B2 (en) * | 2008-06-20 | 2013-01-29 | Advantest Corporation | Test apparatus additional module and test method |
CN102077102B (zh) * | 2008-07-02 | 2013-06-19 | 爱德万测试株式会社 | 测试装置和方法 |
US8045553B2 (en) * | 2008-08-04 | 2011-10-25 | Ciena Corporation | Processing, forming, modifying, and comparing packet data structures |
US7906981B1 (en) * | 2009-09-10 | 2011-03-15 | Advantest Corporation | Test apparatus and test method |
US8405415B2 (en) * | 2009-09-10 | 2013-03-26 | Advantest Corporation | Test apparatus synchronous module and synchronous method |
-
2009
- 2009-12-24 US US12/647,294 patent/US8094566B2/en not_active Expired - Fee Related
-
2010
- 2010-12-02 JP JP2010269527A patent/JP4669088B1/ja not_active Expired - Fee Related
- 2010-12-07 TW TW099142657A patent/TWI396856B/zh not_active IP Right Cessation
- 2010-12-22 CN CN2010105999907A patent/CN102185729B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW564313B (en) * | 2000-06-28 | 2003-12-01 | Cadence Design Systems Inc | Method and apparatus for testing an integrated circuit, probe card for testing a device under test, apparatus for generating test vectors, computer-readable medium having instructions for testing a device under test and generating test vectors and method |
US20080016396A1 (en) * | 2003-02-14 | 2008-01-17 | Advantest Corporation | Test emulator, test module emulator and record medium storing program therein |
JP2006053160A (ja) * | 2003-03-31 | 2006-02-23 | Advantest Corp | 試験装置及び試験方法 |
WO2008065863A1 (fr) * | 2006-12-01 | 2008-06-05 | Advantest Corporation | Programme, support d'enregistrement, appareil de test et procédé de diagnostic |
Also Published As
Publication number | Publication date |
---|---|
CN102185729B (zh) | 2013-12-04 |
CN102185729A (zh) | 2011-09-14 |
JP4669088B1 (ja) | 2011-04-13 |
TW201140094A (en) | 2011-11-16 |
US20110158103A1 (en) | 2011-06-30 |
US8094566B2 (en) | 2012-01-10 |
JP2011133473A (ja) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI396856B (zh) | Test apparatus, test method and storage medium | |
US7284082B2 (en) | Controller apparatus and method for improved data transfer | |
US20170192718A1 (en) | Storage apparatus and data processing method thereof, and storage system | |
US7159065B1 (en) | Method for issuing vendor specific requests for accessing ASIC configuration and descriptor memory while still using a mass storage class driver | |
CN117112474A (zh) | 一种通用可信的基板管理方法和*** | |
US7562165B2 (en) | USB host system, AV data reproduction apparatus and AV data recording apparatus | |
JP2007102653A (ja) | データ記憶装置の機能試験方法及び機能試験装置 | |
JP2002073522A (ja) | メモリカードブリッジ | |
KR100843199B1 (ko) | 고속 아이.디.이. 인터페이스 장치 및 그 방법 | |
US8688947B1 (en) | Aligned data access | |
US7640376B2 (en) | Method apparatus and computer programming product for direct memory access(DMA) technique on sequentially stored data | |
US9153345B2 (en) | Error generating apparatus for solid state drive tester | |
US20050198425A1 (en) | Combined optical storage and flash card reader using single ide or sata port and method thereof | |
JP2006302343A (ja) | 情報記録再生装置 | |
US7831741B2 (en) | Indexing device and method for data storage system | |
US7921238B2 (en) | USB host system and method for transferring transfer data | |
JP4576323B2 (ja) | データ転送装置およびデータ転送方法 | |
KR100464788B1 (ko) | 초고속 저장장치 및 방법 | |
CN104977527A (zh) | 集成电路ic测试装置及测试方法 | |
US6813667B2 (en) | Bus extender and formatter apparatus and methods | |
US20170308472A1 (en) | Computer system | |
CN118057343A (zh) | 数据传输装置和方法 | |
TW202416108A (zh) | 排程和執行主機資料更新命令的方法及電腦程式產品及裝置 | |
JP2009289238A (ja) | データ処理システム及びストレージ制御方法 | |
JP2005092489A (ja) | データ転送回路及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |