TWI381726B - 固態影像感測器件、讀取固態影像感測器件信號之方法及影像擷取裝置 - Google Patents

固態影像感測器件、讀取固態影像感測器件信號之方法及影像擷取裝置 Download PDF

Info

Publication number
TWI381726B
TWI381726B TW097150464A TW97150464A TWI381726B TW I381726 B TWI381726 B TW I381726B TW 097150464 A TW097150464 A TW 097150464A TW 97150464 A TW97150464 A TW 97150464A TW I381726 B TWI381726 B TW I381726B
Authority
TW
Taiwan
Prior art keywords
unit
signal
input
switch
rows
Prior art date
Application number
TW097150464A
Other languages
English (en)
Other versions
TW200939758A (en
Inventor
Masaki Sakakibara
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200939758A publication Critical patent/TW200939758A/zh
Application granted granted Critical
Publication of TWI381726B publication Critical patent/TWI381726B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

固態影像感測器件、讀取固態影像感測器件信號之方法及影像擷取裝置
本發明係關於一種固態影像感測器件、一種讀出固態影像感測器件信號之方法及一種影像擷取裝置，且特定言之係關於一種讀出自單元像素之一陣列的該等行之每一者輸出的一信號，同時使用一信號讀出電路單元放大該信號之固態影像感測器件、一種讀出用於該固態影像感測器件中的一信號之方法及一種使用該固態影像感測器件之影像擷取裝置。
本發明含有與在2008年1月29日向日本專利局申請的日本專利申請案JP 2008-017120有關之標的，該申請案之全部內容係以引用方式併入本文中。
難以減小固態影像感測器件(例如互補金氧半導體(CMOS)影像感測器)之一電路部分的區域，並同時減小出現在該電路部分中的雜訊。現有CMOS影像感測器包括一信號讀出電路單元(一行處理單元)，其係為一像素陣列單元之一像素陣列之每一行提供。在相關技術中，為了減小CMOS影像感測器的雜訊，該信號讀出電路單元藉由使用一切換電容器電路及一電容比實行計算來放大具有窄雜訊頻寬的信號。然後，該信號讀出電路單元藉由計算放大信號之等效輸入功率來減小雜訊(參考(例如)日本未經審查專利申請公開案第2005-269471號)。
如圖20中所示，在現有CMOS影像感測器中，該信號讀出電路單元包括單元讀出電路(信號讀出電路單元)100(100-1至100-n)，每一單元讀出電路包括一運算放大器101、控制開關102、103及104、一輸入側電容器105以及一回授電容器106。信號讀出電路單元100之一係提供至一像素陣列單元之像素陣列之n個行的一對應者。自該等行(該等行中的單元像素)輸出的信號Vin[1]至Vin[n]係藉由單元讀出電路100-1至100-n放大並加以讀出。
在包括n個並聯信號讀出電路單元(行處理單元)100的現有CMOS影像感測器中，需要n個電路組件器件(例如n個運算放大器101)、n個輸入側電容器105以及n個回授電容器106。因為此等電路組件器件佔據積體電路之區域的幾乎全部，故信號讀出電路單元100佔據一大區域。因此，難以減小該等CMOS影像感測器之晶片大小。
因此，本發明提供一固態影像感測器件，其包括一信號讀出電路單元，該單元放大並讀出自單元像素之一陣列的該等行之每一者輸出的一信號並且因此最小化佔據的區域；讀出用於該固態影像感測器件中的一信號之方法；以及使用該固態影像感測器件之影像擷取裝置。
依據本發明之一具體實施例，一固態影像感測器件包括一像素陣列單元及一行處理單元。該像素陣列單元包括：配置在一陣列中的單元像素，每一單元像素包括一光電轉換單元；以及垂直信號線，每一垂直信號線係互連至該像素陣列的行之一。該行處理單元包括一單元讀出電路，其係為該像素陣列之該等行的預定數目之行的集之每一者提供，其中該行處理單元處理透過一像素重設操作所產生的一重設信號以及透過一光電轉換操作所產生並自該單元像素輸出至該等垂直信號線的一接收光之光電轉換信號。該單元讀出電路包括複數個輸入開關，其中該等輸入開關之每一者的一輸入端係連接至該等垂直信號線之對應者的一端，而且該等輸入開關係循序開啟及關閉；至少一個輸入側電容器，其使一端共同連接至該等輸入開關之每一者的一輸出端；一參考開關，其經組態用以選擇性地提供一參考電壓至該輸入側電容器；一運算放大器，其使一輸入端連接至該輸入側電容器之另一端；一重設開關，其經組態用以選擇性地使該運算放大器之該輸入端與一輸出端之間的短路；以及一回授電路，其係為該像素陣列之該等行之每一者提供，其中該回授電路包括串聯連接在該運算放大器之該輸入端與該輸出端之間的一回授開關及一回授電容器。
為該像素陣列之該等行的預定數目之行的集之每一者提供該單元讀出電路。為該像素陣列之複數個行提供複數個回授電路，每一回授電路包括一回授開關及一回授電容器。然而，依據該具體實施例，由該像素陣列之該複數個行共用該單元讀出電路之一些子電路，更明確而言，該輸入側電容器、該參考開關、該運算放大器以及該重設開關。與其中為該像素陣列之複數個行提供複數個輸入側電容器、參考開關及運算放大器的組態比較，此一組態可以減小由該行處理單元佔據的電路區域。
依據本發明之另一具體實施例，提供用於具有以上說明的組態之一固態影像感測器件中的信號讀出方法。該方法包括下列步驟：藉由交替地開啟該複數個輸入開關之一以及該參考開關，經由該輸入側電容器傳輸該重設信號與該參考電壓之間的一差異以及該接收光之光電轉換信號與該參考電壓之間的一差異之一至該回授電容器，以及藉由交替地開啟該複數個輸入開關之一及該參考開關而讀出該接收光之光電轉換信號與該像素陣列的該等行之每一者的重設信號之間的該差異以便經由該輸入側電容器傳輸該重設信號與該參考電壓之間的該差異以及該接收光之光電轉換信號與該參考電壓之間的該差異之一至該回授電容器。
在使用為該像素陣列之該等行的預定數目之行的集之每一者提供的單元讀出電路讀取自該等單元像素輸出的信號之固態影像感測器件中，為該像素陣列之複數個行提供複數個回授開關，每一回授電路包括一回授開關及一回授電容器。然而，由該像素陣列之該複數個行共用該輸入側電容器、該參考開關、該運算放大器以及該重設開關。即使當由該複數個行共用此等組件時，仍可透過以上說明的信號讀出處理程序為該複數個行之每一者讀出該接收光之光電轉換信號與該重設信號之間的差異。因此，可以實行相關雙重取樣信號程序以便移除特定像素固定圖案雜訊。
依據本發明之另一具體實施例，提供一影像擷取裝置。在該影像擷取裝置中，具有以上說明的組態之一固態影像感測器件係用於一影像感測器件(一影像擷取器件)，其自一物件接收影像光並將該影像光轉換成一電信號。
該固態影像感測器件之此一組態可以減小由該行處理單元佔據的電路區域。因此，可以減小該固態影像感測器件之晶片大小。因此，可以藉由使用以上說明的固態影像感測器件來減小該影像擷取裝置的主體之大小。
如上所述，在以上說明的固態影像感測器件中，為該像素陣列之該等行的預定數目之行的集之每一者提供該單元讀出電路，而且由該像素陣列之複數個行共用該單元讀出電路之一些子電路。因為此一組態可以減小由該行處理單元佔據的電路區域，故可以減小該固態影像感測器件之晶片大小。
依據用於一固態影像感測器件中的以上說明的具體實施例之信號讀出方法，即使當由該像素陣列之複數個行共用該單元讀出電路之一些子電路時，仍可以藉由讀出該接收光之光電轉換信號與該複數個行之每一者的重設信號之間的差異來實行一相關雙重取樣信號程序。因此，可以在具有一減小晶片大小的固態影像感測器件中移除特定像素固定圖案雜訊。
依據以上說明的具體實施例之影像擷取裝置，藉由使用具有由一行處理電路佔據的一減小電路區域之一固態影像感測器件以及該固態影像感測器件之一減小晶片大小，可以減小該影像擷取裝置的主體之大小，其中藉由共用用於該像素陣列之複數個行的單元讀出電路之一些子電路來減小由一行處理電路佔據的電路區域。
以下參考附圖詳細說明本發明之各種範例性具體實施例。
圖1解說依據本發明之一具體實施例的一固態影像感測器件(例如一CMOS影像感測器)之一範例性系統組態。
如圖1中所示，依據本範例性具體實施例，一CMOS影像感測器10包括形成於一半導體基板(一晶片)(未顯示)上的一像素陣列單元11以及整合於該半導體基板上的一周邊電路單元。該周邊電路單元包括一垂直驅動單元12、一行處理單元13、一水平驅動單元14以及一系統控制單元15。
像素陣列單元11包括配置在一二維陣列中的單元像素(以下有時簡稱為"像素")(未顯示)。該等單元像素之每一者包括一光電轉換單元，其依據可見光之強度將入射可見光轉換為電荷。以下更詳細地說明該像素單元之一範例性結構。
像素陣列單元11進一步包括一像素驅動線16，其針對該像素陣列之列之每一者在圖1之水平方向(該像素陣列之列方向)上延伸。像素陣列單元11仍進一步包括一垂直信號線17，其針對該像素陣列之行之每一者在圖1之垂直方向(該像素陣列之行方向)上延伸。雖然在圖1中顯示僅一個像素驅動線16，但是像素驅動線16之數目並不限於一。像素驅動線16之一端係連接至垂直驅動單元12之輸出端子的一對應者，其中該等輸出端子之一對應於該像素陣列的列之一。
垂直驅動單元12包括一移位暫存器及一位址解碼器。圖1中未顯示詳細組態。然而，一般地，垂直驅動單元12包括一讀出掃描子單元及一拂掠掃描子單元。該掃描子單元循序選擇並掃描該等單元像素以便以列為基礎自該等單元像素讀出信號。在該讀出掃描子單元對讀出列中的單元像素實行讀出操作之前，該拂掠掃描子單元在一快門時間拂掠(重設)自該讀出列中的單元像素之光電轉換單元的不必要之電荷。
由該拂掠子單元實行的此拂掠(重設)操作提供一所謂的電子快門操作。本文中所用的術語"電子快門操作"指其中對該等光電轉換單元之每一者中的光電荷進行放電以便啟動一新曝光操作(累積光電荷的操作)之操作。
透過藉由該讀出掃描子單元實行的一讀出操作獲得的讀出信號對應於就先前讀出操作或電子快門操作完成之後入射的光之數量。自當就先前讀出操作或電子快門操作之拂掠操作完成至當當前讀出操作完成的一時間週期對應於累積於該等單元像素中的光電荷之一累積時間(一曝光時間)。
自藉由垂直驅動單元12選擇並掃描之一列中的單元像素輸出的信號係經由垂直信號線17供應至行處理單元13。行處理單元13用作一信號讀出電路單元，其以逐行為基礎讀出自像素陣列單元11之一選定列中的像素20輸出的信號，同時放大該等信號。
依據本範例性具體實施例，像素陣列單元11具有n行像素(即，水平方向上的像素之數目係n)。n個行係分組成m個行之複數個集(m係n之一整數部分，而且m可以係n)。行處理單元(信號讀出電路單元)13包括x個單元讀出電路13-1至13-x，每一單元讀出電路係為m個行的集之一提供。更明確而言，例如，可為每4個行、每16個行或每32個行提供單元讀出電路13-1至13-x。
單元讀出電路13-1至13-x之每一者以時間多工方式放大自選定列中的m個行之對應集的像素20輸出的信號並對該等信號實行一信號程序(例如相關雙重取樣(CDS)程序)以便移除特定像素固定圖案雜訊。以下更詳細地說明單元讀出電路13-1至13-x之電路組態及操作。
水平驅動單元14包括一移位暫存器及一位址解碼器。水平驅動單元14循序選擇行處理單元13之單元讀出電路13-1至13-x。透過藉由水平驅動單元14實行的選擇及掃描操作，以逐像素為基礎循序輸出由單元讀出電路13-1至13-x處理的信號。
系統控制單元15包括產生各種時序信號的一時序產生器。系統控制單元15以藉由該時序產生器產生的時序信號為基礎來驅動垂直驅動單元12、行處理單元13以及水平驅動單元14。
單元像素之電路組態
圖2係解說單元像素20之一範例性電路組態的電路圖。如圖2中所示，具有此範例性電路組態的單元像素20包括一光電轉換單元，例如一光二極體21。此外，單元像素20包括下列四個電晶體：一傳輸電晶體22、一重設電晶體23、一放大電晶體24以及一選擇電晶體25。
在本範例性具體實施例中，例如將一N通道MOS電晶體用於電晶體22至25之每一者。然而，傳輸電晶體22、重設電晶體23、放大電晶體24以及選擇電晶體25之導電率類型的組合並不限於此。可以適當地決定該等電晶體之導電率類型的組合。
用於單元像素20的像素驅動線16包括(例如)下列三個線：一傳輸線161、一重設線162以及一選擇線163。為該像素陣列之同一列中的單元像素20之全部共同提供像素驅動線16。傳輸線161之一端、重設線162之一端以及選擇線163之一端係以逐列為基礎連接至對應於該等列的垂直驅動單元12之輸出端。
光二極體21之陽極係連接至一負電源供應(例如，接地)。光二極體21光電轉換接收光為具有依據接收光之強度的數量之光電荷(本範例性具體實施例中的光電子)。光二極體21之陰極電極係經由傳輸電晶體22電連接至放大電晶體24之閘極電極。電連接至放大電晶體24之閘極電極的一陽極26係稱為"浮動擴散(FD)單元"。
傳輸電晶體22係連接在光二極體21之陰極電極與FD單元26之間。當經由傳輸線161將具有活動高位準(例如，Vdd位準)的傳輸脈衝ΦTRF(以下稱為"高活動傳輸脈衝")供應至傳輸電晶體22之閘極電極時，開啟傳輸電晶體22。因此，傳輸電晶體22傳輸藉由光二極體21光電轉換的光電荷至FD單元26。
重設電晶體23之一汲極電極係連接至一像素電源供應Vdd。重設電晶體23之源極電極係連接至FD單元26。當經由重設線162將一高活動重設脈衝ΦRST供應至重設電晶體23之一閘極電極時，開啟重設電晶體23。因此，在將信號電荷自光二極體21傳輸至FD單元26之前，重設電晶體23藉由使FD單元26之電荷放電至像素電源供應Vdd來重設FD單元26。
放大電晶體24之閘極電極係連接至FD單元26。放大電晶體24之一汲極電極係連接至像素電源供應Vdd。在藉由重設電晶體23重設FD單元26之後，放大電晶體24以一重設信號(一重設位準)Vreset之形式輸出FD單元26之電位。此外，在藉由傳輸電晶體22傳輸信號電荷之後，放大電晶體24以接收光之光電轉換信號(信號位準)Vsig之形式輸出FD單元26之電位。
例如，選擇電晶體25之一汲極電極係連接至放大電晶體24之源極。選擇電晶體25之源極電極係連接至垂直信號線17。當經由選擇線163將一高活動選擇脈衝ΦSEL供應至選擇電晶體25之閘極時，開啟選擇電晶體25。因此，選擇電晶體25使單元像素20進入一選定模式以便將自放大電晶體24輸出的一信號中繼至垂直信號線17。
應注意可使用其中在像素電源供應Vdd與放大電晶體24的汲極之間連接選擇電晶體25的一電路組態。
應該注意單元像素20之像素結構並不限於以上說明的四電晶體像素結構。例如，單元像素20可具有其中由一個電晶體實行放大電晶體24及選擇電晶體25之功能的一三電晶體像素結構。因此，可以使用一像素電路之任一組態。
單元讀出電路之電路組態
接著說明行處理單元(信號讀出電路單元)13的單元讀出電路13-1至13-x之每一者的一範例性電路組態。本範例性具體實施例的特徵為單元讀出電路13-1至13-x。
圖3係解說單元讀出電路13-1至13-x之每一者的一範例性電路組態之電路圖。參考係用於單元讀出電路13-1至13-x當中的第i個行之一單元讀出電路的單元讀出電路13-i(i=1、2、...、x)進行下列說明。然而，其他單元讀出電路之每一者具有一類似電路組態。此外，為每m個垂直信號線17(17-1至17-m)提供單元讀出電路13-1至13-x之每一者。
單元讀出電路13-i包括分別對應於m個垂直信號線17-1至17-m的m個輸入開關31-1至31-m、一參考開關32、一輸入側電容器33、一運算放大器34、一重設開關35、m個回授開關36-1至36-m以及m個回授電容器37-1至37-m。
輸入開關31-1至31-m之每一者的一輸入端係連接至垂直信號線17-1至17-m之對應者的一輸出端。自一選定列中的單元像素20輸出的信號係循序透過垂直信號線17-1至17-m與開關控制信號Φin(1)至Φin(m)同步取樣。參考開關32與一開關控制信號Φref同步取樣應用於單元讀出電路13-1至13-x之全部的一參考電壓Vref。
輸入開關31-1至31-m之輸出端與參考開關32之一輸出端係連接在一起。輸入側電容器33之一端係連接至輸入開關31-1至31-m及參考開關32之輸出端的一共同連接節點。運算放大器34之一端係連接至輸入側電容器33之另一端。重設開關35係連接在運算放大器34之一輸入端與一輸出端之間。重設開關35選擇性地與一開關控制信號Φs同步引起運算放大器34之該輸出端與該輸入端之間的一短路。
回授開關36-1至36-m之每一者的一端與運算放大器34的一輸入端係連接在一起。回授電容器37-1至37-m之每一者的一端係連接至回授開關36-1至36-m之對應者的另一端。回授電容器37-1至37-m之每一者的另一端與運算放大器34的輸出端係連接在一起。即，回授開關36-1至36-m係在運算放大器34之該輸入端與該輸出端之間分別串聯連接至回授電容器37-1至37-m。以此方式，形成一回授電路。
回授開關36-1至36-m係與開關控制信號Φb(1)至Φb(m)同步開啟(至閉合狀態)以便在運算放大器34之該輸入端與該輸出端之間分別選擇性地***藉由回授開關36-1至36-m及回授電容器37-1至37-m形成的一串聯連接電路。
併入圖15中所示的系統控制單元15中的一時序產生器在以下說明的適當時序點產生開關控制信號Φin(1)至Φin(m)，其分別控制輸入開關31-1至31-m的開啟(閉合)/關閉(斷開)切換；開關控制信號Φref，其控制參考開關32之開啟/關閉切換；開關控制信號Φs，其控制重設開關35之開啟/關閉切換；以及開關控制信號Φb(1)至Φb(m)，其分別控制回授開關36-1至36-m之開啟/關閉切換。即，此等信號用作時序信號。
自以上說明可看出，在依據本範例性具體實施例之單元讀出電路13-i中，藉由該像素陣列之m個行共用單元讀出電路13-i之一些子電路，即參考開關32、輸入側電容器33、運算放大器34以及重設開關35。此一組態可以減小由行處理單元13佔據的電路區域。因此，可以減小CMOS影像感測器10之晶片大小。
開關之電路組態
接著說明輸入開關31-1至31-m、參考開關32、重設開關35以及回授開關36-1至36-m之範例性電路組態。
在圖3中，使用用於說明一機械開關的符號代表輸入開關31-1至31-m、參考開關32、重設開關35以及回授開關36-1至36-m。然而，在實務上，採用電開關電路形成此等開關。電開關電路係藉由單獨一NMOS電晶體、單獨一單一PMOS電晶體或一CMOS電晶體形成。
在此範例中，如圖4A中所示，參考由一CMOS電晶體構成的一開關SW進行說明。接著說明用於說明一開關的符號。如圖4B中所示，在其一個端子端處具有一黑色圓圈的一開關指示一虛設開關SWdummy係連接至該端子端。此外，如圖4C中所示，在其任一端子端處具有一黑色圓圈的一開關指示虛設開關SWdummy1及SWdummy2係連接至任一端子端。
為便於理解，參考由圖5A中所示的一NMOS電晶體構成的一開關來說明虛設開關SWdummy之操作。
1.電荷注入(由於電荷除法所致)
例如，當一開關控制控制Φ自一邏輯1變為一邏輯0時，形成一開關SW的一電晶體Tr1之一通道中存在的電荷之約一半係注入至右邊的負載電容CL。
假設W表示電晶體Tr1之通道寬度，L表示通道長度，Cs表示電晶體Tr1之閘極與源極之間的寄生電容，以及V(Φ)表示開關控制信號Φ之電壓(峰值)。因此，藉由使用一般表達式Q=C×V，將以上說明的電荷Q表達如下：
Q=Cs×V(Φ)=(1/2)×(ε×L×W/tox)
其中ε表示介電常數，而且tox表示電晶體Tr1之閘極氧化物膜的厚度。
藉由將電容Q除以負載電容CL，可以獲得相對於輸入信號的誤差電壓。如圖5B中所示，為了校正該誤差電壓，使源極與汲極短路。此外，提供一虛設開關SWdummy，其係由具有開關SW的電晶體Tr1之大小之一半的通道寬度W之一電晶體Tr2構成並且係採用具有與開關控制信號Φ之相位相反的相位之一開關控制信號xΦ來操作。電晶體Tr2之大小係電晶體Tr1之大小的一半之原因係，電晶體Tr1之通道電荷的約一半係注入至負載電容CL。
如以上說明，由電晶體Tr2構成的虛設開關SWdummy係連接至開關SW之一端子側。使電晶體Tr2之源極與汲極短路。電晶體Tr2具有其大小為電晶體Tr1之一半大小之通道寬度W，並且係採用具有與開關控制信號Φ之相位相反的相位之開關控制信號xΦ來操作。此組態可以消除注入至負載電容CL的電荷，並且因此理論上不會出現一誤差電壓。
時脈饋通(由於電壓除法所致)
圖6A及6B分別係圖5A及5B之等效電路圖。在圖6A中，當開關控制信號Φ係自一邏輯1變為一邏輯0時，將該電壓除以寄生電容Cs及負載電容CL。因此，該電壓變為Cs/(CL+Cs)，其係一誤差成分。
為了消除此誤差成分，具有接近於寄生電容Cs或與其相同的電容之虛設開關SWdummy係連接開關SW之一端子側。然後，虛設開關SWdummy係以補償形式採用開關SW來操作。即，當關閉開關SW時，開啟虛設開關SWdummy。以此方式，可以消除由於時脈(開關控制信號Φ)所致的一誤差電壓。
自以上說明可以看出，虛設開關SWdummy可以消除由於當將開關SW自一開啟狀態變為一關閉狀態以回應開關控制信號Φ時出現的電荷除法及電壓除法所致的誤差電壓。
在圖3中所示的單元讀出電路13-i中，藉由將具有連接至其至少一個端子的虛設開關SWdummy之開關SW特定用於連接至運算放大器34之輸入側、參考開關32、重設開關35以及回授開關36-1至36-m的輸入開關31-1至31-m，可以可靠地實行以下說明的電路操作。
然而，輸入開關31-1至31-m、參考開關32、重設開關35以及回授開關36-1至36-m並不限於具有虛設開關SWdummy的開關SW，而可以係沒有虛設開關SWdummy的正常類比開關。
單元讀出電路之電路操作
接著參考圖7中的時序圖說明行處理單元(信號讀出電路單元)13之單元讀出電路13-i(13-1至13-x)的一範例性電路操作。在下列說明中，假設C1表示輸入側電容器33之電容值，而且假設C2(1)至C2(m)分別表示回授電容器37-1至37-m之電容值。
重設信號Vreset之處理
在一週期t(1)中，開關控制信號Φs、Φin(1)及Φb(1)變為活動(轉變為一邏輯1/一高位準)，並且因此開啟重設開關35、輸入開關31-1以及回授開關36-1。因此，自定位於m個行之第一行中的單元像素20讀取的一重設信號Vreset(1)係累積於輸入側電容器33中。此外，因為使運算放大器34之輸入及輸出端子短路，故重設回授電容器37-1。假定當使運算放大器34之該等輸入及輸出端子短路時產生的一輸出電壓Vout理想上係零。因此，由C1‧Vreset(1)表達的電荷係累積於輸入側電容器33中。
在一週期t(2)中，當開關控制信號Φb(1)係活動時，可以藉由將開關控制信號Φs設定為不活動來關閉重設開關35。然後，開關控制信號Φref變為活動，並且開啟參考開關32。因此，將參考電壓Vref輸入至輸入側電容器33。因此，將具有數值C1‧(Vreset(1)-Vref)的一電荷傳輸至輸出側。此時，因為採用藉由電容比決定的放大因數(增益)來放大電壓，故電壓係C1/C2(1)‧(Vreset(1)-Vref)。
在一週期t(3)中，輸入/輸出開關控制信號Φs、Φb(2)及Φin(2)變為活動，而且因此開啟重設開關35、回授開關36-2及輸入開關31-2。因此，m個行之第二行的一重設信號Vreset(2)係累積於輸入側電容器33中。此外，因為使運算放大器34之該等輸入及輸出端子短路，故重設回授電容器37-2。此時，由C1‧Vreset(2)表達的電荷係累積於輸入側電容器33中。
在一週期t(4)中，當開關控制信號Φb(2)係活動時，藉由將開關控制信號Φs設定為不活動來關閉重設開關35。然後，開關控制信號Φref變為活動，並且開啟參考開關32。因此，將參考電壓Vref輸入至輸入側電容器33。因此，將具有數值C1‧(Vreset(2)-Vref)的一電荷傳輸至輸出側。此時，電壓係C1/C2(2)‧(Vreset(2)-Vref)。其後，針對m個行之第三個行至第m個行重複一類似操作。
光累積信號Vsig之處理
重複與重設信號Vreset有關的操作，直至處理第m個行。然後，在一週期t(2m+1)中，當開關控制信號Φs係活動時，開關控制信號Φref變為活動，而且開啟參考開關32。因此，將參考電壓Vref輸入至輸入側電容器33。因此，一電荷C1‧Vref係累積於輸入側電容器33中。
在一週期t(2m+2)中，開關控制信號Φin(1)及Φb(1)變為活動，而且開啟輸入開關31-1及回授開關36-1。因此，將自定位於m個行之第一行中的單元像素20讀出的一接收光之光電轉換信號Vsig(1)輸入至輸入側電容器33。此時，由C1‧(Vref-Vsig(1))表達的電荷係累積於輸入側電容器33中。
相反，因為回授電容器37-1儲存在週期t(1)及t(2)中傳輸的電荷，故一電荷等於該差異，即，將C1‧(Vreset(1)-Vref+Vref-Vsig(1))=C1‧(Vreset(1)-Vsig(1))傳輸至輸出側。因此，輸出電壓Vout(1)係：
Vout(1)=C1/C2(1)‧(Vreset(1)-Vsig(1))。
因此，於m個行之第一行中的單元像素20之一像素信號的輸出電壓Vout(1)係採用由輸入側電容器33的電容與回授電容器37-1的電容之比率的一電容比C1/C2(1)所定義的一放大因數來放大。此外，計算重設信號Vreset(1)與接收光之光電轉換信號Vsig(1)之間的一差異。即，實行一相關雙重取樣程序。
在一週期t(2m+3)中，當開關控制信號Φs係活動時，開關控制信號Φref變為活動，而且因此開啟參考開關32。因此，參考電壓Vref係輸入至輸入側電容器33，而且一電荷C1‧Vref係累積於輸入側電容器33中。
在一週期t(2m+4)中，開關控制信號Φin(2)及Φb(2)變為活動，而且因此開啟輸入開關31-2及回授開關36-2。因此，將自定位於m個行之第二行中的單元像素20讀出的一接收光之光電轉換信號Vsig(2)輸入至輸入側電容器33。此時，由C1‧(Vref-Vsig(2))表達的一電荷係累積於輸入側電容器33中。
相反，因為回授電容器37-2儲存在週期t(3)及t(4)中傳輸的電荷，故一電荷等於該差異，即，將C1‧(Vreset(2)-Vref+Vref-Vsig(2))=C1‧(Vreset(2)-Vsig(2))傳輸至輸出側。因此，輸出電壓Vout(2)係：
Vout(2)=C1/C2(2)‧(Vreset(2)-Vsig(2))。
因此，於m個行之第二行中的單元像素20之一像素信號的輸出電壓Vout(2)係採用由一電容比C1/C2(2)所定義的一放大因數來放大，該電容比係輸入側電容器33的電容與回授電容器37-2的電容之比率。此外，實行一相關雙重取樣程序。其後，重複一類似操作，直至處理第m個行。
針對行處理單元13-1至13-x實行以上說明的系列操作。因此，行處理單元13-1至13-x之每一者可以如下獲得m個行之第i個行中的單元像素20之一輸出電壓Vout(i)：
Vout(i)=C1/C2(i)‧(Vreset(i)-Vsig(i))。
如以上說明，在單元讀出電路13-1至13-x之每一者中，交替地開啟參考開關32及輸入開關31-1至31-m之每一者，以便經由輸入側電容器33將重設信號Vreset(i)與參考電壓Vref之間的差異傳輸至回授電容器37-i。然後，交替地開啟參考開關32及輸入開關31-1至31-m之每一者，因此經由輸入側電容器33將接收光之光電轉換信號Vsig(i)與參考電壓Vref之間的差異傳輸至回授電容器37-i。以此方式，自該像素陣列的行之每一者讀出重設信號Vreset(i)與接收光之光電轉換信號Vsig(i)之間的差異。因此，即使當由該像素陣列之複數個行共用參考開關32，輸入側電容器33、運算放大器34以及重設開關35時，仍可以針對該像素陣列之每複數個行讀出重設信號Vreset(i)與接收光之光電轉換信號Vsig(i)之間的差異(即，Vreset(i)-Vsig(i))。因此，可以實行用於移除特定像素固定圖案雜訊的一CDS程序。
雖然已參考首先自單元像素20讀出重設信號Vreset，而且其後讀出接收光之光電轉換信號Vsig的單元讀出電路13-i(13-1至13-x)說明本範例性具體實施例，但是可倒轉讀出該等信號採用的順序。即，即使當首先讀出接收光之光電轉換信號Vsig時，而且其後讀出重設信號Vreset，仍可以獲得相同優點。
單元讀出電路中的誤差校正
已參考下列情況進行單元讀出電路13-i(13-1至13-x)之電路操作的以上說明：其中運算放大器34係在理想狀態中，即，當使運算放大器34之輸入端子與輸出端子短路時，輸出電壓Vout係0(V)。
然而，在實務上，在由運算放大器34實行的計算中出現一誤差。兩個主要誤差源係當使運算放大器34之輸入端子與輸出端子短路時由非零輸出電壓Vout引起的偏移電壓以及各行當中由於回授電容器37-1至37-m的電容C2(1)至C2(m)之變化所致的放大因數之變化(增益之變化)。
偏移電壓之校正
在藉由CMOS影像感測器10捕獲的一影像之情況下，在計算中出現的誤差之一的該偏移電壓以垂直條痕之形式顯現。相反，增益之變化以藉由輸入信號之變化產生的垂直條痕之形式顯現。當考量一誤差時，如下表達一輸出電壓Vout(i)：
Vout(i)=C1/C2(i)‧(Vreset(i)-Vsig(i)+Vofs
其中Vofs代表該偏移電壓。
以上說明的等式指示，可以獲得偏移電壓Vofs，作為當將重設信號Vreset(i)與自單元像素20讀出的接收光之光電轉換信號Vsig(i)之間的差異(即，Vreset(i)-Vsig(i))設定至零時獲得的輸出電壓Vout(i)。即，可以藉由將重設信號Vreset(i)與接收光之光電轉換信號Vsig(i)之間的差異設定至零來測量偏移電壓Vofs。
此外，藉由在測量偏移電壓Vofs之後自每一行之輸出電壓Vout(i)減去偏移電壓Vofs，可以獲得具有校正偏移電壓Vofs的下列輸出電壓Vout(i)：
Vout(i)=C1/C2(i)‧(Vreset(i)-Vsig(i))。
依據本範例性具體實施例，藉由佈置在該晶片外面的一信號處理電路單元(未顯示)來實行其中自輸出電壓Vout(i)減去偏移電壓Vofs的程序。應注意，像其他周邊電路一樣，該信號處理電路單元可作為一晶片上組件整合於上面佈置像素陣列單元11的半導體基板上。
增益之變化的校正
接著說明由於回授電容器37-1至37-m的電容值C2(1)至C2(m)之變化所致的增益之變化的校正。
為了校正增益之變化，在外面實行控制以便重設信號Vreset(i)與自單元像素20讀出的接收光之光電轉換信號Vsig(i)之間的差異(即，Vreset(i)-Vsig(i))變為一預定電壓值(例如，Vreset(i)-Vsig(i)=1(V))。在實行該控制之後，如下表達輸出電壓Vout(i)：
Vout(i)=C1/C2(i)。
即，可以在無誤差的情況下獲得輸出電壓Vout(i)，其係輸入側電容器33與回授電容器37-i之間的電容比C1/C2(i)。若將一校正係數A設定至C2(i)/C2，則該校正係數A可以係該像素陣列的行之全部的共同係數以便Vout(i)=C1/C2(i)‧A=C1/C2。
為了在外部控制差異電壓(Vreset(i)-Vsig(i))以便該差異電壓係一預定值，即，為了將任何差異信號自單元像素20輸入至單元讀出電路13-i(13-1至13-x)，可以(例如)隨時間改變參考電壓Vref。
更明確而言，在單元像素20最初輸出重設信號Vreset(i)及接收光之光電轉換信號Vsig(i)時，不使用自單元像素20的輸入。此時，開啟參考開關32。因此，輸入具有一期望差異電壓的一虛設信號代替參考電壓Vref。藉由僅控制考電壓Vref，可以實現此控制方法。因此，可以在不提供一額外電路至單元讀出電路13-i(13-1至13-x)的情況下校正由於增益之變化所致的一誤差。
應用電路
接著說明單元讀出電路13-i(13-1至13-x)之數個應用範例。
應用範例1
圖8係解說依據一應用範例1的一單元讀出電路13-iA之一電路組態的電路圖。在適當情況下，將在說明圖8中使用與以上在說明圖3中利用的編號相同之編號。
如圖8中所示，應用範例1之單元讀出電路13-iA將一可變電容器用於回授電容器37-i(37-1至37-m)。因此，回授電容器37-i之電容值C2(i)係可變的。藉由(例如)用於該像素陣列的行之每一者的系統控制單元15來監視自單元像素20的接收光之光電轉換信號Vsig的信號位準。然後，系統控制單元15實行控制以便當自該等行之全部或大於預定數目之行輸出的接收光之光電轉換信號Vsig之信號位準係小於一預定值時，改變回授電容器37-i之電容值C2(i)以便針對該像素陣列之每一個行將該增益改變至某一較小值。
藉由輸入側電容器33的電容與回授電容器37-i的電容之比率的一電容比C1/C2(i)決定單元讀出電路13-iA的增益。因此，藉由減小回授電容器37-i的電容值C2(i)，可以增加單元讀出電路13-iA的增益。因此，當自該像素陣列的行之全部輸出的接收光之光電轉換信號Vsig之信號位準係小於一預定值時，採用一高增益放大此等信號位準。因此，可以減小輸入等效雜訊。在此範例中使用的控制時序點係與藉由圖7之時序圖指示的控制時序點相同。
應用範例2
圖9係解說依據一應用範例2的一單元讀出電路13-iB之一電路組態的電路圖。在適當情況下，將在說明圖9中使用與以上在說明圖8中利用的編號相同之編號。
如圖9中所示，像依據應用範例1之單元讀出電路13-iA一樣，應用範例2之單元讀出電路13-iB將一可變電容器用於回授電容器37-i(37-1至37-m)。此外，單元讀出電路13-iB包括一比較器38，其用於將自該像素陣列的行之每一者中的單元像素20的接收光之光電轉換信號Vsig之信號位準與一預定值比較；以及一控制器39，其用於以自比較器38輸出的比較結果為基礎來控制回授電容器37-i的電容值C2(i)。以此方式，回授電容器37-i的電容值C2(i)係適應性地改變。
更明確而言，當自該像素陣列的行之每一者中的單元像素20讀出接收光之光電轉換信號Vsig時而且若該信號位準係高於一預定值，則在比較器38及控制器39的控制下增加回授電容器37-i的電容值C2(i)。然而，若該信號位準係低於一預定值，則減少回授電容器37-i的電容值C2(i)。
如以上說明，藉由當接收光之光電轉換信號Vsig之信號位準係高於一預定值時增加回授電容器37-i的電容值C2(i)，可以減少單元讀出電路13-iB的增益至低於在改變電容值C2(i)之前獲得的增益之一數值。因此，可以預防信號之飽和。此外，藉由當接收光之光電轉換信號Vsig之信號位準係在一預定值內時減少回授電容器37-i的電容值C2(i)，可以將單元讀出電路13-iB的增益增加至高於在改變電容值C2(i)之前獲得的增益之一數值。因此，可以提供一雜訊電阻。
控制器39可以保持當改變電容值C2(i)時由回授電容器37-i的電容值C2(i)決定的增益之一設定值。此外，當自單元讀出電路13-iB讀出輸出電壓Vout時，同時讀出該增益之該設定值。可以供應該讀出設定值至下游信號處理電路單元(未顯示)，並且該信號處理電路單元可以返回該信號位準至最初信號位準。
如以上說明，在依據應用範例2之單元讀出電路13-iB中，藉由依據輸入接收光之光電轉換信號Vsig之位準來控制回授電容器37-i的電容值C2(i)，可以適應性地決定(適應性放大)該增益。因此，可以預防當單元像素20之位準係高時出現的一信號之飽和，而且可以減小當亮度係低時出現的雜訊。
應注意，當使用應用範例2之電路組態時，首先控制回授電容器37-i的電容值C2(i)以便設定依據該信號位準的增益。因此，首先藉由單元讀出電路13-iB讀出自單元像素20輸出並自接收光所光電轉換的一信號，即，接收光之光電轉換信號Vsig。其後，讀出重設信號Vreset。
圖10係當首先讀出接收光之光電轉換信號Vsig，並其後讀出重設信號Vreset時使用的一時序圖。
單元讀出電路13-iB之控制時序係與以上說明的單元讀出電路13-i之控制時序類似(參見圖7)。然而，垂直驅動單元12控制單元像素20以便當在週期t(i)內i<2m時單元像素20輸出接收光之光電轉換信號Vsig，而且當時單元像素20輸出重設信號Vreset。
在單元讀出電路13-iB中，當自單元像素20輸出接收光之光電轉換信號Vsig時，比較器38將接收光之光電轉換信號Vsig之信號位準與一預定值比較。在此一情況下，最終，該輸出信號係使用輸入側電容器33的電容與回授電容器37-i的電容之比率的電容比C1/C2(i)來放大，並且針對單元像素20之每一者而輸出為輸出電壓Vout。輸出電壓Vout用作CMOS影像感測器10之一捕獲影像信號並且係輸出至該晶片外面。
在應用範例1之單元讀出電路13-iA以及應用範例2之單元讀出電路13-iB中，依據自該像素陣列之行輸出的信號之位準來控制回授電容器37-i(37-1至37-m)之電容值。然而，下列操作係不同的。
在應用範例1之單元讀出電路13-iA中，當自該等行之全部或大於預定數目之行輸出的信號之位準係小於一預定值時，針對單元讀出電路13-1至13-x之每一者的第1至m行實行相同控制。因此，在系統控制單元15與行處理單元13之間需要控制線的數目等於單元讀出電路13-1至13-x之數目。
相反，在應用範例2之單元讀出電路13-iB中，單元讀出電路13-1至13-x之每一者監視自該像素陣列的行之每一者輸出的信號之位準並且針對單元讀出電路13-1至13-x之每一者的第1至m行實行控制。因此，與應用範例1之單元讀出電路13-iA比較，單元讀出電路13-iB可以更精確地實行控制。此外，有利地，在系統控制單元15與行處理單元13之間不需要控制線。
此外，在應用範例1及2中，回授電容器37-i之電容值係可變的。藉由改變該電容值，可以控制單元讀出電路13-iA或單元讀出電路13-iB的增益。然而，因為藉由輸入側電容器33的電容與回授電容器37-i的電容之比率的電容比C1/C2(i)決定該增益，故輸入側電容器33之電容值可以係可變的，以便控制該電容值。即使在此一情況下，仍可以獲得相同優點。
應用範例3
應用範例3之一單元讀出電路具有類似於圖3中所示的電路組態之一電路組態。然而，藉由使用不同控制時序點，該單元讀出電路可以具有獲取信號值的整數之信號整合功能。
更明確而言，藉由針對該像素陣列之同一行在重設信號Vreset與參考電壓Vref之間切換M次(M係大於或等於2的一整數)而非一次，可以得到藉由將重設信號Vreset乘以M所獲得的信號M‧(Vreset(i)-Vref)。然後，同樣地，藉由在參考電壓Vref與該接收光之光電轉換信號之間切換M次，可以最終獲得下列輸出信號Vout(i)：
Vout(i)=M‧C1/C2(i)‧(Vreset(i)-Vsig(i))。
圖11解說當針對該等行之每一者實行M個整合操作時使用的控制時序。當針對m個行實行該操作時，實行計算最多至m×M個時脈。
在應用範例3之單元讀出電路(即，具有一信號整合功能的單元讀出電路)中，首先對重設信號Vreset取樣m次，並且其後對接收光之光電轉換信號Vsig取樣m次。因此，難以預先檢查接收光之光電轉換信號Vsig之信號位準的振幅。因此，該信號可能會飽和。因此，為了預防該信號之飽和，提議下列應用範例4之單元讀出電路13-iC。
應用範例4
圖12係解說依據一應用範例4的一單元讀出電路13-iC之一電路組態的電路圖。在適當情況下，將在說明圖12中使用與以上在說明圖3中利用的編號相同之編號。
應用範例4之單元讀出電路13-iC具有類似於具有一信號整合功能的應用範例3之單元讀出電路的一電路組態，即圖3中所示的電路組態。然而，在單元讀出電路13-iC中，使用一第一參考電壓Vref1(對應於圖3中所示的參考電壓Vref)及大於第一參考電壓Vref1的一第二參考電壓Vref2。此外，單元讀出電路13-iC包括一參考開關41、一比較器42以及一閂鎖電路43。
參考開關41選擇性地提供第二參考電壓Vref2至輸入側電容器33代替第一參考電壓Vref1。比較器42將自運算放大器34輸出的一信號(一輸出電壓Vout)與對應於一飽和位準的一參考值(精確而言，稍微低於該飽和位準的一電壓值)比較。若輸出電壓Vout係大於該參考位準，則藉由比較器42開啟參考開關41。閂鎖電路43以自比較器42輸出的比較結果為基礎來儲存關於其中輸出電壓Vout超過該像素陣列之行的參考值的出現次數的資訊。關於其中輸出電壓Vout超過該參考值的出現次數的資訊係用於恢復一信號，如以下說明。
在具有此一電路組態的單元讀出電路13-iC中，當運算放大器34之輸出電壓Vout很可能會飽和時，供應第二參考電壓Vref2而非第一參考電壓Vref1至輸入側電容器33。因此，從自運算放大器34輸出的信號減去具有大於第一參考電壓Vref1之電壓值的一電壓值之第二參考電壓Vref2。以此方式，可以減小很可能會飽和的信號之位準。因此，可以預防該信號位準之飽和。
此處，在外部將第一參考電壓Vref1及第二參考電壓Vref2的數值設定至預定值。因此，在單元讀出電路13-iC中，即使當在單元讀出電路13-iC中減去第二參考電壓Vref2時，仍可以藉由輸出儲存在閂鎖電路43中的資訊來恢復最初資料，即，關於其中輸出電壓Vout超過該參考值的出現次數的資訊係用於與輸出電壓Vout一起恢復一信號至一外部信號處理電路。因此，該信號處理電路可以藉由以預定第二參考電壓Vref2以及其中輸出電壓Vout超過該參考值的出現次數為基礎實行計算來獲得最初資料。
如由圖11中的時序圖所示，藉由在與使用開關控制信號Φref控制參考開關32的相同時序使用一開關控制信號Φref2來控制參考開關41，可以實現以上說明的用於預防該信號之飽和的程序。
圖13係解說應用範例4之單元讀出電路13-iC之一範例性電路操作的時序圖。在圖13中所示的此範例中，實行整合兩次。在一第三時間，藉由比較器42實行的比較指示飽和很可能將出現。
在圖13中所示的時序圖中，對輸入重設信號Vreset取樣M次。將取樣信號傳輸至回授電容器37-i以便累積具有重設位準的電荷。其後，對輸入接收光之光電轉換信號Vsig取樣。同樣地，將取樣信號傳輸至回授電容器37-i。同時，比較器42監視輸出電壓Vout並實行控制以便輸出電壓Vout不會飽和。
可在外部調整用於由比較器42實行之比較中的參考值之電壓值。如上所述，將該參考值設定至允許偵測一信號之飽和的電壓值(精確而言，稍微小於該飽和電壓的一數值)。
如圖13中所示，該時序圖指示第二整合中的比較器42之比較輸出係一邏輯"1"，並且因此飽和可能會出現在下一整合中。因此，使開關控制信號Φref2而非開關控制信號Φref1活動。因此，如上所述，使用第二參考電壓Vref2減小很可能會飽和的信號之位準。因此，可以預防單元讀出電路13-iC之輸出電壓的飽和。
應用範例5
圖14係解說依據一應用範例5的一單元讀出電路13-iD之一電路組態的電路圖。在適當情況下，將在說明圖14中使用與以上在說明圖12中利用的編號相同之編號。
應用範例5之單元讀出電路13-iD包括一類比至數位(AD)轉換器，其係(例如)將資料轉換為每循環1.5位元資料的一1.5位元循環式AD轉換器。
如圖14中所示，一1.5位元循環式AD轉換器50係整合於單元讀出電路13-iD中。1.5位元循環式AD轉換器50包括運算放大器34之輸出側上的兩個比較器51及52。每次自運算放大器34輸出該輸出電壓Vout，兩個比較器51及52均操作以便將輸出電壓Vout與兩個參考值VdacL及VdacH之每一者比較。以此方式，檢查待經歷AD轉換的輸出電壓Vout之輸入信號位準。
圖15解說每一級的輸入及輸出特性(AD轉換特性)。如圖15中所示，1.5位元循環式AD轉換器50將1.5位元循環式AD轉換器50之輸入信號位準(自運算放大器34輸出的輸出電壓Vout)的全規模範圍(最大振幅)劃分成三個子範圍。對於該三個子範圍，1.5位元循環式AD轉換器50實行AD轉換以產生三個數值。因此，分別自比較器51及52輸出的比較結果DL及DH之一組合的下列三個數位碼D(i-1)之一係指派至該三個子範圍之每一者：低(DL=0,DH=0)、中間(DL=0,DH=1)以及高(DL=1,DH=1)。
此處，假設參考電壓Vref表示輸入信號位準之全規模的一半，VrefL表示最小值，而且VrefH表示最大值。因此，設定參考值VdacL以便其係在VrefL至Vref的範圍中，而且設定參考值VdacH以便其係在Vref至VrefH的範圍中。此外，設定該三個子範圍至自最小值VrefL至參考值VdacL的範圍、自參考值VdacL至參考值VdacH的範圍、以及自參考值VdacH至最大值VrefH的範圍。
即，如圖14中所示，如下表達數位碼D(i-1)與運算放大器34的輸出電壓Vout(i)(其係一輸入信號位準)之間的關係：
D(i-1)=高(11)　若VdacH<Vout(i)，
D(i-1)=中間(01)　若VdacL<Vout(i)<VdacH，以及
D(i-1)=低(00)　若VdacL>Vout(i)。
此外，在1.5位元循環式AD轉換器50中需要一取樣及保持(S/H)電路。該S/H電路可佈置於運算放大器34之輸出側上。然而，在此範例中，為m個行提供的一輸入電路具有一S/H功能。即，為m個行及開關53、54及61提供的輸入側電容器33形成一S/H電路60。
全規模之最小值VrefL及最大值VrefH係藉由參考開關55及56選擇性地供應至輸入側電容器33作為一參考電壓。分別自比較器51及52輸出的比較結果DL及DH係藉由閂鎖電路57及58來閂鎖並係供應至數位至類比轉換(DAC)控制器59。DAC控制器59以自比較器51及52輸出的比較結果DL及DH(即，數位碼D(i-1))為基礎來控制參考開關32、55及56之開啟/關閉切換。此處，DL代表VdacL與自該回授電路輸出的輸出電壓(放大像素信號)之間的比較結果，而且DH代表VdacH與自該回授電路輸出的輸出電壓(放大像素信號)之間的比較結果。
圖16係1.5位元循環式AD轉換器50之示意解說。在適當情況下，將在說明圖16中使用與以上在說明圖14中利用的編號相同之編號。
在1.5位元循環式AD轉換器50中，比較器51及52在交替時脈循環(以下說明的時脈信號Φcomp之循環)中操作。因此，分別自比較器51及52輸出數位資料DL及DH。此時，將自運算放大器34輸出並待輸入至一AD轉換程序的輸出電壓Vout(i)劃分成三個子範圍：低(00)、中間(01)以及高(11)。其後，使用下列表達式實行計算：
Vout(i)=2Vout(i-1)-D(i-1)*Vref
D(i-1)*Vref=VrefL
...(低)Vout(i-1)<VdacL
D(i-1)*Vref=Vref
...(中間)VdacL<Vout(i-1)<VdacH
D(i-1)*Vref=VrefH
...(高)VdacH<Vout(i-1)。
應注意此等表達式可用於一單端類型之1.5位元循環式AD轉換器50。當1.5位元循環式AD轉換器50係一差動類型時，考量輸出電壓Vout(i)之一正/負符號。
以上說明的表達式指示下列系列操作。即，自一較高階數字循序實行AD轉換。使一輸入信號位準Vout(i-1)加倍。自AD轉換加倍輸入信號Vout(i-1)減去由AD轉換加倍輸入信號Vout(i-1)決定的一數值以便調整該輸出位準，從而使其在任何情況下均在輸出電壓Vout(i-1)之全規模內。將所得數值返回至輸入側，並且重複類似操作。因此，實行多位元AD轉換。
在二進制系統中，每一數字代表二個數值之一：一邏輯0或一邏輯1。相反，在具有以上說明的組態之1.5位元循環式AD轉換器50中，每一數字代表三個數值之一：低(00)、中間(01)以及高(11)。因此，可以考慮在每一級中實行1.5位元AD轉換。基於此原因，此一AD轉換器係稱為一"1.5位元循環式AD轉換器"。
在1.5位元循環式AD轉換器50中，因為將三個數值用於每一操作(每一數字)來實行AD轉換，故該數位值具有冗餘。與使用無冗餘的一個臨限值(一比較參考值)來實行AD轉換的1位元循環式AD轉換器比較，此冗餘提供較多無誤差臨限值。即，即使當比較器51及52之比較參考值VdacL及VdacH具有一偏移，仍可以獲得與當比較參考值VdacL及VdacH沒有偏移時獲得的比較結果相同之比較結果。因此，可以在無需高精度比較器51及52的情況下實行高精度AD轉換。
在1.5位元循環式AD轉換器50中，閂鎖電路57及58之每一者輸出一數位值D(1、2、...、N-1)。在下游信號處理中，加權並添加數位值D以便產生N位元數位資料。1.5位元循環式AD轉換器50之操作可獨立地實行，或可與以上說明的整合操作或適應性放大操作合作實行。
在包括1.5位元循環式AD轉換器50的單元讀出電路13-iD中，藉由實行重設位準(重設信號)Vreset之AD轉換，並且其後實行信號位準(接收光之光電轉換信號)Vsig之AD轉換，而且對下游信號處理電路中的兩個輸出數位值實行減法，可以在數位區域中實行相關雙重取樣(CDS)程序。
若在類比區域中實行相關雙重取樣程序，則可以藉由累積由(Vreset-Vsig)表達的電荷於回授電容器37-i中並AD轉換該輸出電壓來獲得經歷相關雙重取樣程序的一信號之AD轉換數值。
圖17係當實行1.5位元循環式AD轉換時的時序圖。在圖17之時序圖中，Φg及Φi分別表示用於開啟/關閉切換S/H電路60之開關53及54的開關控制信號。Φfb表示用於開啟/關閉切換連接在運算放大器34的輸出端與輸入側電容器33的輸入端之間的回授開關61之開關控制信號。Φdac表示用於開啟/關閉切換參考開關55及56的開關控制信號。Φcomp表示用於比較器51及52的時脈信號。D表示自閂鎖電路57及58輸出的AD轉換輸出資料。
一般而言，在1.5位元循環式AD轉換器50中，針對一像素經歷CDS程序並累積於回授電容器37-i中的一信號加以讀出並進行AD轉換。其後，累積於下一回授電容器37-i+1中的一信號加以讀出並進行AD轉換。重複實行此操作。
以上已說明1.5位元循環式AD轉換器50之基本操作概念。然而，應用範例5的特徵為將本範例性具體實施例應用於一1.5位元循環式AD轉換器。因為並非藉由本範例性具體實施例來改變關於AD轉換的基本電路操作，故不提供1.5位元循環式AD轉換器50之電路操作的詳細說明。
自以上說明可以看出，在1.5位元循環式AD轉換器50中，需要參考開關32、輸入側電容器33以及運算放大器34作為電路組件以便實行AD轉換處理。若此等電路組件(即，輸入側電容器33及運算放大器34)係為該像素陣列的m個行之每一者提供，則由行處理單元13佔據的電路區域會增加，而且因此難以減小CMOS影像感測器10之晶片大小。
相反，依據應用範例5，在具有一1.5位元循環式AD轉換功能的單元讀出電路13-iD中，由該像素陣列之m個行共用單元讀出電路13-iD之一些子電路，即，參考開關32、輸入側電容器33以及運算放大器34。此一組態可以減小由行處理單元13佔據的電路區域。因此，可以減小CMOS影像感測器10之晶片大小。
雖然已參考其中將本範例性具體實施例應用於包括1.5位元循環式AD轉換器50的單元讀出電路13-iD之情況來說明應用範例5，但是該AD轉換器並不限於1.5位元循環式AD轉換器50。例如，本範例性具體實施例可應用於包括一AD轉換器的各種單元讀出電路，該AD轉換器如具有電路組件(例如一輸入側電容器及一運算放大器)的1位元循環式AD轉換器。
應用範例6
在依據圖3中所示的本範例性具體實施例之行處理單元13-i以及依據本範例性具體實施例之應用範例1至5的單元讀出電路13-iA至13-iD中，將一單一輸入側電空器33用於CDS及AD轉換。然而，藉由提供複數個輸入側電容器33，可以將輸入側電容器33用於一像素加總程序，其中加總配置於水平方向及垂直方向上的複數個像素之信號。
圖18係解說依據一應用範例6的一單元讀出電路13-iE之一電路組態的電路圖。在適當情況下，將在說明圖18中使用與以上在說明圖3中利用的編號相同之編號。
如圖18中所示，應用範例6之單元讀出電路13-iE具有包括複數個輸入側電容器33(例如輸入側電容器33-1及33-2)之一電路組態。由分別藉由開關信號Φadd(1)及Φadd(2)加以開啟/關閉控制的開關62-1及62-2來選擇該像素陣列的m個行之任何兩個行中的像素之信號。因此，該等信號係累積於輸入側電容器33-1及33-2中。其後，將累積於輸入側電容器33-1及33-2中的信號電荷同時傳輸至回授電容器37-i。以此方式，可以實行水平方向上的兩像素加總。
此外，該像素陣列之同一行中的兩個像素之信號係藉由開關62-1及62-2與開關信號Φadd(1)及Φadd(2)同步選擇，並且係分別累積於輸入側電容器33-1及33-2中。然後，將累積於輸入側電容器33-1及33-2中的信號電荷同時傳輸至回授電容器37-i。以此方式，可以實行垂直方向上的兩像素加總。
雖然已參考水平方向或垂直方向上的兩像素加總進行以上說明，但是可以藉由使用包括x個輸入側電容器33的一電路組態來實行x像素加總。
修改
雖然已參考其中將單元像素配置在一陣列中以便依據可見光之強度以實體數量之形式偵測信號電荷之一CMOS影像感測器來說明前述具體實施例，但是本範例性具體實施例之應用並不限於CMOS影像感測器。例如，本範例性具體實施例可應用於其中針對一像素陣列單元的行之每一者佈置一行處理單元的一行類型之各種固態影像感測器件。
此外，本範例性具體實施例之應用並不限於偵測入射可見光之強度的分佈並以影像之形式捕獲該分佈的一固態影像感測器件。例如，本範例性具體實施例可應用於偵測入射紅外線光、X光或粒子之強度的分佈並以影像之形式捕獲該分佈的固態影像感測器件。或者，本範例性具體實施例可廣泛應用於偵測一實體數量(例如壓力或電容)的分佈，並以影像之形式捕獲該分佈的固態影像感測器件(實體數量偵測器件)。實體數量偵測器件之範例包括一指紋偵測器件。
此外，本範例性具體實施例之應用並不限於以逐行為基礎來循序掃描該像素陣列之單元像素並自該等單元像素讀出像素信號的一固態影像感測器件。例如，本範例性具體實施例可應用於以逐像素為基礎選擇一像素並以逐像素為基礎自該選定像素讀出信號的一X-Y位址類型之固態影像感測器件。
該固態影像感測器件可整合於一個晶片中。或者，該固態影像感測器件可以係包括一影像捕獲單元以及一信號處理單元與封裝於其中的一光學系統之一而且具有一影像捕獲功能的一模組。
此外，本範例性具體實施例並不限於一固態影像感測器件。例如，本範例性具體實施例可應用於一影像擷取裝置。本文中所用的術語"影像擷取裝置"指具有一影像捕獲功能的一電子器件，例如一相機系統(例如，一數位靜止相機或一數位攝錄影機)或一行動電話。應注意以上說明的安裝於電子器件中的模組(即，相機模組)係亦稱為"影像擷取裝置"。
影像擷取裝置
圖19係解說依據本發明之一具體實施例的影像擷取裝置之範例性結構的方塊圖。如圖19中所示，依據本發明之該具體實施例，一影像擷取裝置100包括一光學系統，其包括一透鏡單元101、一影像感測器件102、用作一相機信號處理電路的一DSP電路103、一圖框記憶體104、一顯示單元105、一記錄單元106、一操作系統107以及一電源供應系統108。DSP電路103、圖框記憶體104、顯示單元105、記錄單元106、操作系統107以及電源供應系統108係經由一匯流排線109彼此連接。
透鏡單元101自一物件接收入射光(影像光)並形成一影像於影像感測器件102之一成像平面上。影像感測器件102以逐像素為基礎將藉由透鏡單元101入射於其成像平面上的光之強度轉換成一電信號。影像感測器件102接著輸出該電信號為一像素信號。依據以上說明的具體實施例及以上說明的應用範例之CMOS影像感測器10之一係用於影像感測器件102。
顯示單元105包括一面板顯示器件，例如液晶顯示器件或有機電致發光(EL)顯示器件。顯示單元105顯示由影像感測器件102捕獲的移動影像或靜止影像。記錄單元106記錄由影像感測器件102捕獲的移動影像或靜止影像於一記錄媒體(例如視訊磁帶或數位多功能光碟(DVD))上。
操作系統107係由一使用者控制並提交關於該影像擷取裝置之功能的各種操作指令。電源供應系統108適當地供應電源至DSP電路103、圖框記憶體104、顯示單元105、記錄單元106以及操作系統107以便此等單元可以操作。
如以上說明，可以減小CMOS影像感測器10之晶片大小，因為可以藉由經該像素陣列之複數個行共用該單元讀出電路之一些子電路來減小由該行處理單元佔據的電路區域。因此，藉由使用依據以上說明的具體實施例以及影像擷取裝置100之影像感測器件102的應用範例(例如，攝錄影機、數位靜止相機、或安裝於行動器件(例如行動電話)上的相機模組)之CMOS影像感測器10之一，可以減小影像擷取裝置100之大小。
熟習此項技術者應瞭解，可根據設計要求及其他因素進行各種修改、組合、子組合與變更，只要其係在隨附申請專利範圍或其等效物之範疇內即可。
10．．．CMOS影像感測器
11．．．像素陣列單元
12．．．垂直驅動單元
13．．．行處理單元
13-1至13-x．．．讀出電路
13-i．．．單元讀出電路
13-iA．．．單元讀出電路
13-iB．．．單元讀出電路
13-iC．．．單元讀出電路
13-iD．．．單元讀出電路
13-iE．．．單元讀出電路
14．．．水平驅動單元
15．．．系統控制單元
16．．．像素驅動線
17．．．垂直信號線
17-1至17-m．．．垂直信號線
20．．．像素/單元像素
21．．．光二極體
22．．．傳輸電晶體
23．．．重設電晶體
24．．．放大電晶體
25．．．選擇電晶體
26．．．陽極/FD單元
31-1至31-m．．．輸入開關
32．．．參考開關
33．．．輸入側電容器
33-1．．．輸入側電容器
33-2．．．輸入側電容器
34．．．運算放大器
35．．．重設開關
36-1至36-m．．．回授開關
37-1至37-m．．．回授電容器
38．．．比較器
39．．．控制器
41．．．參考開關
42．．．比較器
43．．．閂鎖電路
50．．．1.5位元循環式AD轉換器
51．．．比較器
52．．．比較器
53．．．開關
54．．．開關
55．．．參考開關
56．．．參考開關
57．．．閂鎖電路
58．．．閂鎖電路
59．．．數位至類比轉換(DAC)控制器
60．．．S/H電路
61．．．開關
62-1．．．開關
62-2．．．開關單元讀出電路(信號讀出電路單元)/行
100．．．處理單元/影像擷取裝置
100-1至100-n．．．單元讀出電路(信號讀出電路單元)
101．．．運算放大器/單元透鏡
102．．．控制開關/影像感測器件
103．．．控制開關/DSP電路
104．．．控制開關/圖框記憶體
105．．．輸入側電容器/顯示單元
106．．．回授電容器/記錄單元
107．．．操作系統
108．．．電源供應系統
109．．．匯流排線
161．．．傳輸線
162．．．重設線
163．．．選擇線
SW．．．開關
SWdummy．．．虛設開關
SWdummy1．．．虛設開關
SWdummy2．．．虛設開關
圖1係依據本發明之一具體實施例的一CMOS影像感測器之一範例性系統組態的示意解說；
圖2係解說一單元像素之一範例性電路組態的電路圖；
圖3係解說一單元讀出電路之一範例性電路組態的電路圖；
圖4A至4C係解說用於說明一開關的符號之圖式；
圖5A及5B係解說一虛設開關之範例性操作的第一圖；
圖6A及6B係解說一虛設開關之範例性操作的第二圖；
圖7係解說該單元讀出電路之電路操作的時序圖；
圖8係解說依據一應用範例1的一單元讀出電路之電路組態的電路圖；
圖9係解說依據一應用範例2的一單元讀出電路之電路組態的電路圖；
圖10係解說依據應用範例2的該單元讀出電路之電路操作的時序圖；
圖11係解說依據一應用範例3的一單元讀出電路之電路操作的時序圖；
圖12係解說依據一應用範例4的一單元讀出電路之電路組態的電路圖；
圖13係解說依據應用範例4的該單元讀出電路之電路操作的時序圖；
圖14係解說依據一應用範例5的一單元讀出電路之電路組態的電路圖；
圖15解說一1.5位元循環式AD轉換器之每一級的輸入及輸出特性(AD轉換特性)；
圖16係該1.5位元循環式AD轉換器之示意解說；
圖17解說當實行1.5位元循環式AD轉換時信號之波形；
圖18係解說依據一應用範例6的一單元讀出電路之電路組態的電路圖；
圖19係解說依據本發明之一具體實施例的影像擷取裝置之一範例性結構的方塊圖；及
圖20係解說一現有信號讀出電路單元之組態的電路圖。
13-i．．．單元讀出電路
17-1至17-m．．．垂直信號線
31-1至31-m．．．輸入開關
32．．．參考開關
33．．．輸入側電容器
34．．．運算放大器
35．．．重設開關
36-1至36-m．．．回授開關
37-1至37-m．．．回授電容器

Claims (17)

  1. 一種固態影像感測器件，其包含：一像素陣列單元，其包括：配置在一陣列中的單元像素，每一單元像素包括一光電轉換單元；以及垂直信號線，每一垂直信號線係互連至像素陣列的行之一；以及一行處理單元，其包括一單元讀出電路，其係針對該像素陣列之該等行的預定數目之行的集之每一者提供，該行處理單元處理透過重設該光電轉換單元之電位的操作所產生的一重設信號，以及透過一光電轉換操作所產生並自該單元像素輸出至該等垂直信號線的一接收光之光電轉換信號；其中該單元讀出電路包括複數個輸入開關，其中該等輸入開關之每一者的一輸入端係連接至該等垂直信號線之對應者的一端，而且該等輸入開關係循序開啟及關閉；至少一個輸入側電容器，其一端共同連接至該等輸入開關之每一者的一輸出端；一參考開關，其經組態用以選擇性地提供一參考電壓至該輸入側電容器；一運算放大器，其一輸入端連接至該輸入側電容器之另一端；一重設開關，其經組態用以選擇性地使該運算放大器之該輸入端與一輸出端之間短路；以及一回授電路，其係針對該像素陣列之該等行之每一者提供，其中該回授電路包括串聯連接在該運算放大器之該輸入端與該輸出端之間的一回授開關及一回授電容器。
  2. 如請求項1之固態影像感測器件，其中該單元讀出電路 藉由交替地開啟該複數個輸入開關之一以及該參考開關，經由該輸入側電容器將該重設信號與該參考電壓之間的一差異以及該接收光之光電轉換信號與該參考電壓之間的一差異之一傳輸至該回授電容器，並且該單元讀出電路藉由交替地開啟該複數個輸入開關之一及該參考開關，而讀出該接收光之光電轉換信號與該像素陣列的該等行之每一者的該重設信號之間的一差異，以便經由該輸入側電容器將該接收光之光電轉換信號與該參考電壓之間的該差異以及該重設信號與該參考電壓之間的該差異之一傳輸至該回授電容器。
  3. 如請求項2之固態影像感測器件，其中該輸入側電容器及該回授電容器之一的一電容值係可變的。
  4. 如請求項3之固態影像感測器件，其中控制該輸入側電容器及該回授電容器之一的該電容值，使得若該像素陣列之該預定數目的行之全部或該等行當中大於一預定數目的行之信號位準係小於一預定義值，則增加藉由對於該等行之每一者的該輸入側電容器的該電容值與該回授電容器的該電容值之間的一比率所決定的一放大因數。
  5. 如請求項3之固態影像感測器件，其中該單元讀出電路包括：一第一比較器，其將自該預定數目的行之每一者輸出的該接收光之光電轉換信號的一信號位準與一預定義值比較；以及一控制器，其以自該第一比較器輸出的比較結果為基礎來控制該輸入側電容器及該回授電容器之一的該電容值。
  6. 如請求項5之固態影像感測器件，其中，當該接收光之光電轉換信號的該信號位準係高於預定值時，該控制器控制該輸入側電容器及該回授電容器之一的該電容值，以便減小由該輸入側電容器的該電容值與該回授電容器的該電容值之間的一比率所決定的一放大因數，而且其中，當該接收光之光電轉換信號的該信號位準係低於該預定值時，該控制器控制該輸入側電容器及該回授電容器之一的該電容值以便增加該放大因數。
  7. 如請求項2之固態影像感測器件，其中該單元讀出電路實行其中藉由自該重設信號減去參考電壓來獲得一差異而且藉由自該參考電壓減去該接收光之光電轉換信號來獲得一差異的一程序，以及其中藉由自該接收光之光電轉換信號減去該參考電壓來獲得一差異而且藉由自該參考電壓減去該重設信號來獲得一差異的一程序之一。
  8. 如請求項7之固態影像感測器件，其中該單元讀出電路進一步包括一第二參考開關，其經組態用以選擇性地使該輸入側電容器具備高於該參考電壓的一第二參考電壓代替該參考電壓；一第二比較器，其經組態用以當該運算放大器之一輸出電壓係高於一參考值時開啟該第二參考開關；以及一閂鎖電路，其經組態用以以自該第二比較器輸出的比較結果為基礎，儲存關於其中該輸出電壓超過該像素陣列之該等行的該參考值的出現次數的資訊，並且其中該閂鎖電路使用關於該出現次數的該資訊進行信號恢復。
  9. 如請求項2之固態影像感測器件，其中該單元讀出電路進一步包括一類比至數位(AD)轉換器，其經組態用以使用該輸入側電容器、該參考開關、該運算放大器、該重設開關、該回授開關以及該回授電容器來實行類比至數位轉換，並且其中由該像素陣列之該複數個行共用該輸入側電容器、該參考開關、該運算放大器及該重設開關。
  10. 如請求項9之固態影像感測器件，其中該AD轉換器係針對每一數字使用三個數值來實行AD轉換之一循環式AD轉換器。
  11. 如請求項2之固態影像感測器件，其中該單元讀出電路包括複數個該等輸入側電容器，並且其中該單元讀出電路在該複數個輸入側電容器中儲存包括在該複數個行中的複數個單元像素之信號，以便實行該複數個單元像素之該等信號的加總。
  12. 如請求項1之固態影像感測器件，其中該輸入開關、該參考開關、該重設開關以及該回授開關之每一者係採用一MOS電晶體形成而且在其至少一個端子側上具有一虛設開關，並且其中使該虛設開關之一源極與一汲極短路，該虛設開關之一通道寬度係形成該輸入開關、該參考開關、該重設開關以及該回授開關之每一者的該MOS電晶體之大小的一半。
  13. 如請求項12之固態影像感測器件，其中該至少一個端子側係該運算放大器之一輸入側。
  14. 一種用於一固態影像感測器件中的信號讀出方法，該固態影像感測器件包括：一像素陣列單元，其具有配置在一陣列中的單元像素，每一單元像素包括一光電轉換單元；以及垂直信號線，每一垂直信號線係互連至該像素陣列的行之一，該固態影像感測器件進一步包括：一行處理單元，其具有一單元讀出電路，其係針對該像素陣列的該等行之行的集之每一者提供，該行處理單元處理藉由自該單元像素輸出至該垂直信號線的像素重設所產生的一重設信號，以及透過光電轉換所產生的一接收光之光電轉換信號，該單元讀出電路包括複數個輸入開關，每一輸入開關使一輸入端連接至該等垂直信號線之該對應者的一端，其中該等輸入開關係循序開啟及關閉；至少一個輸入側電容器，其一端共同連接至該等輸入開關之每一者的一輸出端；一參考開關，其經組態用以選擇性地提供一參考電壓至該等輸入側電容器；一運算放大器，其一輸入端連接至該輸入側電容器之另一端；一重設開關，其經組態用以選擇性地使該運算放大器之該輸入端與一輸出端之間短路；以及複數個回授電路，其係針對該像素陣列的該等行之每一者提供，其中該等回授電路之每一者包括串聯連接在該運算放大器之該輸入端與該輸出端之間的一回授開關及一回授電容器，該方法包含下列步驟：藉由交替地開啟該複數個輸入開關之一以及該參考開關，經由該輸入側電容器將該重設信號與該參考電壓之 間的一差異以及該接收光之光電轉換信號與該參考電壓之間的一差異之一傳輸至該回授電容器；以及藉由交替地開啟該複數個輸入開關之一以及該參考開關，而讀出該像素陣列之該等行之每一者的該接收光之光電轉換信號與該重設信號之間的一差異，以便經由該輸入側電容器將該接收光之光電轉換信號與該參考電壓之間的該差異以及該重設信號與該參考電壓之間的該差異之一傳輸至該回授電容器。
  15. 如請求項14之信號讀出方法，其中在將該接收光之光電轉換信號與該重設信號之間的一差異設定至零的情況下測量由該運算放大器引入的一偏移電壓，而且從自該單元讀出電路中的該等行之每一者輸出的一輸出電壓減去該偏移電壓。
  16. 如請求項14之信號讀出方法，其中當將該接收光之光電轉換信號與該重設信號之間的一差異設定至一預定電壓值時，獲得自該單元讀出電路中的該等行之每一者輸出的一輸出電壓，獲得該輸出電壓之倒數，而且使用該等倒數作為用於校正該單元讀出電路中的該等行之該等回授電容器的該等電容之變化的校正係數，來校正自該單元讀出電路中的該等行輸出的該等輸出電壓。
  17. 一種影像擷取裝置，其包含：一固態影像感測器件，其包括：一像素陣列單元，其具有配置在一陣列中的單元像素，每一單元像素包括一光電轉換單元；以及垂直信號線，每一垂直信號線係互 連至該像素陣列的行之一；以及一行處理單元，該行處理單元包括一單元讀出電路，其係針對該像素陣列的該等行之一預定數目之行的集之每一者提供，該行處理單元處理透過一像素重設操作所產生的一重設信號，以及透過一光電轉換操作所產生並自該單元像素輸出至該等垂直信號線的一接收光之光電轉換信號；以及一光學系統，其經組態用以形成藉由該固態影像感測器件之一成像平面上的入射光所代表的一影像；其中該單元讀出電路包括複數個輸入開關，其中該等輸入開關之每一者的一輸入端係連接至該等垂直信號線之該對應者的一端，而且該等輸入開關係循序開啟及關閉；至少一個輸入側電容器，其一端共同連接至該等輸入開關之每一者的一輸出端；一參考開關，其經組態用以選擇性地提供一參考電壓至該輸入側電容器；一運算放大器，其一輸入端連接至該輸入側電容器之另一端；一重設開關，其經組態用以選擇性地使該運算放大器之該輸入端與一輸出端之間短路；以及一回授電路，其係針對該像素陣列的該等行之每一者提供，其中該回授電路包括串聯連接在該運算放大器之該輸入端與該輸出端之間的一回授開關及一回授電容器。
TW097150464A 2008-01-29 2008-12-24 固態影像感測器件、讀取固態影像感測器件信號之方法及影像擷取裝置 TWI381726B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008017120A JP5151507B2 (ja) 2008-01-29 2008-01-29 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置

Publications (2)

Publication Number Publication Date
TW200939758A TW200939758A (en) 2009-09-16
TWI381726B true TWI381726B (zh) 2013-01-01

Family

ID=40898829

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097150464A TWI381726B (zh) 2008-01-29 2008-12-24 固態影像感測器件、讀取固態影像感測器件信號之方法及影像擷取裝置

Country Status (5)

Country Link
US (2) US8218049B2 (zh)
JP (1) JP5151507B2 (zh)
KR (2) KR101556630B1 (zh)
CN (2) CN101500095B (zh)
TW (1) TWI381726B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780539B (zh) * 2019-12-12 2022-10-11 以色列商應用材料以色列公司 檢測電路和用於放大光電感測器輸出電流的方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI504256B (zh) * 2008-04-07 2015-10-11 Sony Corp 固態成像裝置，其訊號處理方法，及電子設備
US9083889B2 (en) * 2010-02-28 2015-07-14 Himax Imaging, Inc. Signal processing circuit capable of selectively adjusting gain factor of sample-and-hold circuit and signal processing method thereof
JP5814539B2 (ja) * 2010-11-17 2015-11-17 キヤノン株式会社 撮像装置
GB2486428A (en) * 2010-12-14 2012-06-20 St Microelectronics Res & Dev Image sensor utilising analogue binning with ADC architecture
US8724002B2 (en) * 2011-02-28 2014-05-13 Aptina Imaging Corporation Imaging pixels with dummy transistors that reduce reset charge injection
CN102176676A (zh) * 2011-03-18 2011-09-07 北京工业大学 基于线性脉冲宽度调制的时间域比较器
CN102164251B (zh) * 2011-05-25 2014-04-02 格科微电子（上海）有限公司 图像传感器的信号处理电路及信号处理方法
JP2012253624A (ja) 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム
JP5806566B2 (ja) 2011-09-15 2015-11-10 キヤノン株式会社 Ａ／ｄ変換器および固体撮像装置
JP5801665B2 (ja) 2011-09-15 2015-10-28 キヤノン株式会社 固体撮像装置、ａ／ｄ変換器およびその制御方法
JP5887827B2 (ja) 2011-10-20 2016-03-16 ソニー株式会社 固体撮像素子およびカメラシステム
KR101814661B1 (ko) * 2011-11-29 2018-01-05 삼성전자주식회사 연산 증폭기 회로, 이를 포함하는 이미지 센서, 및 연산 증폭기의 주파수 응답 보상 방법
KR101326989B1 (ko) * 2011-12-21 2013-11-13 엘지이노텍 주식회사 이미지 센서 및 그 구동 방법
JP5500660B2 (ja) 2012-01-23 2014-05-21 国立大学法人東北大学 固体撮像装置
JP5967955B2 (ja) * 2012-01-31 2016-08-10 キヤノン株式会社 光電変換装置および撮像システム
WO2013136610A1 (ja) * 2012-03-13 2013-09-19 オリンパスメディカルシステムズ株式会社 固体撮像装置用信号処理装置および固体撮像装置
US8830361B2 (en) * 2012-04-12 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing column fixed pattern noise
WO2013162543A1 (en) * 2012-04-25 2013-10-31 Hewlett-Packard Development Company, L.P. Print nozzle amplifier with capacitive feedback
JP6057602B2 (ja) * 2012-08-10 2017-01-11 キヤノン株式会社 固体撮像装置
US8952795B2 (en) * 2012-09-06 2015-02-10 OmniVision Technologies Selective gain control circuit
JP5990080B2 (ja) * 2012-10-05 2016-09-07 キヤノン株式会社 撮像システム、および撮像システムの駆動方法
JP5984018B2 (ja) * 2013-02-21 2016-09-06 ソニー株式会社 固体撮像素子、および撮像装置
TWI634791B (zh) * 2013-02-27 2018-09-01 新力股份有限公司 Solid-state imaging device, driving method, and electronic device
CN104184966B (zh) * 2013-05-28 2017-09-15 联咏科技股份有限公司 影像传感器
JP2015012074A (ja) 2013-06-27 2015-01-19 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP6346523B2 (ja) * 2014-02-14 2018-06-20 東芝メモリ株式会社 半導体集積回路およびイメージセンサ
JP6324184B2 (ja) 2014-04-18 2018-05-16 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
US9456153B2 (en) * 2015-01-18 2016-09-27 Pixart Imaging (Penang) Sdn. Bhd. Pixel image non-uniformity compensation method based on capacitance trimming and image sensor having pixels with variable capacitors for non-uniformity compensation
KR20170019588A (ko) * 2015-08-12 2017-02-22 삼성전자주식회사 지문 감지 센서 및 이를 포함하는 전자 장치
EP3174208B1 (en) 2015-11-30 2019-09-18 Nokia Technologies Oy Sensing apparatus and associated methods
CN105868726B (zh) * 2016-04-08 2019-05-14 深圳芯启航科技有限公司 一种指纹感应方法、电路及指纹感应装置
JP2018088648A (ja) * 2016-11-29 2018-06-07 ルネサスエレクトロニクス株式会社 固体撮像装置
WO2019106643A1 (en) * 2017-12-01 2019-06-06 Uti Limited Partnership Apparatus and method of imaging
JP2020072316A (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 電子回路、固体撮像素子、および、電子回路の制御方法
CN110620886B (zh) * 2019-01-03 2021-11-30 神盾股份有限公司 共用运算放大器的读取电路及其图像感测器
CN111565032B (zh) * 2019-02-13 2023-11-10 上海耕岩智能科技有限公司 信号转换电路及信号读出电路架构
EP3709632B1 (en) * 2019-03-12 2021-10-06 ams Sensors Belgium BVBA Readout circuit, readout stage, image sensor, electronic device and method for reading out an image sensor
JP2020191543A (ja) * 2019-05-22 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP6986046B2 (ja) * 2019-05-30 2021-12-22 キヤノン株式会社 光電変換装置および機器
JP7344045B2 (ja) * 2019-08-16 2023-09-13 日本放送協会 撮像素子
JP7405653B2 (ja) 2020-03-11 2023-12-26 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ
DE102021108693B4 (de) 2020-04-14 2022-02-03 Ifm Electronic Gmbh Vorrichtung und Verfahren zur Ermittlung von mindestens zwei referenzwertbezogenen Pixel-Signalwerten eines oder mehrerer LOFIC Pixel per korrelierter Doppelabtastung
US11979126B1 (en) 2020-05-04 2024-05-07 Gigajot Technology, Inc. Programmable gain amplifier with active charge-injection/charge-leakage suppression
KR20220023821A (ko) 2020-08-21 2022-03-02 선전 구딕스 테크놀로지 컴퍼니, 리미티드 이미지 센서, 지문 검출 장치 및 전자 장치
CN114615445B (zh) * 2020-11-05 2024-05-31 北京大学深圳研究生院 一种光电晶体管及其感光方法
CN112565643A (zh) * 2020-11-24 2021-03-26 武汉微智芯科技有限公司 一种图像读出***及方法
CN112635508A (zh) * 2021-01-19 2021-04-09 苏州芈图光电技术有限公司 一种红外图像传感器及控制方法
CN115379147B (zh) * 2022-09-14 2023-02-03 脉冲视觉(北京)科技有限公司 信号读出电路、方法及***、像素单元阵列电路及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320427B1 (en) * 2000-10-11 2001-11-20 Winbond Electronics Corp. High-speed, low-power continuous-time CMOS current comparator
JP2005203470A (ja) * 2004-01-14 2005-07-28 Nec Electronics Corp Ｄｃ−ｄｃコンバータ用半導体集積回路
EP1596586A1 (en) * 2003-02-19 2005-11-16 Sony Corporation Cmos solid-state image pickup device and drive method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702982B2 (ja) * 1988-09-14 1998-01-26 株式会社日立製作所 撮像装置
JP3559714B2 (ja) * 1998-09-02 2004-09-02 キヤノン株式会社 撮像装置およびそれを用いた撮像システム
WO2000052759A1 (de) * 1999-03-04 2000-09-08 Boehm Markus Bildsensoreinrichtung
AU1074901A (en) * 1999-10-05 2001-05-10 California Institute Of Technology Time-delayed-integration imaging with active pixel sensors
JP3844699B2 (ja) * 2001-02-19 2006-11-15 イノテック株式会社 可変利得アンプ
JP4047028B2 (ja) * 2002-02-21 2008-02-13 セイコーインスツル株式会社 イメージセンサー
US6953923B2 (en) * 2003-02-18 2005-10-11 Omnivision Technologies, Inc. CMOS image sensor having reduced numbers of column readout circuits
JP2005093549A (ja) * 2003-09-12 2005-04-07 Seiko Instruments Inc 光電変換装置及びイメージセンサーｉｃ
JP3962788B2 (ja) * 2003-10-29 2007-08-22 国立大学法人静岡大学 Ａ／ｄ変換アレイ及びイメージセンサ
JP4315032B2 (ja) * 2004-03-22 2009-08-19 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP4290066B2 (ja) * 2004-05-20 2009-07-01 キヤノン株式会社 固体撮像装置および撮像システム
JP4290071B2 (ja) * 2004-06-02 2009-07-01 キヤノン株式会社 固体撮像装置及び撮像システム
JP4510523B2 (ja) * 2004-06-02 2010-07-28 キヤノン株式会社 固体撮像装置および撮像システム
JP4230967B2 (ja) * 2004-07-02 2009-02-25 富士通マイクロエレクトロニクス株式会社 撮像装置、撮像装置の制御方法、ｃｍｏｓイメージセンサ
JP4157083B2 (ja) * 2004-09-09 2008-09-24 マイクロン テクノロジー，インコーポレイテッド オンチップ半列並列パイプラインアナログ‐デジタル変換器を具えるイメージセンサ
JP4497022B2 (ja) * 2005-04-26 2010-07-07 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2007067484A (ja) * 2005-08-29 2007-03-15 Olympus Corp 固体撮像装置
JP4533367B2 (ja) * 2005-11-18 2010-09-01 キヤノン株式会社 固体撮像装置
DE102007030985B4 (de) * 2007-07-04 2009-04-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bildsensor, Verfahren zum Betreiben eines Bildsensors und Computerprogramm

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320427B1 (en) * 2000-10-11 2001-11-20 Winbond Electronics Corp. High-speed, low-power continuous-time CMOS current comparator
EP1596586A1 (en) * 2003-02-19 2005-11-16 Sony Corporation Cmos solid-state image pickup device and drive method thereof
JP2005203470A (ja) * 2004-01-14 2005-07-28 Nec Electronics Corp Ｄｃ−ｄｃコンバータ用半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780539B (zh) * 2019-12-12 2022-10-11 以色列商應用材料以色列公司 檢測電路和用於放大光電感測器輸出電流的方法

Also Published As

Publication number Publication date
KR20090083292A (ko) 2009-08-03
TW200939758A (en) 2009-09-16
US8218049B2 (en) 2012-07-10
JP2009182383A (ja) 2009-08-13
KR101556630B1 (ko) 2015-10-01
KR20150039191A (ko) 2015-04-09
US8462243B2 (en) 2013-06-11
CN101500095B (zh) 2011-08-03
KR101579273B1 (ko) 2015-12-18
US20120217380A1 (en) 2012-08-30
JP5151507B2 (ja) 2013-02-27
US20090190018A1 (en) 2009-07-30
CN101500095A (zh) 2009-08-05
CN102209212B (zh) 2014-07-30
CN102209212A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
TWI381726B (zh) 固態影像感測器件、讀取固態影像感測器件信號之方法及影像擷取裝置
US10574925B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US10237504B2 (en) Solid-state imaging device and camera system with columm parallel ADC
US7321329B2 (en) Analog-to-digital converter and semiconductor device
US9029752B2 (en) Solid state imaging apparatus including reference signal generator with a slope converting circuit
JP5034610B2 (ja) 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
US8310580B2 (en) Solid-state imaging device and camera system for suppressing occurrence of quantization vertical streaks
JP3734717B2 (ja) イメージセンサ
JP4529834B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8022856B2 (en) Successive approximation type A/D converter, method of controlling successive approximation type A/D converter, solid-state imaging device, and imaging apparatus
US8687098B2 (en) Solid-state imaging device, control method therefor, and camera system
TWI395475B (zh) 影像拾取設備
US20120127356A1 (en) Solid-state imaging device
JP4546563B2 (ja) 半導体集積回路
WO2018012068A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US8120688B2 (en) Solid state imaging device
US10834353B2 (en) Image sensor and control method therefor, and image capturing apparatus
WO2019194266A1 (ja) 横筋ノイズを低減する固体撮像装置及びその駆動方法並びに電子機器
JP4424049B2 (ja) 固体撮像装置および固体撮像装置の駆動方法
JP4521050B2 (ja) アナログ‐デジタル変換器及びその動作方法、ランプ発生器及びその動作方法並びに撮像装置
JP2009171035A (ja) 固体撮像素子