JP3559714B2 - 撮像装置およびそれを用いた撮像システム - Google Patents
撮像装置およびそれを用いた撮像システム Download PDFInfo
- Publication number
- JP3559714B2 JP3559714B2 JP24872998A JP24872998A JP3559714B2 JP 3559714 B2 JP3559714 B2 JP 3559714B2 JP 24872998 A JP24872998 A JP 24872998A JP 24872998 A JP24872998 A JP 24872998A JP 3559714 B2 JP3559714 B2 JP 3559714B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- signal
- unit
- noise
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は撮像装置およびそれを用いた撮像システムに関するものである。
【0002】
【従来の技術】
増幅型センサーの一つにCMOS回路からなる増幅アンプを一つの画素内に設けたCMOSエリアセンサーがある。
【0003】
CMOSエリアセンサーはCCD型エリアセンサーに対し、ランダムアクセスが可能で、多機能性と低消費電力性の点で優位である。
【0004】
すなわち、CCD型エリアセンサーは光電変換された信号を順次転送しながら、外部へ出力するために、ランダムアクセスが困難であり、消費電力が大きいが、CMOSエリアセンサーは任意の画素を選択して出力することができるので、低消費電力であって、実装上低ノイズであり、実装も簡単である。
【0005】
【発明が解決しようとする課題】
上記CMOSエリアセンサーにおいて、画素アンプの特性にバラツキを生じる場合、そのバラツキを補正するためにメモリを付加することが求められる。しかし、メモリを画素ごとに設けるとメモリの実装面積が大きくなり、コスト高となる課題がある。以下、バラツキを補正するためにメモリを有する撮像装置の一例について説明する。画素アンプの特性のバラツキは画素からノイズ信号を読み出し画素信号から差分することで抑制することができる。
【0006】
図21〜図23はそれぞれ従来例の撮像装置のバラツキ補正回路の一例を示す概略的回路構成図である。なお図22に示す構成は、特開平1−245769号公報に開示されており、図23に示す構成は特開平9−247546号公報に開示されている。
【0007】
図21において、複数の画素の出力端が接続された垂直出力線には、トランジスタMS、MNを介して各画素に対応した信号、ノイズをそれぞれ蓄積する容量CSと容量CNが設けられている。そして、容量CSと容量CNに蓄積された信号とノイズは水平シフトレジスタ(H・SR)によりトランジスタMC1、MC2がオン状態となって水平出力線に転送され、減算アンプにより信号からノイズが除去される。
【0008】
図22においては、容量Cpと容量Cpの電極に接続されたリセット手段MP1,MP2とで、ノイズと信号とを差分処理し、容量CSにはノイズが除去された信号が一時蓄積される。ノイズを差分するには、容量Cpの出力電極側を一定電位とした状態でノイズを容量Cpの入力電極側に出力し、容量Cpの出力電極側を浮遊状態とした後に、容量Cpの入力電極側に信号を入力する。こうすると容量Cpの入力電極側は(信号−ノイズ)分電位が変動し、容量Cpの出力電極側も同様に(信号−ノイズ)分電位が変動するので、ノイズ除去された信号が出力されることになる。容量CSに蓄積された信号は水平シフトレジスタ(H・SR)によりトランジスタMCがオン状態となって水平出力線に転送される。
【0009】
図23においては、垂直出力線から読み出されたノイズおよび信号について、信号からノイズを除去して一時蓄積容量CSに蓄積する。ノイズを除去するには、トランジスタMt、Mrをオンしリセットした後、ノイズ出力期間に容量CPに負パルスを印加してトランジスタMSのチャネル電位φnを超えた電荷を容量CSに転送し、この電荷をトランジスタMtをオンして排出する。信号出力期間に再度、容量CPに負パルスを印加してトランジスタMSのチャネル電位φsを超えた電荷を容量CSに転送する。ここで容量CSに転送された電荷はCP×(φs−φn)となりノイズが除去された信号となる。
【0010】
これらの撮像装置では、1列の画素列(1本の垂直出力線)に対して容量を最低2個設けている。付加する容量の値は誘電層の厚みと電極面積で決まるが、通常チップ面積の数十%を占めている。
【0011】
特に、図21の構成例ではノイズと信号を差分処理するアンプが画素ごとに必要となり消費電力が大きくなる。さらに、読出し速度を下げるために複数水平ラインの信号読出しを同時に行うと、一時蓄積容量はさらに多くなり、チップ面積の増大を招くことになる。また図22の撮像装置において、容量CSをなくし、一時蓄積せずにそのまま水平出力線に出力したとしても一列ごとにノイズを減算する回路は必要でありチップ面積はとる。
【0012】
近年デジタルスチルカメラが数百万画素になったことにより消費電力が増え、撮影枚数が減り、ユーザは高い電池代を負担することになっている。
【0013】
さらに、西暦2000年過ぎには、高速データ通信が可能なIMT−2000のインフラが準備され、画像通信が本格化する。そして、このようなモバイル画像通信を普及させるには低消費電力のセンサーと周辺ICおよびコストダウンが求められる。
【0014】
【課題を解決するための手段】
本発明の撮像装置は、行方向及び列方向に2次元状に光電変換部が配列されるとともに、行方向に配列された少なくとも2つの光電変換部と、前記少なくとも2つの光電変換部からの信号が入力される共通回路とを配置した単位セルが複数列配列された撮像装置において、
少なくとも2列の光電変換部に対して共通に一つ設けられ、前記単位セルからの画像信号に含まれるノイズ成分を除去するノイズ除去回路と、
前記ノイズ除去回路に接続される光電変換部列の数と同じ数設けられた、前記ノイズ除去回路から出力された画像信号を保持する複数の信号保持手段と、
前記複数の保持手段からの信号が順次出力される共通出力線と、
前記複数の保持手段に保持された信号を前記共通出力線に順次出力させるための走査回路と、
を有することを特徴とする。
【0015】
また本発明の撮像装置は、行方向及び列方向に2次元状に配列された光電変換画素と、
少なくとも2列の光電変換画素に対して共通に一つ設けられ、該光電変換画素からの画像信号に含まれるノイズ成分を除去するノイズ除去回路と、
前記ノイズ除去回路に接続される光電変換画素列の数と同じ数設けられた、前記ノイズ除去回路から出力された画像信号を保持する複数の信号保持手段と、
前記複数の保持手段からの信号が順次出力される共通出力線と、
前記複数の保持手段に保持された信号を前記共通出力線に順次出力させるための走査回路と、
を有することを特徴とする。
【0016】
本発明の撮像システムは、上記本発明の撮像装置と、前記撮像装置へ光を結像するレンズと、前記撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とするものである。
【0017】
なお、本発明に関連する先行技術としては、特開平4−281683号公報に、1本の垂直出力線に接続される奇数ラインの画素の出力と偶数ラインの画素の出力とを共通のノイズ除去回路(CDS回路;相関二重サンプリング回路)に接続し、ノイズを除去した後に、二つの容量に各画素からの信号を蓄積することが開示されている。しかし、この技術は1本の垂直出力線に接続された複数の画素についてノイズ除去回路を共有するもので、本発明のように、複数の光電変換部と共通のアンプとを配置した単位セルが複数列配列された撮像装置について共通の減算手段(ノイズ除去回路に相当する)を用いるものでなく、又複数の出力線について共通の減算手段を用いるものでないので、本発明とは技術的思想が異なる。
【0018】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【0019】
図1は本発明の第1実施例の撮像装置の構成を示す概略的構成図である。図2は光電変換画素の構成を示す図である。なお、ノイズ除去回路の基本構成は図22に示したものと同じである。
【0020】
図1に示すように、光電変換画素a、cは垂直出力線VL1に接続され、光電変換画素b、dは垂直出力線VL2に接続されている。垂直出力線VL1はトランジスタM1を介してノイズ除去用の容量CPに接続され、垂直出力線VL2はトランジスタM2を介してノイズ除去用の容量CPに接続される。容量CPの入力側はトランジスタM3、出力側はトランジスタM4が接続されており、容量CPの入力電極、出力電極をそれぞれ所定の電位に設定可能となっている。
【0021】
ノイズを除去するには、容量Cpの出力電極側を一定電位とした状態で、例えば画素aのノイズをトランジスタM1をオンして容量Cpの入力電極側に出力し、さらに、容量Cpの出力電極側を浮遊状態とした後に、容量Cpの入力電極側に画素aの信号を入力する。こうすると容量Cpの入力電極側は(信号−ノイズ)分電位が変動し、容量Cpの出力電極側も同様に(信号−ノイズ)分電位が変動するので、ノイズ除去された信号が出力されることになる。同様にして画素bからの信号からノイズが除去される。
【0022】
ノイズが除去された画素aからの信号はトランジスタM5をオンすることで容量Caに蓄積され、ノイズが除去された画素bからの信号はトランジスタM6をオンすることで容量Cbに蓄積される。水平シフトレジスタ(H・SR)によって順次トランジスタM7、M8がオンして、ノイズが除去された画素aからの信号、ノイズが除去された画素bからの信号が水平出力線に出力される。100はノイズ除去・信号蓄積部を示す。
【0023】
本実施例ではノイズ除去用の容量CPが2本の垂直出力線で共有されているので、2本の垂直出力線に対して容量は3個ですむことになる。
【0024】
図2は光電変換画素の構成を示す図である。図2に示すように、光電変換画素は、光電変換部となるフォトダイオードPD、フォトダイオードPDからの信号電荷を転送する転送手段MTX、転送された信号電荷を増幅して出力する増幅手段MSF、画素のリセットを行うリセット手段MRES、画素の選択を行うセレクト手段MSELからなっている。転送手段MTXは制御信号φGTによりオン状態となり、フォトダイオードPDから信号が増幅手段MSFの入力部(ゲート)に転送される。セレクト信号φSOによりセレクト手段MSELがオン状態となると、増幅手段MSFのゲートに転送された信号電荷に対応する信号が垂直出力線に読み出される。なお、フォトダイオードPDから信号が増幅手段MSFの入力部(ゲート)に転送される前にリセット信号φGCLによりリセット手段MRESがオン状態となり増幅手段MSFの入力部がリセットされ、ノイズがセレクト手段MSELを介して垂直出力線に送られる。
【0025】
図3に上記撮像装置の動作を説明するためのタイミングチャートを示す。
【0026】
図3において、水平ブランキング(H・BLK)期間において、期間T1〜T3では画素aの信号読み出し動作を行う。まず、期間T1では、信号φVL、φM1をハイレベルとしトランジスタM3、M1をオン状態として、垂直出力線VL1上の残留電荷の除去を行う。
【0027】
次に、期間T2では、信号φGCL、φSO、φHCL、φT1、φM1をハイレベルとして、画素aのリセット手段MRESをオン状態として共通アンプのリセットを行い、セレクト手段MSEL、トランジスタM1をオン状態として、共通アンプのノイズの読み出し、容量Cpの出力電極を一定電位に固定した状態での、容量Cpの入力電極へのノイズ転送を行う。この時、容量Caも一定電位にリセットされる。その後、期間T2と期間T3との間でφHCLがロウレベルとなって容量Cpの出力電極は浮遊状態となる。
【0028】
次に、期間T3では、信号φGT、φSO、φT1、φM1をハイレベルとして、転送手段MTXをオン状態として画素aの光電変換部から共通アンプの入力部(ゲート)へ信号を転送し、セレクト手段MSEL、トランジスタM1,M5をオン状態として、光電変換信号の読み出し、容量CPの入力電極への光電変換信号転送、容量Caへのノイズが除去された光電変換信号の蓄積を行う。なお、ノイズ除去動作は上述した通りに行われる。
【0029】
期間T4〜T6では画素aの信号読み出し動作と同様にして画素bの信号読み出し動作を行う。容量Ca、Cbに蓄積された画素a、bの光電変換信号は水平シフトレジスタ(H・SR)によって順次読み出される。ここで、本実施例では容量Ca、Cbを容量CPの出力側に設け、例えば画素a、bからの信号を一時蓄積することができるようになっているが、容量Ca、Cbを設けずに、画素からの信号を一時蓄積せずに水平出力線に順次出力してもよい。
【0030】
図4は本発明の第2実施例の撮像装置の構成を示す概略的構成図である。本実施例ではノイズ除去回路が図1の構成と異なる。ノイズ除去回路の基本構成は図23に示したものと同じである。200はノイズ除去・信号蓄積部を示す。
【0031】
図4に示すように、垂直出力線VL1、VL2はそれぞれトランジスタM1、M2を介して共通トランジスタM9のゲートに接続される。共通トランジスタM9のドレイン側は容量CP及びトランジスタM11が接続され、共通トランジスタM9のソース側はトランジスタM10が接続されるとともに、それぞれトランジスタM5、M6を介して容量Ca、Cbに接続される。
【0032】
ノイズを除去するには、トランジスタM11、M10、M5をオンしリセットした後、画素aからのノイズ出力期間に容量CPに負パルスを印加してトランジスタM9のチャネル電位φnを超えた電荷を容量Caに転送し、この電荷をトランジスタM10をオンして排出する。画素aからの信号出力期間に再度、容量CPに負パルスを印加してトランジスタM9のチャネル電位φsを超えた電荷を容量Caに転送する。ここで容量Caに転送された電荷はCP×(φs−φn)となりノイズが除去された信号となる。同様にして画素bからノイズが除去された信号が容量bに蓄積される。その後、実施例1と同様にして、ノイズが除去された画素aからの信号、ノイズが除去された画素bからの信号が水平出力線に順次出力される。
【0033】
本実施例においてもノイズ除去用の容量CPが2本の垂直出力線で共有されているので、2本の垂直出力線に対して容量は3個ですむことになる。
【0034】
図5に上記撮像装置の動作を説明するためのタイミングチャートを示す。
【0035】
図5において、水平ブランキング(H・BLK)期間において、期間T1〜T5では画素aの信号読み出し動作を行う。まず、期間T1では、信号φVL、φM1をハイレベルとしトランジスタM3、M1をオン状態として、垂直出力線VL1上の残留電荷の除去を行う。
【0036】
次に、期間T2では、信号φHCL、φCL、φT1をハイレベルとして、トランジスタM10、M11、M5をオン状態として、残留電荷のリセットを行う。
【0037】
次に、期間T3では、信号φGCL、φSO、φM1をハイレベルとして、画素aのリセット手段MRESをオン状態として共通アンプのリセットを行い、セレクト手段MSEL、トランジスタM1をオン状態として、トランジスタM9のゲートに共通アンプのノイズを読み出す。同時に信号φT1をハイレベルとし、信号φCPをロウレベルとして、容量CPに負パルスを印加してトランジスタM9のチャネル電位φnを超えた電荷を容量Caに転送する。
【0038】
次に、期間T4では、信号φHCL、φT1をハイレベルとして、容量Caの電荷をトランジスタM10、M5をオンして排出する。
【0039】
次に、期間T5では、信号φGT、φSO、φM1をハイレベルとして、転送手段MTXをオン状態として画素aの光電変換部から共通アンプの入力部(ゲート)へ信号を転送し、セレクト手段MSEL、トランジスタM1をオン状態として、光電変換信号の読み出し、トランジスタM9のゲートへの光電変換信号転送を行う。同時に、信号φT1をハイレベルとし、信号φCPをロウレベルとして、容量CPに再度負パルスを印加してトランジスタM9のチャネル電位φsを超えた電荷を容量Caに転送する。ここで容量Caに転送された電荷はCP×(φs−φn)となりノイズが除去された信号が容量Caに蓄積されることになる。
【0040】
期間T6〜T10では画素aの信号読み出し動作と同様にして画素bの信号読み出し動作を行う。容量Ca、Cbに蓄積された画素a、bの光電変換信号は水平シフトレジスタ(H・SR)によって順次読み出される。
【0041】
図6は本発明の第3実施例の撮像装置の構成を示す概略的構成図である。本実施例では光電変換画素の構成が図1の構成と異なる。ノイズ除去・信号蓄積部の構成は図1に示したノイズ除去・信号蓄積部100と同じなので、同一符号を付して構成および動作説明は省略する。
【0042】
本実施例では4つの光電変換部からの信号は1つの共通アンプを介して出力されるようになっている。いいかえれば、1本の垂直出力線により2列の画素列(光電変換部a,cの画素列と光電変換部b,dの画素列)の信号が出力可能となっている。図6のa、b、c、dは光電変換部を示しており、A1は共通アンプを示している。単位セルは光電変換部(例えば、フォトダイオード)a、b、c、dと共通アンプA1で構成され、画素は1つの光電変換部と共通アンプの一部で構成される。
【0043】
図7は単位セルの構成を示す図である。図7に示すように、単位セルは、共通アンプ1つに光電変換部4つ(ここでは、a11,a12,a21,a22)を配置して構成されている。その他の単位セルについても同様な構成となっている。なお、ここでは共通アンプは増幅手段MSF、リセット手段MRES、セレクト手段MSEL、および転送手段MTX1〜MTX4から構成されている。転送手段MTX1〜MTX4は制御信号φGT1〜φGT4で順次オン状態となり、光電変換部a11,a12,a21,a22から信号が順次、増幅手段MSFの入力部(ゲート)に転送される。セレクト信号φSOによりセレクト手段MSELがオン状態となると、増幅手段MSFのゲートに転送された信号電荷に対応する信号が垂直出力線に読み出される。なお、光電変換部から信号が増幅手段MSFの入力部(ゲート)に転送される前にリセット信号φGCLによりリセット手段MRESがオン状態となり増幅手段MSFの入力部がリセットされ、ノイズとしてセレクト手段MSELを介して垂直出力線に送られる。
【0044】
図8は本発明の第4実施例の撮像装置の構成を示す概略的構成図である。本実施例では光電変換画素の構成が図6の構成と同じで、ノイズ除去・信号蓄積部の構成は図4に示したノイズ除去・信号蓄積部200と同じなので、同一符号を付して構成および動作説明は省略する。
【0045】
図9は本発明の第5実施例の撮像装置の構成を示す概略的構成図である。本実施例の基本構成は図6の構成と同じであるが、光電変換部a〜dに対応した信号蓄積用の容量Ca〜Cd、トランジスタM12〜M15、トランジスタM16〜M19を有する点が異なる。300はノイズ除去・信号蓄積部を示す。各光電変換部a〜dごとに容量を設けると、ノイズ除去用の容量CPと信号蓄積用の容量Cが4個づつ、合計8個の容量が必要になるが、本実施例ではノイズ除去用の容量CPが1個、信号蓄積用の容量C(Ca〜Cd)が4個の合計5個の容量で済む。
【0046】
図10は本発明の第6実施例の撮像装置の構成を示す概略的構成図である。本実施例のノイズ除去・信号蓄積部400の基本構成は図9のノイズ除去・信号蓄積部300と同じであるが、光電変換部a〜dの他に、光電変換部a′〜d′に対応した信号蓄積用の容量、トランジスタが設けられている点が異なる。ただし、ノイズ除去用の容量CPは共有されている。
【0047】
本実施例では、光電変換部a〜dを有する単位セルからなる単位セル列の他に、光電変換部a′〜d′を有する単位セルからなる単位セル列のノイズ、信号もノイズ除去・信号蓄積部300に入力するようにした。
【0048】
各光電変換部a〜d、a′〜d′ごとに容量を設けると、ノイズ除去用の容量CPとノイズが除去された信号蓄積用の容量Cが8個づつ、合計16個の容量が必要になるが、本実施例ではノイズ除去用の容量CPが1個、ノイズが除去された信号蓄積用の容量Cが8個の合計9個の容量で済む。
【0049】
図11に上記撮像装置の全体構成図を示す。
【0050】
各光電変換セルのリセット、ノイズ・信号読み出し、光電変換の制御は垂直シフトレジスタ(V・SR)15によって行われ、ノイズ除去・信号蓄積構成部100、200、300からなるノイズ除去・メモリ部14の制御は水平シフトレジスタ(H・SR)13によって行われ、アンプ10で信号が増幅され、AGC11、A/Dコンバータ12を経てデジタル信号に変換される。タイミングジェネレータ16は垂直シフトレジスタ(V・SR)15、水平シフトレジスタ(H・SR)13、アンプ10、AGC11、A/Dコンバータ12の動作を制御する。17は行列状に光電変換セルが配置された撮像素子部である。
【0051】
なお、図6、図8〜図10の実施例は2行4画素の単位セルの分割読み出しと信号出力方法であったが、これをさらに増した複数行、複数画素でもよいことは勿論である。
【0052】
図12に撮像システム概略図を示す。同図に示すように、光学系71、絞り80を通って入射した画像光はCMOSセンサー72上に結像する。CMOSセンサー72上に配置されている画素アレーによって光情報は電気信号へと変換され、ノイズ除去されて出力される。その出力信号は信号処理回路73によって予め決められた方法によって信号変換処理され、出力される。信号処理された信号は、記録系、通信系74により情報記録装置により記録、あるいは情報転送される。記録、あるいは転送された信号は再生系77により再生される。絞り80、CMOSセンサー72、信号処理回路73はタイミング制御回路75により制御され、光学系71、タイミング制御回路75、記録系・通信系74、再生系77はシステムコントロール回路76により制御される。
【0053】
次に本発明の撮像装置に好適に用いることができる単位セルの具体的な構成について説明する。
【0054】
図20に示す配置は、光電変換部173の配列が等ピッチとはならないために(a1≠a2)、それぞれの画素内の光を関知する領域(受光部)の間隔が等しくならず、次のような問題が生じる。すなわち、同色の等ピッチでない配列は、部分的に空間周波数、解像度が等しくないために、解像度の低下、モアレ縞等の不良を発生させる。また、モアレ縞の発生は非常に重大な問題であり、そのような撮像装置は、事実上製品として成り立ち得ない。これは前記単位セルを構成する画素数が4以外の場合にも同様に成り立つ。
【0055】
本発明者らは、複数画素中に分散された増幅手段を有するCMOSセンサーにおいても、光電変換部のピッチを一定とすることによってそれぞれの受光部の間隔は等しくなり、解像度の低下とモアレ縞の発生を防止し、開口率等を向上させ、良好な性能を得ることができる撮像装置を見出した。このような撮像装置は本発明において好適に用いることができる。
【0056】
図13は2行2列の画素が共通アンプ部22を共有する例を示す図である。図13では、共有する共通アンプ部22が4つの画素の中心に配置され、4つの光電変換部(a11,a12,a21,a22)が共通アンプ部22を取囲むように配置されている。ここで共通アンプ部22には図7の増幅手段MSF、リセット手段MSEL、選択手段MSELの他、転送手段MTX1〜MTX4を含んでいる。
【0057】
しかも、共通アンプ部22の占める各画素における領域と中心対称な位置に遮光部25が存在している。従って、各画素における光電変換部21の重心は前記各画素の中心に存在する。これにより前記4つの光電変換部(a11〜a22)は縦方向、横方向に等間隔aで配置できている。
【0058】
また図14では、共有する共通アンプ部32が4つの画素の横方向の中心部に配置され、4つの光電変換部31(a11,a12,a21,a22)が共通アンプ部32をはさむように配置されている。
【0059】
しかも、共通アンプ部32の占める各画素における領域と中心対称な位置に遮光部35が存在している。従って各画素における前記光電変換部31の重心は各画素の中心に存在する。これにより4つの光電変換部(a11〜a22)は縦方向、横方向に等間隔aで配置できている。
【0060】
上述した図14の実施形態は、横方向と縦方向を入れ換えても全く同様に成立する。
【0061】
図15にCMOSセンサーの画素アレー部の第1の構成例の具体的なパターンレイアウト図を示す。
【0062】
図15に示すCMOSセンサーは単結晶基板上にレイアウトルール0.4μmによって形成されており、画素の大きさは8μm角であり、増幅手段であるソースフォロワアンプは2行2列の4画素で共有されている。従って、図中点線領域で示した繰返し単位セル81の大きさは16μm×16μm角であり、2次元アレーが形成されている。
【0063】
光電変換部であるホトダイオード82a,82b,82c,82dは各画素の中央に斜めに形成されており、その形状は上下左右でほぼ回転対称、鏡像対称である。またこれらのホトダイオード82a,82b,82c,82dの重心gは各画素に対して同一になるように設計されている。また95は遮光部である。
【0064】
88−aは左上の転送ゲート83−aを制御する走査線、90は行選択線、92はMOSゲート93を制御するリセット線である。
【0065】
ホトダイオード82a〜82d中に蓄積された信号電荷は転送ゲート83a〜83dを通ってFD85に導かれる。ゲート83a〜83dのMOSサイズはL=0.4μm,W=1.0μm(Lはチャネル長、Wはチャネル巾を示す。)である。
【0066】
FD85は巾0.4μmのAl配線によってソースフォロワの入力ゲート86に接続されており、FD85に転送された信号電荷は入力ゲート86の電圧を変調させる。入力ゲート86のMOSの大きさはL=0.8μm,W=1.0μmであり、FD85と入力ゲート86の容量の和は5fF程度である。Q=CVであるから、105 個の電子の蓄積によって入力ゲート86の電圧は、3.2V変化することになる。
【0067】
VDD端子91から流れ込む電流は入力ゲート86によって変調され、垂直出力線87に流出する。垂直出力線87に流出する電流は図示しない信号処理回路によって信号処理され、最終的には画像情報となる。
【0068】
その後、ホトダイオード82a〜82d,FD85,入力ゲート86の電位を所定の値のVDDとするために、リセット線92に接続されたMOSゲート93を開くことで(このとき転送ゲート83a〜83dも開く)、ホトダイオード82a〜82d,FD85,入力ゲート86はVDD端子とショートされる。
【0069】
その後、転送ゲート83a〜83dを閉じることでホトダイオード82a〜82dの電荷蓄積が再び始まる。
【0070】
ここで注目すべきは、水平方向に貫通する配線88a〜88d,90,92の全ては透明な導体である厚さ1500ÅのITO(Indium Tin Oxide)で形成されているために、前記配線部分のうち、ホトダイオード82a〜82d上では光が透過するため、前記ホトダイオードの重心gは光を感知する領域(受光部)の重心と一致することである。
【0071】
本構成例によれば画素ピッチが等しい比較的高面積率、高開口率なCMOSセンサーを提供することができる。
【0072】
本発明のCMOSセンサーの画素アレー部の第2の構成例の具体的なパターンレイアウト図を図16に示す。
【0073】
図16において、102a〜102dはホトダイオード、103a〜103dは転送ゲート、105はFD、106はソースフォロワの入力ゲート、107は垂直出力線、108a〜108dは走査線、110は行選択線、112はMOSゲート113を制御するリセット線である。
【0074】
本構成例においては水平方向に走る配線108a〜108d,110,112が3本づつ各画素の中心を横切るように走っているために、ホトダイオード102a〜102dに入射する光を妨げるような金属配線であっても、光を感知する領域の重心gの移動は生じず、従って前記画素の中心と一致する。
【0075】
本構成例によれば電気抵抗が小さな通常の(不透明な)金属を使用できるため、前記横方向の配線の時定数が改善され、更に高速な撮像装置を提供することができる。
【0076】
以上の構成例では、遮光膜の下の部分が有効利用されているため、図17に示すように遮光膜の下の部分にまで光電変換部であるホトダイオードを形成し、電荷蓄積部として機能させることも可能である。
【0077】
上述の第2構成例においては、最も光集光効率が良い画素の中心を横切るために、撮像装置の感度の低下が懸念される。そこで更に改善された第3構成例を図18に示す。
【0078】
本構成例においては転送ゲート123a〜123d、FD125、ソースフォロワの入力ゲート126、リセット用のMOSゲート133全てが横方向を走る配線(走査線128a〜128d,行選択線130,リセット線132)下に形成されているため、ホトダイオード122a〜122d,及びその開口を最大とすることができる。しかも、その開口部は各画素の中心に連続して存在する。また遮光部は水平、垂直配線部分に形成されている。
【0079】
また本構成例においては前記増幅手段であるソースフォロワとリセット用のMOSトランジスタを各画素の周辺の水平方向に分割して配置したためにコンパクトに前記水平方向の配線下に配置可能となっている。
【0080】
また右上の画素の配線下には未使用のスペースが未だ存在するため、例えばスマートセンサー等、新規の構成を追加することも可能である。
【0081】
本構成例によれば、ホトダイオードの面積、及び開口率が大きく取れることから、広ダイナミックレンジ、高感度な撮像装置を提供することができる。また、将来微細化が進み、前記ホトダイオードの開口部分の寸法が光の波長程度になっても光が入射しなくなるといった恐れは生じにくく、永らくその性能を発揮することができる。
【0082】
また、以上の構成例では、増幅手段は単位セルの中心部に配置し、光を感知する領域の重心と、画素の中心は一致したものであるが、これらに限られず、図19に示したような開口部が並進対称となっている構成のものでもよい。
【0083】
つまり、開口部が並進対称となっていることにより、光を感知する領域は、等ピッチとなるためである。
【0084】
上記実施形態で共通回路はアンプA1であるが、例えばA/D変換回路や圧縮回路等の他の信号処理回路であってもよい。
【0085】
【発明の効果】
以上詳細に説明したように、本発明によれば、減算手段を共有化したことにより、減算手段からの減算出力を保持する信号保持手段の数を少なくすることができる。
【0086】
その結果、センサチップサイズを縮小化でき、コストを低減させることができる。また消費電力も下げることができる。
【0087】
さらに、信号保持手段を有しない撮像装置であっても、減算手段の数の減少によって従来よりも、センサチップサイズを縮小化でき、コストを低減させることができる。また消費電力も下げることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例の撮像装置の構成を示す概略的構成図である。
【図2】光電変換画素の構成を示す図である。
【図3】上記撮像装置の動作を説明するためのタイミングチャートを示す。
【図4】本発明の第2実施例の撮像装置の構成を示す概略的構成図である。
【図5】上記撮像装置の動作を説明するためのタイミングチャートを示す。
【図6】本発明の第3実施例の撮像装置の構成を示す概略的構成図である。
【図7】単位セルの構成を示す図である。
【図8】本発明の第4実施例の撮像装置の構成を示す概略的構成図である。
【図9】本発明の第5実施例の撮像装置の構成を示す概略的構成図である。
【図10】本発明の第6実施例の撮像装置の構成を示す概略的構成図である。
【図11】上記撮像装置の全体構成図を示す。
【図12】本発明によるシステム概略図である。
【図13】本発明の単位セルのレイアウトを示す図である。
【図14】本発明の単位セルのレイアウトを示す図である。
【図15】本発明の一構成例のパターンレイアウト図である。
【図16】本発明の一構成例のパターンレイアウト図である。
【図17】本発明の一構成例を表す図である。
【図18】本発明の一構成例のパターンレイアウト図である。
【図19】本発明の一構成例を表す図である。
【図20】撮像装置の一例の単位セルのレイアウト図である。
【図21】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【図22】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【図23】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【符号の説明】
S 光電変換セル(単位セル)
a11、a12、a21、a22 光電変換部
A1 共通アンプ
Ca、Cb 信号蓄積用の容量
CP ノイズ除去用の容量
M1〜M19 トランジスタ
10 アンプ
11 AGC(オートゲインコントロール)
12 A/Dコンバータ
13 水平シフトレジスタ(H・SR)
100、200、300 ノイズ除去・信号蓄積構成部
Claims (10)
- 行方向及び列方向に2次元状に光電変換部が配列されるとともに、行方向に配列された少なくとも2つの光電変換部と、前記少なくとも2つの光電変換部からの信号が入力される共通回路とを配置した単位セルが複数列配列された撮像装置において、
少なくとも2列の光電変換部に対して共通に一つ設けられ、前記単位セルからの画像信号に含まれるノイズ成分を除去するノイズ除去回路と、
前記ノイズ除去回路に接続される光電変換部列の数と同じ数設けられた、前記ノイズ除去回路から出力された画像信号を保持する複数の信号保持手段と、
前記複数の保持手段からの信号が順次出力される共通出力線と、
前記複数の保持手段に保持された信号を前記共通出力線に順次出力させるための走査回路と、
を有することを特徴とする撮像装置。 - 行方向及び列方向に2次元状に配列された光電変換画素と、
少なくとも2列の光電変換画素に対して共通に一つ設けられ、該光電変換画素からの画像信号に含まれるノイズ成分を除去するノイズ除去回路と、
前記ノイズ除去回路に接続される光電変換画素列の数と同じ数設けられた、前記ノイズ除去回路から出力された画像信号を保持する複数の信号保持手段と、
前記複数の保持手段からの信号が順次出力される共通出力線と、
前記複数の保持手段に保持された信号を前記共通出力線に順次出力させるための走査回路と、
を有することを特徴とする撮像装置。 - 請求項2に記載の撮像装置において、前記光電変換画素は、光電変換部と該光電変換部からの信号が入力されるアンプとを有する撮像装置。
- 請求項1に記載の撮像装置において、前記共通回路は、前記光電変換部からの信号を増幅する増幅手段と前記単位セルをリセットするリセット手段とを有することを特徴とする撮像装置。
- 請求項1又は4に記載の撮像装置において、少なくとも前記光電変換部間のピッチを少なくとも垂直方向又は水平方向の一方向で等ピッチに調整するための調整手段を設けたことを特徴とする撮像装置。
- 請求項5に記載の撮像装置において、前記調整手段は遮光膜であることを特徴とする撮像装置。
- 請求項1、4、5又は6に記載の撮像装置において、前記共通回路は単位セルの中心部に配置したことを特徴とする撮像装置。
- 請求項6に記載の撮像装置において、前記遮光膜は隣り合う単位セル間に配置したことを特徴とする撮像装置。
- 請求項8に記載の撮像装置において、前記遮光膜は少なくとも前記単位セルの水平方向又は垂直方向の中心線に対して線対称となる位置に配置したことを特徴とする撮像装置。
- 請求項1〜9のいずれかの請求項に記載の撮像装置と、前記撮像装置へ光を結像するレンズと、前記撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24872998A JP3559714B2 (ja) | 1998-09-02 | 1998-09-02 | 撮像装置およびそれを用いた撮像システム |
US09/386,345 US6734906B1 (en) | 1998-09-02 | 1999-08-31 | Image pickup apparatus with photoelectric conversion portions arranged two dimensionally |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24872998A JP3559714B2 (ja) | 1998-09-02 | 1998-09-02 | 撮像装置およびそれを用いた撮像システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000078474A JP2000078474A (ja) | 2000-03-14 |
JP3559714B2 true JP3559714B2 (ja) | 2004-09-02 |
Family
ID=17182491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24872998A Expired - Fee Related JP3559714B2 (ja) | 1998-09-02 | 1998-09-02 | 撮像装置およびそれを用いた撮像システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3559714B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004134867A (ja) | 2002-10-08 | 2004-04-30 | Canon Inc | 固体撮像装置、その駆動方法、及び撮像システム |
US6953923B2 (en) * | 2003-02-18 | 2005-10-11 | Omnivision Technologies, Inc. | CMOS image sensor having reduced numbers of column readout circuits |
JP4135594B2 (ja) | 2003-08-19 | 2008-08-20 | ソニー株式会社 | 固体撮像装置 |
JP2006147708A (ja) * | 2004-11-17 | 2006-06-08 | Omron Corp | 撮像デバイス |
US7342213B2 (en) * | 2005-06-01 | 2008-03-11 | Eastman Kodak Company | CMOS APS shared amplifier pixel with symmetrical field effect transistor placement |
WO2007015420A1 (ja) * | 2005-08-03 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
JP4695967B2 (ja) * | 2005-11-17 | 2011-06-08 | パナソニック株式会社 | 固体撮像装置及びカメラ |
JP4695979B2 (ja) * | 2005-12-26 | 2011-06-08 | パナソニック株式会社 | 固体撮像装置 |
JP5245267B2 (ja) * | 2007-03-23 | 2013-07-24 | セイコーエプソン株式会社 | 固体撮像装置 |
JP5187550B2 (ja) * | 2007-08-21 | 2013-04-24 | ソニー株式会社 | 撮像装置 |
JP5151507B2 (ja) * | 2008-01-29 | 2013-02-27 | ソニー株式会社 | 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置 |
JP5408954B2 (ja) * | 2008-10-17 | 2014-02-05 | キヤノン株式会社 | 撮像装置、及び撮像システム |
JP5426587B2 (ja) * | 2011-01-31 | 2014-02-26 | 株式会社東芝 | 固体撮像装置及びその画素平均化処理方法 |
JPWO2013005389A1 (ja) * | 2011-07-01 | 2015-02-23 | パナソニック株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
EP2733944B1 (en) | 2011-07-13 | 2016-08-03 | FUJIFILM Corporation | Image pickup apparatus and signal value correction method |
EP2838255A4 (en) * | 2012-04-09 | 2015-12-09 | Olympus Corp | SEMICONDUCTOR SHOOTING DEVICE |
JP6735582B2 (ja) | 2016-03-17 | 2020-08-05 | キヤノン株式会社 | 撮像素子およびその駆動方法、および撮像装置 |
CN110365923A (zh) * | 2018-04-09 | 2019-10-22 | 印象认知(北京)科技有限公司 | 一种图像传感器 |
-
1998
- 1998-09-02 JP JP24872998A patent/JP3559714B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000078474A (ja) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3854729B2 (ja) | 撮像装置およびそれを用いた撮像システム | |
JP3697073B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
US6734906B1 (en) | Image pickup apparatus with photoelectric conversion portions arranged two dimensionally | |
JP3559714B2 (ja) | 撮像装置およびそれを用いた撮像システム | |
US20240006427A1 (en) | Imaging device and imaging system | |
US8614757B2 (en) | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus | |
US6218656B1 (en) | Photodiode active pixel sensor with shared reset signal row select | |
US6956605B1 (en) | Image pickup apparatus | |
JP4290066B2 (ja) | 固体撮像装置および撮像システム | |
JP3658278B2 (ja) | 固体撮像装置およびそれを用いた固体撮像システム | |
KR101204571B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 카메라 | |
US7352400B2 (en) | Solid-state image pickup apparatus having a differential output | |
JP3524391B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
EP0977426A1 (en) | Active pixel sensor with shared row timing signals | |
JP3854720B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
JP2000152086A (ja) | 撮像装置および撮像システム | |
US7145600B2 (en) | Image pickup apparatus having a plurality of CCDs, charge detecting circuits, and A/D conversion circuits | |
JP3337976B2 (ja) | 撮像装置 | |
JP2000059688A (ja) | 光電変換装置 | |
JP4115152B2 (ja) | 撮像装置 | |
JP2000295530A (ja) | 固体撮像装置 | |
JP4185615B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
JP3501693B2 (ja) | カラー撮像装置および撮像システム | |
JPH10289993A (ja) | 固体撮像装置とその製造方法 | |
JP2002330345A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |