JP2020072316A - 電子回路、固体撮像素子、および、電子回路の制御方法 - Google Patents

電子回路、固体撮像素子、および、電子回路の制御方法 Download PDF

Info

Publication number
JP2020072316A
JP2020072316A JP2018203420A JP2018203420A JP2020072316A JP 2020072316 A JP2020072316 A JP 2020072316A JP 2018203420 A JP2018203420 A JP 2018203420A JP 2018203420 A JP2018203420 A JP 2018203420A JP 2020072316 A JP2020072316 A JP 2020072316A
Authority
JP
Japan
Prior art keywords
voltage
output
charge
predetermined
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018203420A
Other languages
English (en)
Inventor
弘博 朱
Hongbo Zhu
弘博 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018203420A priority Critical patent/JP2020072316A/ja
Priority to US17/287,303 priority patent/US11711634B2/en
Priority to CN201980070308.4A priority patent/CN112997475A/zh
Priority to EP19878858.0A priority patent/EP3876522A4/en
Priority to PCT/JP2019/036628 priority patent/WO2020090272A1/ja
Publication of JP2020072316A publication Critical patent/JP2020072316A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】微分回路を初期化するトランジスタを設けた固体撮像素子において、トランジスタのスイッチングノイズによる電圧変動を抑制する。【解決手段】容量は、所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する。電圧出力部は、入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する。リセットトランジスタは、初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して出力電圧を初期値に制御する。電荷供給部は、所定期間が経過したときに正電荷および負電荷の他方を供給する。【選択図】図７

Description

本技術は、電子回路、固体撮像素子、および、電子回路の制御方法に関する。詳しくは、光の変化量を求めて閾値とを比較する電子回路、固体撮像素子、および、電子回路の制御方法に関する。
従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が、撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の輝度の変化量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する非同期型の固体撮像素子が提案されている（例えば、特許文献１参照。）。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。
上述の固体撮像素子には、光電流を変換した電圧の微分値（言い換えれば、変化量）を求める微分回路と、その変化量と閾値とを比較してアドレスイベントの有無を検出するコンパレータとが配置される。そして、微分回路には、直列に接続された容量および反転回路と、その反転回路の入出力端子を初期化時に短絡するリセット用のトランジスタとが配置される。
特表２０１６−５３３１４０号公報
上述の非同期型の固体撮像素子（すなわち、ＤＶＳ）は、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力する。このため、例えば、交通分野において、人や障害物を画像認識する処理が高速に実行される。しかしながら、上述のＤＶＳでは、微分回路の初期化の際に、リセット用のトランジスタにおいてフィードスルーと呼ばれるスイッチングノイズが生じるおそれがある。このスイッチングノイズにより、反転回路の出力端子の電圧が変動し、その変動に起因してアドレスイベントの検出精度が低下するおそれがある。
本技術はこのような状況に鑑みて生み出されたものであり、微分回路を初期化するトランジスタを設けた固体撮像素子において、トランジスタのスイッチングノイズによる電圧変動を抑制することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、上記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して上記出力電圧を初期値に制御するリセットトランジスタと、上記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部とを具備する電子回路、および、その制御方法である。これにより、正電荷および負電荷の一方がリセットトランジスタにより供給される際に、正電荷および負電荷の他方が電荷供給部により供給されるという作用をもたらす。
また、この第１の側面において、上記電圧出力部は、反転回路であり、上記リセットトランジスタは、上記入力端子と上記出力端子との間に挿入されてもよい。これにより、初期化時に入力端子と出力端子との間の経路が開閉されるという作用をもたらす。
また、この第１の側面において、上記電荷供給部は、上記入力端子に接続されてもよい。これにより、入力端子へ正電荷および負電荷の他方が供給されるという作用をもたらす。
また、この第１の側面において、上記入力端子と上記出力端子との間において、所定数の上記リセットトランジスタが並列に接続されてもよい。これにより、初期値が調整されるという作用をもたらす。
また、この第１の側面において、上記電荷供給部は、上記出力端子と所定端子との間に挿入されるもよい。これにより、初期値が調整されるという作用をもたらす。
また、この第１の側面において、前記電荷供給部は、前記入力端子と前記出力端子との間に挿入される電荷供給トランジスタであってもよい。これにより、リーク電流が低減するという作用をもたらす。
また、この第１の側面において、前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが並列に接続されてもよい。これにより、リーク電流が低減するという作用をもたらす。
また、この第１の側面において、前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続さてもよい。これにより、リーク電流が低減するという作用をもたらす。
また、この第１の側面において、前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続されもよい。これにより、電荷供給部の電荷供給のタイミングが、リセットトランジスタの電荷供給のタイミングに対して遅延することが許容されるという作用をもたらす。
また、この第１の側面において、上記電圧出力部は、一対の差動トランジスタが設けられた差動増幅回路であり、上記リセットトランジスタは、上記一対の差動トランジスタの一方の入力ノードおよび出力ノードの間に挿入され、上記電荷供給部は、上記一対の差動トランジスタの他方のの上記入力ノードに接続されてもよい。これにより、リーク電流が低減するという作用をもたらす。
また、この第１の側面において、上記電荷供給部は、上記一対の差動トランジスタの他方の上記入力ノードおよび出力ノードの間に挿入される電荷供給トランジスタと、上記電荷供給トランジスタに接続される容量素子とを備えてもよい。これにより、容量素子によって電荷がさらに供給されるという作用をもたらす。
また、本技術の第２の側面は、光電流を電圧に変換して画素電圧として供給する電流電圧変換部と、上記画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、上記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して上記出力電圧を初期値に制御するリセットトランジスタと、上記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と、上記出力電圧と所定の閾値とを比較するコンパレータとを具備する固体撮像素子である。これにより、正電荷および負電荷の一方がリセットトランジスタにより供給される際に、正電荷および負電荷の他方が電荷供給部により供給されるとともに、アドレスイベントが検出されるという作用をもたらす。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素の一構成例を示すブロック図である。 本技術の第１の実施の形態における対数応答部およびバッファの一構成例を示す回路図である。 本技術の第１の実施の形態における微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態における微分回路の等価回路の一例である。 本技術の第１の実施の形態における容量を削減した微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態における容量を削減した微分回路の等価回路の一例である。 本技術の第１の実施の形態における制御信号および出力電圧の変化の一例を示すタイミングチャートである。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第１の実施の形態の第１の変形例における微分回路の一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例における微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例におけるタイミングの異なる複数の制御信号を用いる微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例における制御信号の変化の一例を示すタイミングチャートである。 本技術の第２の実施の形態における微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第２の実施の形態における容量を削減した微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第２の実施の形態における容量を用いる微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第３の実施の形態における微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態における、入力端子の正負を変更した微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態における容量を削減した微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態における、入力端子の正負を変更し、容量を削減した微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態の容量素子を追加した微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第４の実施の形態における微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第４の実施の形態における制御信号の変化の一例を示すタイミングチャートである。 本技術の第４の実施の形態における抵抗およびスイッチを用いた微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第４の実施の形態におけるＮ型トランジスタおよびスイッチを用いた微分回路およびコンパレータの一構成例を示す回路図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（Ｎ型トランジスタを追加した例）
２．第２の実施の形態（電源端子と入力端子との間にＮ型トランジスタを挿入した例）
３．第３の実施の形態（差動増幅回路の入力端子にＮ型トランジスタを追加した例）
４．第４の実施の形態（出力端子と基準端子との間にＮ型トランジスタを挿入した例）
５．移動体への応用例
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、入射光を光電変換してアドレスイベントの有無を検出して、その検出結果を生成するものである。ここで、アドレスイベントは、オンイベントおよびオフイベントを含み、検出結果は、１ビットのオンイベントの検出結果と１ビットのオフイベントの検出結果とを含む。オンイベントは、入射光の輝度の変化量が所定の上限閾値を超えた旨を意味する。一方、オフイベントは、輝度の変化量が所定の下限閾値を下回った旨を意味する。固体撮像素子２００は、アドレスイベントの検出結果を処理し、その処理結果を示すデータを記録部１２０に信号線２０９を介して出力する。なお、固体撮像素子２００は、オンイベントおよびオフイベントの一方のみを検出してもよい。
記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御してアドレスイベントの有無を検出させるものである。
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、回路チップ２０２と、その回路チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ−Ｃｕ接合やバンプにより接続することもできる。
図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、信号処理部２１２、アービタ２１３および画素アレイ部２１４を備える。画素アレイ部２１４には、複数の画素３００が二次元格子状に配列される。
画素３００は、アドレスイベントの有無を検出するものである。この画素３００は、アドレスイベントを検出した際に、転送を要求するリクエストをアービタ２１３に供給する。そして、リクエストに対する応答を受け取ると画素３００は、検出結果を示す検出信号を信号処理部２１２に供給する。
アービタ２１３は、それぞれの画素ブロックからのリクエストを調停し、調停結果に基づいて応答を画素３００に送信するものである。
信号処理部２１２は、画素アレイ部２１４からの検出信号に対し、画像認識処理などの所定の信号処理を実行するものである。この信号処理部２１２は、処理結果を示すデータを信号線２０９を介して記録部１２０に供給する。
［画素の構成例］
図４は、本技術の第１の実施の形態における画素３００の一構成例を示すブロック図である。この画素３００は、対数応答部４１０、バッファ４２０、微分回路４３０、コンパレータ４５０および転送部３１０を備える。
対数応答部４１０は、光電変換により光電流を生成し、その光電流を対数的に電圧に変換するものである。この対数応答部４１０は、変換した電圧を画素電圧としてバッファ４２０に供給する。
バッファ４２０は、入力された画素電圧を微分回路４３０に出力するものである。このバッファ４２０により、後段を駆動する駆動力を向上させることができる。また、バッファ４２０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
微分回路４３０は、微分演算により画素電圧の変化量を求めるものである。この画素電圧の変化量は、輝度の変化量を示す。微分回路４３０は、その変化量を示す電圧信号をコンパレータ４５０に供給する。なお、微分回路４３０は、特許請求の範囲に記載の電子回路の一例である。
コンパレータ４５０は、変化量と所定の閾値とを比較するものである。このコンパレータ４５０は、比較結果を示す信号をアドレスイベントの検出信号として転送部３１０に供給する。
転送部３１０は、検出信号を転送するものである。この転送部３１０は、アドレスイベントが検出された際に、リクエストをアービタ２１３に供給する。そして、リクエストに対する応答をアービタ２１３から受け取ると転送部３１０は、検出信号を信号処理部２１２に供給する。検出信号の転送後に転送部３１０は、微分回路４３０を初期化する。
［対数応答部およびバッファの構成例］
図５は、本技術の第１の実施の形態における対数応答部４１０およびバッファ４２０の一構成例を示す回路図である。対数応答部４１０は、光電変換素子４１１と電流電圧変換部４１６とを備える。また、バッファ４２０は、Ｐ型トランジスタ４２１および４２２を備える。これらのトランジスタとして、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。
光電変換素子４１１は、入射光に対する光電変換により光電流を生成するものである。電流電圧変換部４１６は、光電流を画素電圧Ｖｐに対数的に変換するものである。この電流電圧変換部４１６は、Ｎ型トランジスタ４１２および４１５と、容量４１３と、Ｐ型トランジスタ４１４とを備える。Ｎ型トランジスタ４１２、Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５として、例えば、ＭＯＳトランジスタが用いられる。
Ｎ型トランジスタ４１２のソースは光電変換素子４１１のカソードに接続され、ドレインは電源端子に接続される。Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５は、電源端子と所定の基準電位（接地電位など）の基準端子との間において、直列に接続される。また、Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５の接続点は、Ｎ型トランジスタ４１２のゲートとバッファ４２０の入力端子とに接続される。Ｎ型トランジスタ４１２および光電変換素子４１１の接続点は、Ｎ型トランジスタ４１５のゲートに接続される。
また、Ｐ型トランジスタ４１４のゲートには、所定のバイアス電圧Ｖｂｌｏｇが印加される。容量４１３は、Ｎ型トランジスタ４１２のゲートとＮ型トランジスタ４１５のゲートとの間に挿入される。
上述の接続構成により、光電変換素子４１１からの光電流は、その対数の画素電圧Ｖｐに変換される。
例えば、光電変換素子４１１が受光チップ２０１に配置され、その後段の回路が回路チップ２０２に配置される。なお、受光チップ２０１および回路チップ２０２のそれぞれに配置する回路や素子は、この構成に限定されない。例えば、光電変換素子４１１と、Ｎ型トランジスタ４１２および４１５と、容量４１３とを受光チップ２０１に配置し、その後段の回路を回路チップ２０２に配置することもできる。
また、バッファ４２０において、Ｐ型トランジスタ４２１および４２２は、電源端子と基準電位の端子との間において直列に接続される。また、Ｐ型トランジスタ４２２のゲートは、対数応答部４１０に接続され、Ｐ型トランジスタ４２１および４２２の接続点は、微分回路４３０に接続される。Ｐ型トランジスタ４２１のゲートには、所定のバイアス電圧Ｖｂｓｆが印加される。
［微分回路およびコンパレータの構成例］
図６は、本技術の第１の実施の形態における微分回路４３０およびコンパレータ４５０の一構成例を示す回路図である。
微分回路４３０は、容量４３１および４３５と、Ｐ型トランジスタ４３２および４３４と、Ｎ型トランジスタ４３３および４３６とを備える。微分回路４３０内のトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。また、コンパレータ４５０は、Ｐ型トランジスタ４５１および４５３とＮ型トランジスタ４５２および４５４とを備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
Ｐ型トランジスタ４３４およびＮ型トランジスタ４３６は、電源端子と基準電位の端子との間において直列に接続される。Ｎ型トランジスタ４３６のゲートには、所定のバイアス電圧Ｖｂｄｉｆｆが入力される。これらのトランジスタは、Ｐ型トランジスタ４３４のゲートを入力端子４９１とし、Ｐ型トランジスタ４３４およびＮ型トランジスタ４３６の接続点を出力端子４９２とする反転回路として機能する。
容量４３１は、バッファ４２０と入力端子４９１との間に挿入される。この容量４３１は、バッファ４２０からの画素電圧Ｖｐの時間微分（言い換えれば、変化量）に応じた電荷を入力端子４９１に供給する。また、容量４３５は、入力端子４９１と出力端子４９２との間に挿入される。
Ｐ型トランジスタ４３２は、初期化を指示する制御信号ＡＺと逆極性の制御信号ＸＡＺに従って入力端子４９１と出力端子４９２との間の経路を開閉するものである。転送部３１０は、例えば、検出信号を転送した際に、一定のパルス期間に亘って制御信号ＡＺをローレベルからハイレベルにし、制御信号ＸＡＺをハイレベルからローレベルにして初期化を指示する。これらの制御信号ＡＺおよびＸＡＺの反転のタイミングは、略一致するように調整される。そして、Ｐ型トランジスタ４３２は、制御信号ＸＡＺに従ってパルス期間に亘ってオン状態に移行し、入力端子４９１から出力端子４９２へ正電荷（言い換えれば、電流）を供給する。
Ｎ型トランジスタ４３３は、初期化を指示する制御信号ＡＺに従って入力端子４９１と出力端子４９２との間の経路を開閉するものである。このＮ型トランジスタ４３３は、制御信号ＡＺに従ってパルス期間に亘ってオン状態に移行し、出力端子４９２から入力端子４９１へ負電荷を供給する。これにより、入力端子４９１から出力端子４９２へ電流が流れる。
Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３がパルス期間に亘ってオン状態に移行することにより、入力端子４９１の電圧である入力電圧Ｖｉｎと、出力電圧４９２の電圧である出力電圧Ｖｏｕｔとは、初期化される。このパルス期間を以下、「リセット期間」と称し、パルス期間外の期間を以下、アドレスイベントを検出するための「検出期間」と称する。
一方、アドレスイベントの検出期間においては、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３はオフ状態に移行する。この検出期間内において、微分回路４３０は、画素電圧Ｖｐの時間微分（変化量）に応じた出力電圧Ｖｏｕｔを出力する。
ここで、パルス期間（リセット期間）が経過したときに、Ｐ型トランジスタ４３２がオン状態からオフ状態に移行する。このときに、Ｐ型トランジスタ４３２のＰチャネルにある正電荷の一部が入力端子４９１に流入し、寄生容量により入力電圧Ｖｉｎが上昇する。これにより、入力電圧Ｖｉｎを反転した出力電圧Ｖｏｕｔは、降下する。このように、トランジスタがオフ状態に移行する際の電圧変動は、フィードスルーと呼ばれる。仮にＮ型トランジスタ４３３を配置しない構成とすると、このフィードスルーの影響により、出力電圧Ｖｏｕｔの初期化直後の値は、設計値からずれてしまう。この結果、微分回路４３０の設計マージンと、後段のコンパレータ４５０の設計マージンとが少なくなる。このため、オンイベントが検出されやすくなる一方で、オフイベントが検出されにくくなり、アドレスイベントの検出精度が低下する。
しかし、上述の微分回路４３０ではＮ型トランジスタ４３３を設けているため、リセット期間が経過したときに、Ｎ型トランジスタ４３３が入力端子４９１に負電荷を供給する。この負電荷によりＰ型トランジスタ４３２による電圧変動と逆の電圧変動が生じる。これにより、それらの電圧変動が相殺されて、初期化直後の出力電圧Ｖｏｕｔが安定し、検出精度の低下が抑制される。
なお、Ｎ型トランジスタ４３３を設けなくとも、容量４３１や容量４３５の容量値を大きくする方法を用いれば、電圧変動を抑制することができる。ただし、この方法を用いると、微分回路４３０の消費電流や回路規模が増大するため、望ましくない。
なお、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３の一方（Ｐ型トランジスタ４３２など）は、特許請求の範囲に記載のリセットトランジスタの一例であり、他方Ｎ型トランジスタ４３３など）は、特許請求の範囲に記載の電荷供給部の一例である。
コンパレータ４５０においてＰ型トランジスタ４５１およびＮ型トランジスタ４５２は、電源端子と基準端子との間において直列に接続され、Ｐ型トランジスタ４５３およびＮ型トランジスタ４５４も、電源端子と基準端子との間において直列に接続される。また、Ｐ型トランジスタ４５１および４５３のゲートは、微分回路４３０に接続される。Ｎ型トランジスタ４５２のゲートには上限閾値を示す閾値電圧Ｖｈｉｇｈが印加され、Ｎ型トランジスタ４５４のゲートには下限閾値を示す閾値電圧Ｖｌｏｗが印加される。
Ｐ型トランジスタ４５１およびＮ型トランジスタ４５２の接続点は、転送部３１０に接続され、この接続点の電圧がオンイベントの検出結果ＤＥＴ＋として出力される。Ｐ型トランジスタ４５３およびＮ型トランジスタ４５４の接続点も、転送部３１０に接続され、この接続点の電圧がオフイベントの検出結果ＤＥＴ−として出力される。このような接続により、輝度の変化量が上限閾値を超えた場合にコンパレータ４５０は、ハイレベルの検出信号ＤＥＴ＋を出力し、その変化量が下限閾値を下回った場合にローレベルの検出信号ＤＥＴ−を出力する。
なお、コンパレータ４５０は、オンイベントおよびオフイベントの両方を検出しているが、一方のみを検出することもできる。この場合には、不要なトランジスタを削減することができる。例えば、オンイベントのみを検出する際には、Ｐ型トランジスタ４５１およびＮ型トランジスタ４５２のみが配置される。
図７は、本技術の第１の実施の形態における微分回路４３０の等価回路の一例である。図６に例示した回路のＰ型トランジスタ４３４およびＮ型トランジスタ４３６は、図７における反転回路４３７に該当する。なお、反転回路４３７は、特許請求の範囲に記載の電圧出力部の一例である。
なお、図６では、フィードバックする信号の経路に並列に容量４３５を接続しているが、図８に例示するように、容量４３５を削減することもできる。同様に、図９に例示するように、図７についても容量４３５を削減することができる。
図１０は、本技術の第１の実施の形態における制御信号ＸＡＺおよび出力電圧Ｖｏｕｔの変化の一例を示すタイミングチャートである。同図におけるａは、制御信号ＸＡＺの変化の一例を示し、同図におけるｂは、出力電圧Ｖｏｕｔの変化の一例を示す。
検出信号の転送が終了すると、転送部３１０は、タイミングＴ０からタイミングＴ１までのリセット期間に亘って制御信号ＸＡＺをハイレベルからローレベルに移行させる。これにより、Ｐ型トランジスタ４３２は、オン状態に移行し、出力電圧Ｖｏｕｔを所定の初期値Ｖｒに制御する。
そして、パルス期間が経過するタイミングＴ１において、制御信号ＸＡＺはハイレベルに制御され、Ｐ型トランジスタ４３２は、オン状態からオフ状態に移行する。Ｎ型トランジスタ４３３が配置されない構成では、フィードスルーにより入力電圧Ｖｉｎが上昇し、その分、出力電圧Ｖｏｕｔが低下する。同図における一点鎖線は、Ｎ型トランジスタ４３３が配置されない比較例の軌跡を示す。
微分回路４３０ではＮ型トランジスタ４３３を設けたため、タイミングＴ１において、Ｎ型トランジスタ４３３により入力端子４９１に負電荷が供給されて、入力電圧Ｖｉｎが低下し、その分、出力電圧Ｖｏｕｔが上昇する。このように、Ｐ型トランジスタ４３２のフィードスルーによる電圧変動が、Ｎ型トランジスタ４３３による電圧変動によって相殺される。
［固体撮像素子の動作例］
図１１は、本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントの有無を検出するための所定のアプリケーションが実行されたときに開始される。
転送部３１０は、制御信号ＡＺおよびＸＡＺにより、微分回路４３０を初期化する（ステップＳ９０１）。対数応答部４１０は、光電流を画素電圧に電流電圧変換し（ステップＳ９０２）、微分回路４３０は、輝度の変化量に応じた出力電圧Ｖｏｕｔを出力する（ステップＳ９０３）。コンパレータ４５０は、出力電圧Ｖｏｕｔと閾値電圧Ｖｈｉｇｈとを比較して、輝度の変化量が上限閾値を超えたか否かを判断する（ステップＳ９０４）。
変化量が上限閾値を超えた場合に（ステップＳ９０４：Ｙｅｓ）、コンパレータ４５０は、オンイベントを検出する（ステップＳ９０５）。一方、変化量が上限閾値以下の場合に（ステップＳ９０４：Ｎｏ）、コンパレータ４５０は、出力電圧Ｖｏｕｔと閾値電圧Ｖｌｏｗとを比較して、輝度の変化量が下限閾値を下回った否か否かを判断する（ステップＳ９０７）。
変化量が下限閾値を下回った場合に（ステップＳ９０７：Ｙｅｓ）、コンパレータ４５０は、オフイベントを検出する（ステップＳ９０８）。一方、変化量が下限閾値以上の場合に（ステップＳ９０７：Ｎｏ）、画素３００は、ステップＳ９０２以降を繰り返す。
ステップＳ９０５またはＳ９０８の後に転送部３１０は、検出結果を転送し（ステップＳ９０６）、ステップＳ９０１以降を繰り返し実行する。
このように、本技術の第１の実施の形態によれば、初期化時に、Ｐ型トランジスタ４３２が正電荷を供給する一方でＮ型トランジスタ４３３が負電荷を供給するため、それらの電荷によるスイッチング時の電圧変動を抑制することができる。これにより、アドレスイベントの検出精度を向上させることができる。
［第１の変形例］
上述の第１の実施の形態では、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３を１つずつ設けて一定の初期値に出力電圧Ｖｏｕｔを制御していたが、温度、電圧やプロセスなどに依存して、初期値が設計値からずれてしまうおそれがある。この第１の実施の形態の第１の変形例の微分回路４３０は、初期値を調整することができる点において第１の実施の形態と異なる。
図１２は、本技術の第１の実施の形態の第１の変形例における微分回路４３０の一構成例を示す回路図である。この第１の実施の形態の第１の変形例の微分回路４３０は、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３がＭ（Ｍは、２以上の整数）個ずつ配置される点において第１の実施の形態と異なる。これらのトランジスタは、入力端子４９１と出力端子４９２との間において並列に接続される。
また、制御信号は、Ｍ個のＡＺｍ（ｍは１乃至Ｍの整数）と、Ｍ個のＸＡＺｍとを含む。制御信号ＡＺｍおよびＸＡＺｍは、ｍ個目のＰ型トランジスタ４３２およびＮ型トランジスタ４３３のゲートに入力される。転送部３１０は、これらの制御信号により、初期化時にオン状態にするトランジスタの個数を変更することができる。オン状態のトランジスタ数の変更により、出力電圧Ｖｏｕｔの初期値を調整することができる。初期値の調整は、工場出荷時や修理時などにおいて実行される。
なお、Ｐ型トランジスタ４３２の個数とＮ型トランジスタ４３３の個数とを同一にしているが、それらの個数が異なる構成であってもよい。また、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３の一方を１つのみとし、他方を複数とする構成であってもよい。
このように、本技術の第１の実施の形態の第１の変形例によれば、複数のＰ型トランジスタ４３２と複数のＮ型トランジスタ４３３とを並列に接続したため、初期化時にオン状態にするトランジスタ数を変更することができる。これにより、出力電圧Ｖｏｕｔの初期値を調整することができる。
［第２の変形例］
上述の第１の実施の形態では、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第１の実施の形態の第２の変形例の微分回路４３０は、トランジスタの直列接続によりリーク電流を抑制した点において第１の実施の形態と異なる。
図１３は、本技術の第１の実施の形態の第２の変形例における微分回路４３０およびコンパレータ４５０の一構成例を示す回路図である。この第１の実施の形態の第２の変形例の微分回路４３０は、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３がＭ（Ｍは、２以上の整数）個ずつ配置される点において第１の実施の形態と異なる。Ｍ個のＰ型トランジスタ４３２は、入力端子４９１と出力端子４９２との間において直列に接続され、Ｍ個のＮ型トランジスタ４３３も、入力端子４９１と出力端子４９２との間において直列に接続される。
また、制御信号ＸＡＺは、Ｍ個のＰ型トランジスタ４３２に共通に入力され、制御信号ＡＺもＭ個のＮ型トランジスタ４３３に共通に入力される。
Ｍ個のＰ型トランジスタ４３２を直列接続することにより、オフ状態のそれらのトランジスタのオフ抵抗の合成抵抗は、Ｍ倍となり、リーク電流が低下する。Ｎ型トランジスタ４３３についても同様である。
なお、Ｐ型トランジスタ４３２の個数とＮ型トランジスタ４３３の個数とを同一にしているが、それらの個数が異なる構成であってもよい。また、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３の一方を１つのみとし、他方を複数とする構成であってもよい。
また、図１４に例示するように、Ｍ個のＰ型トランジスタ４３２のそれぞれに、互いにタイミングの異なる制御信号を入力することもできる。この場合において、制御信号ＸＡＺは、Ｍ個の制御信号ＸＡＺｍ（ｍは１乃至Ｍの整数）を含み、ｍ個目のＰ型トランジスタ４３２には、制御信号ＸＡＺｍが入力される。そして、図１５に例示するように、Ｍ個の制御信号ＸＡＺｍは、トランジスタをオン状態に制御するタイミングが互いに異なる。例えば、制御信号ＸＡＺ１は、タイミングＴ０でハイレベルからローレベルに変化し、制御信号ＸＡＺ２は、その直後のタイミングＴ１でローレベルに変化する。制御信号ＸＡＺＭは、その後のタイミングＴ２でローレベルに変化する。そして、タイミングＴ２以降のタイミングＴ３で制御信号ＸＡＺ１がハイレベルに変化し、以降は制御信号ＸＡＺ２乃至ＸＡＺＭが順番にハイレベルに変化する。このような制御により、タイミングＴ２乃至Ｔ３のリセット期間において、Ｍ個のＰ型トランジスタ４３２の全てがオン状態に移行し、初期化が行われる。また、オン状態にするタイミングをずらすことにより、スイッチングノイズを抑制することができる。
このように、本技術の第１の実施の形態の第２の変形例によれば、複数のＰ型トランジスタ４３２と複数のＮ型トランジスタ４３３とを直列に接続したため、オフ状態のトランジスタの合成抵抗を大きくすることができる。これにより、リーク電流を抑制することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第２の実施の形態の微分回路４３０は、トランジスタの直列接続によりリーク電流を抑制した点において第１の実施の形態と異なる。
図１６は、本技術の第２の実施の形態における微分回路４３０およびコンパレータ４５０の一構成例を示す回路図である。この第２の実施の形態の微分回路４３０は、ソースおよびドレインが短絡されたＮ型トランジスタ４３３のソースが、入力端子４９１に接続される点において第１の実施の形態と異なる。
リセット期間の経過時にＮ型トランジスタ４３３が負電荷を供給するため、Ｐ型トランジスタ４３２のフィードスルーによる電圧変動を相殺することができる。また、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３を直列に接続しているため、リーク電流を低減することができる。
なお、リセット用のトランジスタ（Ｐ型トランジスタ４３２）と逆極性の電荷を供給する素子（Ｎ型トランジスタ４３３）は、容量素子であれば、ＭＯＳトランジスタに限定されない。例えば、ＭＯＳキャパシタなどの容量素子であってもよい。また、図１７に例示するように、容量４３５を削減することもできる。また、図１８に例示するように、Ｎ型トランジスタ４３３の代わりにコンデンサなどの容量４３１−１を配置することもできる。
このように、本技術の第２の実施の形態によれば、Ｐ型トランジスタ４３２に直列にＮ型トランジスタ４３３を接続したため、それらを並列に接続した場合と比較してリーク電流を低減することができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態では、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第３の実施の形態の微分回路４３０は、差動増幅回路を配置してリーク電流を抑制した点において第１の実施の形態と異なる。
図１９は、本技術の第３の実施の形態における微分回路４３０の一構成例を示す回路図である。この第３の実施の形態の微分回路４３０は、容量４３１と、Ｐ型トランジスタ４３２−１および４３２−２と、差動増幅回路４４０とを備える。また、差動増幅回路４４０には、差動トランジスタ４４１および４４２と、Ｎ型トランジスタ４４３および４４４と、電流源４４５と、容量４４６とが配置される。Ｐ型トランジスタ４３２−１および４３２−２として、例えば、ＭＯＳトランジスタが用いられる。差動トランジスタ４４１および４４２として、例えば、Ｐ型のＭＯＳトランジスタが用いられる。Ｎ型トランジスタ４４３および４４４として、例えば、ＭＯＳトランジスタが用いられる。
差動増幅回路４４０において、差動トランジスタ４４１および４４２は、電源端子に並列に接続される。差動トランジスタ４４１のゲートは、差動増幅回路４４０の反転入力端子（−）４９１−１として用いられ、差動トランジスタ４４２のゲートは、差動増幅回路４４０の反転入力端子（＋）４９１−２として用いられる。
Ｎ型トランジスタ４４３および４４４のゲートは、差動トランジスタ４４１のドレインに共通に接続される。また、Ｎ型トランジスタ４４３のドレインは、差動トランジスタ４４１のドレインに接続され、Ｎ型トランジスタ４４４のドレインは、差動トランジスタ４４２のドレインに接続される。また、差動トランジスタ４４２およびＮ型トランジスタ４４４の接続点は、コンパレータ４５０に接続され、この接続点から、出力電圧Ｖｏｕｔが出力される。
電流源４４５は、所定の定電流を供給するものであり、Ｎ型トランジスタ４４３および４４４のソースと基準端子との間に挿入される。
容量４３１は、差動増幅回路４４０の非反転入力端子（＋）４９１−２とバッファ４２０との間に挿入される。容量４４６は、差動トランジスタ４４２のゲートとソースとの間に挿入される。
Ｐ型トランジスタ４３２−１は、制御信号ＸＡＺに従って、差動トランジスタ４４１の入力ノードであるゲートと、出力ノードであるドレインとの間の経路を開閉するものである。Ｐ型トランジスタ４３２−２は、制御信号ＸＡＺに従って、差動トランジスタ４４２のゲートと、ドレインとの間の経路を開閉するものである。なお、Ｐ型トランジスタ４３２−１および４３２−２の一方は、特許請求の範囲に記載のリセットトランジスタの一例であり、他方は、特許請求の範囲に記載の電荷供給トランジスタの一例である
上述の接続構成により、Ｐ型トランジスタ４３２−１および４３２−２とは、リセット期間において反転入力端子（−）４９１−１および非反転入力端子（＋）４９１−２の両方を初期化する。これにより、差動増幅回路４４０は、反転入力端子（−）４９１−１および非反転入力端子（＋）４９１−２のそれぞれのコモンモード電圧に応じた初期値の出力電圧Ｖｏｕｔを出力する。
なお、容量４３１に反転入力端子（−）４９１−１を接続しているが、この構成に限定されない。図２０に例示するように、容量４３１に非反転入力端子（＋）４９１−２を接続し、Ｎ型トランジスタ４４７に反転入力端子（−）４９１−１を接続することもできる。また、図２１および図２２に例示するように、図１９および図２０の構成において、負側の容量４４６を削減してもよい。この際、Ｎ型トランジスタ４３２−２や４４７に直列に容量素子（ソースおよびドレインを短絡したＮ型トランジスタ４４３など）を接続することもできる。また、図２３に例示するように、図２１の構成において、トランジスタの代わりにコンデンサを容量素子として接続することもできる。図２２についても同様にコンデンサを容量素子として用いることができる。
このように、本技術の第３の実施の形態によれば、差動増幅回路４４０の入力端子にＰ型トランジスタ４３２−１および４３２−２を接続したため、それらのトランジスタのスイッチング時の電圧変動を抑制することができる。
＜４．第４の実施の形態＞
上述の第１の実施の形態では、制御信号ＡＺおよびＸＡＺの反転のタイミングを略一致させる必要があったが、様々な要因により、それらの反転のタイミングがずれるおそれがある。この第４の実施の形態の微分回路４３０は、出力端子にＮ型トランジスタ４３３を配置することにより、制御信号ＸＡＺの反転タイミングの遅延を許容する点において第１の実施の形態と異なる。
図２４は、本技術の第４の実施の形態における微分回路４３０およびコンパレータ４５０の一構成例を示す回路図である。この第４の実施の形態の微分回路４３０は、Ｎ型トランジスタ４３３が、出力端子４９２と基準端子との間に挿入されている点において第１の実施の形態と異なる。
ここで、増幅に用いられるＰ型トランジスタ４３４の飽和状態のドレイン電流ＩＤは、次の式により表される。
Figure 2020072316
 上式において、ｕｐは、キャリア移動度であり、単位は、例えば、平方メートル毎ボルト秒（ｍ２／Ｖｓ）である。Ｃoxpは、Ｐ型トランジスタ４３４の酸化膜容量であり、単位は例えば、ファラッド（Ｆ）である。ＷＰは、ゲート幅であり、単位は、例えば、メートル（ｍ）である。ＬＰは、ゲート長さであり、単位は、例えば、メートル（ｍ）である。ＶＧＳＰは、ゲート−ソース間電圧であり、単位は、例えばボルト（Ｖ）である。Ｖｔｈは、トランジスタの閾値電圧であり、単位は例えば、ボルト（Ｖ）である。λＰは、所定の係数である。ＶＤＳＰは、ドレイン−ソース間電圧であり、単位は、例えばボルト（Ｖ）である。
第１の実施の形態と同様にＰ型トランジスタ４３２がオン状態からオフ状態に移行する際のフィードスルーにより、出力電圧Ｖｏｕｔの初期値が設計値（Ｖｒ）から低下するおそれがある。このときに、Ｎ型トランジスタ４３３は、負電荷を出力端子４９２に供給する。これにより、Ｐ型トランジスタ４３４のドレイン電流ＩＤが小さくなる。上式より、ドレイン電流ＩＤが小さくなると、ゲート−ソース間電圧ＶＧＳＰが小さくなり、ソースに接続された出力端子４９２の電圧が上昇する。したがって、フィードスルーによる出力電圧Ｖｏｕｔの電圧変動を抑制することができる。
なお、Ｐ型トランジスタ４３２を反転回路の入力側に接続し、Ｎ型トランジスタ４３３を反転回路の出力側に接続しているが、この構成に限定されない。逆にＰ型トランジスタ４３２を反転回路の出力側に接続し、Ｎ型トランジスタ４３３を反転回路の入力側に接続することもできる。
図２５は、本技術の第４の実施の形態における制御信号の変化の一例を示すタイミングチャートである。同図におけるａは、制御信号ＡＺの変化の一例を示すタイミングチャートであり、同図におけるｂは、制御信号ＸＡＺの変化の一例を示すタイミングチャートである。
図２４に例示したように、Ｐ型トランジスタ４３２が反転回路の入力側に接続される一方で、Ｎ型トランジスタ４３３は、反転回路の出力側に接続される。このため、反転回路の遅延時間を考慮すると、Ｎ型トランジスタ４３３への制御信号ＡＺの反転のタイミングは、Ｐ型トランジスタ４３２への制御信号ＸＡＺの反転のタイミングよりも遅いことが望ましい。そこで、転送部３１０は、例えば、制御信号ＸＡＺをインバータなどにより反転（言い換えれば、遅延）させて、制御信号ＡＺを生成する。
この結果、図２５に例示するように、制御信号ＸＡＺがローレベルからハイレベルに反転するタイミングＴ０に対して、制御信号ＡＺがハイレベルからローレベルに反転するタイミングＴ１が遅延する。言い換えれば、第１の実施の形態と異なり、制御信号ＡＺおよびＸＡＺの反転のタイミングを略一致させる必要が無い。
なお、図２６に例示するように、Ｎ型トランジスタ４３３の代わりに、抵抗４３８およびスイッチ４３９を配置することもできる。この構成において抵抗４３９は、スイッチ４３８と基準端子との間に挿入される。スイッチ４３８は、制御信号ＡＺに従って抵抗４３９と出力端子４９２との間の経路を開閉する。
また、図２７に例示するように、Ｎ型トランジスタ４３３を電源側に配置することもできる。この構成において、Ｎ型トランジスタ４３３は、電源端子とスイッチ４３８との間に挿入され、そのゲートは、入力端子４９１に接続される。スイッチ４３８は、Ｎ型トランジスタ４３３と出力端子４９２との間の経路を制御信号ＡＺに従って開閉する。
このように、本技術の第４の実施の形態では、Ｐ型トランジスタ４３２を入力端子に接続し、Ｎ型トランジスタ４３３を出力端子に接続したため、制御信号ＡＺおよびＸＡＺのそれぞれの反転のタイミングを略一致させる必要が無くなる。これにより、制御信号ＡＺおよびＸＡＺの反転のタイミングが略一致しない場合であっても、スイッチング時の電圧変動を抑制することができる。
＜５．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２９は、撮像部１２０３１の設置位置の例を示す図である。
図２９では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、アドレスイベントの検出精度を向上させることができるため、システムの安全性を高くすることが可能になる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と
を具備する電子回路。
（２）前記電圧出力部は、反転回路であり、
前記リセットトランジスタは、前記入力端子と前記出力端子との間に挿入される
前記（１）記載の電子回路。
（３）前記電荷供給部は、前記入力端子に接続される
前記（２）記載の電子回路。
（４）前記出力端子と所定端子との間に挿入される
前記（２）記載の電子回路。
（５）前記電荷供給部は、前記入力端子と前記出力端子との間に挿入される電荷供給トランジスタである
前記（２）に記載の電子回路。
（６）前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが並列に接続される
前記（５）に記載の電子回路。
（７）前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが並列に接続される
前記（５）に記載の電子回路。
（８）前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが直列に接続される
前記（５）記載の電子回路。
（９）前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続される
前記（５）記載の電子回路。
（１０）前記電圧出力部は、一対の差動トランジスタが設けられた差動増幅回路であり、
前記リセットトランジスタは、前記一対の差動トランジスタの一方の入力ノードおよび出力ノードの間に挿入され、
前記電荷供給部は、前記一対の差動トランジスタの他方のの前記入力ノードに接続される
前記（１）記載の電子回路。
（１１）前記電荷供給部は、
前記一対の差動トランジスタの他方の前記入力ノードおよび出力ノードの間に挿入される電荷供給トランジスタと、
前記電荷供給トランジスタに接続される容量素子と
を備える前記（１０）記載の電子回路。
（１１）光電流を電圧に変換して画素電圧として供給する電流電圧変換部と、
前記画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と、
前記出力電圧と所定の閾値とを比較するコンパレータと
を具備する固体撮像素子。
（１２）所定の画素電圧の変化量に応じた電荷が容量により供給される入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力手順と、
初期化が指示された場合にはリセットトランジスタが所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセット手順と、
前記所定期間が経過したときに電荷供給部が正電荷および負電荷の他方を供給する電荷供給手順と
を具備する電子回路の制御方法。
１００ 撮像装置
１１０ 撮像レンズ
１２０ 記録部
１３０ 制御部
２００ 固体撮像素子
２０１ 受光チップ
２０２ 回路チップ
２１２ 信号処理部
２１３ アービタ
２１４ 画素アレイ部
３００ 画素
３１０ 転送部
４１０ 対数応答部
４１１ 光電変換素子
４１２、４１５、４３３、４３６、４４３、４４４、４５２、４５４ Ｎ型トランジスタ
４１３、４３１、４３１−１、４３５、４４６ 容量
４１４、４２１、４２２、４３２、４３４、４５１、４５３ Ｐ型トランジスタ
４１６ 電流電圧変換部
４２０ バッファ
４３０ 微分回路
４３７ 反転回路
４３８ スイッチ
４３９ 抵抗
４４０ 差動増幅回路
４４１、４４２ 差動トランジスタ
４４５ 電流源
４５０ コンパレータ
１２０３１ 撮像部

Claims (13)

  1. 所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
    前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
    初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
    前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と
    を具備する電子回路。
  2. 前記電圧出力部は、反転回路であり、
    前記リセットトランジスタは、前記入力端子と前記出力端子との間に挿入される
    請求項１記載の電子回路。
  3. 前記電荷供給部は、前記入力端子に接続される
    請求項２記載の電子回路。
  4. 前記電荷供給部は、前記出力端子と所定端子との間に挿入される
    請求項２記載の電子回路。
  5. 前記電荷供給部は、前記入力端子と前記出力端子との間に挿入される電荷供給トランジスタである
    請求項２記載の電子回路。
  6. 前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが並列に接続される
    請求項５記載の電子回路。
  7. 前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが並列に接続される
    請求項５記載の電子回路。
  8. 前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが直列に接続される
    請求項５記載の電子回路。
  9. 前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続される
    請求項５記載の電子回路。
  10. 前記電圧出力部は、一対の差動トランジスタが設けられた差動増幅回路であり、
    前記リセットトランジスタは、前記一対の差動トランジスタの一方の入力ノードおよび出力ノードの間に挿入され、
    前記電荷供給部は、前記一対の差動トランジスタの他方のの入力ノードに接続される
    請求項１記載の電子回路。
  11. 前記電荷供給部は、
    前記一対の差動トランジスタの他方の前記入力ノードおよび出力ノードの間に挿入される電荷供給トランジスタと、
    前記電荷供給トランジスタに接続される容量素子と
    を備える請求項１０記載の電子回路。
  12. 光電流を電圧に変換して画素電圧として供給する電流電圧変換部と、
    前記画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
    前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
    初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
    前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と、
    前記出力電圧と所定の閾値とを比較するコンパレータと
    を具備する固体撮像素子。
  13. 所定の画素電圧の変化量に応じた電荷が容量により供給される入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力手順と、
    初期化が指示された場合にはリセットトランジスタが所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセット手順と、
    前記所定期間が経過したときに電荷供給部が正電荷および負電荷の他方を供給する電荷供給手順と
    を具備する電子回路の制御方法。
JP2018203420A 2018-10-30 2018-10-30 電子回路、固体撮像素子、および、電子回路の制御方法 Pending JP2020072316A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018203420A JP2020072316A (ja) 2018-10-30 2018-10-30 電子回路、固体撮像素子、および、電子回路の制御方法
US17/287,303 US11711634B2 (en) 2018-10-30 2019-09-18 Electronic circuit, solid-state image sensor, and method of controlling electronic circuit
CN201980070308.4A CN112997475A (zh) 2018-10-30 2019-09-18 电子电路、固态成像元件以及制造电子电路的方法
EP19878858.0A EP3876522A4 (en) 2018-10-30 2019-09-18 ELECTRONIC CIRCUIT, SEMICONDUCTOR IMAGING ELEMENT, AND ELECTRONIC CIRCUIT MANUFACTURING METHOD
PCT/JP2019/036628 WO2020090272A1 (ja) 2018-10-30 2019-09-18 電子回路、固体撮像素子、および、電子回路の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018203420A JP2020072316A (ja) 2018-10-30 2018-10-30 電子回路、固体撮像素子、および、電子回路の制御方法

Publications (1)

Publication Number Publication Date
JP2020072316A true JP2020072316A (ja) 2020-05-07

Family

ID=70463925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018203420A Pending JP2020072316A (ja) 2018-10-30 2018-10-30 電子回路、固体撮像素子、および、電子回路の制御方法

Country Status (5)

Country Link
US (1) US11711634B2 (ja)
EP (1) EP3876522A4 (ja)
JP (1) JP2020072316A (ja)
CN (1) CN112997475A (ja)
WO (1) WO2020090272A1 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385760B2 (ja) * 1994-02-21 2003-03-10 ソニー株式会社 固体撮像装置及びその駆動方法
US20050231621A1 (en) 2004-04-20 2005-10-20 Su Wen H Integrated image detecting apparatus
WO2006128315A1 (en) * 2005-06-03 2006-12-07 Universität Zürich Photoarray for detecting time-dependent image data
AT504582B1 (de) 2006-11-23 2008-12-15 Arc Austrian Res Centers Gmbh Verfahren zur generierung eines bildes in elektronischer form, bildelement für einen bildsensor zur generierung eines bildes sowie bildsensor
JP5151507B2 (ja) * 2008-01-29 2013-02-27 ソニー株式会社 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
JP2011229120A (ja) 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
ES2476115B1 (es) 2012-12-11 2015-04-20 Consejo Superior De Investigaciones Científicas (Csic) Metodo y dispositivo para la deteccion de la variacion temporal de la intensidad luminosa en una matriz de fotosensores
EP3047647B1 (en) * 2013-09-16 2020-05-27 Prophesee Dynamic, single photodiode pixel circuit and operating method thereof
KR102523136B1 (ko) * 2015-09-01 2023-04-19 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀
CN107147856B (zh) * 2017-03-30 2019-11-22 深圳大学 一种像素单元及其去噪方法、动态视觉传感器、成像装置
US11223004B2 (en) * 2018-07-30 2022-01-11 Gentherm Incorporated Thermoelectric device having a polymeric coating
CN114041264A (zh) * 2019-06-28 2022-02-11 ams国际有限公司 差分电流至电压转换
US20230008577A1 (en) * 2020-01-29 2023-01-12 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and imaging method

Also Published As

Publication number Publication date
WO2020090272A1 (ja) 2020-05-07
US11711634B2 (en) 2023-07-25
CN112997475A (zh) 2021-06-18
EP3876522A4 (en) 2021-12-15
EP3876522A1 (en) 2021-09-08
US20210360182A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
WO2019150786A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2019146527A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
EP3576404B1 (en) Solid-state image pickup element
WO2020110679A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7148269B2 (ja) 固体撮像素子および撮像装置
WO2020110537A1 (ja) 固体撮像素子、および、撮像装置
JP7245178B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7227926B2 (ja) 固体撮像素子、撮像装置および固体撮像素子の制御方法
WO2021039142A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020136958A (ja) イベント信号検出センサ及び制御方法
WO2021117350A1 (ja) 固体撮像素子、および、撮像装置
JP2020088480A (ja) 固体撮像素子、および、撮像装置
JP2020072471A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020088723A (ja) 固体撮像素子、および、撮像装置
WO2022064867A1 (ja) 固体撮像素子、および、撮像装置
WO2021131831A1 (ja) 固体撮像素子、および、撮像装置
WO2020090272A1 (ja) 電子回路、固体撮像素子、および、電子回路の制御方法
WO2020090311A1 (ja) 固体撮像素子
WO2022137993A1 (ja) コンパレータ及び固体撮像素子
WO2023248633A1 (ja) 撮像装置およびチャージポンプ回路