JP2020072316A - 電子回路、固体撮像素子、および、電子回路の制御方法 - Google Patents
電子回路、固体撮像素子、および、電子回路の制御方法 Download PDFInfo
- Publication number
- JP2020072316A JP2020072316A JP2018203420A JP2018203420A JP2020072316A JP 2020072316 A JP2020072316 A JP 2020072316A JP 2018203420 A JP2018203420 A JP 2018203420A JP 2018203420 A JP2018203420 A JP 2018203420A JP 2020072316 A JP2020072316 A JP 2020072316A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- charge
- predetermined
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000003384 imaging method Methods 0.000 claims abstract description 48
- 230000008859 change Effects 0.000 claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 238000001514 detection method Methods 0.000 description 52
- 238000005516 engineering process Methods 0.000 description 41
- 238000010586 diagram Methods 0.000 description 34
- 238000012546 transfer Methods 0.000 description 20
- 230000004069 differentiation Effects 0.000 description 17
- 238000012545 processing Methods 0.000 description 15
- 230000004044 response Effects 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
- H04N25/707—Pixels for event detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】微分回路を初期化するトランジスタを設けた固体撮像素子において、トランジスタのスイッチングノイズによる電圧変動を抑制する。【解決手段】容量は、所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する。電圧出力部は、入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する。リセットトランジスタは、初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して出力電圧を初期値に制御する。電荷供給部は、所定期間が経過したときに正電荷および負電荷の他方を供給する。【選択図】図7
Description
本技術は、電子回路、固体撮像素子、および、電子回路の制御方法に関する。詳しくは、光の変化量を求めて閾値とを比較する電子回路、固体撮像素子、および、電子回路の制御方法に関する。
従来より、垂直同期信号などの同期信号に同期して画像データ(フレーム)を撮像する同期型の固体撮像素子が、撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期(例えば、1/60秒)ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の輝度の変化量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する非同期型の固体撮像素子が提案されている(例えば、特許文献1参照。)。このように、画素毎にアドレスイベントを検出する固体撮像素子は、DVS(Dynamic Vision Sensor)と呼ばれる。
上述の固体撮像素子には、光電流を変換した電圧の微分値(言い換えれば、変化量)を求める微分回路と、その変化量と閾値とを比較してアドレスイベントの有無を検出するコンパレータとが配置される。そして、微分回路には、直列に接続された容量および反転回路と、その反転回路の入出力端子を初期化時に短絡するリセット用のトランジスタとが配置される。
上述の非同期型の固体撮像素子(すなわち、DVS)は、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力する。このため、例えば、交通分野において、人や障害物を画像認識する処理が高速に実行される。しかしながら、上述のDVSでは、微分回路の初期化の際に、リセット用のトランジスタにおいてフィードスルーと呼ばれるスイッチングノイズが生じるおそれがある。このスイッチングノイズにより、反転回路の出力端子の電圧が変動し、その変動に起因してアドレスイベントの検出精度が低下するおそれがある。
本技術はこのような状況に鑑みて生み出されたものであり、微分回路を初期化するトランジスタを設けた固体撮像素子において、トランジスタのスイッチングノイズによる電圧変動を抑制することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、上記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して上記出力電圧を初期値に制御するリセットトランジスタと、上記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部とを具備する電子回路、および、その制御方法である。これにより、正電荷および負電荷の一方がリセットトランジスタにより供給される際に、正電荷および負電荷の他方が電荷供給部により供給されるという作用をもたらす。
また、この第1の側面において、上記電圧出力部は、反転回路であり、上記リセットトランジスタは、上記入力端子と上記出力端子との間に挿入されてもよい。これにより、初期化時に入力端子と出力端子との間の経路が開閉されるという作用をもたらす。
また、この第1の側面において、上記電荷供給部は、上記入力端子に接続されてもよい。これにより、入力端子へ正電荷および負電荷の他方が供給されるという作用をもたらす。
また、この第1の側面において、上記入力端子と上記出力端子との間において、所定数の上記リセットトランジスタが並列に接続されてもよい。これにより、初期値が調整されるという作用をもたらす。
また、この第1の側面において、上記電荷供給部は、上記出力端子と所定端子との間に挿入されるもよい。これにより、初期値が調整されるという作用をもたらす。
また、この第1の側面において、前記電荷供給部は、前記入力端子と前記出力端子との間に挿入される電荷供給トランジスタであってもよい。これにより、リーク電流が低減するという作用をもたらす。
また、この第1の側面において、前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが並列に接続されてもよい。これにより、リーク電流が低減するという作用をもたらす。
また、この第1の側面において、前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続さてもよい。これにより、リーク電流が低減するという作用をもたらす。
また、この第1の側面において、前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続されもよい。これにより、電荷供給部の電荷供給のタイミングが、リセットトランジスタの電荷供給のタイミングに対して遅延することが許容されるという作用をもたらす。
また、この第1の側面において、上記電圧出力部は、一対の差動トランジスタが設けられた差動増幅回路であり、上記リセットトランジスタは、上記一対の差動トランジスタの一方の入力ノードおよび出力ノードの間に挿入され、上記電荷供給部は、上記一対の差動トランジスタの他方のの上記入力ノードに接続されてもよい。これにより、リーク電流が低減するという作用をもたらす。
また、この第1の側面において、上記電荷供給部は、上記一対の差動トランジスタの他方の上記入力ノードおよび出力ノードの間に挿入される電荷供給トランジスタと、上記電荷供給トランジスタに接続される容量素子とを備えてもよい。これにより、容量素子によって電荷がさらに供給されるという作用をもたらす。
また、本技術の第2の側面は、光電流を電圧に変換して画素電圧として供給する電流電圧変換部と、上記画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、上記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して上記出力電圧を初期値に制御するリセットトランジスタと、上記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と、上記出力電圧と所定の閾値とを比較するコンパレータとを具備する固体撮像素子である。これにより、正電荷および負電荷の一方がリセットトランジスタにより供給される際に、正電荷および負電荷の他方が電荷供給部により供給されるとともに、アドレスイベントが検出されるという作用をもたらす。
以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(N型トランジスタを追加した例)
2.第2の実施の形態(電源端子と入力端子との間にN型トランジスタを挿入した例)
3.第3の実施の形態(差動増幅回路の入力端子にN型トランジスタを追加した例)
4.第4の実施の形態(出力端子と基準端子との間にN型トランジスタを挿入した例)
5.移動体への応用例
1.第1の実施の形態(N型トランジスタを追加した例)
2.第2の実施の形態(電源端子と入力端子との間にN型トランジスタを挿入した例)
3.第3の実施の形態(差動増幅回路の入力端子にN型トランジスタを追加した例)
4.第4の実施の形態(出力端子と基準端子との間にN型トランジスタを挿入した例)
5.移動体への応用例
<1.第1の実施の形態>
[撮像装置の構成例]
図1は、本技術の第1の実施の形態における撮像装置100の一構成例を示すブロック図である。この撮像装置100は、撮像レンズ110、固体撮像素子200、記録部120および制御部130を備える。撮像装置100としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
[撮像装置の構成例]
図1は、本技術の第1の実施の形態における撮像装置100の一構成例を示すブロック図である。この撮像装置100は、撮像レンズ110、固体撮像素子200、記録部120および制御部130を備える。撮像装置100としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
撮像レンズ110は、入射光を集光して固体撮像素子200に導くものである。固体撮像素子200は、入射光を光電変換してアドレスイベントの有無を検出して、その検出結果を生成するものである。ここで、アドレスイベントは、オンイベントおよびオフイベントを含み、検出結果は、1ビットのオンイベントの検出結果と1ビットのオフイベントの検出結果とを含む。オンイベントは、入射光の輝度の変化量が所定の上限閾値を超えた旨を意味する。一方、オフイベントは、輝度の変化量が所定の下限閾値を下回った旨を意味する。固体撮像素子200は、アドレスイベントの検出結果を処理し、その処理結果を示すデータを記録部120に信号線209を介して出力する。なお、固体撮像素子200は、オンイベントおよびオフイベントの一方のみを検出してもよい。
記録部120は、固体撮像素子200からのデータを記録するものである。制御部130は、固体撮像素子200を制御してアドレスイベントの有無を検出させるものである。
[固体撮像素子の構成例]
図2は、本技術の第1の実施の形態における固体撮像素子200の積層構造の一例を示す図である。この固体撮像素子200は、回路チップ202と、その回路チップ202に積層された受光チップ201とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Cu−Cu接合やバンプにより接続することもできる。
図2は、本技術の第1の実施の形態における固体撮像素子200の積層構造の一例を示す図である。この固体撮像素子200は、回路チップ202と、その回路チップ202に積層された受光チップ201とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Cu−Cu接合やバンプにより接続することもできる。
図3は、本技術の第1の実施の形態における固体撮像素子200の一構成例を示すブロック図である。この固体撮像素子200は、信号処理部212、アービタ213および画素アレイ部214を備える。画素アレイ部214には、複数の画素300が二次元格子状に配列される。
画素300は、アドレスイベントの有無を検出するものである。この画素300は、アドレスイベントを検出した際に、転送を要求するリクエストをアービタ213に供給する。そして、リクエストに対する応答を受け取ると画素300は、検出結果を示す検出信号を信号処理部212に供給する。
アービタ213は、それぞれの画素ブロックからのリクエストを調停し、調停結果に基づいて応答を画素300に送信するものである。
信号処理部212は、画素アレイ部214からの検出信号に対し、画像認識処理などの所定の信号処理を実行するものである。この信号処理部212は、処理結果を示すデータを信号線209を介して記録部120に供給する。
[画素の構成例]
図4は、本技術の第1の実施の形態における画素300の一構成例を示すブロック図である。この画素300は、対数応答部410、バッファ420、微分回路430、コンパレータ450および転送部310を備える。
図4は、本技術の第1の実施の形態における画素300の一構成例を示すブロック図である。この画素300は、対数応答部410、バッファ420、微分回路430、コンパレータ450および転送部310を備える。
対数応答部410は、光電変換により光電流を生成し、その光電流を対数的に電圧に変換するものである。この対数応答部410は、変換した電圧を画素電圧としてバッファ420に供給する。
バッファ420は、入力された画素電圧を微分回路430に出力するものである。このバッファ420により、後段を駆動する駆動力を向上させることができる。また、バッファ420により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
微分回路430は、微分演算により画素電圧の変化量を求めるものである。この画素電圧の変化量は、輝度の変化量を示す。微分回路430は、その変化量を示す電圧信号をコンパレータ450に供給する。なお、微分回路430は、特許請求の範囲に記載の電子回路の一例である。
コンパレータ450は、変化量と所定の閾値とを比較するものである。このコンパレータ450は、比較結果を示す信号をアドレスイベントの検出信号として転送部310に供給する。
転送部310は、検出信号を転送するものである。この転送部310は、アドレスイベントが検出された際に、リクエストをアービタ213に供給する。そして、リクエストに対する応答をアービタ213から受け取ると転送部310は、検出信号を信号処理部212に供給する。検出信号の転送後に転送部310は、微分回路430を初期化する。
[対数応答部およびバッファの構成例]
図5は、本技術の第1の実施の形態における対数応答部410およびバッファ420の一構成例を示す回路図である。対数応答部410は、光電変換素子411と電流電圧変換部416とを備える。また、バッファ420は、P型トランジスタ421および422を備える。これらのトランジスタとして、例えば、MOS(Metal-Oxide-Semiconductor)トランジスタが用いられる。
図5は、本技術の第1の実施の形態における対数応答部410およびバッファ420の一構成例を示す回路図である。対数応答部410は、光電変換素子411と電流電圧変換部416とを備える。また、バッファ420は、P型トランジスタ421および422を備える。これらのトランジスタとして、例えば、MOS(Metal-Oxide-Semiconductor)トランジスタが用いられる。
光電変換素子411は、入射光に対する光電変換により光電流を生成するものである。電流電圧変換部416は、光電流を画素電圧Vpに対数的に変換するものである。この電流電圧変換部416は、N型トランジスタ412および415と、容量413と、P型トランジスタ414とを備える。N型トランジスタ412、P型トランジスタ414およびN型トランジスタ415として、例えば、MOSトランジスタが用いられる。
N型トランジスタ412のソースは光電変換素子411のカソードに接続され、ドレインは電源端子に接続される。P型トランジスタ414およびN型トランジスタ415は、電源端子と所定の基準電位(接地電位など)の基準端子との間において、直列に接続される。また、P型トランジスタ414およびN型トランジスタ415の接続点は、N型トランジスタ412のゲートとバッファ420の入力端子とに接続される。N型トランジスタ412および光電変換素子411の接続点は、N型トランジスタ415のゲートに接続される。
また、P型トランジスタ414のゲートには、所定のバイアス電圧Vblogが印加される。容量413は、N型トランジスタ412のゲートとN型トランジスタ415のゲートとの間に挿入される。
上述の接続構成により、光電変換素子411からの光電流は、その対数の画素電圧Vpに変換される。
例えば、光電変換素子411が受光チップ201に配置され、その後段の回路が回路チップ202に配置される。なお、受光チップ201および回路チップ202のそれぞれに配置する回路や素子は、この構成に限定されない。例えば、光電変換素子411と、N型トランジスタ412および415と、容量413とを受光チップ201に配置し、その後段の回路を回路チップ202に配置することもできる。
また、バッファ420において、P型トランジスタ421および422は、電源端子と基準電位の端子との間において直列に接続される。また、P型トランジスタ422のゲートは、対数応答部410に接続され、P型トランジスタ421および422の接続点は、微分回路430に接続される。P型トランジスタ421のゲートには、所定のバイアス電圧Vbsfが印加される。
[微分回路およびコンパレータの構成例]
図6は、本技術の第1の実施の形態における微分回路430およびコンパレータ450の一構成例を示す回路図である。
図6は、本技術の第1の実施の形態における微分回路430およびコンパレータ450の一構成例を示す回路図である。
微分回路430は、容量431および435と、P型トランジスタ432および434と、N型トランジスタ433および436とを備える。微分回路430内のトランジスタとして、例えば、MOSトランジスタが用いられる。また、コンパレータ450は、P型トランジスタ451および453とN型トランジスタ452および454とを備える。これらのトランジスタとして、例えば、MOSトランジスタが用いられる。
P型トランジスタ434およびN型トランジスタ436は、電源端子と基準電位の端子との間において直列に接続される。N型トランジスタ436のゲートには、所定のバイアス電圧Vbdiffが入力される。これらのトランジスタは、P型トランジスタ434のゲートを入力端子491とし、P型トランジスタ434およびN型トランジスタ436の接続点を出力端子492とする反転回路として機能する。
容量431は、バッファ420と入力端子491との間に挿入される。この容量431は、バッファ420からの画素電圧Vpの時間微分(言い換えれば、変化量)に応じた電荷を入力端子491に供給する。また、容量435は、入力端子491と出力端子492との間に挿入される。
P型トランジスタ432は、初期化を指示する制御信号AZと逆極性の制御信号XAZに従って入力端子491と出力端子492との間の経路を開閉するものである。転送部310は、例えば、検出信号を転送した際に、一定のパルス期間に亘って制御信号AZをローレベルからハイレベルにし、制御信号XAZをハイレベルからローレベルにして初期化を指示する。これらの制御信号AZおよびXAZの反転のタイミングは、略一致するように調整される。そして、P型トランジスタ432は、制御信号XAZに従ってパルス期間に亘ってオン状態に移行し、入力端子491から出力端子492へ正電荷(言い換えれば、電流)を供給する。
N型トランジスタ433は、初期化を指示する制御信号AZに従って入力端子491と出力端子492との間の経路を開閉するものである。このN型トランジスタ433は、制御信号AZに従ってパルス期間に亘ってオン状態に移行し、出力端子492から入力端子491へ負電荷を供給する。これにより、入力端子491から出力端子492へ電流が流れる。
P型トランジスタ432およびN型トランジスタ433がパルス期間に亘ってオン状態に移行することにより、入力端子491の電圧である入力電圧Vinと、出力電圧492の電圧である出力電圧Voutとは、初期化される。このパルス期間を以下、「リセット期間」と称し、パルス期間外の期間を以下、アドレスイベントを検出するための「検出期間」と称する。
一方、アドレスイベントの検出期間においては、P型トランジスタ432およびN型トランジスタ433はオフ状態に移行する。この検出期間内において、微分回路430は、画素電圧Vpの時間微分(変化量)に応じた出力電圧Voutを出力する。
ここで、パルス期間(リセット期間)が経過したときに、P型トランジスタ432がオン状態からオフ状態に移行する。このときに、P型トランジスタ432のPチャネルにある正電荷の一部が入力端子491に流入し、寄生容量により入力電圧Vinが上昇する。これにより、入力電圧Vinを反転した出力電圧Voutは、降下する。このように、トランジスタがオフ状態に移行する際の電圧変動は、フィードスルーと呼ばれる。仮にN型トランジスタ433を配置しない構成とすると、このフィードスルーの影響により、出力電圧Voutの初期化直後の値は、設計値からずれてしまう。この結果、微分回路430の設計マージンと、後段のコンパレータ450の設計マージンとが少なくなる。このため、オンイベントが検出されやすくなる一方で、オフイベントが検出されにくくなり、アドレスイベントの検出精度が低下する。
しかし、上述の微分回路430ではN型トランジスタ433を設けているため、リセット期間が経過したときに、N型トランジスタ433が入力端子491に負電荷を供給する。この負電荷によりP型トランジスタ432による電圧変動と逆の電圧変動が生じる。これにより、それらの電圧変動が相殺されて、初期化直後の出力電圧Voutが安定し、検出精度の低下が抑制される。
なお、N型トランジスタ433を設けなくとも、容量431や容量435の容量値を大きくする方法を用いれば、電圧変動を抑制することができる。ただし、この方法を用いると、微分回路430の消費電流や回路規模が増大するため、望ましくない。
なお、P型トランジスタ432およびN型トランジスタ433の一方(P型トランジスタ432など)は、特許請求の範囲に記載のリセットトランジスタの一例であり、他方N型トランジスタ433など)は、特許請求の範囲に記載の電荷供給部の一例である。
コンパレータ450においてP型トランジスタ451およびN型トランジスタ452は、電源端子と基準端子との間において直列に接続され、P型トランジスタ453およびN型トランジスタ454も、電源端子と基準端子との間において直列に接続される。また、P型トランジスタ451および453のゲートは、微分回路430に接続される。N型トランジスタ452のゲートには上限閾値を示す閾値電圧Vhighが印加され、N型トランジスタ454のゲートには下限閾値を示す閾値電圧Vlowが印加される。
P型トランジスタ451およびN型トランジスタ452の接続点は、転送部310に接続され、この接続点の電圧がオンイベントの検出結果DET+として出力される。P型トランジスタ453およびN型トランジスタ454の接続点も、転送部310に接続され、この接続点の電圧がオフイベントの検出結果DET−として出力される。このような接続により、輝度の変化量が上限閾値を超えた場合にコンパレータ450は、ハイレベルの検出信号DET+を出力し、その変化量が下限閾値を下回った場合にローレベルの検出信号DET−を出力する。
なお、コンパレータ450は、オンイベントおよびオフイベントの両方を検出しているが、一方のみを検出することもできる。この場合には、不要なトランジスタを削減することができる。例えば、オンイベントのみを検出する際には、P型トランジスタ451およびN型トランジスタ452のみが配置される。
図7は、本技術の第1の実施の形態における微分回路430の等価回路の一例である。図6に例示した回路のP型トランジスタ434およびN型トランジスタ436は、図7における反転回路437に該当する。なお、反転回路437は、特許請求の範囲に記載の電圧出力部の一例である。
なお、図6では、フィードバックする信号の経路に並列に容量435を接続しているが、図8に例示するように、容量435を削減することもできる。同様に、図9に例示するように、図7についても容量435を削減することができる。
図10は、本技術の第1の実施の形態における制御信号XAZおよび出力電圧Voutの変化の一例を示すタイミングチャートである。同図におけるaは、制御信号XAZの変化の一例を示し、同図におけるbは、出力電圧Voutの変化の一例を示す。
検出信号の転送が終了すると、転送部310は、タイミングT0からタイミングT1までのリセット期間に亘って制御信号XAZをハイレベルからローレベルに移行させる。これにより、P型トランジスタ432は、オン状態に移行し、出力電圧Voutを所定の初期値Vrに制御する。
そして、パルス期間が経過するタイミングT1において、制御信号XAZはハイレベルに制御され、P型トランジスタ432は、オン状態からオフ状態に移行する。N型トランジスタ433が配置されない構成では、フィードスルーにより入力電圧Vinが上昇し、その分、出力電圧Voutが低下する。同図における一点鎖線は、N型トランジスタ433が配置されない比較例の軌跡を示す。
微分回路430ではN型トランジスタ433を設けたため、タイミングT1において、N型トランジスタ433により入力端子491に負電荷が供給されて、入力電圧Vinが低下し、その分、出力電圧Voutが上昇する。このように、P型トランジスタ432のフィードスルーによる電圧変動が、N型トランジスタ433による電圧変動によって相殺される。
[固体撮像素子の動作例]
図11は、本技術の第1の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントの有無を検出するための所定のアプリケーションが実行されたときに開始される。
図11は、本技術の第1の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントの有無を検出するための所定のアプリケーションが実行されたときに開始される。
転送部310は、制御信号AZおよびXAZにより、微分回路430を初期化する(ステップS901)。対数応答部410は、光電流を画素電圧に電流電圧変換し(ステップS902)、微分回路430は、輝度の変化量に応じた出力電圧Voutを出力する(ステップS903)。コンパレータ450は、出力電圧Voutと閾値電圧Vhighとを比較して、輝度の変化量が上限閾値を超えたか否かを判断する(ステップS904)。
変化量が上限閾値を超えた場合に(ステップS904:Yes)、コンパレータ450は、オンイベントを検出する(ステップS905)。一方、変化量が上限閾値以下の場合に(ステップS904:No)、コンパレータ450は、出力電圧Voutと閾値電圧Vlowとを比較して、輝度の変化量が下限閾値を下回った否か否かを判断する(ステップS907)。
変化量が下限閾値を下回った場合に(ステップS907:Yes)、コンパレータ450は、オフイベントを検出する(ステップS908)。一方、変化量が下限閾値以上の場合に(ステップS907:No)、画素300は、ステップS902以降を繰り返す。
ステップS905またはS908の後に転送部310は、検出結果を転送し(ステップS906)、ステップS901以降を繰り返し実行する。
このように、本技術の第1の実施の形態によれば、初期化時に、P型トランジスタ432が正電荷を供給する一方でN型トランジスタ433が負電荷を供給するため、それらの電荷によるスイッチング時の電圧変動を抑制することができる。これにより、アドレスイベントの検出精度を向上させることができる。
[第1の変形例]
上述の第1の実施の形態では、P型トランジスタ432およびN型トランジスタ433を1つずつ設けて一定の初期値に出力電圧Voutを制御していたが、温度、電圧やプロセスなどに依存して、初期値が設計値からずれてしまうおそれがある。この第1の実施の形態の第1の変形例の微分回路430は、初期値を調整することができる点において第1の実施の形態と異なる。
上述の第1の実施の形態では、P型トランジスタ432およびN型トランジスタ433を1つずつ設けて一定の初期値に出力電圧Voutを制御していたが、温度、電圧やプロセスなどに依存して、初期値が設計値からずれてしまうおそれがある。この第1の実施の形態の第1の変形例の微分回路430は、初期値を調整することができる点において第1の実施の形態と異なる。
図12は、本技術の第1の実施の形態の第1の変形例における微分回路430の一構成例を示す回路図である。この第1の実施の形態の第1の変形例の微分回路430は、P型トランジスタ432およびN型トランジスタ433がM(Mは、2以上の整数)個ずつ配置される点において第1の実施の形態と異なる。これらのトランジスタは、入力端子491と出力端子492との間において並列に接続される。
また、制御信号は、M個のAZm(mは1乃至Mの整数)と、M個のXAZmとを含む。制御信号AZmおよびXAZmは、m個目のP型トランジスタ432およびN型トランジスタ433のゲートに入力される。転送部310は、これらの制御信号により、初期化時にオン状態にするトランジスタの個数を変更することができる。オン状態のトランジスタ数の変更により、出力電圧Voutの初期値を調整することができる。初期値の調整は、工場出荷時や修理時などにおいて実行される。
なお、P型トランジスタ432の個数とN型トランジスタ433の個数とを同一にしているが、それらの個数が異なる構成であってもよい。また、P型トランジスタ432およびN型トランジスタ433の一方を1つのみとし、他方を複数とする構成であってもよい。
このように、本技術の第1の実施の形態の第1の変形例によれば、複数のP型トランジスタ432と複数のN型トランジスタ433とを並列に接続したため、初期化時にオン状態にするトランジスタ数を変更することができる。これにより、出力電圧Voutの初期値を調整することができる。
[第2の変形例]
上述の第1の実施の形態では、P型トランジスタ432およびN型トランジスタ433を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第1の実施の形態の第2の変形例の微分回路430は、トランジスタの直列接続によりリーク電流を抑制した点において第1の実施の形態と異なる。
上述の第1の実施の形態では、P型トランジスタ432およびN型トランジスタ433を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第1の実施の形態の第2の変形例の微分回路430は、トランジスタの直列接続によりリーク電流を抑制した点において第1の実施の形態と異なる。
図13は、本技術の第1の実施の形態の第2の変形例における微分回路430およびコンパレータ450の一構成例を示す回路図である。この第1の実施の形態の第2の変形例の微分回路430は、P型トランジスタ432およびN型トランジスタ433がM(Mは、2以上の整数)個ずつ配置される点において第1の実施の形態と異なる。M個のP型トランジスタ432は、入力端子491と出力端子492との間において直列に接続され、M個のN型トランジスタ433も、入力端子491と出力端子492との間において直列に接続される。
また、制御信号XAZは、M個のP型トランジスタ432に共通に入力され、制御信号AZもM個のN型トランジスタ433に共通に入力される。
M個のP型トランジスタ432を直列接続することにより、オフ状態のそれらのトランジスタのオフ抵抗の合成抵抗は、M倍となり、リーク電流が低下する。N型トランジスタ433についても同様である。
なお、P型トランジスタ432の個数とN型トランジスタ433の個数とを同一にしているが、それらの個数が異なる構成であってもよい。また、P型トランジスタ432およびN型トランジスタ433の一方を1つのみとし、他方を複数とする構成であってもよい。
また、図14に例示するように、M個のP型トランジスタ432のそれぞれに、互いにタイミングの異なる制御信号を入力することもできる。この場合において、制御信号XAZは、M個の制御信号XAZm(mは1乃至Mの整数)を含み、m個目のP型トランジスタ432には、制御信号XAZmが入力される。そして、図15に例示するように、M個の制御信号XAZmは、トランジスタをオン状態に制御するタイミングが互いに異なる。例えば、制御信号XAZ1は、タイミングT0でハイレベルからローレベルに変化し、制御信号XAZ2は、その直後のタイミングT1でローレベルに変化する。制御信号XAZMは、その後のタイミングT2でローレベルに変化する。そして、タイミングT2以降のタイミングT3で制御信号XAZ1がハイレベルに変化し、以降は制御信号XAZ2乃至XAZMが順番にハイレベルに変化する。このような制御により、タイミングT2乃至T3のリセット期間において、M個のP型トランジスタ432の全てがオン状態に移行し、初期化が行われる。また、オン状態にするタイミングをずらすことにより、スイッチングノイズを抑制することができる。
このように、本技術の第1の実施の形態の第2の変形例によれば、複数のP型トランジスタ432と複数のN型トランジスタ433とを直列に接続したため、オフ状態のトランジスタの合成抵抗を大きくすることができる。これにより、リーク電流を抑制することができる。
<2.第2の実施の形態>
上述の第1の実施の形態では、P型トランジスタ432およびN型トランジスタ433を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第2の実施の形態の微分回路430は、トランジスタの直列接続によりリーク電流を抑制した点において第1の実施の形態と異なる。
上述の第1の実施の形態では、P型トランジスタ432およびN型トランジスタ433を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第2の実施の形態の微分回路430は、トランジスタの直列接続によりリーク電流を抑制した点において第1の実施の形態と異なる。
図16は、本技術の第2の実施の形態における微分回路430およびコンパレータ450の一構成例を示す回路図である。この第2の実施の形態の微分回路430は、ソースおよびドレインが短絡されたN型トランジスタ433のソースが、入力端子491に接続される点において第1の実施の形態と異なる。
リセット期間の経過時にN型トランジスタ433が負電荷を供給するため、P型トランジスタ432のフィードスルーによる電圧変動を相殺することができる。また、P型トランジスタ432およびN型トランジスタ433を直列に接続しているため、リーク電流を低減することができる。
なお、リセット用のトランジスタ(P型トランジスタ432)と逆極性の電荷を供給する素子(N型トランジスタ433)は、容量素子であれば、MOSトランジスタに限定されない。例えば、MOSキャパシタなどの容量素子であってもよい。また、図17に例示するように、容量435を削減することもできる。また、図18に例示するように、N型トランジスタ433の代わりにコンデンサなどの容量431−1を配置することもできる。
このように、本技術の第2の実施の形態によれば、P型トランジスタ432に直列にN型トランジスタ433を接続したため、それらを並列に接続した場合と比較してリーク電流を低減することができる。
<3.第3の実施の形態>
上述の第1の実施の形態では、P型トランジスタ432およびN型トランジスタ433を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第3の実施の形態の微分回路430は、差動増幅回路を配置してリーク電流を抑制した点において第1の実施の形態と異なる。
上述の第1の実施の形態では、P型トランジスタ432およびN型トランジスタ433を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第3の実施の形態の微分回路430は、差動増幅回路を配置してリーク電流を抑制した点において第1の実施の形態と異なる。
図19は、本技術の第3の実施の形態における微分回路430の一構成例を示す回路図である。この第3の実施の形態の微分回路430は、容量431と、P型トランジスタ432−1および432−2と、差動増幅回路440とを備える。また、差動増幅回路440には、差動トランジスタ441および442と、N型トランジスタ443および444と、電流源445と、容量446とが配置される。P型トランジスタ432−1および432−2として、例えば、MOSトランジスタが用いられる。差動トランジスタ441および442として、例えば、P型のMOSトランジスタが用いられる。N型トランジスタ443および444として、例えば、MOSトランジスタが用いられる。
差動増幅回路440において、差動トランジスタ441および442は、電源端子に並列に接続される。差動トランジスタ441のゲートは、差動増幅回路440の反転入力端子(−)491−1として用いられ、差動トランジスタ442のゲートは、差動増幅回路440の反転入力端子(+)491−2として用いられる。
N型トランジスタ443および444のゲートは、差動トランジスタ441のドレインに共通に接続される。また、N型トランジスタ443のドレインは、差動トランジスタ441のドレインに接続され、N型トランジスタ444のドレインは、差動トランジスタ442のドレインに接続される。また、差動トランジスタ442およびN型トランジスタ444の接続点は、コンパレータ450に接続され、この接続点から、出力電圧Voutが出力される。
電流源445は、所定の定電流を供給するものであり、N型トランジスタ443および444のソースと基準端子との間に挿入される。
容量431は、差動増幅回路440の非反転入力端子(+)491−2とバッファ420との間に挿入される。容量446は、差動トランジスタ442のゲートとソースとの間に挿入される。
P型トランジスタ432−1は、制御信号XAZに従って、差動トランジスタ441の入力ノードであるゲートと、出力ノードであるドレインとの間の経路を開閉するものである。P型トランジスタ432−2は、制御信号XAZに従って、差動トランジスタ442のゲートと、ドレインとの間の経路を開閉するものである。なお、P型トランジスタ432−1および432−2の一方は、特許請求の範囲に記載のリセットトランジスタの一例であり、他方は、特許請求の範囲に記載の電荷供給トランジスタの一例である
上述の接続構成により、P型トランジスタ432−1および432−2とは、リセット期間において反転入力端子(−)491−1および非反転入力端子(+)491−2の両方を初期化する。これにより、差動増幅回路440は、反転入力端子(−)491−1および非反転入力端子(+)491−2のそれぞれのコモンモード電圧に応じた初期値の出力電圧Voutを出力する。
なお、容量431に反転入力端子(−)491−1を接続しているが、この構成に限定されない。図20に例示するように、容量431に非反転入力端子(+)491−2を接続し、N型トランジスタ447に反転入力端子(−)491−1を接続することもできる。また、図21および図22に例示するように、図19および図20の構成において、負側の容量446を削減してもよい。この際、N型トランジスタ432−2や447に直列に容量素子(ソースおよびドレインを短絡したN型トランジスタ443など)を接続することもできる。また、図23に例示するように、図21の構成において、トランジスタの代わりにコンデンサを容量素子として接続することもできる。図22についても同様にコンデンサを容量素子として用いることができる。
このように、本技術の第3の実施の形態によれば、差動増幅回路440の入力端子にP型トランジスタ432−1および432−2を接続したため、それらのトランジスタのスイッチング時の電圧変動を抑制することができる。
<4.第4の実施の形態>
上述の第1の実施の形態では、制御信号AZおよびXAZの反転のタイミングを略一致させる必要があったが、様々な要因により、それらの反転のタイミングがずれるおそれがある。この第4の実施の形態の微分回路430は、出力端子にN型トランジスタ433を配置することにより、制御信号XAZの反転タイミングの遅延を許容する点において第1の実施の形態と異なる。
上述の第1の実施の形態では、制御信号AZおよびXAZの反転のタイミングを略一致させる必要があったが、様々な要因により、それらの反転のタイミングがずれるおそれがある。この第4の実施の形態の微分回路430は、出力端子にN型トランジスタ433を配置することにより、制御信号XAZの反転タイミングの遅延を許容する点において第1の実施の形態と異なる。
図24は、本技術の第4の実施の形態における微分回路430およびコンパレータ450の一構成例を示す回路図である。この第4の実施の形態の微分回路430は、N型トランジスタ433が、出力端子492と基準端子との間に挿入されている点において第1の実施の形態と異なる。
ここで、増幅に用いられるP型トランジスタ434の飽和状態のドレイン電流IDは、次の式により表される。
上式において、upは、キャリア移動度であり、単位は、例えば、平方メートル毎ボルト秒(m2/Vs)である。Coxpは、P型トランジスタ434の酸化膜容量であり、単位は例えば、ファラッド(F)である。WPは、ゲート幅であり、単位は、例えば、メートル(m)である。LPは、ゲート長さであり、単位は、例えば、メートル(m)である。VGSPは、ゲート−ソース間電圧であり、単位は、例えばボルト(V)である。Vthは、トランジスタの閾値電圧であり、単位は例えば、ボルト(V)である。λPは、所定の係数である。VDSPは、ドレイン−ソース間電圧であり、単位は、例えばボルト(V)である。
第1の実施の形態と同様にP型トランジスタ432がオン状態からオフ状態に移行する際のフィードスルーにより、出力電圧Voutの初期値が設計値(Vr)から低下するおそれがある。このときに、N型トランジスタ433は、負電荷を出力端子492に供給する。これにより、P型トランジスタ434のドレイン電流IDが小さくなる。上式より、ドレイン電流IDが小さくなると、ゲート−ソース間電圧VGSPが小さくなり、ソースに接続された出力端子492の電圧が上昇する。したがって、フィードスルーによる出力電圧Voutの電圧変動を抑制することができる。
なお、P型トランジスタ432を反転回路の入力側に接続し、N型トランジスタ433を反転回路の出力側に接続しているが、この構成に限定されない。逆にP型トランジスタ432を反転回路の出力側に接続し、N型トランジスタ433を反転回路の入力側に接続することもできる。
図25は、本技術の第4の実施の形態における制御信号の変化の一例を示すタイミングチャートである。同図におけるaは、制御信号AZの変化の一例を示すタイミングチャートであり、同図におけるbは、制御信号XAZの変化の一例を示すタイミングチャートである。
図24に例示したように、P型トランジスタ432が反転回路の入力側に接続される一方で、N型トランジスタ433は、反転回路の出力側に接続される。このため、反転回路の遅延時間を考慮すると、N型トランジスタ433への制御信号AZの反転のタイミングは、P型トランジスタ432への制御信号XAZの反転のタイミングよりも遅いことが望ましい。そこで、転送部310は、例えば、制御信号XAZをインバータなどにより反転(言い換えれば、遅延)させて、制御信号AZを生成する。
この結果、図25に例示するように、制御信号XAZがローレベルからハイレベルに反転するタイミングT0に対して、制御信号AZがハイレベルからローレベルに反転するタイミングT1が遅延する。言い換えれば、第1の実施の形態と異なり、制御信号AZおよびXAZの反転のタイミングを略一致させる必要が無い。
なお、図26に例示するように、N型トランジスタ433の代わりに、抵抗438およびスイッチ439を配置することもできる。この構成において抵抗439は、スイッチ438と基準端子との間に挿入される。スイッチ438は、制御信号AZに従って抵抗439と出力端子492との間の経路を開閉する。
また、図27に例示するように、N型トランジスタ433を電源側に配置することもできる。この構成において、N型トランジスタ433は、電源端子とスイッチ438との間に挿入され、そのゲートは、入力端子491に接続される。スイッチ438は、N型トランジスタ433と出力端子492との間の経路を制御信号AZに従って開閉する。
このように、本技術の第4の実施の形態では、P型トランジスタ432を入力端子に接続し、N型トランジスタ433を出力端子に接続したため、制御信号AZおよびXAZのそれぞれの反転のタイミングを略一致させる必要が無くなる。これにより、制御信号AZおよびXAZの反転のタイミングが略一致しない場合であっても、スイッチング時の電圧変動を抑制することができる。
<5.移動体への応用例>
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図28は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図28に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図28の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図29は、撮像部12031の設置位置の例を示す図である。
図29では、撮像部12031として、撮像部12101,12102,12103,12104,12105を有する。
撮像部12101,12102,12103,12104,12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102,12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部12105は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図29には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部12031に適用され得る。具体的には、図1の撮像装置100は、撮像部12031に適用することができる。撮像部12031に本開示に係る技術を適用することにより、アドレスイベントの検出精度を向上させることができるため、システムの安全性を高くすることが可能になる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、CD(Compact Disc)、MD(MiniDisc)、DVD(Digital Versatile Disc)、メモリカード、ブルーレイディスク(Blu-ray(登録商標)Disc)等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
(1)所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と
を具備する電子回路。
(2)前記電圧出力部は、反転回路であり、
前記リセットトランジスタは、前記入力端子と前記出力端子との間に挿入される
前記(1)記載の電子回路。
(3)前記電荷供給部は、前記入力端子に接続される
前記(2)記載の電子回路。
(4)前記出力端子と所定端子との間に挿入される
前記(2)記載の電子回路。
(5)前記電荷供給部は、前記入力端子と前記出力端子との間に挿入される電荷供給トランジスタである
前記(2)に記載の電子回路。
(6)前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが並列に接続される
前記(5)に記載の電子回路。
(7)前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが並列に接続される
前記(5)に記載の電子回路。
(8)前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが直列に接続される
前記(5)記載の電子回路。
(9)前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続される
前記(5)記載の電子回路。
(10)前記電圧出力部は、一対の差動トランジスタが設けられた差動増幅回路であり、
前記リセットトランジスタは、前記一対の差動トランジスタの一方の入力ノードおよび出力ノードの間に挿入され、
前記電荷供給部は、前記一対の差動トランジスタの他方のの前記入力ノードに接続される
前記(1)記載の電子回路。
(11)前記電荷供給部は、
前記一対の差動トランジスタの他方の前記入力ノードおよび出力ノードの間に挿入される電荷供給トランジスタと、
前記電荷供給トランジスタに接続される容量素子と
を備える前記(10)記載の電子回路。
(11)光電流を電圧に変換して画素電圧として供給する電流電圧変換部と、
前記画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と、
前記出力電圧と所定の閾値とを比較するコンパレータと
を具備する固体撮像素子。
(12)所定の画素電圧の変化量に応じた電荷が容量により供給される入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力手順と、
初期化が指示された場合にはリセットトランジスタが所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセット手順と、
前記所定期間が経過したときに電荷供給部が正電荷および負電荷の他方を供給する電荷供給手順と
を具備する電子回路の制御方法。
(1)所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と
を具備する電子回路。
(2)前記電圧出力部は、反転回路であり、
前記リセットトランジスタは、前記入力端子と前記出力端子との間に挿入される
前記(1)記載の電子回路。
(3)前記電荷供給部は、前記入力端子に接続される
前記(2)記載の電子回路。
(4)前記出力端子と所定端子との間に挿入される
前記(2)記載の電子回路。
(5)前記電荷供給部は、前記入力端子と前記出力端子との間に挿入される電荷供給トランジスタである
前記(2)に記載の電子回路。
(6)前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが並列に接続される
前記(5)に記載の電子回路。
(7)前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが並列に接続される
前記(5)に記載の電子回路。
(8)前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが直列に接続される
前記(5)記載の電子回路。
(9)前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続される
前記(5)記載の電子回路。
(10)前記電圧出力部は、一対の差動トランジスタが設けられた差動増幅回路であり、
前記リセットトランジスタは、前記一対の差動トランジスタの一方の入力ノードおよび出力ノードの間に挿入され、
前記電荷供給部は、前記一対の差動トランジスタの他方のの前記入力ノードに接続される
前記(1)記載の電子回路。
(11)前記電荷供給部は、
前記一対の差動トランジスタの他方の前記入力ノードおよび出力ノードの間に挿入される電荷供給トランジスタと、
前記電荷供給トランジスタに接続される容量素子と
を備える前記(10)記載の電子回路。
(11)光電流を電圧に変換して画素電圧として供給する電流電圧変換部と、
前記画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と、
前記出力電圧と所定の閾値とを比較するコンパレータと
を具備する固体撮像素子。
(12)所定の画素電圧の変化量に応じた電荷が容量により供給される入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力手順と、
初期化が指示された場合にはリセットトランジスタが所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセット手順と、
前記所定期間が経過したときに電荷供給部が正電荷および負電荷の他方を供給する電荷供給手順と
を具備する電子回路の制御方法。
100 撮像装置
110 撮像レンズ
120 記録部
130 制御部
200 固体撮像素子
201 受光チップ
202 回路チップ
212 信号処理部
213 アービタ
214 画素アレイ部
300 画素
310 転送部
410 対数応答部
411 光電変換素子
412、415、433、436、443、444、452、454 N型トランジスタ
413、431、431−1、435、446 容量
414、421、422、432、434、451、453 P型トランジスタ
416 電流電圧変換部
420 バッファ
430 微分回路
437 反転回路
438 スイッチ
439 抵抗
440 差動増幅回路
441、442 差動トランジスタ
445 電流源
450 コンパレータ
12031 撮像部
110 撮像レンズ
120 記録部
130 制御部
200 固体撮像素子
201 受光チップ
202 回路チップ
212 信号処理部
213 アービタ
214 画素アレイ部
300 画素
310 転送部
410 対数応答部
411 光電変換素子
412、415、433、436、443、444、452、454 N型トランジスタ
413、431、431−1、435、446 容量
414、421、422、432、434、451、453 P型トランジスタ
416 電流電圧変換部
420 バッファ
430 微分回路
437 反転回路
438 スイッチ
439 抵抗
440 差動増幅回路
441、442 差動トランジスタ
445 電流源
450 コンパレータ
12031 撮像部
Claims (13)
- 所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と
を具備する電子回路。 - 前記電圧出力部は、反転回路であり、
前記リセットトランジスタは、前記入力端子と前記出力端子との間に挿入される
請求項1記載の電子回路。 - 前記電荷供給部は、前記入力端子に接続される
請求項2記載の電子回路。 - 前記電荷供給部は、前記出力端子と所定端子との間に挿入される
請求項2記載の電子回路。 - 前記電荷供給部は、前記入力端子と前記出力端子との間に挿入される電荷供給トランジスタである
請求項2記載の電子回路。 - 前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが並列に接続される
請求項5記載の電子回路。 - 前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが並列に接続される
請求項5記載の電子回路。 - 前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが直列に接続される
請求項5記載の電子回路。 - 前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続される
請求項5記載の電子回路。 - 前記電圧出力部は、一対の差動トランジスタが設けられた差動増幅回路であり、
前記リセットトランジスタは、前記一対の差動トランジスタの一方の入力ノードおよび出力ノードの間に挿入され、
前記電荷供給部は、前記一対の差動トランジスタの他方のの入力ノードに接続される
請求項1記載の電子回路。 - 前記電荷供給部は、
前記一対の差動トランジスタの他方の前記入力ノードおよび出力ノードの間に挿入される電荷供給トランジスタと、
前記電荷供給トランジスタに接続される容量素子と
を備える請求項10記載の電子回路。 - 光電流を電圧に変換して画素電圧として供給する電流電圧変換部と、
前記画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と、
前記出力電圧と所定の閾値とを比較するコンパレータと
を具備する固体撮像素子。 - 所定の画素電圧の変化量に応じた電荷が容量により供給される入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力手順と、
初期化が指示された場合にはリセットトランジスタが所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセット手順と、
前記所定期間が経過したときに電荷供給部が正電荷および負電荷の他方を供給する電荷供給手順と
を具備する電子回路の制御方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018203420A JP2020072316A (ja) | 2018-10-30 | 2018-10-30 | 電子回路、固体撮像素子、および、電子回路の制御方法 |
US17/287,303 US11711634B2 (en) | 2018-10-30 | 2019-09-18 | Electronic circuit, solid-state image sensor, and method of controlling electronic circuit |
CN201980070308.4A CN112997475A (zh) | 2018-10-30 | 2019-09-18 | 电子电路、固态成像元件以及制造电子电路的方法 |
EP19878858.0A EP3876522A4 (en) | 2018-10-30 | 2019-09-18 | ELECTRONIC CIRCUIT, SEMICONDUCTOR IMAGING ELEMENT, AND ELECTRONIC CIRCUIT MANUFACTURING METHOD |
PCT/JP2019/036628 WO2020090272A1 (ja) | 2018-10-30 | 2019-09-18 | 電子回路、固体撮像素子、および、電子回路の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018203420A JP2020072316A (ja) | 2018-10-30 | 2018-10-30 | 電子回路、固体撮像素子、および、電子回路の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020072316A true JP2020072316A (ja) | 2020-05-07 |
Family
ID=70463925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018203420A Pending JP2020072316A (ja) | 2018-10-30 | 2018-10-30 | 電子回路、固体撮像素子、および、電子回路の制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11711634B2 (ja) |
EP (1) | EP3876522A4 (ja) |
JP (1) | JP2020072316A (ja) |
CN (1) | CN112997475A (ja) |
WO (1) | WO2020090272A1 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3385760B2 (ja) * | 1994-02-21 | 2003-03-10 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
US20050231621A1 (en) | 2004-04-20 | 2005-10-20 | Su Wen H | Integrated image detecting apparatus |
WO2006128315A1 (en) * | 2005-06-03 | 2006-12-07 | Universität Zürich | Photoarray for detecting time-dependent image data |
AT504582B1 (de) | 2006-11-23 | 2008-12-15 | Arc Austrian Res Centers Gmbh | Verfahren zur generierung eines bildes in elektronischer form, bildelement für einen bildsensor zur generierung eines bildes sowie bildsensor |
JP5151507B2 (ja) * | 2008-01-29 | 2013-02-27 | ソニー株式会社 | 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置 |
JP2011229120A (ja) | 2010-03-30 | 2011-11-10 | Sony Corp | 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器 |
ES2476115B1 (es) | 2012-12-11 | 2015-04-20 | Consejo Superior De Investigaciones Científicas (Csic) | Metodo y dispositivo para la deteccion de la variacion temporal de la intensidad luminosa en una matriz de fotosensores |
EP3047647B1 (en) * | 2013-09-16 | 2020-05-27 | Prophesee | Dynamic, single photodiode pixel circuit and operating method thereof |
KR102523136B1 (ko) * | 2015-09-01 | 2023-04-19 | 삼성전자주식회사 | 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀 |
CN107147856B (zh) * | 2017-03-30 | 2019-11-22 | 深圳大学 | 一种像素单元及其去噪方法、动态视觉传感器、成像装置 |
US11223004B2 (en) * | 2018-07-30 | 2022-01-11 | Gentherm Incorporated | Thermoelectric device having a polymeric coating |
CN114041264A (zh) * | 2019-06-28 | 2022-02-11 | ams国际有限公司 | 差分电流至电压转换 |
US20230008577A1 (en) * | 2020-01-29 | 2023-01-12 | Sony Semiconductor Solutions Corporation | Imaging device, electronic apparatus, and imaging method |
-
2018
- 2018-10-30 JP JP2018203420A patent/JP2020072316A/ja active Pending
-
2019
- 2019-09-18 EP EP19878858.0A patent/EP3876522A4/en active Pending
- 2019-09-18 WO PCT/JP2019/036628 patent/WO2020090272A1/ja unknown
- 2019-09-18 CN CN201980070308.4A patent/CN112997475A/zh active Pending
- 2019-09-18 US US17/287,303 patent/US11711634B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2020090272A1 (ja) | 2020-05-07 |
US11711634B2 (en) | 2023-07-25 |
CN112997475A (zh) | 2021-06-18 |
EP3876522A4 (en) | 2021-12-15 |
EP3876522A1 (en) | 2021-09-08 |
US20210360182A1 (en) | 2021-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2019150786A1 (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
WO2019146527A1 (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
EP3576404B1 (en) | Solid-state image pickup element | |
WO2020110679A1 (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
JP7148269B2 (ja) | 固体撮像素子および撮像装置 | |
WO2020110537A1 (ja) | 固体撮像素子、および、撮像装置 | |
JP7245178B2 (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
JP7227926B2 (ja) | 固体撮像素子、撮像装置および固体撮像素子の制御方法 | |
WO2021039142A1 (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
JP2020136958A (ja) | イベント信号検出センサ及び制御方法 | |
WO2021117350A1 (ja) | 固体撮像素子、および、撮像装置 | |
JP2020088480A (ja) | 固体撮像素子、および、撮像装置 | |
JP2020072471A (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
JP2020088723A (ja) | 固体撮像素子、および、撮像装置 | |
WO2022064867A1 (ja) | 固体撮像素子、および、撮像装置 | |
WO2021131831A1 (ja) | 固体撮像素子、および、撮像装置 | |
WO2020090272A1 (ja) | 電子回路、固体撮像素子、および、電子回路の制御方法 | |
WO2020090311A1 (ja) | 固体撮像素子 | |
WO2022137993A1 (ja) | コンパレータ及び固体撮像素子 | |
WO2023248633A1 (ja) | 撮像装置およびチャージポンプ回路 |