TWI300870B - Display device - Google Patents

Display device Download PDF

Info

Publication number
TWI300870B
TWI300870B TW093122598A TW93122598A TWI300870B TW I300870 B TWI300870 B TW I300870B TW 093122598 A TW093122598 A TW 093122598A TW 93122598 A TW93122598 A TW 93122598A TW I300870 B TWI300870 B TW I300870B
Authority
TW
Taiwan
Prior art keywords
bump
wiring
output
bumps
display device
Prior art date
Application number
TW093122598A
Other languages
English (en)
Other versions
TW200527051A (en
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of TW200527051A publication Critical patent/TW200527051A/zh
Application granted granted Critical
Publication of TWI300870B publication Critical patent/TWI300870B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)

Description

1300870 九、發明說明： 【發明所屬之技術領域】 本發明係關於顯示裝置中驅動電路晶片安裳構造者 別係關於在構成顯示裝置之顯示面板之基板 特 上，直j弁 安裝驅動電路晶片之所謂覆晶安裝方式(亦或稱 晶安裝方式）之顯示裝置。 旻 【先前技術】 於每個像素具有薄膜電晶體TFT等主動 〜70 1干，開關驅動 该主動s件之主動矩陣型顯示裝置，已知有液晶顯示裝置 或有機EL顯示裝置等之面板型顯示裝置。本發明之特徵為 對於適用在該種面板型顯示裝置之顯示面板之驅動電路晶 片女裝構造。該驅動電路晶片安裝構造因於液晶顯示裝置 或有機EL顯示裝置等面板型顯示裝置中大略相同，以下以 使用液晶面板之液晶顯示裝置為例說明。 例如主動元件使用薄膜電晶冑之主動矩陣型&晶顯示裝 置，具有密封於以玻璃板為佳之一對絕緣基板間之液晶 層，於其顯示區域形成矩陣配置之多個像素。再者，於絕 緣基板之一方顯示區域外側，具有供給為於前述像素顯示 圖像之顯示信號與電壓之輸出人配線；沿絕緣基板周邊， ,過具有接著性之異向性導電膜與上述輸出入配線之端子 部連接並直接搭載至少—個驅動電路晶片，亦即採用所謂 覆晶安裝方式（FCA方式），或稱為玻璃覆晶安裝方式（c〇G 方式）之安裝方式已為周知。 /種主動矩陣型液晶顯不裝置，因透過薄膜電晶體將液 94981-970619.doc -6- 1300870 晶驅動電壓（色階電壓）施加於像素電極，故於各像素間無失 真，如同不使用為防止失真之特殊驅動方法之單純矩陣型 顯示裝置，可進行多色階顯示。 > 圖11為模式說明安裝於液晶顯示面板之一方基板端緣之 ， 驅動電路晶片周圍之配置構造例之平面圖。此外，圖Η為 表示於圖11所示之驅動電路電源輸入用配線安裝軟性印刷 基板之狀態之平面圖。圖u與圖12中，安裝於絕緣基板之 一方顯示區域外側之驅動電路晶片IC，於其安裝面（相對於 絕緣基板主面之面，亦稱為電路面、腹面）具有為與設置於 絕緣基板主面之配線端子連接之突出端子（以下稱為凸 · 塊）。於圖11、圖12,以四方形表示該凸塊。於絕緣基板形 成輸出入配線LL，其係為將外部信號線之驅動信號及電 、 ，，對於多個驅動電路晶片IC之一個，供給至在驅動電路、 曰曰片ic之短邊所具有之輸出入凸塊I/〇_BUMp ;並往鄰接該 一個驅動電路晶片之多個驅動電路晶片之其他個（位於該 一個驅動電路晶片之下-個之驅動電路晶片）依序傳送。於 各配線，與凸塊電性連接之端子部，例如形成於其一端。籲 ，此外’於驅動電路晶片1c長邊之-方(絕緣基板之端緣 側）’形成：資料輸出凸塊D-BUMP，其係與在絕緣基板上 由顯示區域延伸之汲極端子觀連接者；及電源輸入凸塊 P-BUMP，JL 伤伽 ^ ^ 八糸M驅動電路電源輸入用配線LLPI連接者。此 夕卜’於凸瑜夕xb Λ ^ /、包含虛擬凸塊，其係為使與絕緣基板間 之女衣工隙平均化者。圖中，粗十字記號為安袭時之定位 用校準標記。 94981-9706l9.doc 1300870 辱區動電路曰曰片ic與形成於其安裝面之多個凸塊分別對 應配合形成於絕緣基板主面之多條配線（輸出入配線）之位 置而搭載於该絕緣基板主面，將該多個凸塊與該多條配線 透$異向性導電膜，並藉由熱壓著而接著於絕緣基板。該 種安裝方式稱為前述之覆晶方式（FCA方式）或玻璃覆晶方 式（COG方式）。此外，軟性印刷基板？1>(：2亦同樣地使用異 向丨生‘電膜，將其配線熱壓著於驅動電路電源輸入用配線 LLPI而固定。以下，使用玻璃覆晶安裝方式（c〇g方式）之 用語。 此外’關於以COG方式於絕緣基板安裝驅動電路晶片之 液晶顯示裝置，可例舉專利文獻丨。專利文獻丨中，揭示於 驅動電路晶片之四角設置虛擬凸塊，可以肉眼確認安裝時 之定位與壓著狀態。 專利文獻1 ··特開平^425837號公報 【發明内容】 使用COG方式之驅動電路晶片之安裝中，容易產生位於 驅動電路晶片之四角之凸塊與形成於絕緣基板之輸出入配 線端子間之連接電阻變高，電阻值變為不安定之現象。該 種現象係起因於熱壓著驅動電路晶片後之殘留於壓著面之 應力（殘留應力）。 圖13為已安裝之驅動電路晶片之壓著面中殘留應力之說 明圖，表示由圖11之驅動電路晶片中心（圖n中記為驅動器 中心）往驅動電路晶片1C之短邊外緣（圖11中記為驅動器外 緣）之殘留應力分布。殘留應力與圖11所示之驅動電路晶片 94981-970619.doc -8- 1300870 中心之距離相關’於驅動電路晶片1(：之短邊外緣成為最大。 進一步如圖12所示，將軟性印刷基板Fpc2以異向性導電 膜熱壓著於驅動電路晶片1(：之附近時，該熱屬著時之熱如 圖12之箭頭所示，流入驅動電路晶片冗，填充於驅動電路 晶片1C之安裝面與絕緣基板間之異向性導電膜與該絕緣基 板之接著面將受損。因此，靠近軟性印刷基板Fpc2之驅動 電路晶片1C之兩個角附近***異向性導電膜之凸塊與配線 端子部之連接電阻，將具有高電阻且不安定之情形。其結 果，於顯示在顯示區域之圖像將產生顯示不良。其係如圖 12所示，成為相較於驅動電路晶片IC之中央部分，於角附 近之熱傳導較佳之構造時，將更為顯著。該現象為必須解 決之課題。且該課題不限於液晶顯示裝置，其他使用相同 驅動電路晶片之顯示裝置亦會產生。 一本發明係解決上述先前技術之課題’避免形成於構成顯 不裝置之絕緣基板之配線或配線端子部與驅動電路晶片所 具有之凸塊之間之高電阻化，使連接電阻安定化而防止顯 不不良之產生’提供一種可得到高品質圖像顯示之信賴产 咼之顯示裝置。 、又 於顯示裝置’其係具備：⑴絕緣基板；⑺顯示區域，盆 係於前述絕緣基板之主面配置多個像素而形成者；⑺至: -個驅動電路元件（驅動電路晶朴其係搭载沿於前述㈣ 基板之前述主面之周緣部，且於前述顯示區域供給信號或 ，力者，·及（4)多條配線，其係形成於前述主面之前述周“緣 邛，並於該主面之搭载前述驅動電路元件之搭载部分，八 94981-970619.doc -9- 1300870 別設置與該驅動電路元件連接之端子部，並分別由該端子 部往該主面之被前述驅動電路元件覆蓋部分（以該端子部 形成）之外側延伸者；其中（5)分別設置於前述多條配線之前 述端子部，每隔一個均靠近前述搭載部分一端並沿該一端 排列；（6)於前述驅動電路元件之相對於前述主面之搭載部 分之安裝面，藉由異向性導電膜而分別與前述端子部連接 (熱壓著）之多個凸塊，沿相對於該安裝面之前述搭載部分一 端之一邊並列設置之顯示裝置中，本申請之發明係導入以 下之構造。 構造1(申請專利範圍第丨項之發明）··屬於前述多個凸塊 並分別與前述端子部之靠近前述搭載部分一端而設置之一 群連接之第1凸塊，較該多個凸塊之該第丨凸塊以外之各個 更靠近前述安裝面之前述一邊而配置。此外，於前述安裝 面，形成與前述第1凸塊之前述安裝面之前述一邊侧鄰接並 與前述多個凸塊為不同之第2凸塊。前述多個凸塊為於前述 驅動電路元件輸入信號或電力之輸入凸塊時，第2凸塊係作 為追加於該輸入凸塊並列之驅動電路元件之輸入側（前述 安裝面之前述一邊側端部）之追加凸塊而設置。此外，前述 絕緣基板之前述主面中，前述周緣部位於前述顯示位置之 外側’相當於對顯示裝置之晝面成為「邊緣」之區域。 構造2(申請專利範圍第2項之發明）··前述構造1中，前述 第2凸塊與和其鄰接之前述第1凸塊為相同電位。例如於前 述驅動電路元件，使前述第1凸塊與鄰接其前述安裝面之一 邊側之前述第2凸塊導通。 94981-970619.doc -10- 1300870 構造3(申請專利範圍第3項之發明）：前述構造1或構造2 中，與前述第1凸塊鄰接之一個前述端子部，具有與該第i 凸塊及和其鄰接之前述第2凸塊相接之區域。 構造4(申請專利範圍第4項之發明）：前述構造1或構造2 中，前述第2凸塊相對於與鄰接該第2凸塊之前述第1凸塊連 接之前述配線，並且與該第1凸塊隔開。 上述構造3中，與前述第1凸塊及和其鄰接之第2凸塊連接 之一個端子部之區域，較設置於與該第1凸塊電性連接之一 條前述配線鄰接之其他條該配線的其他個前述端子部為大 亦可。 上述構造2中，前述多條配線以絕緣膜覆蓋，於該絕緣膜 形成使各條該配線露出之開口，藉由該開口使前述端子部 接觸該配線，並且使該端子部於該絕緣膜上延伸亦可。進 一步，前述第2凸塊透過前述絕緣膜相對於與鄰接該第2凸 塊之别述弟1凸塊連接之前述配線亦可，並且使該第2凸塊 與該第1凸塊隔開亦可。 構造5(申請專利範圍第8項之發明）：於上述構造1中，取 代於鄰接前述第1凸塊之前述安裝面之一邊側設置與前述 夕個凸塊為不同之第2凸塊，將該第}凸塊朝向前述安裝面 之邊側延伸。當使遠第1凸塊成為屬於前述多個凸塊之一 群之各個時，該一群之凸塊較屬於該多個凸塊之其他群之 凸塊，於前述安裝面之一邊側延伸更長。屬於其他群之凸 塊，藉由分別壓著第1凸塊之多個端子部之一群，分別壓著 於形成在前述絕緣基板主面之前述搭載部分之内側（由該 9498l-9706l9.doc -11 - 1300870 搭載部分之一端遠離）之該多個端子部之其他群。構造5 中，前述一群之凸塊（前述第1凸塊）之前述安裝面之一邊側 延伸長度，為前述其他群之凸塊（換言之，於該第丨凸塊原 本所需要之長度）之2倍以上亦可。 此外’以上所述之構造中，將多個前述驅動電路元件， 沿前述絕緣基板之前述主面一邊並列搭載亦可，以前述多 條配線連接與於該多個驅動電路元件之鄰接一對分別設置 之前述多個凸塊連接亦可。 導入前述構造1之顯示裝置中，因在驅動電路元件（晶片） 女裝面罪近該驅動電路元件一端（例如往驅動電路元件之 信號或電力之輸入側）而配置之第1凸塊與該一端之距離， 較第2凸塊為長，故於藉由異向性導電膜將第丨凸塊與形成 於絕緣基板主面之端子部連接之步驟及其之後，施加於該 第1凸塊與該端子部之連接面之應力將緩和。以異向性導電 膜熱壓著第1凸塊與端子部之後，隨著夾在第丨凸塊與端子 2異向性導電膜之溫度下降，於該異向性導電膜將施加 :絕緣基板主面方向之剪應力。該剪應力係成為使得夾在 第1凸塊與端子部之異向性導電膜由該糾凸塊或該端子部 剝離之原目，其弊害如同後述，被熱壓著之凸塊位置愈靠 近驅動電路兀件(晶片)之端部，將愈以指數函數變為明顯。 :此:即使僅於驅動電路元件之端部(前述安裝面之一邊側) 叹置第2凸塊’可提升配置於驅動電路元件之端部側之第1 凸塊與相對於其之端子部之電性連接之信賴度。 該種構^之優點，即使在導入將配置於驅動電路元件之 94981-970619.doc -12- 1300870 端部側之第！凸塊往該端部側延伸之 中亦可得到。使朝向第丨凸塊之駆動電路= 之裝置 :面之-邊側)之長度’較設置於該壤動電路元件之端，： 較该第1凸塊遠離該端部之其他凸塊為長# 凸塊與端子部之接合面積較其他 °第1 接合面積為大。因此，夹在第_與端:::^ =弊即電路元件之端部側）受到上述庫 力之4告，其剩餘部分可避免該應力之弊害，可良好地: ^弟1凸塊與端子部之電性連接。此外，朝向第1凸塊Μ 之邊側之長度，在前述驅動電路元件搭載於前述絕緣 土板主面時，成為沿著由前述主面之搭载部分之内 相對於該安裝面之-邊之該搭載部分之_端延伸之方 長度。 的 於導入前述構造1之顯示裝置及導入前述構造5之顯干壯 置之任一者中，除上述之效果以外，亦可得到以下之效果= 其-為可降低驅動電路元件之第1ΰ7塊與設置於絕緣基 板主^端子部之以異向性導電膜而成之接合部之電力二 =與信號之延遲或歪曲。該效果係因降低通過該接合部= 第1凸塊與端子部之間之電阻而得。伴隨第1凸塊與端子部 之：合部分遠離驅動電路元件安裝面之一邊，該接合❹ 因藉由絕緣基板主面、相對於其之驅動電路元件安裝二 及八向I·生導電膜’可更為綠實地由顯示裝置所利用之環境 隔離，故第Μ塊與端子部間之電阻，可長期性地 = 低且安定。 94981-970619.doc -13- 1300870 八:、 置於別述絕緣基板主面之周緣部（包含前述 搭載邛刀）之異向性導電膜相對於驅動電路元件安 4面之狀U ’使㈣著頭接觸驅動電路元件之上面（安裝 ▲相反側）而將δ又置於驅動電路元件安裝面之凸塊(包含 月述第1凸塊之各個）與言史置於絕緣基板主面之周緣部之端 子部接合（熱壓著）之步驟中，於夹在該第塊與端子部並 :合該等之異向性導電膜，不施加多餘之應力，且不損及 第1凸塊與端子部之接合之信賴度。因第塊位於驅動電 路元件絲面之内側（由其_邊遠離），於該接合步驟，可減 輕接觸驅動電路it件之上面之熱壓著頭之對於該上面之傾 斜所對於第1凸塊與端子部之接合（熱壓著）之影響。 導入别述構造2之顯示裝置中，因前述第2凸塊與鄰接於 此之丽述第1凸塊為相同電位，故沿連接該第丨凸塊之配線 所產生之寄生電容亦降低。藉此，亦可抑制藉由該配線傳 送之佗號所產生之波形歪曲。第2凸塊接觸與鄰接於此之第 1凸塊連接之配線時，亦於驅動電路元件中以導通第2凸塊 與第1凸塊，或成為相同電位之方式結線亦可。另一方面， 第2凸塊透過絕緣膜而相對於與鄰接其之第丨凸塊連接之配 線日守’因於该絕緣膜之上面與下面之間實質上不產生電位 差，故形成该配線之導體膜（特別為金屬膜）將沒有因電钱而 溶解之可能性。因此，配線之電阻可維持於需要程度之低。 此外，相較於與配線絕緣而相對之第2凸塊為浮動電位時， 於該配線與第2凸塊間產生之寄生電容亦變低。 導入前述構造3之顯示裝置中，藉由使與前述第1凸塊連 94981-970619.doc -14- 1300870 接之端子部面積成為亦可與鄰接該第1凸塊之前述第2凸塊 接合之大小，在將驅動電路元件搭載於絕緣基板主面（其周 緣部）之步驟中，可提升形成於絕緣基板主面之多個端子部 與形成於驅動電路元件安裝面之多個凸塊之位置校準之精 度。因此，多個凸塊與多個端子部分別電性連接為佳。此 外，組合構造3與前述構造2時，對於第丨凸塊與對應於此之 端子部間之電性連接，因並聯形成該端子部與第2凸塊之電 性連接，故可得到相等於該第丨凸塊與該端子部之接合面積 擴大之效果。換言之，使異向性導電膜包含之導電粒子更 夕，可和:供於第1凸塊與端子部之電性連接。 導入前述構造4之顯示裝置中，藉由在前述第2凸塊與鄰 接其之前述第1凸塊間產生之空隙，在使該第丨凸塊與前述 端子部接合之步驟中所溶融之異向性導電膜之黏接材料， 由夾在、、、巴緣基板主面與相對於此之驅動電路元件安裝面之 空間’可高效率地排出。因此’於該P凸塊與該端子部之 接合部周邊難以殘留剩餘之異向性導電膜及於其中作為填 充材料而分散之導電粒子’亦沒有藉此而助長如上述之施 加於該接合部之應力之可能性。 此外，别述配線具有對於前述絕緣基板主面之搭載部分 -端傾斜延伸之部分時，隨著該部分之該搭載部分一端所 成之角度變小，該配線與鄰接其之其他配線之間隔將變 :、。，因此，前述第2凸塊與和鄰接其之前述第丨凸塊連接之 則述酉— 己線’由避免該配線與鄰接其之其他配線之短路，與 第凸塊而對於§亥其他配線之電性干涉之觀點，使該配 94981-970619.doc -15- 1300870 以外相對 線之對於前述主面之搭载部分一端傾斜延伸部分 為佳。 〇刀 本發明並非限定於各中請專利範圍所揭示之發明者，於 不離開本發明之技術思想下，可有各種之變形。 【實施方式】 ν 以下，詳細說明本發明之實施例。 [實施例1 ] 圖！為模式說明安裝於液晶顯示面板之_方基板端緣之 本實施例驅動電路晶片（稱為驅動電路元件之積體電路元 件）周圍之配置構造例之平面圖，表示於驅動電路電源輸入 用配線安隸性印職板之狀態。本實_之㈣電路晶 片1C為於構成像素之薄膜電晶體之汲極供給顯示資料之汲 極線驅動用驅動電路晶片，於其安裝面（亦稱為相對於絕緣 基板之面、電路面、腹面）之兩短邊側具有多個第丨輸出入 凸塊I/0-BUMP、第2輸出入凸塊A-BUMP。此外，於位在絕 緣基板外緣之長邊一方分別設置多個資料輸出凸塊 D-BUMP與多個電源輸入凸塊p-BUMp，其係連接多個汲極 端子DTM，而該汲極端子DTM與液晶顯示面板之顯示區域 連接。在驅動電路晶片1c之長邊另一方並在汲極端子DTM 之下面所具有之凸塊為虛擬凸塊。 圖1中’省略於絕緣基板主面將像素以矩陣狀配置而形成 之顯不區域’圖1所示之驅動電路晶片1C，搭載於絕緣基板 主面之周緣部（顯示區域之外側）。驅動電路晶片1(：：長邊之一 方相對於顯示區域，其另一方相對於絕緣基板主面之一 94981-970619.doc -16- 1300870 邊。圖1所示之上述汲極端子DTM及後述之其他配線、 LLPI，由絕緣基板主面之搭載驅動電路晶片〗匸之搭載部分 内部朝向其外側延伸。絕緣基板主面之搭載部分與搭載Z 此之驅動電路晶片IC安裝面相對，形成於絕緣基板主面之 汲極端子DTM及配線LL、LLPI於被驅動電路晶片IC覆蓋之 個別部分中，與形成在其安裝面之多個凸塊（對應汲極端子 DTM、及配線LL、LLPI之各個）電性連接。 此外，本實施例中，於將本發明指出特徵之對應先前所 述第1凸塊之凸塊I/0-BUMP賦予「輸出入凸塊」之名稱之 理由為，各個凸塊I/〇_BUMp可用於往驅動電路晶片輸入 信號及由該驅動電路晶片1(：輸出信號之任一者之故。此 外，與該凸塊I/0-BUMP連線並形成於絕緣基板上之配線[乙 亦記為「輸出入配線」。 於電源輸入凸塊P-BUMP使軟性印刷基板FpC2之電源配 線LLPI透過異向性導電膜而熱壓著。第1輸出入凸塊 I/0-BUMP為關於與驅動電路晶片IC之短邊側端緣平行之 直線相互錯開地配置。形成於絕緣基板上之輸出入配線 LL ’由絕緣基板主面之搭載部分（被驅動電路晶片IC覆蓋之 部分）之外側通過其一端而延伸至其内部。延伸存在於搭載 部分之内部之各條輸出入配線ll(之終端），設置與形成在 驅動電路晶片IC安裝面之一個輸出入凸塊I/0_BUMP連接 之端子部（以後記為輸出入配線端子部）。配線LL由設置於 此之輸出入配線端子部朝向絕緣基板主面之搭載部分之外 側延伸。 94981-970619.doc -17- 1300870 如圖1所示，於驅動電路晶片1C右側及左側，分別使形成 於其安裝面之輸出入凸塊I/0-BUMP沿該驅動電路晶片1C 之一邊（短邊）並列，隔其一個靠近該驅動電路晶片1C之一邊 側。因此，沿驅動電路晶片1C之右端及左端，分別使輸出 入凸塊I/0-BUMP以千鳥格子狀相互錯開排列。對應該種輸 出入凸塊I/O-BUMP之配置，形成於絕緣基板主面之搭載部 分之輸出入配線LL之端子部，亦沿該搭載部分之右側及左 側分別之一端以千鳥格子狀相互錯開排列。因此，各條輸 出入配線LL如圖1所示，成為由對應於此之輸出入凸塊 I/0-BUMP往搭載部分之一端（例如最靠近該輸出入配線LL 之端子部）及其外側引出。 並列於圖1左側之配線LL，透過異向性導電膜而熱壓著於 沿驅動電路晶片1C之左側短邊並列設置之第1輸出入凸塊 I/0-BUMP，或與第1輸出入凸塊I/0-BUMP於其驅動電路晶 片1C之左短邊側鄰接之第2輸出入凸塊A-BUMP。同樣地， 圖1右側之配線LL，透過異向性導電膜而熱壓著於沿驅動電 路晶片1C之右側短邊並列設置之第1輸出入凸塊 I/0-BUMP，或與第1輸出入凸塊I/0-BUMP於其驅動電路晶 片1C之右短邊側鄰接之第2輸出入凸塊A-BUMP。配置於驅 動電路晶片1C左側之第1輸出入凸塊I/O-BUMP與對應於此 之配線LL及配置於驅動電路晶片1C右側之第2輸出入凸塊 I/O-BUMP與對應於此之配線LL，藉由使熱壓著頭接觸驅動 電路晶片1C之上面而進行一次之熱壓著步驟而一併接合。 構成由形成於絕緣基板上之左側之輸出入配線LL輸入至 94981-970619.doc -18- 1300870 驅動電路晶片ic之顯示信號之信號與電壓，以該驅動電路 晶片1C處理，由資料輸出凸塊D-BUMP輸出至汲極端子 DTM。構成以下一個驅動電路晶片處理之顯示信號之信號 與電壓，由驅動電路晶片ic輸出至右側之輸出入配線ll， 輸入至下一個驅動電路晶片1C。 圖2A為說明圖1中左側短邊之輸出入配線LL與驅動電路 晶片1C所具有之第1輸出入凸塊與第2輸出入凸塊之構造之 一部分擴大平面圖。圖2A中線EGL表示驅動電路晶片1(：之 晶片端（上述驅動電路晶片安裝面之一邊），相對於此之絕緣 基板主面之晶片端EGL之右側成為上述之「搭載部分」。圖 2B表示沿圖2A之b-b，線剖面，圖2C表示沿圖2^c_c，線剖 面’圖2D表示沿圖2^d_d，線剖面。於圖M〜圖2〇及之^ 參照之圖3、圖4、圖14之各個，為明瞭分別所示之絕緣基 板SUB1及驅動電路晶片IC之配置關係，以X、y、乙之）軸所 構成之直角坐標表示。圖!中，x方向表示由驅動電路晶片 1C之左端往右端之方向，7方向表示由驅動電路晶㈣之下 端往上端之方向，z方向表示於絕緣基板主面重疊驅動電路 晶片1C之方向（絕緣基板SUB1之厚度方向）。 入配線LL連接 形成於絕緣基板之輸出入配由金屬或合金構成，藉 由以SKM氧切）或SiNx(氮切）構成之絕緣膜腦覆蓋。曰 =出入配線似相對於驅動電路晶片叫裝面之上述搭 = : = '緣基板主面之—部分）為終端。於絕緣膜腦，形 出入配⑽之終端部分(或其附近)之開口 _(於 圖2A以虛線表示），並於該開口，藉由與輪出 94981-9706l9.doc -19- 1300870 且於絕緣膜INS之上面延伸之導體膜形成端子部LLT(以下 亦稱為LCD端子）。圖2A中，該端子部LLT之平面形狀以虛 線表示。成為端子部LLT之導體膜以較難腐蝕之ITO(氧化銦 錫）或ΙΖΟ(氧化銦鋅）等具有導電性之氧化物形成為佳。 相互參照圖2Α與圖2Β及圖2C可明瞭，端子部LLT交互沿 其並列設置之方向，如圖2Β所示由絕緣基板主面之搭載部 分一端（相對於晶片端EGL之部分）遠離，或如圖2C所示靠近 該搭載部分一端。驅動電路晶片安裝面之輸出入凸塊 I/0-BUMP之位置亦交互沿其並列設置之方向，如圖2Β所示 由晶片端EGL遠離，或如圖2C所示靠近該晶片端EGL。與 由搭載部分一端（晶片端EGL)遠離之端子部LLT連接之配 線LL(參照圖2Β)，為於其與鄰接其之配線LL(與靠近搭載部 分一端之端子部LLT連接，參照圖2C)之間避免相互之短路 或電性干涉（產生於分別傳送之信號間），而減小其寬度。 此外，作為將本發明顯示裝置指出特徵之構造1之先前所 述「多個凸塊」，相當於本實施例之輸出入凸塊I/0-BUMP ; 屬於此之第1凸塊，相當於該輸出入凸塊I/0-BUMP之於圖 2A中附上c-c’線之一群。此外，於圖2A中附上b-b’線之輸出 入凸塊I/〇_BUMP，相當於上述多個凸塊之屬於上述第1凸 塊以外之其他群之一。 於驅動電路晶片1C安裝面，形成為分別連接上述LCD端 子LLT之凸塊之輸出入凸塊I/0-BUMP。本實施例中，於靠 近該輸出入凸塊I/0-BUMP之晶片端EGL之位置，在相對於 具有LCD端子LLT之輸出入配線LL之部分追加凸塊（輔助凸 94981-970619.doc -20- 1300870 塊）。使該追加凸塊成為第2輸出入凸塊A-BUMP，於輸出入 配線LL之端部所具有之凸塊為第1輸出入凸塊I/0-BUMP。 第1輸出入凸塊I/0-BUMP為正方形，其尺寸例如為60 μιηχ 60 μιη 〇 輸出入配線LL之寬度y2(沿y方向之長度）為約30 gm，LCD 端子LLT之寬度yi(沿y方向之長度）與長度X方向之長 度）分別為60 μηι+α，與LCD端子LLT之晶片端EGL平行之 方向之中心間距離y(Int)(沿y方向之長度）為55 μιη。此外， 上述之「+α」表示較第1輸出入凸塊I/0-BUMP若干為大之 意。此外，沿與晶片端EGL平行之方向（y方向）相鄰接之一 對第1輸出入凸塊I/0-BUMP之沿與晶片端EGL垂直之方向 (X方向）之間隔x(Int)為25 μιη。該等尺寸僅為一例。以下所 記述之尺寸亦同樣為一例。 第2輸出入凸塊A-BUMP之與晶片端EGL平行之方向之邊 長（上述y2)，成為30 μιη而與輸出入配線LL之寬度大略相 等。此外，第2輸出入凸塊A-BUMP之與該輸出入配線LL之 長邊方向平行之方向長度x2(沿X方向之長度）為與第1輸出 入凸塊I/0-BUMP相同之60 μιη。此外，使第1輸出入凸塊 I/0-BUMP與第2輸出入凸塊A-BUMP於X方向隔開之空隙長 度（間隔）Xd為20 μιη，較該輸出入凸塊I/0-BUMP之X方向之 長度（x〇為短。第2輸出入凸塊A-BUMP與沿X方向鄰接此之 第1輸出入凸塊I/0-BUMP電性連接為佳。本實施例中，第2 輸出入凸塊A-BUMP於驅動電路晶片1C内部與第1輸出入凸 塊I/O-BUMP電性連接。凸塊A-BUMP被稱為「第2輸出入凸 94981-970619.doc -21 · 1300870 塊」，故如圖2C所示，連接端子部LLT，且與示於此之第1 輸出入凸塊I/0-BUMP導通，提供為連接端子部LLT之配線 LL與驅動電路晶片1C間之信號傳送。該第2輸出入凸塊 A-BUMP相當於將本發明顯示裝置指出特徵之構造1中先前 所述之「第2凸塊」。 如同本實施例，藉由於與靠近前述絕緣基板主面之搭載 部分一端之端子部LLT連接之第1輸出入凸塊I/O-BUMP之 該一端側，設置第2輸出入凸塊A-BUMP，（1)即使於氣氛（環 境）產生改變亦可維持第1輸出入凸塊I/0-BUMP與絕緣基 板之配線（輸出入配線LL，LCD端子LLT)之壓著強度。藉由 該優點（1)，（2)亦可降低第1輸出入凸塊I/〇_BUMP與LCD端 子LLT之連接部分之電阻。此外，藉由使第2輸出入凸塊 A-BUMP與鄰接此之第1輸出入凸塊ι/Ο-BUMP (參照圖2C) 成為相同電位，（3)可抑制於以該配線LL傳送之信號（驅動 信號）波形產生歪曲之機率。 另一方面，將本實施例之一種變形之平面構造，以圖2 A 為準而表示於圖14A。此外，將沿圖14A所示之b-b，線之剖 面構造表示於圖14B。圖14B所示之剖面構造雖與圖2C相同 地表示本發明顯示裝置之相當於「第1凸塊」之第1輸出入 凸塊I/0-BUMP與相當於「第2凸塊」之凸塊A-BUMp，惟後 者與圖2C所不者相異，藉由絕緣膜INS與相對於此之配線 LL電性分離。因此，圖14A所示之凸塊A_BUMp不成為「第 2輸出入凸塊」。圖14A及圖14B所示之本實施例之一種變形 中，凸塊A-BUMP與鄰接此之第j輸出入凸塊I/(>BUMp (參 94981-970619.doc -22- 1300870 照圖14B)係設定為相同電位。藉此，（3’）配線LL之相對於凸 塊A-BUMP之部分，將沒有受到起因於該等間產生之電位差 之電蝕而溶出之可能性。因此，配線LL之寬度不會因其不 測之電蝕使得局部變窄，亦可抑制其電阻上升。 應用本實施例之顯示裝置及應用其變形之顯示裝置之任 一者，因可確保形成於驅動電路晶片1C安裝面之凸塊 I/0-BUMP之靠近該晶片端EGL—側之一群，與和其分別對 應之絕緣基板主面上之端子部之連接電阻為較低且安定， 可防止其顯示不良之產生，顯示高品質圖像。 [實施例2] 圖3為說明圖1中左側短邊之輸出入配線LL與驅動電路晶 片1C所具有之第1輸出入凸塊與第2輸出入凸塊之構成之一 部分擴大平面圖。圖3中線EGL與圖2 A相同，表示驅動電路 晶片1C之晶片端。本實施例中，使相互錯開配置之LCD端 子LLT中靠近驅動電路晶片1C之晶片端EGL側之輸出入配 線LL之LCD端子LLT，於該驅動電路晶片1C之晶片端EGL 側擴大。與該LCD端子LLT之晶片端EGL平行之方向寬度為 包含第1輸出入凸塊I/0-BUMP之大小（覆蓋之大小，以下相 同），與晶片端EGL垂直之方向長度為包含後述之第1輸出入 凸塊I/0-BUMP與第2輸出入凸塊A-BUMP之大小。 然後，於驅動電路晶片1C安裝面，在第1輸出入凸塊 I/0-BUMP之晶片端EGL側追加第2輸出入凸塊A-BUMP。於 第1輸出入凸塊I/O-BUMP與第2輸出入凸塊A-BUMP間設置 20 μηι之間隔。上述相互錯開配置之LCD端子LLT中靠近驅 94981-970619.doc -23- 1300870 動電路晶片1C之晶片端EGL側而擴大之LCD端子LLT’為包 含第1輸出入凸塊I/0-BUMP與追加之第2輸出入凸塊 A-BUMP之大小。此外，鄰接具有擴大之LCD端子LLT之輸 出入配線LL之輸出入配線寬度，為防止相互短路而較窄地 形成。其他構成則與實施例1相同。 依據本實施例’於驅動電路晶片IC ’將弟2輸出入凸塊 A-BUMP追力口設置於較既存之第1輸出入凸塊I/0-BUMP更 位在驅動電路晶片1C之晶片端側（亦即，驅動電路晶片之周 緣側），對應於此使形成於絕緣基板之輸出入配線LL2 LCD 端子LLT成為包含第1輸出入凸塊I/O-BUMP及第2輸出入凸 塊A-BUMP之形狀，藉此可降低前述之殘留應力，可提供與 實施例1相同之可降低顯示不良之高畫質顯示裝置。 進一步，本實施例中，因分別與驅動電路晶片1C之凸塊 I/O-BUMP之靠近該晶片端EGL側之一群連接之絕緣基板 主面上之端子部LLT之面積，為可使該一群之凸塊 I/O-BUMP及鄰接該晶片端EGL側之其他凸塊I/O-BUMP雙 方相對之大小，故（4)可提升於絕緣基板主面上搭載驅動電 路晶片1C時之凸塊I/O-BUMP與端子部LLT之位置校準之精 度。此外，（5)亦可確保凸塊I/〇_BUMP與端子部LLT(絕緣基 板側之配線）之電性連接寬裕度。 [實施例3] 圖4為說明圖1中左側短邊之輸出入配線LL與驅動電路晶 片1C所具有之第1輸出入凸塊與第2輸出入凸塊之構成之一 部分擴大平面圖。本實施例使實施例2之第2輸出入凸塊 94981-970619.doc -24- 1300870 八’獨⑽成為與第1輪出人凸塊A-BUMP相同形狀。本實施 例中，使相互錯開配置之LCD端子LLT中靠近驅動電路晶片 1C之晶片端EGL側之輸出入配線LL之LCD端子LLT，於該驅 動電路晶片IC之晶片端EGL側擴大，包含^輪出入凸塊 I/O挪MP與第2輸出入凸塊A，_BUMp而連接。其他構成則 與實施例2相同。依據本實施例’亦可降低前述之殘留應 力’可提供與實施例!相同之可降低顯示不良之高晝質顯示 裝置。 一、” 此外，本發明包含將上述各實施例適當組合者。此外， 上述各實施例中，第1輸出入凸塊與第2輸出入凸塊雖全為 矩形（正方形、長方形），惟取代此而使用圓形或其他之多角 $等亦可㉟後’於絕緣基板LCD端子將驅動電路晶片透 過異向性導電臈接著時，於第1輸出入凸塊與第2輸出入凸 塊間亦因插人異向性導電膜而使得接著面積變大。藉此， 可使得施加於使第1輸出入&塊I/〇-BUMP與對應於此之端 子部LLT接合之異向性導電膜之應力緩和。 說月將本發明應用於實際顯示裝置中驅動電路晶 片安裝之具體例。 圖5為擴大與圖1所示之驅動電路晶片之右側短邊對應之 輸出入配線與驅動電路晶片之一安裝例主要部分之平面 θ圖所不之具體例中，形成於絕緣基板之輸出入配線^ ;圖右上刀，對於短邊傾斜。驅動電路晶片π係具有圖 2/〜圖2D之實施例所說明之第1輸出入凸塊I/0-BUMP與 第輸出入凸塊A-BUMP者。惟輸出入配線以傾斜之圖5右 94981-970619.d〇( -25- 1300870 上部分（雖未圖示，惟左上部分亦相同，在此僅關於右上部 分說明）中，鄰接之輸出入配線LL彼此接近。如此對於驅動 電路晶片1C之晶片端EGL傾斜延伸之配線LL所並列之區域 中，當使其配線LL之一條與第2輸出入凸塊A-BUMP或其等 價物（與該一條配線電性絕緣）相對時，亦可靠近鄰接該一條 配線之其他配線或相對於其一部分。因此，以絕緣膜覆蓋 該鄰接之其他配線，即使與第2輸出入凸塊A-BUMP或其等 價物電性分離，於該等間透過該絕緣膜產生電位差，將產 生起因於該鄰接之其他電線之電蝕所造成之溶出。因此， 於圖5右上部分，不設置第2輸出入凸塊A-BUMP。 圖6為擴大與；圖1所示之驅動電路晶片之右側短邊對應之 輸出入配線與驅動電路晶片之其他安裝例主要部分之平面 圖。圖6所示之具體例中，形成於絕緣基板之輸出入配線LL 對於驅動電路晶片1C之短邊垂直延伸。驅動電路晶片1C表 示安裝具有圖2A〜圖2D之實施例所說明之第1輸出入凸塊 I/0-BUMP與第2輸出入凸塊A-BUMP者之情形，與安裝具有 圖4之實施例所說明之第1輸出入凸塊I/0-BUMP與第2輸出 入凸塊Af-BUMP者之情形之兩者。此外，為與第2輸出入凸 塊A-BUMP區另ij，於對應第2輸出入凸塊A’-BUMP之矩形圖 案不施加斜線。 如圖6所示之於具有輸出入配線LL之絕緣基板，安裝具有 第1輸出入凸塊I/0-BUMP與第2輸出入凸塊A-BUMP之驅動 電路晶片1C，或具有第1輸出入凸塊I/0-BUMP與第2輸出入 凸塊A’-BUMP之驅動電路晶片1C時，於靠近沿驅動電路晶 94981-970619.doc -26- 1300870 片ic之短邊側相互錯開配置之lcd端子之晶片端之全 口 PLCD端子LLT，可設置第2輸出人凸塊A_BUMp或第2輸出 入凸塊A，_BUMP。 圖7為說明將本發明應用於液晶顯示裝置時之往絕緣基 板之包含驅動電路晶片之各構件安裝狀態之主要部分全^ 圖。圖7中，液晶顯示面板係於一方絕緣基板之第〗基板 SUB1與另一方絕緣基板之第2基板SUB2貼合之空隙，密封 液晶層而構成。該例中，於第！基板SUB1之内面，形成將 具有薄膜電晶體之多個像素矩陣排列之顯示區域，於第2 基板SUB2之相對於上述顯示區域之内面形成多色之彩色 濾光片。此外，於第1基板SUB1與第2基板SUB2之各表面， 層疊偏光板POL1、POL2(圖7中僅表示偏光板p〇L2)。 圖7中與前述實施例或具體例之圖式參照符號相同之參 照符號，係對應相同功能。液晶顯示裝置，於構成液晶顯 示面板之一方絕緣基板之第丨基板SUB1，以COG方式安裝 閘極線驅動用驅動電路晶片IC卜汲極線驅動用驅動電路晶 片IC2 (相當於前述之本發明驅動電路晶片IC)。與連接該等 驅動電路晶片1C 1、IC2之外部電路搭載之軟性印刷基板 FPC1、FPC2’由上述弟1基板SUB 1之端緣，如同圖之粗箭 頭所示，往該基板SUB 1之背面折入。藉此，可大幅減小液 晶面板之邊緣。 於閘極線驅動用驅動電路晶片IC1，由與無圖示之外部信 號源連接之軟性印刷基板FPC1施加掃描信號，將閘極信號 供給至由顯示區域引出之閘極線GTM。對應顯示資料之像 94981-970619.doc -27- 工 3〇〇87〇 素將點亮並顯示圖像，其中該顯示資料係由汲極線驅動用 驅動電路晶片IC2，通過汲極端子DTM供給至與該閘極信號 之掃描所選擇之閘極線連接之薄膜電晶體者。 圖8為表示液晶顯示裝置之等價電路例之塊狀圖。於該液 晶顯示面板之顯示區域AR下側，配置由多個汲極線驅動用 驅動電路晶片IC2構成之視頻信號線驅動電路ddr，於側面 側具有：由閘極線驅動用之多個驅動電路晶片1C丨構成之掃 描k號線驅動電路GDR ;及搭載控制部與電源部之界面基 板I/F。界面基板ι/p之各種信號與電壓透過前述之軟性印刷 基板FPC1、FPC2，供給至掃描信號線驅動電路(3£)11與視頻 信號線驅動電路DDR。 為主動元件之薄膜電晶體TFT配置於鄰接之2條汲極線 〇1與鄰接之2條閘極線GL之交差區域内，其汲極與閘極分 別與汲極線DL、閘極線GL連接。GTM表示閘極線引出配線 (G-l，GO，Gl，G2，…，Gend，Gend+1)、DTM (DiR，DiG，
DiB，···，Di+1R，Di+1G，Di+1B，…）表示汲極線引出配線， Cadd表示保持電容。 圖9為說明主動矩陣型液晶顯示裝置中驅動電路構成例 之塊狀圖。液晶顯示裝置具備搭載有界面電路之界面基板 I/F ’該界面電路係接收主電腦（圖8之HOST)之包含顯示信 號與時脈信號之控制信號，於液晶面板PNL施加像素資 料、各種時脈信號、各種驅動電壓者。 界面電路I/F具有：具備時點轉換器TCON之顯示控制裝 置與電源電路’顯示控制裝置於液晶顯示面板（圖9中記為 94981-970619.doc -28- 1300870 液晶面板㈣L輸出時點信號，諸如：將由顯示信號產生之 顯不資料傳送至液晶面板之資料匯流排；為使沒極線驅動 用驅動電&晶片（圖9中記為純驅動器）接收顯示資料之時 脈；士為使該没極線驅動用驅動電路晶片切換液晶驅動信號 ^ 及驅動閘極線驅動用驅動電路晶片（圖9中記為pi 極驅動器）之圖框開始指示信號與閘極時脈等。… ，此外，t源電路以正極色階電壓產生電路、負極色階電 壓產生電對向電極電壓產生電路、閘㈣電壓產生電 路所構成。接收主電腦之顯示信號與控制信號之界面基板 w ’於1像素單位，亦即以紅（R)、綠（G)、藍⑻各一個資 料為一組’於單位時間將1像素分傳送至㈣線驅動用驅動 電路晶片（汲極驅動器）。 成為單位日守間基準之時脈信號由主電腦H0S丁傳送至液 晶顯示裝置。具體上，例如1024x768像素之液晶顯示裝置 中通吊使用65 MHz之頻率。作為液晶顯示面板PNL之構 j 、"員示旦面為基準，於橫方向配置汲極線驅動用驅動 電路日日片，該汲極線驅動用驅動電路晶片與薄膜電晶體爪 、、極連接，供給為驅動液晶之電麼。此外， :閘極線連接閘極線驅動用驅動電路晶片之引出配線 )在疋日守間（1水平動作時間），於薄膜電晶體TFT 之閘極供給電壓。 ^點轉換gTCON由半導體晶片構成，接收主電腦H〇ST 之顯=信號與各種控制信號，基於此往汲極線驅動用驅動 電路晶片、閘極線驅動用驅動電路晶片輸出必要之顯示資 94981-970619.doc -29- 1300870 料與動作時脈。此外’該例中，i像素分之資料線為i8位元 (R ' G、B各6位元）。 該構成中，由主電腦_丁往液晶顯示裝置之時點轉換器 CON為以低電壓振幅差動信號，所謂之^^〇8進行信號傳 迻由4點轉換器TC0N往汲極線驅動用驅動電路晶片雖以 CMOS位準之信號進行傳送，該情形下，因難以供給^顯z 之像素時脈，故同步於32.5廳之時脈之上升及下降兩邊 緣，進行顯示資料之傳送。 往閘極線驅動用驅動電路晶片係於每1水平時間，以於薄 膜電晶體TFT之閘極線供給電麼之方式，基於水平同步信號 及顯不時點信號’提供1水平時間周期之脈衝。1圖框時間 單位中以成為由第通之顯示之方式，基於垂直同步信號亦 供給圖框開始指示信號。 電源電路之正極色階電壓產生電路與負極色階電壓產生 電路，以不於相同液晶長時間施加相同電壓之方式，產生 於每一定時間使供給至液晶之電壓交流化之基準電壓。實 際之交流化係藉由於汲極線驅動用驅動電路晶片内，切換 使用正極色階電壓與負極色階電壓而進行。此外，在此所 謂之交流化’係以對向電極電壓為基準’將供給至汲極線 驅動用驅動電路晶片之電壓於每一定時間改變為正電麗側 /負電壓側。在此，將該交流化之周期以丨圖框時間單位進 行。 於該液晶顯示面板以COG方式將驅動電路曰# 日日/"I ’ δ又置 上述各實施例所說明之追加凸塊並透過異向性導電膜而安 94981-970619.doc -30- 1300870 裝於絕緣基板（第1基板SUB 1)，藉此可分散起因於驅動電路 晶片之加熱壓著或軟性印刷基板之加熱壓著之殘留應力， 可提供連接電阻安定化並可抑制顯示不良之產生之高畫顯 示裝置。 圖1 〇為已安裝具備本發明之追加凸塊之驅動電路晶片之 液晶顯示面板之平面圖。液晶顯示面板PNL係於主動矩陣 基板之第1基板SUB1與通常具有彩色濾光片之彩色據光片 基板之第2基板SUB2貼合之空隙，密封液晶層而構成。 第1基板SUB1外形較第2基板SUB2若干為大，於由第！基 板SUB 1突出之周邊以覆晶安裝方式直接安裝驅動電路晶 片（閘極線驅動用驅動電路晶片1C 1、汲極線驅動用驅動電 路晶片IC2)。该專各驅動電路晶片係使用作為主動元件之 溥膜電晶體者，由與薄膜電晶體之閘極線之引出配線連接 之閘極線驅動用驅動電路晶片（閘極驅動器）及與汲極線之 引出配線連接之汲極線驅動用驅動電路晶片（汲極驅動器） 所構成。 然後，於該等驅動電路晶片配置為供給用於顯示之各種 L號之軟性印刷基板FPC1與FPC2。軟性印刷基板fpc 1與 FPC2與設置在液晶顯示面板附近之界面基板pCB連接。界 面基板PCB如前述般搭載各種半導體電路晶片或其他電子 電路元件，例如為將主電腦等外部信號源之顯示信號轉換 為液晶顯示裝置之顯示信號之時點轉換器等。 圖10中，於第1基板SUB 1之一緣（圖中為下緣，長邊方向 邊）安裝沒極線驅動用驅動電路晶片側之軟性印刷基板 94981-970619.doc -31 - 1300870 FPC2，沿其開口部HOP之排列折入液晶顯示面板PNL之背 側。此外，於左緣（圖中為左緣，短邊方向邊）安裝閘極線驅 動用驅動電路晶片側之軟性印刷基板FPC1，其連接器CT3 與連接器CTR4接合，其中該連接器CTR4與界面基板pCB之 連接器CTR3及汲極線側之軟性印刷基板FPC2之連接器 CT4連接。 此外’於界面基板PCB，安裝連接主電腦等外部信號源 之信號之界面連接器CT1、時點轉換器TCON等。本構成例 中’雖如同前述地採用LVDS方式之資料傳送方式，惟該情 形下所必須之受信側信號轉換器（LVDS-R)採用於時點轉換 器TCON以相同晶片一體化之方式，可降低界面基板上之安 裝面積。 此外’於液晶顯示面板PNL之背面側（第1基板SUB 1之表 面）與顯示面側（第2基板SUB2之表面）層疊下偏光板及上偏 光板。圖10中僅圖示上偏光板P〇]L1。然後，於上偏光板p〇L1 之内側形成顯示區域ar。 於第1基板SUB1之左邊與下邊周緣，形成將顯示資料供 給至前述主動元件之多條引出配線，及透過軟性印刷基板 FPC1與FPC2連接由外部輸入之用於顯示之各種信號之多 條輸入配線，如同前述實施例所說明，將上述驅動電路晶 片1C 1與IC2之各凸塊，透過異向性導電膜，以Fc A安裝而 與上述輸入配線和輸出配線連接。圖中，FGp為機架接地 墊片，FHL為位置校準孔。 【圖式簡單說明】 94981-970619.doc -32- 1300870 圖1為模式說明安裝於液晶顯示面板之一方基板端緣之 本實施例驅動電路晶片周圍之配置構造例之平面圖。 圖2A〜圖2D為將本發明實施例丨指出特徵之平面構造及 剖面構造，部分擴大圖丨中搭载於絕緣基板主面之驅動電路 晶片左側而表示之平面圖及剖面圖。 圖3為將本發明實施例2指出特徵之平面構造，部分擴大 圖1中搭载於絕緣基板主面之驅動電路晶片左側而表示之 平面圖。 圖4為將本發明實施例3指出特徵之平面構造，部分擴大 圖1中搭載於絕緣基板主面之驅動電路晶片左側而表示之 平面圖。 圖5為擴大與圖1所示之驅動電路晶片之右側短邊對應之 輸出入配線與驅動電路晶片之一安裝例主要部分之平面 圖。 圖6為擴大與圖1所示之驅動電路晶片之右側短邊對應之 輸出入配線與驅動電路晶片之其他安裝例主要部分之平面 圖。 圖7為說明將本發明應用於液晶顯示裝置時之往絕緣基 板之包含驅動電路晶片之各構件安裝狀態之主要部分全體 圖。 圖8為表示液晶顯示裝置之等價電路例之塊狀圖。 圖9為說明主動矩陣型液晶顯示裝置中驅動電路構成例 之塊狀圖。 圖10A及圖10B為已安裝具備本發明之追加凸塊之驅動 94981-970619.doc -33- 1300870 電路晶片之液晶顯示面板之平面圖。 圖11為模式說明安裝於液晶顯示面板之一方基板端緣之 驅動電路晶片周圍之配置構造例之平面圖。 圖12為表示於圖11所示之驅動電路電源輸入用配線安裝 軟性印刷基板之狀態之平面圖。 圖13為已安裝之驅動電路晶片之壓著面中殘留應力之說 明圖， 圖14A及圖14B為將本發明實施例1之一變形指出特徵之 平面構造及剖面構造，部分擴大圖搭載於絕緣基板主面 之驅動電路晶片左側而表示之平面圖及剖面圖。 【主要元件符號說明】 1C 驅動電路晶片 DTM 汲極端子 LL 輸出入配線 LLPI 電源配線 FPC1，FPC2 軟性印刷基板 I/0-BUMP 第1輸出入凸塊 A-BUMP 第2輪出入凸塊 P-BUMP 電源輸入凸塊 D-BUMP 貪料輪出凸塊 LLT 端子部 EGL 晶片端 INS 絕緣膜 SUB1，SUB2 絕緣基板 94981-970619.doc -34- 1300870 HOST 主電腦 I/F 界面基板 GTM 閘極線 Cadd 保持電容 GDR 掃描信號線驅動電路 DDR 視頻信號線驅動電路 AR 顯示區域 FHL 位置校準孔 TCON 時點轉換器 94981-970619.doc

Claims (1)

  1. 1300870 十、申請專利範園r 1. 一種顯示褒置，其具備： 絕緣基板； 之主面配置多個像素 顯示區域，发在 具係於W述絕緣基板 而形成者； 至少一個驅動電路元件， 前述主面之周緣 ，、糸格載於前述絕緣基板之 者;及 緣心且對前述顯示區域供給信號或電力 夕條配線’其係形成 該主面之搭载前以說（面之則述周緣部’並於 戰則述驅動電路元件之搭八 與該驅動電路元侔、鱼 p刀刀別汉置 該主面之搭载部分外側，並分別由該端子部往 分別設置於前祕夕 靠夕条配線之前述端子部，係每隔一個 罪近:述搭載部分_端並沿該一端排列； 於丽述驅動電路元件 — 仟之相對於别述主面之搭載部分之 衣 冑*向性導電膜而與前述端子部各個連接之 夕個凸塊沿相對於該安裝面之前述搭載部分-端之-邊 並排設置； 、屬於別述夕個凸塊並分別與靠近前述端子部之前述搭 載。P刀-端而設置之一群連接之^凸塊，係較該多個凸 塊之該第1凸塊以外之各個更靠近前述安裝面之前述一 邊而配置； 、、於刖述安裝面形成與前述第1凸塊之前述安裝面之前 述邊側鄰接並與前述多個凸塊不同之第2凸塊。 94981-970619.doc 1300870^年“:l Q 賦爾 A 2.如請求項1之顯示裝置，其中前述第2凸塊與和其鄰接之 如述第1凸塊為相同電位。 3·如請求項1之顯示裝置，其中與前述第i凸塊連接之一個 則述端子部具有與該第1凸塊及和其鄰接之前述第2凸塊 相接之面積。 士明求項1之顯示裝置，其中前述第2凸塊和連接於鄰接 於该第2凸塊之前述第1凸塊之前述配線相對，並且與該 第1凸塊隔開。 5.如請求項3之顯示裝置，其中連接於前述第丨凸塊及和其 郴接之第2凸塊之一個端子部之面積較設置於鄰接於與 4第1凸塊電性連接之一條前述配線之其他一條該配線 的其他一個前述端子部為大。 .如叫求項2之顯示裝置，其中前述多條配線以絕緣膜覆 蓋幻述‘子邛經由露出形成在該絕緣膜之各條該配線 之開口接到該配線，並且於該絕緣膜上延伸。 7·如請求項6之顯示裝置，其中前述第2凸塊和連接於透過 前述絕緣膜而鄰接於該第2凸塊之前述第丨凸塊之前述配 線相對’並且與該第1凸塊隔開。 8· 一種顯示裝置，其具備： 絕緣基板； 顯示區域，其係於前述絕緣基板之主面配置多個像素 而形成者； —至少-個驅動電路元件’其係搭載於前述絕緣基板之 前述主面之周緣部，且對前述顯示區域供給信號或電力 94981-970619.doc -2 - Pl· 1300870 者；及 /條配線’其係形成於前述主面之前述周緣部’並於 β亥主面之搭載前述驅動電路元件之搭載部 該驅動電路元侔毺社 > 山7 Μ ^ 接之端子部，並分別由_子部往該 主面之搭载部分外側延伸；且其中 分別設置於前述多條配線之前述端子部 靠近料搭栽部分一端並沿該一端排列；心 於前述驅動電路元件相 安穿面，蕤“ A f於别述主面之搭載部分之 女衣精由異向性導電膜而與前述端子部各個連接之 多個凸塊沿相對於該安裝面之前述搭載部分 並排設置； ^ 靠近前述搭載部分之一端而設置之前述端子部之一群 :所：別連接之前述多個凸塊之-群，係配置為較該凸 塊之，、他群更靠近於前述安裝面之前述—邊側； 群之凸塊係較前述其他群之凸塊更長的延伸形 成於珂述安裝面之前述一邊側。 9·如請求項8之顯示裝置，其中 —^ 群凸塊之前述 女破面之一邊側之長度為前述苴 上。 八他群之凸塊之其2倍以 H)·如請求項8之顯示裝置，J：中箭、+、^ 、义、、 ，、中別述驅動電路元件為多個， 沿前述絕緣基板之前述主面一邊 瓊排列搭载，前述多條配 線電性連接分別設置於該多個 1U驅動電路元件之鄰接一對 之前述多個凸塊之各個。 94981-9706l9.doc -3- I3O〇S%0122598號專利申請案 中文圖式替換頁(97年6月） Ψ)
    圖3 EGL
    94981-970619.doc -3- 1300870 七、指定代表圖： (一) 本案指定代表圖為：第（1 )圖。 (二) 本代表圖之元件符號簡單說明： 1C 驅動電路晶片 DTM 沒極端子 LL 輸出入配線 LLPI 電源配線 FPC2 軟性印刷基板 I/O-BUMP 第1輸出入凸塊 A-BUMP 第2輸出入凸塊 P-BUMP 電源輸入凸塊 D-BUMP 資料輸出凸塊 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式·· (無） 94981-970619.doc -5-
TW093122598A 2003-08-18 2004-07-28 Display device TWI300870B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003294089A JP2005062582A (ja) 2003-08-18 2003-08-18 表示装置

Publications (2)

Publication Number Publication Date
TW200527051A TW200527051A (en) 2005-08-16
TWI300870B true TWI300870B (en) 2008-09-11

Family

ID=34225056

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093122598A TWI300870B (en) 2003-08-18 2004-07-28 Display device

Country Status (5)

Country Link
US (2) US7283130B2 (zh)
JP (1) JP2005062582A (zh)
KR (1) KR100682403B1 (zh)
CN (1) CN100485498C (zh)
TW (1) TWI300870B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
KR101075599B1 (ko) * 2004-06-23 2011-10-20 삼성전자주식회사 표시장치
US20060044241A1 (en) * 2004-08-31 2006-03-02 Vast View Technology Inc. Driving device for quickly changing the gray level of the liquid crystal display and its driving method
JP2006196528A (ja) * 2005-01-11 2006-07-27 Seiko Epson Corp 半導体装置
KR101147990B1 (ko) * 2005-03-29 2012-05-24 엘지디스플레이 주식회사 드라이버칩 패드가 형성된 기판
KR20070007432A (ko) * 2005-07-11 2007-01-16 삼성전자주식회사 구동 집적회로, 구동 집적회로의 제조 방법 및 이를 갖는표시장치
KR20070044204A (ko) * 2005-10-24 2007-04-27 엘지이노텍 주식회사 액정표시장치
KR20070095029A (ko) * 2006-03-20 2007-09-28 삼성전자주식회사 표시 장치 및 그의 제조 방법
KR20070106151A (ko) * 2006-04-28 2007-11-01 엘지전자 주식회사 디스플레이 장치
JP4851255B2 (ja) * 2006-07-14 2012-01-11 株式会社 日立ディスプレイズ 表示装置
JP4816297B2 (ja) * 2006-07-21 2011-11-16 三菱電機株式会社 実装端子基板及びこれを用いた表示装置
TWI310983B (en) * 2006-10-24 2009-06-11 Au Optronics Corp Integrated circuit structure, display module, and inspection method thereof
JP4425264B2 (ja) * 2006-12-15 2010-03-03 Ｏｋｉセミコンダクタ株式会社 走査線駆動回路
JP4861814B2 (ja) * 2006-12-26 2012-01-25 オプトレックス株式会社 配線接続構造
KR101348756B1 (ko) 2007-03-28 2014-01-07 삼성디스플레이 주식회사 필름-칩 복합체와 이를 포함하는 표시장치
CN101285942B (zh) * 2007-04-13 2010-05-26 群康科技(深圳)有限公司 液晶显示器
KR101387922B1 (ko) * 2007-07-24 2014-04-22 삼성디스플레이 주식회사 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치
US20110199544A1 (en) * 2008-01-22 2011-08-18 Sharp Kabushiki Kaisha Lighting device, display device and television receiver
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
KR100992415B1 (ko) * 2008-06-16 2010-11-05 주식회사 실리콘웍스 드라이버 집적회로 칩의 패드 배치 구조
KR101195688B1 (ko) * 2008-08-11 2012-10-30 샤프 가부시키가이샤 플렉시블 기판 및 전기 회로 구조체
WO2010024015A1 (ja) * 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
JP5339274B2 (ja) * 2008-09-03 2013-11-13 株式会社ジャパンディスプレイ 表示装置
JP2010060873A (ja) * 2008-09-04 2010-03-18 Sony Corp 画像表示装置
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
WO2011061989A1 (ja) * 2009-11-20 2011-05-26 シャープ株式会社 デバイス基板およびその製造方法
TWI424411B (zh) * 2009-12-31 2014-01-21 Au Optronics Corp 電致發光裝置
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
CN102237049B (zh) * 2010-04-22 2013-03-20 北京京东方光电科技有限公司 玻璃基芯片型液晶显示器
WO2011155600A1 (ja) * 2010-06-11 2011-12-15 株式会社大真空 発振器
KR101826898B1 (ko) * 2011-05-26 2018-03-23 삼성디스플레이 주식회사 표시패널
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
JP6033110B2 (ja) * 2013-02-14 2016-11-30 オリンパス株式会社 固体撮像装置および撮像装置
JP2014206595A (ja) * 2013-04-11 2014-10-30 株式会社ジャパンディスプレイ 液晶表示装置
KR20150038842A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
CN105528979B (zh) 2014-10-20 2019-08-06 力领科技股份有限公司 高解析显示器及其驱动芯片
JP5973008B2 (ja) * 2015-02-04 2016-08-17 ラピスセミコンダクタ株式会社 表示パネル
KR20170065713A (ko) 2015-12-03 2017-06-14 삼성디스플레이 주식회사 표시 장치
JP6429282B2 (ja) * 2016-01-13 2018-11-28 力領科技股▲ふん▼有限公司 高解析ディスプレイ及びそのドライバーチップ
CN106226963B (zh) * 2016-07-27 2021-04-30 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
JP2018032848A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 半導体装置
KR20180027693A (ko) * 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치
KR102093497B1 (ko) * 2018-07-11 2020-03-26 삼성디스플레이 주식회사 표시모듈 및 이를 포함하는 표시장치
CN109742115B (zh) * 2019-01-08 2021-01-26 京东方科技集团股份有限公司 阵列基板和显示装置
KR102182538B1 (ko) * 2019-09-20 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102269139B1 (ko) * 2019-09-20 2021-06-25 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR20210036437A (ko) * 2019-09-25 2021-04-05 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20210041676A (ko) * 2019-10-07 2021-04-16 삼성디스플레이 주식회사 표시 장치
CN111081582B (zh) * 2019-12-06 2022-08-02 武汉华星光电半导体显示技术有限公司 显示装置、及驱动芯片与阵列基板的绑定方法
KR20220040578A (ko) 2020-09-23 2022-03-31 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123074A (en) * 1977-04-01 1978-10-27 Nec Corp Semiconductor device
JPS59127852A (ja) * 1983-01-12 1984-07-23 Matsushita Electronics Corp 半導体装置
JPS63124434A (ja) * 1986-11-12 1988-05-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01205543A (ja) * 1988-02-12 1989-08-17 Fujitsu Ltd フリップチップ接合用ｌｓｉ素子チップ
TW340192B (en) * 1993-12-07 1998-09-11 Sharp Kk A display board having wiring with three-layered structure and a display device including the display board
JPH07235564A (ja) * 1993-12-27 1995-09-05 Toshiba Corp 半導体装置
JPH07273119A (ja) * 1994-03-29 1995-10-20 Toshiba Corp 半導体装置
JP2730529B2 (ja) * 1995-10-31 1998-03-25 日本電気株式会社 半導体装置およびその製造方法
US6525718B1 (en) * 1997-02-05 2003-02-25 Sharp Kabushiki Kaisha Flexible circuit board and liquid crystal display device incorporating the same
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
JP3406517B2 (ja) * 1998-05-21 2003-05-12 シャープ株式会社 半導体装置
JP2000137239A (ja) * 1998-10-30 2000-05-16 Optrex Corp 液晶表示パネル
JP2000276068A (ja) * 1999-03-26 2000-10-06 Seiko Epson Corp 表示装置及び電子機器
US6664942B1 (en) * 2000-04-17 2003-12-16 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
JP3897484B2 (ja) * 1999-06-22 2007-03-22 オプトレックス株式会社 配線基板のリード端子構造
JP2001075501A (ja) * 1999-07-02 2001-03-23 Seiko Instruments Inc 表示装置、及び、表示装置の検査方法
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
JP2002076048A (ja) * 2000-09-05 2002-03-15 Sony Corp フリップチップ接続によるバンプの配置方法
JP2002231763A (ja) * 2001-02-02 2002-08-16 Seiko Epson Corp 電気光学装置および電子機器
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
JP4069597B2 (ja) * 2001-08-09 2008-04-02 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2003060051A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치

Also Published As

Publication number Publication date
KR100682403B1 (ko) 2007-02-15
US20080024475A1 (en) 2008-01-31
CN1584684A (zh) 2005-02-23
US8400440B2 (en) 2013-03-19
US7283130B2 (en) 2007-10-16
US20050052442A1 (en) 2005-03-10
JP2005062582A (ja) 2005-03-10
TW200527051A (en) 2005-08-16
CN100485498C (zh) 2009-05-06
KR20050023121A (ko) 2005-03-09

Similar Documents

Publication Publication Date Title
TWI300870B (en) Display device
TWI262346B (en) Liquid crystal display device
CN1156734C (zh) 显示板
KR102245304B1 (ko) 커버형 전원 공급이 적용된 표시장치
US10405437B2 (en) Display device
CN109860142B (zh) 膜上芯片和包括该膜上芯片的显示装置
JP2000171818A (ja) 液晶表示装置
CN112930516B (zh) 显示模组和显示装置
JP2006030368A (ja) 電気光学装置、実装構造体及び電子機器
KR20190023028A (ko) 접속 부재, 이를 포함하는 표시 장치, 및 표시 장치의 제조방법
CN108108070A (zh) Tft基板及应用其的触控显示面板
TW589598B (en) Display panel to increase electrical connection by bypass bus line
KR100392603B1 (ko) 액정표시장치용 구동 아이씨 연결부
JP2006235056A (ja) 液晶表示素子
KR102513388B1 (ko) 협 베젤 구조를 갖는 평판 표시 장치
JP2008203484A (ja) 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器
JP2008241801A (ja) 電気光学装置用基板、この基板を用いた電気光学装置及びこの電気光学装置を搭載した電子機器。
JP2003222898A (ja) 液晶表示装置
JP5257154B2 (ja) 電子装置、電気光学装置および基板の接続構造
JP2001235723A (ja) 液晶表示装置
TWI323378B (en) Pad structure and a display substrate and a liquid crystal display device comprising the same
KR20080061204A (ko) 횡전계형 액정 표시 장치
JP4975649B2 (ja) 表示装置
JP4521205B2 (ja) 液晶表示パネル
JP2006146225A (ja) 表示装置