KR101387922B1 - 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치 - Google Patents

구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치 Download PDF

Info

Publication number
KR101387922B1
KR101387922B1 KR1020070073805A KR20070073805A KR101387922B1 KR 101387922 B1 KR101387922 B1 KR 101387922B1 KR 1020070073805 A KR1020070073805 A KR 1020070073805A KR 20070073805 A KR20070073805 A KR 20070073805A KR 101387922 B1 KR101387922 B1 KR 101387922B1
Authority
KR
South Korea
Prior art keywords
auxiliary
power
driving chip
signal
circuit cells
Prior art date
Application number
KR1020070073805A
Other languages
English (en)
Other versions
KR20090010574A (ko
Inventor
김아름
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070073805A priority Critical patent/KR101387922B1/ko
Priority to US12/173,316 priority patent/US8395610B2/en
Publication of KR20090010574A publication Critical patent/KR20090010574A/ko
Application granted granted Critical
Publication of KR101387922B1 publication Critical patent/KR101387922B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치에 있어서, 상기 구동 칩은 입력부, 다수의 회로 셀들 및 보조 입력부를 포함한다. 입력부는 외부 신호를 인가받는 다수의 입력 단자들을 포함한다. 회로 셀들은 입력부로부터 인가되는 신호에 반응하여 구동 신호를 생성한다. 보조 입력부는 회로 셀들과의 거리가 입력부보다 짧고 입력부로부터 입력부가 인가받은 동일한 신호를 인가받아 회로 셀들로 인가한다. 구동 칩이 실장되는 배선 기판에는 입력부의 일부와 보조 입력부를 전기적으로 연결하기 위한 보조 전원 공급 배선이 형성된다. 따라서, 전원 입력 단자와 회로 셀들간의 배선 저항의 편차를 감소시켜, 구동 칩의 출력 편차를 감소시킬 수 있다.

Description

구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치{DRIVER IC, DRIVER IC PACKAGE HAVING THE SAME AND DISPLAY APPARATUS HAVING THE DRIVER IC PACKAGE}
본 발명은 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치에 관한 것으로, 보다 상세하게는 표시 장치의 구동을 위해 사용되는 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치에 관한 것이다.
영상을 표시하는 표시 장치 중의 하나인 액정표시장치는 다른 표시 장치에 비해 얇고 가벼우며, 낮은 구동전압 및 낮은 소비전력을 갖는 장점이 있어, 산업 전반에 걸쳐 광범위하게 사용되고 있다.
일반적으로, 액정표시장치는 실질적으로 영상을 표시하는 표시 패널과, 상기 표시 패널을 구동시키기 위한 구동 제어 신호들 및 전원 신호를 발생시키는 소오스 인쇄회로기판과, 상기 표시 패널과 상기 소오스 인쇄회로기판을 서로 전기적으로 연결하기 위한 구동 칩 패키지들을 포함한다.
상기 구동 칩 패키지는 구동 칩 및 상기 구동 칩이 실장되는 배선 기판을 포함한다. 상기 구동 칩은 상기 소오스 인쇄회로기판으로부터 인가되는 구동 제어 신호들 및 전원 신호에 반응하여 상기 표시 패널을 구동시키기 위한 다양한 구동 신호들을 출력한다.
상기 구동 칩의 일면에는 상기 구동 제어 신호들 및 전원 신호가 인가되는 다수의 입력 단자들과 상기 표시 패널을 구동시키기 위한 다양한 구동 신호들이 출력되는 출력 단자들이 형성된다. 이때, 상기 전원 신호가 인가되는 전원 입력 단자는 상기 구동 제어 신호들이 인가되는 신호 입력 단자들의 양측에 각각 배치된다.
상기 전원 입력 단자를 통해 인가된 상기 전원 신호는 상기 구동 칩의 내부에 형성된 회로 셀들의 레벨 쉬프터, 앰프 등에 사용되기 때문에, 구동 칩의 내부에는 상기 전원 입력 단자와 상기 회로 셀들을 전기적으로 연결하기 위한 전원 공급 배선이 형성되어 있다.
그러나, 상기 회로 셀들의 위치에 따라, 상기 전원 입력 단자와의 거리에 편차가 발생되며, 이로 인해 상기 전원 공급 배선의 배선 저항이 상기 회로 셀들별로 달라지게 되어, 상기 구동 칩의 출력 채널간 출력 신호의 편차가 발생되어 구동 칩의 불량이 발생되는 문제점이 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 표시 패널의 구동을 위한 출력 신호의 편차를 줄일 수 있는 구동 칩을 제공한다.
또한, 본 발명은 표시 패널의 구동을 위한 출력 신호의 편차를 줄일 수 있는 구동 칩 패키지를 제공한다.
또한, 본 발명은 상기한 구동 칩 패키지를 갖는 표시 장치를 제공한다.
본 발명의 일 특징에 따른 구동 칩은 입력부, 다수의 회로 셀들 및 보조 입력부를 포함한다. 상기 입력부는 외부 신호를 인가받는 다수의 입력 단자들을 포함한다. 상기 회로 셀들은 상기 입력부로부터 인가되는 신호에 반응하여 구동 신호를 생성한다. 상기 보조 입력부는 상기 회로 셀들과의 거리가 상기 입력부보다 짧고 상기 입력부로부터 상기 입력부가 인가받은 동일한 신호를 인가받아 상기 회로 셀들로 인가한다.
상기 입력부는 전원 신호를 인가받는 하나 이상의 전원 입력 단자를 포함하고, 상기 보조 입력부는 상기 전원 입력 단자와 동일한 전원 신호를 인가받는 하나 이상의 보조 전원 입력 단자를 포함할 수 있다.
상기 구동 칩은 상기 회로 셀들 각각에 대응하여 형성되며, 상기 회로 셀들이 생성한 상기 구동 신호를 외부로 출력하는 다수의 출력 단자들을 포함하는 출력부를 더 포함할 수 있다.
상기 입력부는 상기 구동 칩의 제1 단부에 길이 방향을 따라 형성되며, 상기 출력부는 상기 제1 단부의 반대측인 상기 구동 칩의 제2 단부에 길이 방향을 따라 형성되며, 상기 보조 입력부는 상기 입력부와 상기 출력부 사이에 형성될 수 있다.
상기 전원 입력 단자, 상기 출력 단지 및 상기 보조 전원 입력 단자는 단자 형태를 가질 수 있다.
상기 구동 칩은 상기 회로 셀들과 상기 전원 입력 단자 및 상기 보조 전원 입력 단자를 전기적으로 연결하는 전원 공급 배선을 더 포함할 수 있다. 상기 전원 공급 배선은 상기 회로 셀들 내에 형성된 앰프 및 레벨 쉬프터에 전기적으로 연결될 수 있다.
본 발명의 일 특징에 따른 구동 칩 패키지는 구동 칩 및 배선 기판을 포함한다. 상기 구동 칩은 입력부, 다수의 회로 셀들 및 보조 입력부를 포함한다. 상기 입력부는 외부 신호를 인가받는 다수의 입력 단자들을 포함한다. 상기 회로 셀들은 상기 입력부로부터 인가되는 신호에 반응하여 구동 신호를 생성한다. 상기 보조 입력부는 상기 회로 셀들과의 거리가 상기 입력부보다 짧고 상기 입력부로부터 상기 입력부가 인가받은 동일한 신호를 인가받아 상기 회로 셀들로 인가한다. 상기 배선 기판은 상기 구동 칩과 결합되며, 상기 입력부의 일부와 상기 보조 입력부를 전기적으로 연결하기 위한 보조 전원 공급 배선을 포함한다.
본 발명의 일 특징에 따른 표시 장치는 영상을 표시하는 표시 패널, 상기 표시 패널을 구동시키는 구동 제어 신호들 및 전원 신호를 출력하는 회로 기판, 및 상기 표시 패널과 상기 회로 기판을 연결하는 구동 칩 패키지를 포함한다. 상기 구동 칩 패키지는 구동 칩 및 배선 기판을 포함한다. 상기 구동 칩은 입력부, 다수의 회로 셀들, 출력부 및 보조 입력부를 포함한다. 상기 입력부는 외부로부터 전원 신호를 인가받는 하나 이상의 전원 입력 단자를 포함한다. 상기 회로 셀들은 상기 입력부로부터 인가되는 신호에 반응하여 구동 신호를 생성한다. 상기 출력부는 상기 회로 셀들 각각에 대응하여 형성되며, 상기 회로 셀들이 생성한 상기 구동 신호를 외부로 출력하는 다수의 출력 단자들을 포함한다. 상기 보조 입력부는 상기 입력부와 상기 출력부 사이에 형성되고, 상기 전원 입력 단자와 동일한 전원 신호를 인가받아 상기 회로 셀들로 인가하는 하나 이상의 보조 전원 입력 단자를 포함한다. 상기 배선 기판은 상기 구동 칩과 결합되며, 상기 전원 입력 단자와 상기 보조 전원 입력 단자를 전기적으로 연결하기 위한 보조 전원 공급 배선을 포함한다.
이러한 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치에 따르면, 구동 칩의 입력 단자들과 출력 단자들 사이에 보조 전원 입력 단자를 형성하고 구동 칩이 결합되는 배선 기판에 전원 입력 단자와 보조 전원 입력 단자를 전기적으로 연결하는 보조 전원 공급 배선을 형성함으로써, 구동 칩의 회로 셀들과 전원 입력 단자간의 배선 저항 편차를 감소시키고, 이를 통해 구동 칩의 출력 신호들 간에 발생되는 출력 편차를 감소시켜 구동 칩의 불량을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세 하게 설명하고자 한다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 실질적으로 영상을 표시하는 표시 패널(200), 상기 표시 패널(200)을 구동시키기 위한 구동 제어 신호들 및 전원 신호를 출력하는 회로 기판(300) 및 상기 표시 패널(200)과 상기 회로 기판(300)을 연결하는 제1 구동 칩 패키지들(400)을 포함한다.
상기 표시 패널(200)은 제1 기판(210), 상기 제1 기판(210)과 대향하여 결합되는 제2 기판(220) 및 상기 제1 기판(210)과 상기 제2 기판(220) 사이에 개재된 액정층(미도시)을 포함할 수 있다.
상기 제1 기판(210)은 예를 들어, 스위칭 소자인 박막 트랜지스터(Thin Film Transistor : 이하, TFT라 칭함)가 매트릭스 형태로 형성된 TFT 기판을 포함할 수 있다. 상기 TFT들의 소오스 단자 및 게이트 단자에는 각각 데이터 라인 및 게이트 라인이 연결되고, 드레인 단자에는 투명한 도전성 재질로 이루어진 화소 전극이 연 결될 수 있다.
상기 제2 기판(220)은 예를 들어, 색을 구현하기 위한 RGB 컬러필터가 박막 형태로 형성된 컬러필터 기판을 포함할 수 있다. 상기 제2 기판(220)에는 투명한 도전성 재질로 이루어진 공통 전극이 형성될 수 있다. 한편, 상기 RGB 컬러필터는 상기 제1 기판(210)에 형성될 수 있다.
상기 표시 패널(200)은 상기 TFT의 게이트 단자에 게이트 신호가 인가되어 상기 TFT가 턴-온(Turn on)되면, 데이터 신호가 화소 전극에 인가되고, 화소 전극과 공통 전극 사이에는 전계가 형성된다. 이러한 전계에 의해 상기 제1 기판(210)과 상기 제2 기판(220) 사이에 배치된 상기 액정층의 액정 분자들의 배열이 변화되고, 상기 액정 분자들의 배열 변화에 따라서 광의 투과도가 변경되어 원하는 계조의 영상을 표시하게 된다.
상기 회로 기판(300)은 외부의 제어 장치로부터 인가되는 영상 신호 및 전원을 가공하여 상기 표시 패널(200)을 구동시키기 위한 구동 제어 신호들 및 전원 신호를 생성한다. 이를 위해, 상기 회로 기판(300)은 상기 구동 제어 신호들을 생성하는 타이밍 제어부, 상기 전원 신호를 생성하는 전원 발생부 등의 구동 제어부를 포함할 수 있다. 상기 회로 기판(300)은 상기 표시 패널(200)의 상기 데이터 라인의 일 단부에 인접한 위치에 배치된다.
상기 제1 구동 칩 패키지들(400)은 상기 회로 기판(300)과 상기 표시 패널(200)을 전기적으로 연결한다. 상기 제1 구동 칩 패키지(400)는 제1 구동 칩(410) 및 상기 제1 구동 칩(410)이 실장되는 제1 배선 기판(420)을 포함한다. 상기 제1 구동 칩(410)은 상기 회로 기판(300)으로부터 인가되는 구동 제어 신호들 및 전원 신호에 반응하여 상기 표시 패널(200)을 구동시키기 위한 데이터 신호들을 출력한다. 상기 제1 구동 칩 패키지(400)의 출력단은 상기 표시 패널(200)을 상기 데이터 라인들과 연결되어 있다.
한편, 상기 표시 장치(100)는 상기 표시 패널(200)의 상기 게이트 라인들과 연결되는 제2 구동 칩 패키지들(500)을 더 포함할 수 있다. 상기 제2 구동 칩 패키지(500)는 제2 구동 칩(510) 및 상기 제2 구동 칩(510)이 실장되는 제2 배선 기판(520)을 포함할 수 있다. 상기 제2 구동 칩(510)는 상기 회로 기판(300)으로부터 인가되는 구동 제어 신호들 및 전원 신호에 반응하여 상기 표시 패널(200)을 구동시키기 위한 게이트 신호들을 출력한다. 상기 제2 구동 칩 패키지(500)의 출력단은 상기 표시 패널(200)의 상기 게이트 라인과 연결되어 있다.
한편, 도시되지는 않았으나, 상기 표시 장치(100)는 제2 구동 칩 패키지들(500)과 연결되는 별도의 회로 기판을 더 포함할 수 있다.
도 2는 도 1에 도시된 제1 구동 칩 패키지를 나타낸 사시도이며, 도 3은 도 2에 도시된 구동 칩의 단자면을 나타낸 평면도이며, 도 4는 도 2에 도시된 구동 칩의 내부를 개략적으로 나타낸 블록도이며, 도 5는 도 4에 도시된 회로 셀의 내부를 개략적으로 나타낸 블록도이다.
도 2 내지 도 5를 참조하면, 제1 구동 칩 패키지(400)는 구동 칩(410) 및 배선 기판(420)을 포함한다.
상기 구동 칩(410)은 입력부(413), 다수의 단위 셀들(412), 출력부(416) 및 보조 입력부(417)를 포함한다.
상기 구동 칩(410)의 내부에는 다수의 회로 셀들(412)이 형성되어 있다. 상기 회로 셀들(412)은 상기 회로 기판(300)으로부터 상기 입력부(413)를 통해 인가되는 구동 제어 신호들 및 전원 신호에 반응하여 상기 표시 패널(200)을 구동시키기 위한 데이터 신호들을 생성하여 상기 출력부(416)로 출력한다. 예를 들어, 상기 회로 셀들(412)은 상기 출력부(416)의 출력 단자들(416a)의 개수와 일치하는 개수만큼 형성된다.
각각의 회로 셀(412)은 쉬프트 레지스터(412a), 데이터 레지스터(412b), 라인 래치부(412c), 디지털-아날로그 변환부(412d) 및 출력 버퍼부(412e)를 포함할 수 있다.
상기 쉬프트 레지스터(412a)는 순차적인 래치 펄스를 생성하여 상기 라인 래치부(412c)에 제공한다. 즉, 상기 회로 기판(300)의 타이밍 제어부에서 입력되는 수평 개시신호(STH)를 데이터 클럭 신호(DCLK)에 응답하여 쉬프트시킨 래치 펄스를 상기 라인 래치부(412c)에 제공한다.
상기 데이터 레지스터(412b)는 순차적으로 입력되는 디지털 데이터 신호(DATA') 즉, 디지털 형태의 적색, 녹색 및 청색 데이터 신호(R', G', B')를 상기 라인 래치부(412c)에 인가한다.
상기 라인 래치부(412c)는 라인 단위로 디지털 데이터 신호(DATA')를 래치하고, 로드 신호(TP)가 입력되면 래치된 라인 단위의 데이터 신호(DATA')를 출력한다.
상기 디지털-아날로그 변환부(412d)는 상기 라인 래치부(412c)로부터 제공되는 디지털 데이터 신호를 계조 전압에 기초하여 대응하는 아날로그 형태의 데이터 신호 즉, 데이터 전압으로 변환하여 출력한다.
상기 출력 버퍼부(412e)는 아날로그 형태로 변환된 데이터 신호를 기준 레벨에 근접하도록 조절하여 출력한다.
한편, 상기 디지털-아날로그 변환부(412d) 및 출력 버퍼부(412e) 내에는 레벨 쉬프터 및 앰프 등이 형성되며, 상기 레벨 쉬프터 및 앰프에는 상기 회로 기판(300)으로부터의 전원 신호가 인가된다.
상기 입력부(413)는 상기 구동 칩(410)의 제1 단부에 길이 방향을 따라 형성된다. 상기 입력부(413)는 상기 회로 기판(300)으로부터의 구동 제어 신호들을 입력 받는 다수의 신호 입력 단자들(414) 및 상기 회로 기판(300)으로부터의 전원 신호를 입력 받는 하나 이상의 전원 입력 단자(415)를 포함한다.
상기 전원 입력 단자(415)는 제1 전원 신호를 입력 받는 적어도 하나의 제1 전원 단자(415a) 및 상기 제1 전원 신호와 다른 제2 전원 신호를 입력 받는 적어도 하나의 제2 전원 단자(415b)를 포함할 수 있다. 예를 들어, 상기 제1 전원 신호는 약 15V 레벨의 전압이며, 상기 제2 전원 신호는 그라운드 레벨의 전압이다.
상기 제1 및 제2 전원 단자들(415a, 415b)은 예를 들어, 상기 신호 입력 단자들(414)의 양측에 각각 하나씩 형성될 수 있다.
상기 출력부(416)는 상기 구동 칩(410)의 상기 제1 단부의 반대측인 제2 단부에 길이 방향을 따라 형성된 출력 단자들(416a)을 포함한다. 상기 출력 단자 들(416a)은 상기 회로 셀들(412)과 각각 전기적으로 연결되어 있다. 상기 회로 셀들(412)에서 생성된 상기 데이터 신호들은 상기 출력 단자들(416)을 통해 외부로 출력된다.
상기 보조 입력부(419)는 상기 회로 셀들(412)과의 거리가 상기 입력부(413)보다 짧게 형성되며, 상기 입력부(413)로부터 상기 입력부(413)가 인가받는 동일한 전원 신호를 인가받아 상기 회로 셀들(412)로 인가한다. 구체적으로, 상기 보조 입력부(419)는 상기 구동 칩(410)의 상기 입력부(413)와 상기 출력부(416) 사이에 형성되는 하나 이상의 보조 전원 입력 단자(417)를 포함한다.
상기 보조 전원 입력 단자(417)는 상기 전원 입력 단자(415)와 동일한 전원 신호를 입력 받는다. 예를 들어, 상기 보조 전원 입력 단자(417)는 상기 제1 전원 단자(415a)와 동일한 제1 전원 신호를 인가받는 적어도 하나의 제1 보조 단자(417a) 및 제2 전원 단자(415b)와 동일한 제2 전원 신호를 인가받는 적어도 하나의 제2 보조 단자(417b)를 포함할 수 있다.
상기 제1 보조 단자(417a) 및 상기 제2 보조 단자(417b)는 각각 구동 칩(410)의 길이 방향을 따라 복수가 형성될 수 있다.
한편, 구동 칩(410)의 내부에는 상기 회로 셀들(412)과 상기 전원 입력 단자(415) 및 상기 보조 전원 입력 단자(417)를 전기적으로 연결하기 위한 전원 공급 배선(418)이 형성된다. 예를 들어, 상기 전원 공급 배선(418)은 상기 회로 셀들(412) 내에 형성된 상기 레벨 쉬프터 및 앰프 등에 각각 전기적으로 연결된다. 즉, 상기 전원 공급 배선(418)은 상기 전원 입력 단자(415)로부터 연장된 후, 모든 회로 셀들(412)에 두 라인 이상이 병렬적으로 연결되도록 형성되어 있다.
상기 전원 공급 배선(418)은 상기 제1 전원 단자(415a)와 전기적으로 연결되는 제1 전원 배선(418a) 및 상기 제2 전원 단자(415b)와 전기적으로 연결되는 제2 전원 배선(418b)을 포함할 수 있다.
상기 제1 전원 단자(415a)로 인가된 상기 제1 전원 신호는 상기 제1 전원 배선(418a)을 통해 상기 회로 셀들(412)에 인가되며, 상기 제2 전원 단자(415b)로 인가된 상기 제2 전원 신호는 상기 제2 전원 배선(418b)을 통해 상기 회로 셀들(412)에 인가된다. 한편, 상기 제1 보조 단자(417a)는 상기 제1 전원 배선(418a)과 전기적으로 연결되어 있으며, 상기 제2 보조 단자(417b)는 상기 제2 전원 배선(418b)과 전기적으로 연결되어 있다.
한편, 상기 신호 입력 단자(414), 전원 입력 단자(415), 출력 단자(416a) 및 보조 전원 입력 단자(417)는 범프(bump) 형태로 형성될 수 있다.
도 6은 도 2에 도시된 배선 기판을 구체적으로 나타낸 평면도이다.
도 3, 도4 및 도 6을 참조하면, 상기 배선 기판(420)은 상기 구동 칩(410)과 결합된다. 예를 들어, 상기 구동 칩(410)은 도 6에 도시된 바와 같이, 상기 배선 기판(420)의 점선에 대응되는 위치에 결합된다. 예를 들어, 상기 배선 기판(420)과 구동 칩(410)은 이방성 도전 필름(Anisotropic Conductive Film : ACF)을 통해 서로 결합된다. 이와 같은 상기 구동 칩(410)과 상기 배선 기판(420)의 결합을 통해 구동 칩(410)의 단자들과 배선 기판(420)의 패드들이 전기적으로 연결되게 된다. 상기 배선 기판(420)은 예를 들어, 구리 배선이 형성된 연성 필름으로 이루어 진다.
상기 배선 기판(420)은 상기 구동 칩(410)의 단자들과 전기적으로 연결되는 입력 패드들(423), 출력 패드들(426) 및 보조 전원 입력 패드(427)를 포함한다.
상기 입력 패드들(423)은 상기 구동 칩(410)의 상기 신호 입력 단자들(414)과 전기적으로 연결되는 신호 입력 패드들(424) 및 상기 전원 입력 단자(415)와 전기적으로 연결되는 전원 입력 패드(425)를 포함한다.
상기 전원 입력 패드(425)는 상기 제1 전원 단자(415a)와 전기적으로 연결되는 제1 전원 패드(425a) 및 상기 제2 전원 단자(415b)와 전기적으로 연결되는 제2 전원 패드(425b)를 포함할 수 있다.
상기 출력 패드들(426)은 상기 구동 칩(410)의 출력 단자들(416a)과 전기적으로 연결된다.
상기 보조 전원 입력 패드(427)는 상기 입력 패드들(423)과 상기 출력 패드들(426) 사이에 형성되어 상기 보조 전원 입력 단자(417)와 전기적으로 연결된다. 상기 보조 전원 입력 패드(427)는 상기 제1 보조 단자(417a)와 전기적으로 연결되는 제1 보조 패드(427a) 및 상기 제2 보조 단자(417b)와 전기적으로 연결되는 제2 보조 패드(427b)를 포함할 수 있다. 상기 제1 및 제2 보조 패드들(427a, 427b)은 각각 상기 제1 및 제2 보조 단자들(417a, 417b)에 대응하여 복수가 형성될 수 있다.
상기 배선 기판(420)은 상기 구동 칩(410)의 상기 전원 입력 단자(415)와 상기 보조 전원 입력 단자(417)를 전기적으로 연결하기 위한 보조 전원 공급 배 선(428)을 더 포함한다. 상기 보조 전원 공급 배선(428)은 낮은 비저항을 갖는 구리로 형성되는 것이 바람직하다.
상기 보조 전원 공급 배선(428)은 상기 전원 입력 패드(425)와 상기 보조 전원 입력 패드(427)를 전기적으로 연결한다. 예를 들어, 상기 보조 전원 공급 배선(428)은 상기 제1 입력 패드(425a)와 상기 제1 보조 패드(427a)를 전기적으로 연결하는 제1 보조 배선(428a) 및 상기 제2 입력 패드(425b)와 상기 제2 보조 패드(427b)를 전기적으로 연결하는 제2 보조 배선(428b)을 포함할 수 있다.
상기 제1 보조 패드(427a) 및 상기 제2 보조 패드(427b)는 상기 제1 보조 배선(428a) 및 상기 제2 보조 배선(428b)이 절연되도록 적절히 배치되는 것이 바람직하다.
상기 보조 전원 공급 배선(428)은 상기 보조 전원 입력 패드들(427)을 전기적으로 연결하는 서브 보조 배선들(428c, 428d)을 포함할 수 있다. 예를 들어, 상기 보조 전원 공급 배선(428)은 상기 제1 보조 패드(427a)들을 서로 전기적으로 연결하는 제1 서브 보조 배선(428c) 및 상기 제2 보조 패드들(427b)을 서로 전기적으로 연결하는 제2 서브 보조 배선(428d)을 포함할 수 있다.
상기 회로 기판(300)으로부터 인가되는 구동 제어 신호들 및 전원 신호는 상기 배선 기판(420)에 형성된 제1 리드선들(421)을 통해 상기 신호 입력 패드들(424) 및 상기 전원 입력 패드(425)에 각각 전달된다.
상기 전원 입력 패드(425)에 전달된 상기 전원 신호는 상기 구동 칩(410)의 내부에 형성된 상기 전원 공급 배선(418)을 통해 상기 회로 셀들(412)에 인가된다. 또한, 상기 전원 입력 패드(425)에 전달된 상기 전원 신호는 상기 배선 기판(420)에 형성된 상기 보조 전원 공급 배선(428)을 통해 상기 보조 전원 입력 패드(427)에 전달되고, 상기 보조 전원 입력 패드(427)와 연결된 상기 전원 공급 배선(418)을 통해 상기 회로 셀들(412)에 인가된다.
보다 구체적으로, 상기 제1 전원 패드(425a)에 전달된 상기 제1 전원 신호는 구동 칩(410)의 상기 제1 전원 단자(415a)에 인가된 후, 상기 제1 전원 배선(418a)을 통해 상기 회로 셀들(412)에 인가된다. 동시에, 상기 제1 전원 신호는 상기 제1 전원 단자(415a)로부터 상기 제1 보조 배선(428a) 및 상기 제1 서브 보조 배선(428c)을 통해 상기 제1 보조 패드들(427a)에 전달된 후, 상기 제1 전원 배선(418a)을 통해 상기 회로 셀들(412)에 인가된다. 또한, 상기 제2 전원 패드(425b)에 전달된 상기 제2 전원 신호는 구동 칩(410)의 상기 제2 전원 단자(415b)에 인가된 후, 상기 제2 전원 배선(418b)을 통해 상기 회로 셀들(412)에 인가된다. 동시에, 상기 제2 전원 신호는 상기 제2 전원 단자(415b)로부터 상기 제2 보조 배선(428b) 및 상기 제2 서브 보조 배선(428d)을 통해 상기 제2 보조 패드들(427b)에 전달된 후, 상기 제2 전원 배선(418b)을 통해 상기 회로 셀들(412)에 인가된다.
이와 같이, 상기 구동 칩(410)의 상기 전원 입력 단자(415)와 출력 단자들(426a) 사이에 상기 보조 전원 입력 단자(417)를 형성하고, 상기 전원 입력 단자(415)와 상기 보조 전원 입력 단자(417)를 전기적으로 연결하는 상기 보조 전원 공급 배선(428)을 구리 등의 저저항 물질로 상기 배선 기판(420) 상에 형성함으로 써, 상기 전원 공급 배선(418)만이 형성되어 있을 경우에 비하여, 배선 저항으로 인한 각 회로 셀(412)에 전달되는 공급 전원의 편차를 현저히 감소시킬 수 있다.
예를 들어, 구동 칩(410) 내부에 전원 공급 배선(418)만이 형성되어 있는 경우, 전원 입력 단자(415)와 상기 전원 입력 단자(415)로부터 가장 멀리 떨어져 있는 회로 셀(412)간의 배선 저항은 약 10Ω 정도로 측정되었으나, 배선 기판(420)에 보조 전원 공급 배선(428)을 형성한 경우, 전원 입력 단자(415)와 상기 전원 입력 단자(415)로부터 가장 멀리 떨어져 있는 회로 셀(412)간의 배선 저항은 약 3Ω 정도로 감소되는 것이 확인되었다. 이는, 보조 전원 공급 배선(428)이 형성되지 않은 경우, 전원 입력 단자(415)와 전원 입력 단자(415)에서 가장 가까운 회로 셀(412) 사이의 배선 저항과, 전원 입력 단자(415)와 전원 입력 단자(415)에서 가장 먼 회로 셀(412) 사이의 배선 저항과의 편차가 최대 10Ω까지 발생될 수 있는 것을 의미한다. 반면, 배선 기판(420)에 보조 전원 공급 배선(428)이 형성된 경우, 전원 입력 단자(415)와 전원 입력 단자(415)에서 가장 가까운 회로 셀(412) 사이의 배선 저항과, 전원 입력 단자(415)와 전원 입력 단자(415)에서 가장 먼 회로 셀(412) 사이의 배선 저항과의 편차가 최대 3Ω까지 발생될 수 있는 것을 의미하므로, 회로 셀들(412)간의 배선 저항의 편차가 크게 감소되게 된다. 따라서, 전원 입력 단자(415)와 회로 셀들(412)간의 배선 저항의 편차가 감소됨으로 인해, 구동 칩(410)의 출력 신호들 간에 발생되는 출력 편차가 감소된다.
상기 구동 칩(410)의 회로 셀들(412)에서 생성된 데이터 신호는 상기출력 단자들(416a) 및 출력 패드들(426)을 거쳐 상기 배선 기판(420)에 형성된 제2 리드선 들(422)을 통해 상기 표시 패널(200)에 전달된다.
한편, 본 실시예에서는 구동 칩(410)이 배선 기판(420)에 결합된 구성을 나타내고 있으나, 이와 달리, 구동 칩(410)이 표시 패널(200) 상에 직접 실장되는 칩 온 글라스(chip on glass : COA) 구조에서도 표시 패널(200) 상에 보조 전원 공급 배선을 형성함으로써, 본 실시예와 동일한 효과를 달성할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2는 도 1에 도시된 제1 구동 칩 패키지를 나타낸 사시도이다.
도 3은 도 2에 도시된 구동 칩의 단자면을 나타낸 평면도이다.
도 4는 도 2에 도시된 구동 칩의 내부를 개략적으로 나타낸 블록도이다.
도 5는 도 4에 도시된 회로 셀의 내부를 개략적으로 나타낸 블록도이다.
도 6은 도 2에 도시된 배선 기판을 구체적으로 나타낸 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시 장치 200 : 표시 패널
300 : 회로 기판 400 : 구동 칩 패키지
410 : 구동 칩 412 : 회로 셀
413 : 입력부 414 : 신호 입력 단자
415 : 전원 입력 단자 416 : 출력부
417 : 보조 전원 입력 단자 418 : 전원 공급 배선
419 : 보조 입력부 420 : 배선 기판
428 : 보조 전원 공급 배선

Claims (20)

  1. 외부 신호를 인가받는 다수의 입력 단자들 및 전원 신호를 인가받는 하나 이상의 전원 입력 단자를 포함하는 입력부;
    상기 입력부로부터 인가되는 신호에 반응하여 구동 신호를 생성하는 다수의 회로 셀들;
    상기 회로 셀들과의 거리가 상기 입력부보다 짧고, 상기 입력부로부터 상기 입력부가 인가받은 동일한 신호를 인가받아 상기 회로 셀들에 인가하며, 상기 전원 입력 단자와 동일한 전원 신호를 인가받는 하나 이상의 보조 전원 입력 단자를 포함하는 보조 입력부; 및
    상기 회로 셀들과 상기 전원 입력 단자 및 상기 전원 보조 입력 단자를 전기적으로 연결하는 전원 공급 배선을 포함하는 구동 칩.
  2. 삭제
  3. 제1항에 있어서,
    상기 회로 셀들 각각에 대응하여 형성되며, 상기 회로 셀들이 생성한 상기 구동 신호를 외부로 출력하는 다수의 출력 단자들을 포함하는 출력부를 더 포함하는 것을 특징으로 하는 구동 칩.
  4. 제3항에 있어서,
    상기 입력부는 상기 구동 칩의 제1 단부에 길이 방향을 따라 형성되며,
    상기 출력부는 상기 제1 단부의 반대측인 상기 구동 칩의 제2 단부에 길이 방향을 따라 형성되며,
    상기 보조 입력부는 상기 입력부와 상기 출력부 사이에 형성되는 것을 특징으로 하는 구동 칩.
  5. 제3항에 있어서,
    상기 전원 입력 단자, 상기 출력 단자 및 상기 보조 전원 입력 단자는 단자 형태인 것을 특징으로 하는 구동 칩.
  6. 삭제
  7. 제1항에 있어서,
    상기 전원 공급 배선은 상기 회로 셀들 내에 형성된 앰프 및 레벨 쉬프터에 전기적으로 연결되는 것을 특징으로 하는 구동 칩.
  8. 외부 신호를 인가받는 다수의 입력 단자들을 포함하는 입력부,
    상기 입력부로부터 인가되는 신호에 반응하여 구동 신호를 생성하는 다수의 회로 셀들, 및
    상기 회로 셀들과의 거리가 상기 입력부보다 짧고 상기 입력부로부터 상기 입력부가 인가받은 동일한 신호를 인가받아 상기 회로 셀들로 인가하는 보조 입력부를 포함하는 구동 칩; 및
    상기 구동 칩과 결합되며, 상기 입력부의 일부와 상기 보조 입력부를 전기적으로 연결하기 위한 보조 전원 공급 배선을 포함하는 배선 기판을 포함하는 구동 칩 패키지.
  9. 제8항에 있어서,
    상기 입력부는 전원 신호를 인가받는 하나 이상의 전원 입력 단자를 포함하고,
    상기 보조 입력부는 상기 전원 입력 단자와 동일한 전원 신호를 인가받는 하나 이상의 보조 전원 입력 단자를 포함하는 것을 특징으로 하는 구동 칩 패키지.
  10. 제9항에 있어서, 상기 배선 기판은
    상기 전원 입력 단자와 전기적으로 연결되는 전원 입력 패드; 및
    상기 보조 전원 입력 단자와 전기적으로 연결되는 보조 전원 입력 패드를 더 포함하며,
    상기 보조 전원 공급 배선은 상기 전원 입력 패드와 상기 보조 전원 입력 패 드를 전기적으로 연결하는 것을 특징으로 하는 구동 칩 패키지.
  11. 제10항에 있어서, 상기 구동 칩은
    상기 회로 셀들 각각에 대응하여 형성되며, 상기 회로 셀들이 생성한 상기 구동 신호를 외부로 출력하는 다수의 출력 단자들을 포함하는 출력부를 더 포함하는 것을 특징으로 하는 구동 칩 패키지.
  12. 제11항에 있어서,
    상기 입력부는 상기 구동 칩의 제1 단부에 길이 방향을 따라 형성되며.
    상기 출력부는 상기 제1 단부의 반대측인 상기 구동 칩의 제2 단부에 길이 방향을 따라 형성되며,
    상기 보조 입력부는 상기 입력부와 상기 출력부 사이에 형성되는 것을 특징으로 하는 구동 칩 패키지.
  13. 제11항에 있어서,
    상기 전원 입력 단자, 상기 출력 단자 및 상기 보조 전원 입력 단자는 단자 형태인 것을 특징으로 하는 구동 칩 패키지.
  14. 제10항에 있어서, 상기 구동 칩은
    상기 회로 셀들과 상기 전원 입력 단자 및 상기 전원 보조 입력 단자를 전기 적으로 연결하는 전원 공급 배선을 더 포함하는 것을 특징으로 하는 구동 칩 패키지.
  15. 제14항에 있어서,
    상기 전원 공급 배선은 상기 회로 셀들 내에 형성된 앰프 및 레벨 쉬프터에 전기적으로 연결되는 것을 특징으로 하는 구동 칩 패키지.
  16. 제12항에 있어서,
    상기 보조 전원 입력 단자는 상기 구동 칩의 길이 방향을 따라 복수가 형성되며,
    상기 보조 전원 입력 패드는 상기 보조 전원 입력 단자에 대응하여 복수가 형성된 것을 특징으로 하는 구동 칩 패키지.
  17. 제16항에 있어서,
    상기 보조 전원 공급 배선은 상기 보조 전원 입력 패드들을 서로 전기적으로 연결하는 서브 보조 배선을 포함하는 것을 특징으로 하는 구동 칩 패키지.
  18. 영상을 표시하는 표시 패널;
    상기 표시 패널을 구동시키는 구동 제어 신호들 및 전원 신호를 출력하는 회로 기판; 및
    상기 표시 패널과 상기 회로 기판을 연결하는 구동 칩 패키지를 포함하며,
    상기 구동 칩 패키지는,
    외부로부터 전원 신호를 인가받는 하나 이상의 전원 입력 단자를 포함하는 입력부,
    상기 입력부로부터 인가되는 신호에 반응하여 구동 신호를 생성하는 다수의 회로 셀들,
    상기 회로 셀들 각각에 대응하여 형성되며, 상기 회로 셀들이 생성한 상기 구동 신호를 외부로 출력하는 다수의 출력 단자들을 포함하는 출력부, 및
    상기 입력부와 상기 출력부 사이에 형성되고, 상기 전원 입력 단자와 동일한 전원 신호를 인가받아 상기 회로 셀들로 인가하는 하나 이상의 보조 전원 입력 단자를 포함하는 보조 입력부를 포함하는 구동 칩; 및
    상기 구동 칩과 결합되며, 상기 전원 입력 단자와 상기 보조 전원 입력 단자를 전기적으로 연결하기 위한 보조 전원 공급 배선을 포함하는 배선 기판을 포함하는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 배선 기판은
    상기 전원 입력 단자와 전기적으로 연결되는 전원 입력 패드; 및
    상기 보조 전원 입력 단자와 전기적으로 연결되는 보조 전원 입력 패드를 더 포함하며,
    상기 보조 전원 공급 배선은 상기 전원 입력 패드와 상기 보조 전원 입력 패 드를 전기적으로 연결하는 것을 특징으로 하는 표시 장치.
  20. 제19항에 있어서, 상기 구동 칩은
    상기 회로 셀들과 상기 전원 입력 단자 및 상기 전원 보조 입력 단자를 전기적으로 연결하는 전원 공급 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020070073805A 2007-07-24 2007-07-24 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치 KR101387922B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070073805A KR101387922B1 (ko) 2007-07-24 2007-07-24 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치
US12/173,316 US8395610B2 (en) 2007-07-24 2008-07-15 Driving chip, driving chip package having the same, display apparatus having the driving chip, and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073805A KR101387922B1 (ko) 2007-07-24 2007-07-24 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20090010574A KR20090010574A (ko) 2009-01-30
KR101387922B1 true KR101387922B1 (ko) 2014-04-22

Family

ID=40294888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073805A KR101387922B1 (ko) 2007-07-24 2007-07-24 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치

Country Status (2)

Country Link
US (1) US8395610B2 (ko)
KR (1) KR101387922B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578418B (zh) * 2012-07-23 2016-08-10 乐金显示有限公司 显示装置和形成显示装置的方法
KR102260431B1 (ko) * 2014-12-18 2021-06-04 삼성디스플레이 주식회사 표시장치
KR102492104B1 (ko) * 2015-12-10 2023-01-27 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102638304B1 (ko) 2016-08-02 2024-02-20 삼성디스플레이 주식회사 표시장치
US10340255B2 (en) * 2016-09-05 2019-07-02 SK Hynix Inc. Semiconductor apparatus and semiconductor system including the same
KR102657544B1 (ko) * 2016-09-05 2024-04-16 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
CN111968525A (zh) * 2020-09-23 2020-11-20 京东方科技集团股份有限公司 一种覆晶薄膜、显示基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546097A (ja) * 1991-08-19 1993-02-26 Seiko Epson Corp 液晶表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050278512A1 (en) * 1988-12-22 2005-12-15 Ehlig Peter N Context switching devices, systems and methods
WO1991016656A1 (en) * 1990-04-24 1991-10-31 Seiko Epson Corporation Semiconductor device provided with circuit cell and array, and data input-output device
US6759732B1 (en) * 1990-04-24 2004-07-06 Seiko Epson Corporation Semiconductor device with circuit cell array and arrangement on a semiconductor chip
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
US6396136B2 (en) * 1998-12-31 2002-05-28 Texas Instruments Incorporated Ball grid package with multiple power/ground planes
JP3484365B2 (ja) * 1999-01-19 2004-01-06 シャープ株式会社 半導体装置用パッケージ、この半導体装置用パッケージのテスト時に使用するプローブカード、および、このプローブカードを用いたパッケージのテスト方法
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
JP2003015613A (ja) * 2001-06-29 2003-01-17 Internatl Business Mach Corp <Ibm> 液晶表示装置、液晶ドライバ、ｌｃｄコントローラ、および複数のドライバｉｃにおける駆動方法
KR100898784B1 (ko) * 2002-10-14 2009-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100603874B1 (ko) * 2003-03-31 2006-07-24 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치
KR100566605B1 (ko) * 2003-06-23 2006-03-31 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동회로 및 그 구동방법
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
US7427985B2 (en) * 2003-10-31 2008-09-23 Au Optronics Corp. Integrated circuit for driving liquid crystal display device
US6940301B2 (en) * 2003-12-12 2005-09-06 Au Optronics Corporation Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP2005292505A (ja) 2004-03-31 2005-10-20 Sharp Corp 表示パネル及びｉｃチップ、並びに、これらの製造方法
US20060007086A1 (en) * 2004-07-09 2006-01-12 Young-Joon Rhee Liquid crystal display device, signal transmission film, and display apparatus having the signal transmission film
JP4591886B2 (ja) * 2004-07-21 2010-12-01 ローム株式会社 半導体装置を用いた電源回路装置
KR20060054811A (ko) * 2004-11-16 2006-05-23 삼성전자주식회사 표시장치용 구동칩과, 이를 갖는 표시장치
KR20060060969A (ko) 2004-12-01 2006-06-07 디스플레이칩스 주식회사 엘시디 구동용 디바이스와, 이를 결합하기 위한 엘시디패널의 도전패턴
TW200634375A (en) * 2005-03-28 2006-10-01 Elan Microelectronics Corp Power line structure for liquid crystal display panel
JP4595823B2 (ja) * 2006-01-24 2010-12-08 株式会社デンソー ボールグリッドアレイ
JP2007199492A (ja) * 2006-01-27 2007-08-09 Toshiba Matsushita Display Technology Co Ltd 平面表示装置及びその製造方法
TWI346826B (en) * 2006-10-26 2011-08-11 Taiwan Tft Lcd Ass Bonding structure and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546097A (ja) * 1991-08-19 1993-02-26 Seiko Epson Corp 液晶表示装置

Also Published As

Publication number Publication date
KR20090010574A (ko) 2009-01-30
US20090027366A1 (en) 2009-01-29
US8395610B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
KR101387922B1 (ko) 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치
US7193623B2 (en) Liquid crystal display and driving method thereof
US8072404B2 (en) Liquid crystal display device
CN107065376B (zh) 一种阵列基板和电子纸显示装置
KR101451796B1 (ko) 표시장치
JP4593904B2 (ja) 液晶表示装置
KR100878274B1 (ko) 표시 장치
KR102379779B1 (ko) 칩 온 필름 및 그를 포함하는 디스플레이 장치
JP2004310024A (ja) 液晶表示装置及びその検査方法
KR20110028124A (ko) 액정 표시장치
JP2004310024A5 (ko)
US6771248B2 (en) Display module
KR20070120229A (ko) 표시 기판 및 이를 구비한 표시 장치
TWI404011B (zh) 非揮發性顯示模組及非揮發性顯示裝置
KR20090103463A (ko) 표시 장치
KR101931248B1 (ko) 표시장치 및 그 제조방법
KR20150022182A (ko) 표시 장치
KR100973803B1 (ko) 액정 표시 장치
KR100993835B1 (ko) 액정표시장치
KR20090093180A (ko) 액정표시장치
KR100995568B1 (ko) 액정표시장치
KR20110018572A (ko) 액정표시장치
KR100975815B1 (ko) 액정표시장치
KR101006441B1 (ko) 액정 표시판 조립체 및 액정 표시 장치
KR101048711B1 (ko) 타이밍 컨트롤러

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6