JP2018032848A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018032848A
JP2018032848A JP2017121506A JP2017121506A JP2018032848A JP 2018032848 A JP2018032848 A JP 2018032848A JP 2017121506 A JP2017121506 A JP 2017121506A JP 2017121506 A JP2017121506 A JP 2017121506A JP 2018032848 A JP2018032848 A JP 2018032848A
Authority
JP
Japan
Prior art keywords
bump
transistor
unit transistors
semiconductor device
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017121506A
Other languages
English (en)
Inventor
佐々木　健次
Kenji Sasaki
健次 佐々木
健一 嶋本
Kenichi Shimamoto
健一 嶋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JP2018032848A publication Critical patent/JP2018032848A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】単位トランジスタの最高温度の低下又は温度ばらつきの低減を実現する。
【解決手段】半導体装置は、第１方向の第１辺及び第２方向の第２辺を有する主面を有する半導体基板と、半導体基板の第１辺側の領域に形成された複数のトランジスタ列と、複数のバンプと、を備え、複数のバンプは第１方向の長さが長い第１及び第２バンプを含み、第１辺と第１バンプとの距離は第１辺と第２バンプとの距離に比べて短く、複数のトランジスタ列は第１及び第２トランジスタ列を含み、第１トランジスタ列は、第１バンプに重なるように第１方向に沿って配置された複数の第１単位トランジスタを有し、第２トランジスタ列は、第２バンプに重なるように第１方向に沿って配置された複数の第２単位トランジスタを有し、半導体基板の主面の平面視において、第１単位トランジスタ１つ当たりの第１バンプの面積は、第２単位トランジスタ１つ当たりの第２バンプの面積より大きい。
【選択図】図１

Description

本発明は、半導体装置に関する。
携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために電力増幅回路が用いられる。電力増幅回路においては、高い出力電力レベルを満たすため、並列接続された複数の単位トランジスタが半導体基板に配置される構成（以下、マルチフィンガー構成とも呼ぶ。）が用いられ得る。
上述のマルチフィンガー構成においては、単位トランジスタの配置に応じて単位トランジスタ間に温度ばらつきが生じ得る。ここで、トランジスタは一般的に、温度が高いほど多くの電流が流れるという温度特性を持つ。従って、複数の単位トランジスタ間に温度ばらつきが生じると、比較的温度が高い単位トランジスタに多くの電流が流れることにより、出力電力の不足や電力効率の悪化、さらには熱暴走に起因するトランジスタの破壊を招くという問題がある。
この問題に対処するため、例えば特許文献１には、半導体基板の外側に比べて内側に配置される単位トランジスタの数が少なくなるように複数の単位トランジスタが配置された構成が開示されている。当該構成においては、半導体基板の内側の温度が最も高くなるという前提に基づき、内側に配置する単位トランジスタの数を減らすことにより、基板全体の温度のばらつきを低減している。
特開２００６−１８６１５９号公報
しかしながら、特許文献１においては、半導体基板における放熱度合の相違は考慮されていない。すなわち、半導体基板では内側に熱がこもるとは限られず、例えば半導体基板の外側は外枠までの距離が近いために放熱される領域が限られてしまい、放熱度合が内側に比べて低い可能性も考えられる。この場合、半導体基板の外側に配置された単位トランジスタの温度が過度に上昇する可能性がある。
本発明は、かかる事情に鑑みてなされたものであり、複数の単位トランジスタの最高温度の低下又は温度ばらつきの低減を実現する半導体装置を提供することを目的とする。
かかる目的を達成するため、本発明の一側面に係る半導体装置は、第１方向の第１辺及び第１方向に交差する第２方向の第２辺を有する略矩形状の主面を有する半導体基板と、半導体基板のうち、当該半導体基板の第１方向に延びる中心線から第１辺側の領域に形成された複数のトランジスタ列と、第１辺側の領域に形成された複数のバンプと、を備え、複数のバンプは、半導体基板の主面の平面視において、第１方向の長さが第２方向の長さに比べて長い第１バンプ及び第２バンプを含み、第１バンプ及び第２バンプは、半導体基板の主面の平面視において、第１辺と第１バンプとの第２方向の距離が第１辺と第２バンプとの第２方向の距離に比べて短くなるように、第２方向に沿って配置され、複数のトランジスタ列は、第２方向に沿って配置された第１トランジスタ列及び第２トランジスタ列を含み、第１トランジスタ列は、半導体基板の主面の平面視において、第１バンプに少なくとも一部が重なるように第１方向に沿って配置された複数の第１単位トランジスタを有し、第２トランジスタ列は、半導体基板の主面の平面視において、第２バンプに少なくとも一部が重なるように第１方向に沿って配置された複数の第２単位トランジスタを有し、半導体基板の主面の平面視において、複数の第１単位トランジスタ１つ当たりの第１バンプの面積は、複数の第２単位トランジスタ１つ当たりの第２バンプの面積より大きい。
本発明によれば、複数の単位トランジスタの最高温度の低下又は温度ばらつきの低減を実現する半導体装置を提供することができる。
本発明の第１実施形態に係る半導体装置１００Ａの平面図である。 本発明の第１実施形態の比較例（半導体装置１０００）の平面図である。 本発明の第１実施形態の変形例に係る半導体装置１００Ｂの平面図である。 本発明の第１実施形態の変形例に係る半導体装置１００Ｃの平面図である。 本発明の第１実施形態及びその変形例、並びに比較例における各単位トランジスタの温度を示すシミュレーション結果である。 図５に示されるシミュレーション結果の一部を示すグラフである。 本発明の第２実施形態に係る半導体装置２００Ａの平面図である。 本発明の第２実施形態の変形例に係る半導体装置２００Ｂの平面図である。 本発明の第２実施形態の変形例に係る半導体装置２００Ｃの平面図である。 本発明の第２実施形態及びその変形例、並びに比較例における各単位トランジスタの温度を示すシミュレーション結果である。 図１０に示されるシミュレーション結果の一部を示すグラフである。 本発明の第３実施形態に係る半導体装置３００Ａの平面図である。 本発明の第４実施形態に係る半導体装置４００Ａの平面図である。 参考例に係る半導体装置４０００の平面図である。 本発明の第３実施形態及び第４実施形態、並びに比較例及び参考例における各単位トランジスタの温度を示すシミュレーション結果である。 図１０及び図１５に示されるシミュレーション結果の一部を示すグラフである。
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。以下の図面の記載において、同一又は類似の構成要素は同一又は類似の符号で表している。図面は例示であり、各部の寸法や形状は模式的なものであり、本願発明の技術的範囲を当該実施形態に限定して解するべきではない。
図１は、本発明の第１実施形態に係る半導体装置１００Ａの平面図であり、図２は、本発明の第１実施形態の比較例（半導体装置１０００）の平面図である。半導体装置１００Ａの適用例は特に限定されないが、本明細書においては、例えば電力増幅回路において、無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を増幅して増幅信号を出力する増幅器であるものとして説明する。なお、電力増幅回路が複数段の増幅器を備える場合、半導体装置１００Ａは、例えば最終段の増幅器として用いられると特に有効である。最終段の増幅器は、他段の増幅器に比べて出力電力が大きく、他段より多くの単位トランジスタが並列接続されるためである。
図１に示されるように、半導体装置１００Ａは、例えば、半導体基板１０、トランジスタ列２１〜２８及びバンプ３１〜３８，４１，４２を備える。すなわち、半導体装置１００Ａはフリップチップ構造であり、バンプ３１〜３８によって実装基板に実装されるチップである。なお、図１においては、電力増幅器が備える他の構成要素については図示を省略する。
半導体基板１０は、ＸＹ平面に平行な主面１１を有する。主面１１は、Ｙ軸（第１方向）に平行な短辺Ｄ１（第１辺），Ｄ２と、Ｙ軸に交差する（図１においては直交する）Ｘ軸（第２方向）に平行な長辺Ｗ１（第２辺），Ｗ２を有する略矩形状を成す。以下、短辺Ｄ１，Ｄ２及び長辺Ｗ１，Ｗ２を併せて「外枠」とも呼ぶ。半導体基板１０の材料は特に限定されないが、例えばＧａＡｓ等の化合物半導体である。
半導体基板１０の主面１１上に、複数のトランジスタ列２１〜２８が形成される。具体的には、主面１１の平面視において、Ｙ軸方向に延びる半導体基板１０の中心線Ｃ１を基準として、短辺Ｄ１側の領域Ｒ１にトランジスタ列２１〜２４がＸ軸方向に沿って形成され、短辺Ｄ２側の領域Ｒ２にトランジスタ列２５〜２８がＸ軸方向に沿って形成される。ここで「トランジスタ列」とは、後述する複数の単位トランジスタが一列に並べられて構成された列である。
領域Ｒ１に形成されるトランジスタ列２１〜２４は一方の増幅器を構成し、領域Ｒ２に形成されるトランジスタ列２５〜２８は他方の増幅器を構成する。すなわち、半導体装置１００Ａには２つの増幅器が形成される。２つの増幅器は、例えば増幅するＲＦ信号の通信規格の相違や周波数帯域の相違などによって使い分けられる。なお、後述するシミュレーションにおいては、２つの増幅器は同時に動作せず、一方の増幅器が増幅動作を行う場合は他方の増幅器は増幅動作を行わない（すなわち、一方の領域は他方の領域に発熱の影響を与えない）ものとしている。
トランジスタ列２１〜２８は、それぞれ、複数の単位トランジスタを含む。例えば領域Ｒ１を例とすると、トランジスタ列２１〜２４は、それぞれ、Ｙ軸方向に沿って整列配置された４個の単位トランジスタＱ１〜Ｑ４（第１単位トランジスタ），Ｑ５〜Ｑ８，Ｑ９〜Ｑ１２（第２単位トランジスタ），Ｑ１３〜Ｑ１６を含む。単位トランジスタＱ１〜Ｑ１６は、特に限定されないが、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタである。ここで、「単位トランジスタ」とは、少なくともベース層、コレクタ層及びエミッタ層を含み、トランジスタとして機能する最小単位の構成のことを指す。なお、図示は省略されているが、各単位トランジスタのベースに付加素子として、例えばベースバラスト抵抗やキャパシタが接続され、単位トランジスタとこれらの付加素子を含めて１つの単位セルを構成していてもよい。また、単位トランジスタは、電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の他のトランジスタであってもよい。その場合、ベース、コレクタ及びエミッタを、それぞれ、ゲート、ドレイン及びソースと読み替えればよい。
単位トランジスタＱ１〜Ｑ１６は、各々のコレクタ同士、エミッタ同士及びベース同士が互いに電気的に接続されている。これにより、単位トランジスタＱ１〜Ｑ１６は並列接続されたマルチフィンガー構成となり、全体として１つのトランジスタであるかのように動作する。
トランジスタ列２１〜２８の配置に合わせて、複数のバンプ３１〜３８が形成される。具体的には、半導体基板１０の主面１１上において、領域Ｒ１にバンプ３１〜３４がＸ軸方向に沿って形成され、領域Ｒ２にバンプ３５〜３８がＸ軸方向に沿って形成される。バンプ３１〜３８は、いずれもＸ軸方向の長さよりＹ軸方向の長さの方が長く、主面１１の平面視においてＹ軸方向に沿って細長い形状を成す。なお、図１では、バンプと単位トランジスタとの位置関係を示すために、バンプの上に単位トランジスタが描かれているが、実際には半導体基板１０の主面１１上に単位トランジスタが形成され、その上にバンプが形成される。
バンプ３１〜３８は、それぞれ、トランジスタ列２１〜２８に含まれる単位トランジスタのエミッタに電気的に接続され、エミッタ電極として機能する。そして、半導体基板１０の実装時にバンプ３１〜３８が実装基板における接地電極に電気的に接続されることにより、各単位トランジスタのエミッタが接地に接続される。バンプ３１〜３８が、他の端子より多くの電流が流れるエミッタに電気的に接続されることにより、他の端子に接続される場合に比べて温度上昇の抑制の効果が上がる。なお、本明細書においては、バンプ３１〜３８が単位トランジスタのエミッタに接続される構成を例として説明するが、バンプ３１〜３８が接続される端子はこれに限られず、例えばコレクタ等の他の端子であってもよい。
バンプ４１，４２は、それぞれ、領域Ｒ１，Ｒ２に形成された単位トランジスタのコレクタに電気的に接続され、コレクタ電極として機能する。
次に、単位トランジスタ及びバンプの配置の詳細について説明する。なお、２つの領域Ｒ１，Ｒ２に形成された構成要素は中心線Ｃ１を中心として対称に配置されているため、以下の説明においては一方の領域Ｒ１について説明し、他方の領域Ｒ２については説明を省略する。
図１に示されるように、バンプ３１（第１バンプ），３２は、バンプ３３（第２バンプ），３４より外枠（図１においては短辺Ｄ１）に近い位置に配置されている。すなわち、半導体基板１０の主面１１の平面視において、短辺Ｄ１とバンプ３１とのＸ軸方向の距離は、当該短辺Ｄ１とバンプ３３との当該距離に比べて短い。そして、バンプ３１，３２のＹ軸方向の長さは、バンプ３３，３４のＹ軸方向の長さより長い。本実施形態において、バンプ３１〜３４のＸ軸方向の長さは同一であるため、半導体基板１０の主面１１の平面視において、バンプ３１，３２の面積は、バンプ３３，３４の面積より大きい。
ここで、複数の単位トランジスタの１つ当たりのバンプの面積に着目する。なお、本明細書において、「複数の単位トランジスタの１つ当たりのバンプの面積」とは、半導体基板１０の主面１１の平面視において、バンプの面積を、当該バンプに少なくとも一部が重なって配置された単位トランジスタの総数で割った値のことである。当該割った値を、以下単に「バンプの単位当たり面積」とも呼ぶ。例えば、バンプ３１を例とすると、バンプ３１の面積を単位トランジスタＱ１〜Ｑ４の総数である４で割った値が「バンプ３１の単位当たり面積」となる。本実施形態において、バンプ３１，３２はバンプ３３，３４に比べて面積が大きく、バンプ３１〜３４のそれぞれに少なくとも一部が重なって配置された単位トランジスタの数はいずれも４個である。従って、バンプ３１，３２の単位当たり面積は、バンプ３３，３４の単位当たり面積より大きい。
ここで、半導体基板１０のうち、主面１１の平面視における中央を含む領域を中央部と呼び、当該中央部の外縁から半導体基板１０の外枠に至るまでの領域を周辺部と呼ぶ。なお、中央部及び周辺部の各々の大きさは特に限定されない。半導体基板１０では、中央部に比べて周辺部の方が外枠までの距離が短く、放熱される領域が限られることにより、放熱度合が低いことがある。この場合に、中央部に形成されるバンプ３３，３４より周辺部に形成されるバンプ３１，３２の単位当たり面積を大きくすることにより、当該面積が等しい又は小さい場合に比べて、周辺部に形成された単位トランジスタの放熱度合が向上し、温度上昇を抑制することができる。従って、単位トランジスタの最高温度が低下し、単位トランジスタ間の温度ばらつきが低減される。
なお、単位トランジスタＱ１〜Ｑ４，Ｑ５〜Ｑ８，Ｑ９〜Ｑ１２，Ｑ１３〜Ｑ１６は、それぞれ、例えば対応するバンプ３１〜３４のＹ軸方向の長さに応じて間隔が均等となるように配置されている。これにより、トランジスタ列２１（第１トランジスタ列），２２における単位トランジスタＱ１〜Ｑ４，Ｑ５〜Ｑ８のうち、隣接する２つの単位トランジスタのＹ軸方向の間隔は、トランジスタ列２３（第２トランジスタ列），２４における単位トランジスタＱ９〜Ｑ１２，Ｑ１３〜Ｑ１６のうち、隣接する２つの単位トランジスタのＹ軸方向の間隔より広くなる。
また、例えばバンプ３１において、単位トランジスタＱ１〜Ｑ４はバンプ３１の直下ではなく、バンプ３１からＸ軸方向にずれるように配置される。具体的には、半導体基板１０の主面１１の平面視において、単位トランジスタＱ１〜Ｑ４は、それぞれ、バンプ３１のＹ軸方向に延びる中心線Ｃ２からＸ軸方向における一方側（図１においては正方向側）にずれて、かつバンプ３１に少なくとも一部が重なるように配置されている。これにより、半導体基板１０を実装基板に実装する際に、バンプ３１を経由して単位トランジスタＱ１〜Ｑ４にかかる応力が緩和され、単位トランジスタの故障を抑制することができる。このことは他のバンプにおいても同様である。なお、バンプの直下に単位トランジスタが形成される構成を本発明から除外する意図ではない。
上述の通り、半導体装置１００Ａは、周辺部に形成されるバンプの単位当たり面積が、中央部に形成されるバンプの単位当たり面積に比べて大きい。これにより、半導体基板１０における周辺部の放熱度合が中央部に比べて低い場合であっても、周辺部における温度上昇を抑制することができる。従って、図２に示されるように、バンプ当たりの単位トランジスタの個数及び各バンプの面積が等しく形成される構成（半導体装置１０００）に比べて、単位トランジスタの最高温度を低下させ、温度ばらつきを低減することができる。
また、図示は省略されているが、例えば各単位トランジスタのベースへのベースバラスト抵抗の接続によっても、単位トランジスタの温度上昇を抑制することができる。しかし、出力電力の増大に伴って抵抗値を大きくしていくと、高周波特性の悪化を招き得る。この点、本実施形態では、単位トランジスタ及びバンプの配置を工夫することにより、半導体装置１０００に比べてベースバラスト抵抗の抵抗値を低くすることができる。従って、半導体装置１００Ａは、半導体装置１０００に比べて、高周波特性を保ちつつ最高温度の低下及び温度ばらつきの低減を実現することができる。
なお、本実施形態においては、領域Ｒ１，Ｒ２にトランジスタ列及びバンプがそれぞれ４つ形成された構成が示されているが、一つの領域に形成されるトランジスタ列及びバンプは４つに限られず、２つ以上であればよい。また、各トランジスタ列が備える単位トランジスタの数は例示であり、特に限定されない。他の実施形態においても同様である。
また、各トランジスタ列は互いに隣接している構成に限られず、各トランジスタ列のいずれかの間に、他の素子等が形成されていてもよい。
また、図１においては領域Ｒ１，Ｒ２にそれぞれ増幅器が形成された例が示されているが、増幅器が形成される領域はいずれか一方であってもよい。その場合、他方の領域には増幅器とは異なる要素が形成されていてもよい。
図３は、本発明の第１実施形態の変形例に係る半導体装置１００Ｂの平面図である。なお、以下では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。また、単位トランジスタＱ１〜Ｑ１６は、他の実施形態又は変形例と配置が異なっていても、説明の便宜上、図１における符号と同様の符号を用いる。
図３に示される半導体装置１００Ｂは、図１に示される半導体装置１００Ａに比べて、バンプの形状及び単位トランジスタの総数は同様であるが、単位トランジスタの配置が異なる。具体的には、半導体装置１００Ｂでは、バンプ３１（第１バンプ），３２にそれぞれ３個の単位トランジスタＱ１〜Ｑ３（第１単位トランジスタ），Ｑ４〜Ｑ６が接続され、バンプ３３（第２バンプ），３４にそれぞれ５個の単位トランジスタＱ７〜Ｑ１１（第２単位トランジスタ），Ｑ１２〜Ｑ１６が接続される。すなわち、バンプ３１，３２に接続される単位トランジスタの数は、バンプ３３，３４に接続される単位トランジスタの数より少ない。
上述の構成により、半導体装置１００Ｂでは、半導体装置１００Ａに比べて、バンプ３１，３２の単位当たり面積がバンプ３３，３４の単位当たり面積に比べてさらに大きくなる。従って、半導体装置１００Ａに比べて、さらなる最高温度の低下及び温度ばらつきの低減を実現することができる。
図４は、本発明の第１実施形態の変形例に係る半導体装置１００Ｃの平面図である。図４に示される半導体装置１００Ｃは、半導体装置１００Ｂに比べて、バンプの形状及び単位トランジスタの総数は同様であるが、単位トランジスタの配置が異なる。具体的には、半導体装置１００Ｃでは、バンプ３１（第１バンプ），３３にそれぞれ３個の単位トランジスタＱ１〜Ｑ３（第１単位トランジスタ），Ｑ９〜Ｑ１１が接続され、バンプ３２（第２バンプ），３４にそれぞれ５個の単位トランジスタＱ４〜Ｑ８（第２単位トランジスタ），Ｑ１２〜Ｑ１６が接続される。
このような構成であっても、バンプ３１（第１バンプ）の単位当たり面積がバンプ３２（第２バンプ）〜３４の単位当たり面積に比べて大きい。従って、半導体装置１００Ａと同様の効果を得ることができる。
図５は、本発明の第１実施形態及びその変形例、並びに比較例における各単位トランジスタの温度を示すシミュレーション結果であり、図６は、図５に示されるシミュレーション結果の一部を示すグラフである。
図５に示される第１実施形態及びその変形例、並びに比較例のうち、半導体装置１００Ａ〜１００Ｃ及び半導体装置１０００（比較例）は、それぞれ、図１、図３、図４及び図２に示される通りの構成である。半導体装置１００Ｄ〜１００Ｈは、それぞれ、トランジスタ列に含まれる単位トランジスタの個数を短辺Ｄ１の側から順に示し、バンプのＹ軸方向の長さが比較的長い構成（図１におけるバンプ３１，３２に相当）に添え字のＬで表すと、半導体装置１００Ｄ（４L／４／４／４）、１００Ｅ（３／３／５／５）、１００Ｆ（３L／３／５／５）、１００Ｇ（３／５／３／５）、１００Ｈ（３L／５／３／５）である。
図５から、いずれの半導体装置１００Ａ〜１００Ｈであっても、最高温度（ｍａｘ）又は温度ばらつき（σ）、あるいは最高温度及び温度ばらつきのいずれもが、比較例である半導体装置１０００に比べて改善していることが分かる。
図６は、図５に示されるシミュレーション結果のうち、半導体装置１００Ｂと半導体装置１０００（比較例）の温度分布を示したグラフである。当該グラフにおいて、横軸は単位トランジスタＱ１〜Ｑ１６の識別子を示し、縦軸は温度（℃）を示す。図６に示されるように、比較例では、半導体基板の外枠から数えて２列のトランジスタ列に含まれる単位トランジスタＱ１〜Ｑ８の温度が、半導体基板の中央部付近に形成された２列のトランジスタ列に含まれる単位トランジスタＱ９〜Ｑ１６の温度に比べて高いことが分かる。一方、半導体装置１００Ｂでは、特に外枠から数えて２列のトランジスタ列に含まれる単位トランジスタＱ１〜Ｑ６の温度が比較例に比べて下がっていることが分かる。当該グラフから、半導体装置１００Ｂでは、放熱度合が比較的低い周辺部に形成された単位トランジスタの温度上昇の抑制が実現していることが分かる。
次に、図７〜図９を参照しつつ、本発明の第２実施形態に係る半導体装置２００Ａ〜２００Ｃについて説明する。第１実施形態では１つの増幅器に含まれる単位トランジスタの総数が１６個であるが、第２実施形態では当該総数が１４個である。
図７は、本発明の第２実施形態に係る半導体装置２００Ａの平面図である。半導体装置２００Ａにおいて、バンプ３１ａ〜３４はいずれも同一の長さ及び幅であり、同一の面積である。そして、バンプ３１ａ（第１バンプ），３２ａにそれぞれ３個の単位トランジスタＱ１〜Ｑ３（第１単位トランジスタ），Ｑ４〜Ｑ６が接続され、バンプ３３（第２バンプ），３４にそれぞれ４個の単位トランジスタＱ７〜Ｑ１０（第２単位トランジスタ），Ｑ１１〜Ｑ１４が接続される。すなわち、バンプ３１ａ，３２ａに接続される単位トランジスタの数は、バンプ３３，３４に接続される単位トランジスタの数より少ない。
このように、バンプの面積が等しい場合であっても、接続される単位トランジスタの数の配分を調整することにより、バンプ３１ａ，３２ａの単位当たり面積がバンプ３３，３４の単位当たり面積に比べて大きくなる。従って、半導体装置１００Ａと同様の効果を得ることができる。
図８は、本発明の第２実施形態の変形例に係る半導体装置２００Ｂの平面図である。半導体装置２００Ｂは、半導体装置２００Ａに比べて、バンプ３１（第１バンプ），３２の長さが、バンプ３３（第２バンプ），３４の長さに比べて長い点において異なる。
このように、バンプに接続される単位トランジスタの個数に加えて、バンプの面積も調整することにより、バンプ３１，３２の単位当たり面積がバンプ３３，３４の単位当たり面積に比べてさらに大きくなる。従って、半導体装置２００Ａに比べて、さらなる最高温度の低下及び温度ばらつきの低減を実現することができる。
図９は、本発明の第２実施形態の変形例に係る半導体装置２００Ｃの平面図である。半導体装置２００Ｃは、半導体装置２００Ｂに比べて、バンプ３１（第１バンプ）のみの長さが他のバンプ３２ａ（第２バンプ）〜３４に比べて長いという点で異なる。このような構成によっても、半導体装置２００Ａと同様の効果を得ることができる。
図１０は、本発明の第２実施形態及びその変形例、並びに比較例における各単位トランジスタの温度を示すシミュレーション結果であり、図１１は、図１０に示されるシミュレーション結果の一部を示すグラフである。
図１０に示される第２実施形態及びその変形例、並びに比較例のうち、半導体装置２００Ａ〜２００Ｃは、それぞれ、図７、図８及び図９に示される通りの構成である。半導体装置２００Ｄ〜２００Ｇ及び半導体装置２０００（比較例）は、それぞれ、トランジスタ列に含まれる単位トランジスタの個数及びバンプのＹ軸方向の長さを図５と同様に表すと、半導体装置２００Ｄ（３L／４L／３／４）、２００Ｅ（３L／４／３／４）、２００Ｆ（３／４／４／３）、２００Ｇ（３／４／３／４）、２０００（４／３／３／４）である。
図１０から、いずれの半導体装置２００Ａ〜２００Ｇであっても、最高温度（ｍａｘ）又は温度ばらつき（σ）、あるいは最高温度及び温度ばらつきのいずれもが、比較例である半導体装置２０００に比べて改善していることが分かる。
図１１は、図１０に示されるシミュレーション結果のうち、半導体装置２００Ｂと半導体装置２０００（比較例）の温度分布を示したグラフである。当該グラフにおいて、横軸は単位トランジスタＱ１〜Ｑ１４の識別子を示し、縦軸は温度（℃）を示す。図１１に示されるように、比較例では、半導体基板の外枠から数えて２列のトランジスタ列に含まれる単位トランジスタＱ１〜Ｑ７の温度が、半導体基板の中央部付近に形成された２列のトランジスタ列に含まれる単位トランジスタＱ８〜Ｑ１４の温度に比べて高いことが分かる。一方、半導体装置２００Ｂでは、特に外枠から数えて２列のトランジスタ列に含まれる単位トランジスタＱ１〜Ｑ６の温度が比較例に比べて下がっていることが分かる。当該グラフから、半導体装置２００Ｂでは、放熱度合が比較的低い周辺部に形成された単位トランジスタの温度上昇の抑制が実現していることが分かる。
図１２は、本発明の第３実施形態に係る半導体装置３００Ａの平面図である。半導体装置３００Ａでは、単位トランジスタＱ１〜Ｑ１４の配置は図８に示される半導体装置２００Ｂと同様であるが、当該単位トランジスタＱ１〜Ｑ１４とバンプ３１〜３４との位置関係が異なる。具体的には、半導体装置３００Ａにおいては、単位トランジスタをそれぞれ含む４つのトランジスタ列２１ａ〜２４ａと４つのバンプ３１〜３４とが、半導体基板１０の主面１１の平面視においてずれずに重なっている。すなわち、各トランジスタ列２１ａ〜２４ａの直上にバンプ３１〜３４が形成される。
このような構成であっても、半導体装置１００Ａと同様の効果を得ることができる。なお、本実施形態の構成は他の実施形態及び変形例にも適用可能である。
図１３は、本発明の第４実施形態に係る半導体装置４００Ａの平面図である。半導体装置４００Ａでは、単位トランジスタＱ１〜Ｑ１４の配置は図８に示される半導体装置２００Ｂと同様であるが、バンプの形状が異なる。具体的には、半導体装置４００Ａでは、単位トランジスタをそれぞれ含む４つのトランジスタ列２１ａ〜２４ａのうち、互いに隣接した２列のトランジスタ列２１ａ（第１トランジスタ列），２２ａ（第３トランジスタ列）に含まれる単位トランジスタＱ１〜Ｑ３（第１単位トランジスタ），Ｑ４〜Ｑ６（第３単位トランジスタ）が１つのバンプ５１（第１バンプ）に接続される。同様に、互いに隣接した２列のトランジスタ列２３ａ（第２トランジスタ列），２４ａ（第４トランジスタ列）に含まれる単位トランジスタＱ７〜Ｑ１０（第２単位トランジスタ），Ｑ１１〜Ｑ１４（第４単位トランジスタ）が１つのバンプ５２（第２バンプ）に接続される。このように、バンプは各トランジスタ列と一対一対応で設けられる構成に限られず、１つのバンプが２列以上のトランジスタ列と接続される構成であってもよい。
このような構成であっても、バンプ５１の単位当たり面積は、バンプ５２の単位当たり面積より大きい。従って、半導体装置１００Ａと同様の効果を得ることができる。さらに、半導体装置４００Ａにおいては、トランジスタ列とトランジスタ列との間にもバンプが形成されるため、他の実施形態に比べてバンプの面積を大きく確保することができる。従って、他の実施形態に比べてさらなる最高温度の低下及び温度ばらつきの低減を実現することができる。なお、本実施形態の構成は他の実施形態及び変形例にも適用可能である。
図１４は、参考例に係る半導体装置４０００の平面図である。半導体装置４０００では、トランジスタ列２１ｂ〜２４ｂにそれぞれ含まれる単位トランジスタの個数が４個、３個、３個、４個である。また、図１３に示される半導体装置４００Ａと同様に、トランジスタ列２１ｂ，２２ｂが１つのバンプ５３に接続され、トランジスタ列２３ｂ，２４ｂが１つのバンプ５４に接続される。さらに、２つのバンプ５３，５４の面積が等しい。
図１５は、本発明の第３実施形態及び第４実施形態、並びに比較例及び参考例における各単位トランジスタの温度を示すシミュレーション結果であり、図１６は、図１０及び図１５に示されるシミュレーション結果の一部を示すグラフである。
図１５に示される半導体装置３００Ａ，４００Ａ，４０００は、それぞれ、図１２、図１３及び図１４に示される通りの構成である。半導体装置３０００（比較例）は、トランジスタ列に含まれる単位トランジスタの個数が、短辺Ｄ１側から順に４個、３個、３個、４個であり、４つのバンプの面積が全て等しく、かつトランジスタ列とバンプのそれぞれがずれずに重ねられた構成である。
図１５から、半導体装置３００Ａ，４００Ａ，４０００ともに、最高温度及び温度ばらつきのいずれも図１０に示される半導体装置２０００（比較例）に比べて改善していることが分かる。特に、半導体装置４００Ａにおいては、最高温度が半導体装置２０００に比べて１６度程度低下し、温度ばらつきも低減している。
図１６は、図１０及び図１５に示されるシミュレーション結果のうち、半導体装置２００Ｂ，３００Ａ，４００Ａの温度分布を示したグラフである。当該グラフにおいて、横軸は単位トランジスタＱ１〜Ｑ１４の識別子を示し、縦軸は温度（℃）を示す。なお、半導体装置２００Ｂ，３００Ａ，４００Ａは、いずれも単位トランジスタの配置は同様であるが、バンプの形成位置又は面積が異なる。図１６に示されるように、半導体装置３００Ａは、半導体装置２００Ｂに比べて全体的に温度が低下している。また、半導体装置４００Ａは、半導体装置３００Ａに比べてさらに全体的に温度が低下している。ここから、半導体装置４００Ａでは、単位トランジスタの配置の工夫に加えてバンプの面積を大きくすることにより、最高温度のみならず単位トランジスタの全体的な温度の低下が実現していることが分かる。
以上、本発明の例示的な実施形態について説明した。半導体装置１００Ａ〜１００Ｈ，２００Ａ〜２００Ｇ，３００Ａ，４００Ａは、半導体基板１０の短辺Ｄ１に近い位置に配置されたトランジスタ列及びバンプと、短辺Ｄ１から遠い位置に配置されたトランジスタ列及びバンプを備え、短辺Ｄ１から近いバンプの単位当たり面積は、短辺Ｄ１から遠いバンプの単位当たり面積より大きい。これにより、半導体基板１０の周辺部における温度上昇を抑制することができる。従って、バンプの単位当たり面積が等しく形成される構成に比べて、単位トランジスタの最高温度を低下させ、温度ばらつきを低減することができる。
また、半導体装置１００Ａ〜１００Ｈ，２００Ａ〜２００Ｇ，３００Ａ，４００Ａにおいて、半導体基板１０の短辺Ｄ１に近い位置に配置されたトランジスタ列の単位トランジスタの間隔は、短辺Ｄ１から遠い位置に配置されたトランジスタ列の単位トランジスタの間隔より広い。これにより、各バンプのＸ軸方向の長さが等しい場合に、短辺Ｄ１から近いバンプの単位当たり面積を、短辺Ｄ１から遠いバンプの単位当たり面積より大きくすることができる。
また、半導体装置１００Ｃ，１００Ｅ，１００Ｇ，２００Ａ，２００Ｄ，２００Ｆ，２００Ｇにおいて、半導体基板１０の短辺Ｄ１に近い位置に配置されたトランジスタ列の単位トランジスタの数は、短辺Ｄ１から遠い位置に配置されたトランジスタ列の単位トランジスタの数より少ない。これにより、各バンプの面積が等しい場合であっても、短辺Ｄ１から近いバンプの単位当たり面積を、短辺Ｄ１から遠いバンプの単位当たり面積より大きくすることができる。
また、半導体装置１００Ａ，１００Ｄ，１００Ｆ，２００Ａ，２００Ｃにおいて、半導体基板１０の短辺Ｄ１に近い位置に配置されたバンプのＹ軸方向の長さは、短辺Ｄ１から遠い位置に配置されたバンプのＹ軸方向の長さより長い。これにより、各バンプに接続される単位トランジスタの数が同数であっても、短辺Ｄ１から近いバンプの単位当たり面積を、短辺Ｄ１から遠いバンプの単位当たり面積より大きくすることができる。
また、半導体基板１０の短辺Ｄ１に近い位置に配置されたバンプのＸ軸方向の長さは、短辺Ｄ１から遠い位置に配置されたバンプのＸ軸方向の長さより長くてもよい。これによっても、各バンプに接続される単位トランジスタの数が同数であっても、短辺Ｄ１から近いバンプの単位当たり面積を、短辺Ｄ１から遠いバンプの単位当たり面積より大きくすることができる。
また、半導体装置１００Ａ〜１００Ｈ，２００Ａ〜２００Ｇ，３００Ａ，４００Ａにおいて、各バンプは各単位トランジスタのエミッタと電気的に接続される。エミッタは他の端子に比べて多くの電流が流れるため、各バンプが他の端子に接続される場合に比べて、温度上昇の抑制の効果が上がる。
また、半導体装置１００Ａ〜１００Ｈ，２００Ａ〜２００Ｇにおいて、各トランジスタ列は、各バンプよりＸ軸方向にずれて配置される。これにより、半導体基板１０を実装基板に実装する際に、各バンプを経由して各単位トランジスタにかかる応力が緩和され、各単位トランジスタの故障を抑制することができる。
また、半導体装置４００Ａにおいて、バンプ５１，５２は、それぞれ２列のトランジスタ列に含まれる単位トランジスタの少なくとも一部が重なるように形成される。これにより、トランジスタ列とトランジスタ列との間にもバンプが形成されるため、他の実施形態に比べてバンプの面積を大きく確保することができる。従って、さらなる最高温度の低下及び温度ばらつきの低減を実現することができる。
なお、上述の実施形態においてはいずれも、バンプのＸ軸方向の長さが一定であるものとして示されているが、バンプのＸ軸方向の長さを調整することにより、バンプの面積を調整してもよい。具体的には、半導体基板の外枠から近いバンプのＸ軸方向の長さが、当該外枠から遠いバンプのＸ軸方向の長さより長くなるように形成されてもよい。
また、上述の実施形態においてはいずれも、半導体基板１０の主面１１がＹ軸方向に平行な短辺とＸ軸方向に平行な長辺を有しているが、Ｙ軸方向に平行な長辺と、Ｘ軸方向に平行な短辺を有していてもよい。
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１００，２００，３００，４００…半導体装置、１０…半導体基板、１１…主面、２１〜２８…トランジスタ列、３１〜３８，４１，４２，５１〜５４…バンプ、Ｑ１〜Ｑ１６…単位トランジスタ

Claims (8)

  1. 第１方向の第１辺及び前記第１方向に交差する第２方向の第２辺を有する略矩形状の主面を有する半導体基板と、
    前記半導体基板のうち、当該半導体基板の前記第１方向に延びる中心線から前記第１辺側の領域に形成された複数のトランジスタ列と、
    前記領域に形成された複数のバンプと、
    を備え、
    前記複数のバンプは、前記半導体基板の主面の平面視において、前記第１方向の長さが前記第２方向の長さに比べて長い第１バンプ及び第２バンプを含み、
    前記第１バンプ及び前記第２バンプは、前記半導体基板の主面の平面視において、前記第１辺と前記第１バンプとの前記第２方向の距離が前記第１辺と前記第２バンプとの前記第２方向の距離に比べて短くなるように、前記第２方向に沿って配置され、
    前記複数のトランジスタ列は、前記第２方向に沿って配置された第１トランジスタ列及び第２トランジスタ列を含み、
    前記第１トランジスタ列は、前記半導体基板の主面の平面視において、前記第１バンプに少なくとも一部が重なるように前記第１方向に沿って配置された複数の第１単位トランジスタを有し、
    前記第２トランジスタ列は、前記半導体基板の主面の平面視において、前記第２バンプに少なくとも一部が重なるように前記第１方向に沿って配置された複数の第２単位トランジスタを有し、
    前記半導体基板の主面の平面視において、前記複数の第１単位トランジスタ１つ当たりの前記第１バンプの面積は、前記複数の第２単位トランジスタ１つ当たりの前記第２バンプの面積より大きい、
    半導体装置。
  2. 前記第１トランジスタ列における、隣接する２つの第１単位トランジスタの前記第１方向の間隔は、前記第２トランジスタ列における、隣接する２つの第２単位トランジスタの前記第１方向の間隔よりも広い、
    請求項１に記載の半導体装置。
  3. 前記第１トランジスタ列に含まれる前記複数の第１単位トランジスタの数は、前記第２トランジスタ列に含まれる前記複数の第２単位トランジスタの数より少ない、
    請求項１又は２に記載の半導体装置。
  4. 前記第１バンプの前記第１方向の長さは、前記第２バンプの前記第１方向の長さより長い、
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１バンプの前記第２方向の長さは、前記第２バンプの前記第２方向の長さより長い、
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第１バンプは、前記複数の第１単位トランジスタのそれぞれのエミッタと電気的に接続され、
    前記第２バンプは、前記複数の第２単位トランジスタのそれぞれのエミッタと電気的に接続された、
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記複数の第１単位トランジスタは、それぞれ、前記第１バンプの前記第１方向に延びる中心線から前記第２方向における一方側に配置され、
    前記複数の第２単位トランジスタは、それぞれ、前記第２バンプの前記第１方向に延びる中心線から前記第２方向における一方側に配置される、
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記複数のトランジスタ列は、
    前記第２方向において前記第１トランジスタ列と隣接して配置された第３トランジスタ列と、
    前記第２方向において前記第２トランジスタ列と隣接して配置された第４トランジスタ列と、
    をさらに含み、
    前記第３トランジスタ列は、前記半導体基板の主面の平面視において、前記第１バンプに少なくとも一部が重なるように前記第１方向に沿って配置された複数の第３単位トランジスタを有し、
    前記第４トランジスタ列は、前記半導体基板の主面の平面視において、前記第２バンプに少なくとも一部が重なるように前記第１方向に沿って配置された複数の第４単位トランジスタを有し、
    前記半導体基板の主面の平面視において、前記複数の第１単位トランジスタ及び前記複数の第３単位トランジスタ１つ当たりの前記第１バンプの面積は、前記複数の第２単位トランジスタ及び前記複数の第４単位トランジスタ１つ当たりの前記第２バンプの面積より大きい、
    請求項１から７のいずれか一項に記載の半導体装置。
JP2017121506A 2016-08-25 2017-06-21 半導体装置 Pending JP2018032848A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662379336P 2016-08-25 2016-08-25
US62/379,336 2016-08-25

Publications (1)

Publication Number Publication Date
JP2018032848A true JP2018032848A (ja) 2018-03-01

Family

ID=61240775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017121506A Pending JP2018032848A (ja) 2016-08-25 2017-06-21 半導体装置

Country Status (3)

Country Link
US (2) US10003307B2 (ja)
JP (1) JP2018032848A (ja)
CN (1) CN107785342B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495563B2 (en) 2019-09-30 2022-11-08 Murata Manufacturing Co., Ltd. Semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10318902B3 (de) * 2003-04-26 2004-09-02 Pfeiffer Chemie-Armaturenbau Gmbh Einrichtung zum Reinigen einer Hauptrohrleitung mittels eines Molches
JP2018032848A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 半導体装置
JP2020010005A (ja) * 2018-07-12 2020-01-16 株式会社村田製作所 半導体装置
JP2020119974A (ja) * 2019-01-23 2020-08-06 株式会社村田製作所 半導体装置
JP2022091566A (ja) * 2020-12-09 2022-06-21 株式会社村田製作所 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344284A (ja) * 2001-03-14 2002-11-29 Murata Mfg Co Ltd 弾性表面波装置、および、これを搭載した通信装置
JP2003218150A (ja) * 2002-01-23 2003-07-31 Fujitsu Media Device Kk モジュール部品
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
JP5011549B2 (ja) 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
JP4017650B2 (ja) * 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
JP2014026042A (ja) * 2012-07-25 2014-02-06 Japan Display Inc 表示装置
JP5574071B1 (ja) * 2012-12-26 2014-08-20 株式会社村田製作所 部品内蔵基板
FI126199B (en) * 2013-06-28 2016-08-15 Murata Manufacturing Co CAPACITIVE MICROMECHANICAL SENSOR STRUCTURE AND MICROMECHANICAL ACCELEROMETER
DE112015002360B4 (de) * 2014-05-20 2022-02-03 Murata Manufacturing Co., Ltd. Vorrichtung für elastische Wellen und Verfahren zu ihrer Herstellung
JP6071009B2 (ja) * 2014-11-27 2017-02-01 株式会社村田製作所 化合物半導体装置
KR102325643B1 (ko) * 2015-01-07 2021-11-12 삼성디스플레이 주식회사 표시 장치
CN207074656U (zh) * 2015-08-10 2018-03-06 株式会社村田制作所 多层基板、部件安装基板
CN207458915U (zh) * 2015-11-10 2018-06-05 株式会社村田制作所 多层基板、部件安装基板
KR102535557B1 (ko) * 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
JP2018032848A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495563B2 (en) 2019-09-30 2022-11-08 Murata Manufacturing Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20180062586A1 (en) 2018-03-01
US10003307B2 (en) 2018-06-19
CN107785342B (zh) 2020-05-05
US10270400B2 (en) 2019-04-23
US20180262167A1 (en) 2018-09-13
CN107785342A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
JP2018032848A (ja) 半導体装置
US10276701B2 (en) Compound semiconductor device
CN109887911B (zh) 半导体装置
JP2007242727A (ja) ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
JP2019220668A (ja) 半導体装置
US10868155B2 (en) Compound semiconductor device
US11276689B2 (en) Semiconductor device and amplifier module
JP2012119469A (ja) 半導体装置
US10924071B2 (en) Semiconductor device
US10553709B2 (en) Heterojunction bipolar transistor
JP2012109320A (ja) 電力増幅器
JP2001044214A (ja) 半導体集積回路装置
JP5035588B2 (ja) バイポーラトランジスタを有する半導体装置
US20240014297A1 (en) Semiconductor device
US11869957B2 (en) Compound semiconductor device
CN111725207B (en) Semiconductor device and amplifier module
US20200402939A1 (en) Semiconductor device
JP2006294901A (ja) 電力増幅器
US20190252368A1 (en) Semiconductor device
JP2021052159A (ja) 半導体装置及び増幅器モジュール
JP2012190857A (ja) 半導体装置及び電力増幅器