TWI244766B - Semiconductor device and its manufacture - Google Patents

Description

1244766 九、發明說明： 【發明所屬之技術領域】 以 漏 ^ 導體m其製造方法，特別係關於 处領域料空乏層的擴大而可達到提升耐麼、抑制茂 電流的目的之半導體裝置及其製造方法。 先前技術】

Λ分離元件(化⑽ede—係具有：在半導體基板_M 放雜質而成之元件領域。在動作時隨著施加之電塵… 層從元件（擴散）領域擴散至何體基板巾以確保耐屢= 在其周邊必須要有防止基板表面反轉之領域。 第8圖係顯示以往之半導體裝置的周邊領域附近的剖 面圖。在此’元件領域51係指：設有例如溝渠構造的功率 OSFET 52的領域以及周邊的設有通道層％與護圈 (guardring)33的領域。護圈％為比通道層⑷果且盘通道 =4為同導電型的領域’用以緩和元件領域_邊部的

昜本中此外，為了對閘極電極43施加閘極電壓，故多 晶矽43c連接於閘極連結電極48。 此外在閘極連結電極48的外側設置屏^金屬⑽_ )49 i在屏蔽金屬49正下方的基板表面設置擴散高 ^雜質而成的環狀層（annular)5〇,以防止基板表面的反 使用第9圖說明以往之半導體裝置之製造方法。 ET係在N型的矽半導體基板31上配置由N-型的 a所構成之及極領域32 ’並在表面形《N+型的環狀 316030 5 1244766 層50、通道層34以及罐_ 又圈33。之後貫通通道層34,形成 到達〉及極領域32的溝单π, μ ..^ ^ 、 ” （弟9圖（Α))。然後，以閘極氧 化膜41復盍溝渠37的内壁 ^ η 土再设置由充填於溝渠37中的 夕曰曰石夕所構成之閘極電極43。在鄰接於溝渠37的通道層 的表面形成Ν+型的源極領域45。在相鄰的2個胞（cell) :+、原;極湏域45間的通道層34表面以及元件領域外周設置 # 5L勺躯（body)領域44(第9圖⑻）。以層間絕緣膜牝覆 盍於閘極电極43上’然後設置與源極領域45與軀領域 接觸之源極電極47，而形成配列多數個應FET 52而成^ 、一件肩或5 1此外在形成源極電極47時形成問極連結 電極48以及屏蔽金屬49(第9圖（c))。 、環狀層5G為寬廣的擴散領域，其係以：在護圈33以 及通道領域34形成前’罩上僅露出環狀層部份的遮罩而以 微影擴散法擴散高濃度雜質之方式形成(參照第9圖參 照例如專利文獻1 ) 〇 ' 〔專利文獻1〕 曰本特開平9_33則號公報（第2頁，第6 _

【發明内容】 J 〔發明所欲解決之課題〕 如第8圖所示，以M〇SFET為首的分離元件，係在周 邊領域設置擴散高濃度雜質而成的環狀層50,以防止基板 表面的反轉。例如VDSS耐壓（閘極與源極短路時之沒 源極間的逆偏壓的耐壓）施加時因閘極連結電極48而使其 正下方的基板表面產生反轉，而與P型護圈33相連續。此 316030 6 1244766 外，屏敝金屬49容易形成近似漂浮的狀態，由於封裝材料 之模塑樹脂等的外部電荷的影響其正下方的基板表面亦容 ㈣成反轉。亦即，由於反轉使得從護圈％至晶片端相連 :’而導J夂IDSS電流的洩漏之問題。因此，可藉由在屏 Ϊ金屬49正下方的基板表面設置擴散高濃度雜質而成的 環狀層50，使反轉無法到達晶片端。 在此，％狀層50的形成位置，係考慮到空乏層的擴散 =將其設置在距離護圈33充分的距離處。空乏層在逆偏塵 時係在基板表面朝水平方向以及垂直方向延伸。此外，耐# 壓係由空乏層到達汲極領域32的下端之Ν+型基板表面之 距離所決定。因此，為避免耐壓的劣化，環狀層％係以汲 極領域32的深度以上的距離離開護圈％而設置。此外， 以往的％狀層50以及屏蔽金屬49，其寬度愈寬反轉防止 的效果愈佳。因此，為了在於橫方向也能充分地擴散而利 用微影擴散法來形成環狀層。 仁’過度地加寬環狀層5〇以及屏蔽金屬49的寬度會 使得周邊領域擴大，進而導致晶片尺寸變大。此外，抑制 曰片尺寸的擴大會導致元件領域變得狹窄，因此在例如 MOSFET的情況將無法做到導通（〇Ν)電阻的降低。此外， 由於MOSFET在形成元件時並不使用微影擴散，因此必須 用與凡件領域51不同的步驟來形成環狀層5丨，而具有步 驟繁瑣的問題。 〔解決課題之手段〕 本發明係鑒於上述之問題而完成者，第1發明係半導 7 316030 1244766 =置$備·在半導體基板上擴散預定的雜質而設之元 項域，、則述兀件領域外周之周邊領域；設於前述周邊領 膜的則述半導體基板之溝渠；沿著前述溝渠而設之絕緣 好埋叹於刖述溝渠之導電材料，並藉由使前述導電 材料與前述基板為同電位而解決上述問題。 ^ 2發明係半導體裝置，具備：在半導體基板上設置 肩1朱構造的絕緣閘極型丰- 領域外闲♦田、A 兀件之兀件領域；前述元件 板之、、盖二·、乂領域；設於前述周邊領域的前述半導體基 溝泪':.，.沿者前述溝渠而設之絕緣膜；以及埋設於前述 二材料’並藉由使前述導電材料與前述基板為同 包位而解決上述問題。 其中，前述導電材料為多晶矽。 電材::觸二=邊領域的前述基板表面設置與前述導 十接觸之南浪度雜質領域。 件二係具有形成有預定元件之元件領域以及該元 i=r周邊領域之半導體裝置之製造方法，具備·· 在則述周邊領域形成溝準 w ' 緣臈之步驟；在 ^驟’在别述溝渠内壁形成絕 埋設於前述溝渠設導:材料之步驟；以及使 驟，以解決上述問% #與則述基板電性連接之步 之元二 有t半導體基板上形成溝渠構造的元件 之製造方法，具：在的周邊領域之半導體裝置 前以件領域形:第::::::域:成第1溝渠，並在 木之步私，在前述第】溝渠以及 316030 8 1244766 第2溝渠的内壁形成絕緣膜之步义、 第2溝渠内埋設導電材料之步’、·Τ^ —别述第1溝渠以及 散預定的雜質而形成元件領域述第2溝渠周邊擴 第1溝渠之前述導電材料金前述^ ’以及使埋設於前述 述元件領域接觸之預定的電性連接，形成與前 其中，在前述元件領域的：;：驟:解決上述問題。 /攻步驟中，於前戒闲、真 域的前述基板表面形成高濃度雜質領域。、13 7 :且’前述高濃度雜f領域係藉由離子注 〔發明之效果〕 取 根據本發明之構造，藉由在周邊㈣ 構::反轉防正領域’即可防止周邊領域的反轉二J 漏電流。由於係藉由在溝渠型mIS(mos)構造中施加沒極 電位，以防止周邊領域的基板表面的反轉，因此不需要設 置以往之寬幅的環狀層以及屏蔽金屬。反轉防止領域的氧 化膜，係與元件領域的開極氧化膜為同一膜而為十分薄的 膜，故可在溝渠周圍產生报強的電荷。 此外使MIS(MOS)構造為溝渠型，藉此獲取氧化膜 面積’利用窄幅的溝渠即可達到防止反轉的效果。在以往 的方法中，為確保耐壓，係與護圈相距充分的距離後，為 防止反轉而以微影擴散方式形成在橫方向亦充分地擴散雜 質而成之環狀層。因此，並無法減低周邊領域的面積。但， 根據本實施形態，形成環狀層的領域，只要具有MIS構造 的反轉防止領域的寬度（多晶矽的寬度）即可，故得以大幅 地減低周邊領域的面積。 9 316030 !244766 兀件領域，在雙極性電晶體、_ 極體等其他的分離元件中亦可實；":要乂特f阻障二 件：助於元件領域的擴大、晶片面積二…元 /夕，兀件為絕緣閘極型半導體元件時， 驟形成反轉防止領域與元件領域。此外，為提 屬間的歐姆接觸性，進一步地 …、/、井蛟至 高濃度雜質領域，可* M0SFET的止效果而形成之 注入而形成。 ET的源極領域同時藉由離子 領域亦不需要植廣的面積來做為反轉防止 況二：::域的面積’且可在不增加步驟數的情 下t成反轉防止領域之優點。 【實施方式】 、在元件項域形成N通道型的溝渠型的情形 ;、、、例，洋細說明本發明之實施形態。 第1圖係顯示本發明之半導體裝置的構造。第i圖⑷ :曰片的平面圖’第1圖⑻為a_A線的剖面目。此外， 第1圖（B)的上方為對應位置的平面圖。 在70件領域21上，配列多數個M〇SFET 25。源極電 極π’係與兀件領域21上的各M〇SFET 25的源極領域連 接而e又。閘極連結電極18係與閘極電極丨补連接且配置於 几件領域21的周圍。閘極連結電極18，連接於閘極銲塾 電極18p。 如第1圖（B)的剖面圖，M〇SFET乃，係在N+矽半導 基板1上设置形成汲極領域之N—型外延層2，並形成設 316030 10 !244766 、卜I層2的表面之p型的通道層4(詳細内容後有詳述）。 ，通逼層4的外周，形成較通道層4深且為高濃度的p + 1項域之瞍圈3 ’以緩和通道層4周邊中空乏層的曲率而 抑制電場集中。 M〇SFET25的閘極電極m，與…相同係延伸於元、 帝項或21的周邊部。此外，閘極電極丨％，係與閘極連結 包極18連接。閘極連結電極18連接於閘極銲墊電極up， 將閘極電壓施加於MOSFET 25。 在本實施形態中，係將配置MOSFET 25的領域至閘_ 極連結電極18的領域視為元件領域2卜並將閘極連結電 極1 8的外側稱為周邊領域22。周邊領域22設有第1溝渠 7,其内部係被氧化膜lla所覆蓋。f j溝渠的深度係形成 為比例如元件領域21的通道層4深的深度，其内部的氧化 膜11a係形成為3〇〇人至7〇〇 A程度之薄膜。在第i溝渠 7的内部，埋設有摻雜雜質的多晶矽na，多晶矽na係經 圖案化而僅殘存於第1溝渠7周圍的基板表面。第丨溝^ 7係以至少汲極領域2的深度以上的距離離開護圈3，以確 保耐壓。 突出於基板1表面的多晶矽13&上，係與閘極連結電 極18絕緣，且如第！圖⑺）所示配置有屏蔽金屬19。屏： 金屬19與環繞第}溝渠7的外周的高濃度雜質領域μ接 觸，且施加有基板（汲極）電位。 多晶矽13a，係以氧化膜1 ia而與外延層2隔開，因 其施加有汲極電位而為MIS(Metal lnsulat〇r 3]6030 11 1244766

Semiconductor)^ M〇S(Metal 〇xide Semiconductor)# 造。在本實施形態中係藉此防止周邊領域22的反轉’以下 將該領域稱之為反轉防止領域23。此外，高漠度領域2〇 可提升與屏蔽金屬！9間的歐姆接觸性，而且可進 止在反轉防止領域23外周的基板表面發生之反轉。作，如 無特性上的問題，不設置如第2圖所示之高濃度雜質領域 20亦可如此即可減低周邊領域的面積。此夕卜，同樣地如 無特性上的問題亦可省去護圈3的配置。 著使用第1圖（B)說明構成元件領域21之< MOSFET。如圖料，廳阳25係由·半導體基板 通道層4、溝渠8、閘極絕緣膜m、閘極電極⑶、源極 項域15以及軀領域14所構成。在此，以n通型 MOSFET為例進行說明。 主 半導體基板係在N+型半導體基板1上層疊有將成為 汲極領域2之『型的外延層者。通道層4,係為選擇= 將P，之爛等注入於汲極領域2的表面而成之擴散領域。 1第2溝渠8係貫通通道層4而到達汲極領域一般 而。其係在半導體基板上形成格子狀或條狀的圖案。在第 2溝渠8的内壁設置閘極氧化膜lib，並埋設用以形成閘極 電極13b之多晶矽。 /成閘極 閘極氧化膜Ub’至少在與通道層4相接的第2溝渠8 1内壁’視驅動電壓而定設為數百A的厚度。因閘極氧化 11b為絕緣膜’故夾在設於第2溝渠8内的閘 與半導體基板之間會形成M〇s構造。 316030 12 1244766 導電係在第2溝渠8中埋設導電材料而成。 化=枓為例如多晶石夕’在該多晶石夕中導入為達到低電阻 =之N型雜質。該問極電極⑽，如同…被拉引至 = 亚延伸至環繞半導體基板周目的㈤極連 設在半導體基板上之閉極鲜塾電二 日之18P)連結。此外，導電材料並不限於導入雜質之多 晶矽’亦可為金屬等材料。 、 、、主入^極Π15係為：在鄰接第2溝渠8之通道層4表面 / '雜質而成之擴散領域，其係與覆蓋元件領域21 之金屬的源極電極17接觸。此外，在相鄰接之源極領域 15間的通道層4表面以及元件領域21外周的通道層4表 面’設置本身為Ρ+型雜質擴散領域之躺領域14’㈣ 板的電位安定化。藉此，相鄰接之第2溝渠8所環繞的^ 份形成^M〇SFET25的單位元件，集合多數個單位㈣ 而構成元件領域21。 源極電極17係為··隔著層間絕緣膜16賤鐘銘等而护 成所希望圖案之金屬電極，覆蓋在元件領域幻上，： 極領域15以及軀領域14接觸。 ’' 本實施形態係如上所述在周邊領域22配置mis MOS構造的反轉防止領域23，並施加沒極電位。此外如 後所述’该反轉防止領域23係以與元件領域21的 相同之步驟形成。亦即，反轉防止領域23的多曰矽Η 氧化膜i i a係與MOSFET 25的問極電極i 3b以及曰曰間極^化 膜lib為同一膜質。 316030 13 1244766 “亦即，反轉防止領域23的氧化膜Ua係為與問極氧化 膜11:相同之相當薄的膜。以往係在護圈％的外側具有與 層間、’巴緣膜同層的CVD氧化膜（參照第8圖），且此部份係 幵y成MOS構造。但因該氧化膜為厚度6_入至請〇入的 厚膜，故朗所產生之反轉防止效純低，且财環狀芦 5〇。然而在本實施形態中，由於氧化膜⑴的厚度變得： 分地薄因此該部份的電容成分變大，只要具有一定的電壓 从轉防止7貝域23的周圍即聚集十分強的電荷（此時為負電 荷）0 、 因f，在本實施形態中，使屏蔽金屬丨9與外延層2 之，的氧化膜11a為十分薄的膜，即可使強力的電荷分布 在氧化膜11a的周圍。藉此，防止周邊領域22之基板表面 勺反轉在此’與j辰狀層5〇的情形相同薄氧化膜⑴的面 積愈寬廣其反轉防止的效果愈佳。因此，藉由使反轉防止 領域23為溝渠構造，即可利用溝渠的深度方向獲取薄氧化 膜11a的面積。藉此，即可提高反轉防止效果，省略環狀 層的設置。 亦即，與以往之構造相較，可以大幅地減低周邊領域 22的面積並抑制IDSS洩漏電流。因可減低周邊領域η 的面積，而得以達到縮小晶片尺寸之目的。此外，即使為 相同之晶片尺寸時，由於元件領域21的面積的擴大，而有 助於‘通電阻的降低。此外，因反轉防止領域23與護圈3 相距至/ 1極領域2深度以上的距離’故可確保與以往相 同之耐壓。 316030 14 1244766 反轉防止領域23的 材料。此外，以同—+曰曰a"以為金屬等的導電 V知形成MOSFET 25命gK 域23時’其❹之導電材料 ，、反㈣止領 的步驟中形成時’則可使用不同的導電:::但右在不同 外，氧化膜1U，可以為其他的絕緣膜，… 產生，㈣場，理想上應儘可 二：為使其 此外，元件領域21 ’並不揭限於 =。 疋分離元件皆可同揭者 ET 25，只要 極型的溝渠構造是其若為咖τ之絕緣間 戍相同之步驟形成反轉防止領域故十分適人兀件 隹 日日片中製作複數個元件之八雛_ # 如：聰FET與肖特基阻障二極體）中牛之刀離兀件（例 域23使各個元件分離。 了错由反轉防止領 接著，以N通道型功率m〇sfet 第7圖說明本發明之半導體襄置之梦进方去利用第3圖至 本發明之半導體裝置之製造方法係由二 域形成第1溝渠，在前述元件領域形成2^述周邊領 在前述第1溝渠以及第2溝渠的内“之步驟； 在前述第1溝渠以及第2、、f $ 7成、、、邑緣膜之步驟； 丁 4汉弟2溝渠内埋設導 前述第2·渠周邊擴散預定的雜質：开 =枓：步驟；在 驟’·使埋設於前述第"冓渠之前述：領域之步 性連接，形成與前述元件領域接觸之::::一 二第1步驟（第3圖）：在周邊領域形步驟。 則述元件領域形成第2溝渠。 溝渠，並在 316030 15 1244766 在N型石夕半導體基板i上層疊N—型外延層 在將成為通道層4的領域的端部注入並擴散高 /辰度㈣’以形成護圈3。在表面形成熱氧化膜㈣，姓 刻預，的通道層4的部份的氧化膜。之後將例如摻雜量ι 〇 X 10⑽2程度的硼注人於全面後，使其擴散以形成p型 的通道層4(第3圖⑷）。護圈3係用以緩和通道層4端部— 之電場集中，對特性沒有影響時可以不必設置。 利用CVD法在全面生成NSG(N〇n d〇ped ⑴邮）的CVD氧化膜5。之後，將阻劑膜所成之遮罩覆蓋籲 於第1以及第2溝渠的開口部以外的部份。CVD氧化膜5 亦覆蓋於基板周邊的熱氧化膜5s上。乾蝕刻cvd氧化膜 5以加以部份地去除，形成露出通道領域4的溝渠開口部 6(第 3 圖（B))。 之後，將CVD氧化膜5做為遮罩以cF系以及HBr 系氣體乾蝕刻溝渠開口部6的矽半導體基板，以形成貫通

通道層4而到達汲極領域2之第j溝渠7以及第2溝渠8(第 3 圖(〇)。 W 第Ϊ溝渠7，在周邊領域22設置1個，且成為反轉防 止領域。此外’第2溝渠8係構成元件領域21的MOSFET， 並於元件領域21設置多數個。第1以及第2溝渠7、8， 係以同一步驟形成。 此外，逆偏壓時係藉由空乏層的擴大來確保耐壓，因 此第1溝渠7係與護圈3相距充分的距離而設。具體而言， 係相距至少汲極領域2的深度方向的距離以上而形成第1 316030 1244766 溝渠7。 第2步驟（第4圖）··在第、 絕緣膜之步驟。 肩1 ¥以及第2溝渠内形成 進行假（dUmmy)氧化而 面形成氧化膜（未顯示圖示與通道層4表 傷’之後再利用餘刻去除進仃乾餘刻時的触刻損 然後，使人面C 膜與cvd氧化膜5。 良 王面氧化並在溝渠8的内壁形成視驅動恭@ 而疋之例如厚度約3 形成視駆動^ 同時亦在溝-…辟 的間極氧化膜llb。此時 上亦產= 形成氧化膜山。此外熱氧化膜^ f生虱化，而與熱氧化膜5s融合。 第3步騾（第5圖）：在第i溝準 導電材料之步驟。 溝渠以及弟2溝渠内埋設 的上層附著於全面，之後在元件領域中僅在護圈 ==罩I外在周邊領域亦在基板表面的溝渠7 卩使多晶#得以殘留而進行乾餘刻。多晶石夕 二二=積包含雜質的多晶石夕的層，或為在堆積無摻雜 巨=日日彳’再導入雜質的層。藉此，即可形成埋設於溝 ^的閘極電極13b’同時在溝渠7内埋設多晶石夕13a。多 曰曰石夕13a係'以一部份由基板表面突出且覆蓋溝渠周圍的 =設置。周邊領域的溝渠7’係成為藉由氧化膜山與 多晶石夕13a而形成之娜（或M〇s)構造的反轉防止領域 23 °此外’溝渠7、8 Μ ’並不限定多晶砍亦可埋設金屬箅 導電材料。 第4步驟(第6圖）：在第2溝渠周邊擴散預定的雜質 316030 17 1244766 而形成元件領域之步驟。 域的部份之阻電二安定化，利用露出將成為軀領 摻雜量2.0x 10IW2 ::所成之遮罩，選擇性地以例如 遮罩除去軀領域部份的氧化之膜朋=订離·子注入。之後利用該 要形成反轉防止1妁 、以露出基板。此時，若 止項域23的外側的高濃卢 除去該部份的氧&瞪M 辰度雜貝須域20，亦 以^ 。之後再除去阻劑膜。 ’、阻劑膜（未圖示）在預定的、为;1¾ θ 1 < 摻雜量5·0χ 1〇1W2"’在f疋的源極領域15,以例如 理在N+型的％ * 、私度之砷進行離子注入，並利用熱處 的表面m "、圣錢15與鄰接源極領域15的通道層4 的表，軀領域14後，除去阻劑膜。 1猎此’壤繞溝渠8的領域即形成M0SFET 25的單位 兀，並形成配置有多數個MOSFET25的元件領域21。 此外，在形成源極領域15之離子注入的同一步驟中， 糟由在反轉防止領域23外周的基板表面亦注入併擴散砷 而没置南濃度雜質領域2〇。該領域可提升與反轉防止領域 23連接的屏蔽金屬與基板的歐姆接觸性，並有助於反轉 防止。 、為確保耐壓，以往之方法，係以距離護圈3相當遠， 且為防止反轉而以微影擴散方式形成朝橫方向亦充分擴散 雜質之方式形成環狀層，因此無法減低周邊領域的面積。 但，根據本實施形態，形成環狀層的領域，只要具有“Μ 構造的反轉防止領域的寬度（多晶矽的寬度）即可，故得以 大幅地減低周邊領域的面積。 316030 18 1244766 此外’為了更提升反轉防止的 屬的歐姆接觸性而形成之高濃度 曰升與屏叙金 層而動作。但在本實施形態中可做為環狀 π妗呤古、曲疮灿所 於形成有反轉防止領域 故5亥…辰度濰貝領域20的寬度可 可與顧FET的源極領域15同時利用離子注=由= 得以抑制橫方向的擴散，進一步地 乂 ^ /也運到步驟簡易化的目的。 弟5步驟（弟7圖）：使埋設於第i溝 材料與前述基板電性連接，形成盘、^ " 定的電極之步驟。 成件領域接觸之預 利用CVD法使pSG(未圖 Phosphorus Silicate ⑽叫層 16 附著於全面 Bl|SG(B〇r〇n 遮覆於M0SFET的閘極電極13b上’奸晋^用阻劑膜

領域之外的元件領域21、周邊領域U二M〇SFET 及多晶矽13a露出之遮罩進行 ^亟電極13c以 V蚀到形成層間絕緣膜16。 之後利㈣鑛裝置使銘等附著於全面， 元 :或21以及周邊領域2的全面，形成與源極領域二 =14接觸2源極電極17。此外，可同時形成 ^極18以及屏蔽金屬19(參照第1圖⑻)。屏蔽金屬19斑 夕晶石夕i3a接觸並覆蓋於反轉防止領域23上， 二 濃度雜質領域20並與直接縮。苴化丄 τ王同 故多晶…施加有二:基板中施加有祕電位， 如上所述，在本發明之實施形態中係以 M0SFET為例進行朗，但對於導電型相反之M0S = 體亦可同樣地實施。 ％ sa 316030 19 I244766 I』、此外，不侷限於MOSFET，只要是IGBT等絕緣閘極 罜半‘體元件，均可與反轉防止領域同時形成，並獲得相 同之效果。 【圖式簡單說明】 第1圖為本發明之半導體裝置的（A)平面圖，（B)剖面 圖。 第2圖為說明本發明之半導體裝置的剖面圖。 、第3圖（A)至（c)為說明本發明之半導體裝置之製造方 法的剖面圖。 第4圖為說明本發明之半導體裝置之製造方法的剖面 圖。 第5圖為說明本發明之半導體裝置之製造方法的剖面 第6圖為說明本發明之半導體裝置之製造方法的剖面 第7圖為說明本發明之半導體裝置之製造方法的剖面 第8圖為說明以往之半導體裝置之製造方法的剖面 第9圖為說明以往之半導體裝置之製造方法的剖面 【主要元件符號說明】 、31 2、32 N型多晶矽半導體基板 及極領域 1 1 護圈 20 316030 1244766 4、34 通道層 5 CVD氧化膜 6 溝渠開口部 7 第1溝渠 8 第2溝渠 11a 氧化膜 lib 、 41 閘極氧化膜 13a 多晶矽 13b 、 43 閘極電極 14 躺領域 15、45 源極領域 16、46 層間絕緣膜 17 源極電極 18、48 閘極連結電極 19、49 屏蔽金屬 20 高濃度雜質領域 21、51 元件領域 22 周邊領域 23 反轉防止領域 25、52 MOSFET 37 溝渠 44 軀接觸領域 50 環狀層 316030

Claims (1)

1244766 十、申請專利範圍： 1 · 一種半導體裝置，具備·· ΐ'ΐ匕Γ基板上擴散預定的雜f而設之元件領域; 則述7L件領域外周之周邊領域； 設=前述周邊領域的前述半導體基板之溝渠； 沿著前述溝渠而設之絕緣膜；以及 埋設於前述溝渠之導電材料> 且使前述導電材料與前述基板為同電位。 2· —種半導體裝置，具備·· 在半導體基板上設置溝渠構造的絕緣閘極型 體元件之元件領域； 如述元件領域外周之周邊領域； 設於前述周邊領域的前述半導體基板之溝渠； 沿著前述溝渠而設之絕緣膜；以及 埋設於前述溝渠之導電材料， 且使前述導電材料與前述基板為同電位。 3·如申晴專利範圍第1項或第2項之半導體裝置，其中 如述導電材料為多晶石夕。 4 ·如申明專利範圍第1項或第2項之半導體裝置，其中 在前述周邊領域的前述基板表面設置與前述導電材料 接觸之高濃度雜質領域。 5· 一種半導體裝置之製造方法，該半導體裝置具有形成有 預定元件之元件領域以及該元件領域外周的周邊領 域，該製造方法具備： 316030 22 1244766 在則述周邊領域形成溝渠之步驟； 在鈉述溝渠内壁形成絕緣膜之步驟； 在前=溝渠内埋設導電材料之步驟；以及 性連】::：則4溝渠 < 前述導電材料與前述基板電 6· 濟其Γ‘體$置之製造方法，該半導體裝置具有在半$ >1二f上形成溝渠構造的元件之元件領域以及該元件 項域外周的周邊領域，該製造方法具備： ^前述周邊領域形成第！溝渠，並在前述元件領无 形成第2溝渠之步驟； 在前述第1溝渠以及第2溝渠的内壁形成絕緣膜之 变驟；

在前述第 1溝渠以及第2溝渠内埋設導電材料之步 、在别述第2溝渠周邊擴散預定的雜質而形成元件領 域之步驟；以及 、 使埋設於前述p溝渠之前料電材料與前述基板 電性連接，形成與前述元件領域接觸之預定 7.如申請專利範圍第5項或第6項之半導體裳置之製造方 法’其中’在前述元件領域的形成步驟中，於前述周邊 領域的前述基板表面形成高濃度雜質領域。 8·如申請專利範圍第7項之半導體裝置之製造方法，其 中’係利用離子注入形成前述高濃度雜質領域。 316030 23