TWI230981B - Manufacturing method of semiconductor device and acceleration sensor - Google Patents

Description

1230981 五、發明說明α) [發明所屬之技術領域] 本發明係關於光微影技術，可適用於例如具有樑構造 之可動部之加速度感測器。 [先前技術] 專利文獻1中曾介紹過具有樑構造之可動部之加速度 感測器。加速度感測器之感測元件部具有形成橫樑構造體 之一部份的可動電極；與第1及第2固定電極；以及靜電力 抵銷用固定電極。感測元件部係由帽蓋基板之凹部予以覆 蓋而受到保護，另一方面，透過配線與上述之4個電極連 接之電極取出部則未在帽蓋基板之凹部的覆蓋下而設置。 加速度感測器之樑構造體，係預先形成支撐該樑構造 之犧牲層，並於其上形成導電層（例如摻雜的多晶矽）並予 以圖案化，之後再去除犧牲膜而形成。因此，在形成導電 層後，利用光微影技術，從與樑構造體相同之側形成用以 取得與搭載樑構造之矽基板之間的接觸的開口時，必須使 光阻劑能夠妥善地覆蓋相當於導電層之厚度與犧牲層之厚 度的和的段差。在此導電層本身具有大約3. 5至4 .0// m的 厚度，犧牲層也具有2.0至2.5// m的厚度，故兩者的厚度 的和超過5// m。因此為了能夠妥善地覆蓋上述段差，最好 的方法為增加光阻劑之厚度。 但是，一般而言若增加光阻劑之厚度將容易產生斷裂 的情形。為避免斷裂並形成較厚的光阻劑，最好能分作數 次塗布光阻劑。此外，以較厚之光阻劑做為蝕刻之遮罩使 用時，會導致蝕刻時之蝕刻率的降低等問題，而必須增加

314395.ptd 第7頁 1230981 五、發明說明（2) 蝕刻的次數。 此外，專利文獻2係關於在接觸孔之上部設置斜面的 接觸孔的形成方法。此外，專利文獻3，係關於為了容易 配設上層之金屬配線而層疊多種層間膜，並進行平坦化， 且利用該膜之蝕刻率的差在接觸孔上設置斜面，而提昇金 屬配線之覆蓋性之技術。 專利文獻1 :特開2 0 0 1 - 1 1 9 0 4 0號公報 專利文獻2 :特開平8-2 74 0 6 6號公報 專利文獻3 :特開平5 - 1 9 0 6 9 0號公報 [内容] 本發明之目的，係在形成與半導體基板，例如搭載加 速度感測器之矽基板連接的電極時，可減少光阻劑所覆蓋 之段差的技術。 與本發明相關之半導體裝置之第1製造方法，係具備 步驟（a )至（i )。步驟（a )係在配置於半導體基板（1 )上的絕 緣層（2 )的表面形成配線（6 1 )，步驟（b )係選擇性地去除前 述絕緣層以設置使前述半導體基板露出的第1開口（ 8 0 )， 步驟（c )係在完成前述步驟（b )之後，於前述絕緣層上方， 形成犧牲層（4 )，該犧牲層具有：使前述配線之中央部露 出之第2開口 （ 8 1 );及包含前述第1開口而較第1開口更寬 的第3開口（ 8 3 )，步驟（d )係在前述步驟（c )所得之構造上 全面形成導電性半導體（5 )，步驟（e )係在前述導電性半導 體上形成第1遮罩（3 0 1 )，步驟（f )係利用前述第1遮罩進行 前述導電性半導體之蝕刻，以形成與前述配線連接的第1

314395.ptd 第8頁 1230981 五、發明說明（3) 電極（5 1 )，步驟（g )係在前述步驟（f )所得之構造上全面形 成導電膜（9 )，步驟（h )係選擇性地去除前述導電膜而形成 在前述第1開口與前述半導體基板接觸的第2電極（9 0 )，步 驟（i )係去除前述犧牲層。 根據本發明之半導體裝置之第1製造方法，由於係在 步驟（d )之前進行步驟（b )，因此無須增加作為用以進行第 1開口的蝕刻之蝕刻遮罩的光阻劑的厚度。 與本發明相關之半導體裝置之第2製造方法，係具備 步驟（a )至（i )。步驟（a )係在具有局部突出之凸部（1 a )的 半導體基板（1 )的表面，形成使前述凸部露出之絕緣層 (2 )，步驟（b )係於前述絕緣層（2 )之表面形成配線（6 1 )， 步驟（c )係在前述絕緣層上方，形成犧牲層（4 )，該犧牲層 具有：使前述配線之中央部露出之第1開口（ 8 1 )及使前述 凸部之中央部露出之第2開口（ 8 3 )，步驟（d )係在前述步驟 (c )所得之構造全面形成導電性半導體（5 )，步驟（e )係在 前述導電性半導體上形成第1遮罩（3 0 1 )，步驟（f )係利用 前述第1遮罩進行前述導電性半導體之蝕刻，以形成與前 述配線連接的第1電極（5 1 )，步驟（g )係在前述步驟（f )所 得之構造上全面形成導電膜（9 )，步驟（h )係選擇性地去除 前述導電膜而形成與前述凸部接觸的第2電極（9 0 )，步驟 (i )係去除前述犧牲層。 根據本發明之半導體裝置之第2製造方法，由於並不 形成用以形成第2電極之開口 ，因此無須較厚之光阻劑。 與本發明相關之半導體裝置之第3製造方法，係具備

314395.ptd 第9頁 1230981 五、發明說明（4) 套/w 步驟（a)至（〇。步驟（3)係在半導體基板（1)上形成絕^) (2)，步驟（b)係在前述絕緣層上方形成具有第θ ( 之第1犧牲層（4 )，步驟（c )係在前述犧牲層上形成纪^ 第 造上 (5 1 \ 5 3 c )，步驟（d )係在前述步驟（c )所得之構— 形成第2犧牲膜（1 1 )，步驟（e)係進行至少前述第 之回蝕，步驟（f)係以具有在較前述第i開口更内側犋 第2開口（86)的光阻劑（3 0 5 )，覆蓋前述步驟（e)所得^ 口之 造，步驟（g)係、以前述光阻劑做為遮罩而蝕刻構 牲膜，步驟（h)係形成在前述步驟（g)所開口的範=犧 述半導體基板接觸的第2電極（90)，步驟（i)係去與前 1犧牲層及第2犧牲層。 4則述第 斤根據本發明之半導體襄置之第3製造方法，由於 成弟2電極之前，預先在第2犧牲層上緩和表面之、在形 無須增加光阻劑之厚度。 凸，故 與本發明相關之半導體裝置之第4製造方法， 步驟（a)至（g)。步驟（8)係在半導體基板（1)上形成、奶、備 (2)，步驟（b)係在前述絕緣層上方，形成具有第丨^緣層 (8 3 )之第1犧牲層（4 )，步驟（c )係在前述犧牲層上氷= 電極（51，53c)以及設於前述第！電極與前述第_ =成第1 的虛設體（54)，步驟（d)係在前述步驟（〇所得之構$間 上’形成具有在前述第1開口的内側開口之第2開〇 ^ 光阻劑（3 0 7 )，步驟（e )係以前述光阻劑為遮罩而麵2的 述絕緣層，使前述半導體基板露出，步驟（f )係形成邀㈤ 出的别述半導體基板接觸之第2電極（9 〇)，步驟（、^路 s J係去

1230981 五、發明說明（5) 除前述犧牲層。 根據本發明之半導體裝置之第4製造方法，可藉由設 置虛設體，而抑制位於第1開口之光阻劑的膜厚的降低， 因此無須增加光阻劑之厚度。 與本發明相關之第1加速度感測器，具有：半導體基 板（1 )、絕緣層（2 )、固定電極（5 1)及基板電極（90)。前述 半導體基板具有凸部（1 a )，前述絕緣層（2 )係設在前述半 導體基板上並使前述凸部之頂面露出，前述固定電極（51) 係設在前述絕緣層之上方，而前述基板電極係於前述半導 體基板之前述凸部之前述頂面與前述半導體基板接觸。 製造本發明之第1加速度感測器時，由於並不形成用 以形成基板電極之開口，故無須較厚之光阻劑。 與本發明相關之第2加速度感測器，具有：固定電極 (51)及可動電極（53)，前述固定電極（51)與可動電極（53) 之間的距離在4// m以下。 與本發明相關之第2加速度感測器，即使光阻劑之膜 厚較薄，也能夠覆蓋性良好地覆蓋固定電極與可動電極。 本發明之目的、特徵、實施態樣以及優點，藉由以下 之詳細說明與所附加之圖式，將更加清楚。 [實施方式] 第1實施形態 第1圖係顯示適用本發明之第1實施形態之製造方法之 加速度感測器之構造的一部分之平面圖。第2圖（a )、（ b ) 分別為第1圖之位置AA及位置BB之剖面圖。於半導體基板1

314395.ptd 第11頁 1230981

上依序層疊絕緣層 基板1、絕緣層2、 矽、氮化矽。 Z、絕緣膜3，而構成基板1 〇 0。半導體 、、、巴、、彖膜3 ’係分別採用例如碎、氧化 絕緣膜3具有彳φ u ^ ^ 有質量體53。質量:^ \ f 口 31，開口 31中設 彈性邮W \版53，具有可動電極53a，支柱53b以及 .,° C。支柱53b其兩端係固定在基板1〇〇，該端部之 夕卜的支柱53b及可動電極53a、彈性部仏係與絕緣層紛開 而懸空。在第1圖中只顯示支柱53b的一端。可動電極53a 於支柱53b之兩端之間從支柱53b沿著圖中之左右方向延伸 於札l幵y齒上。彈性部5 3 c同樣於支柱5 3 b之兩端之間從支柱 5 3 b沿著圖中之左右方向延伸並返回至支柱53b，而形成髮 夾（hair Pi n)形狀。由於彈性部53c容易於圖中之上下方 向彈性變形，因此支柱5扑受到外力會在圖中之上下方向 移動，當外力消失時則藉由彈性部53c之復原力返回預定 位置。因此彈性部53c亦做同樣的移動。此外，支柱53b的 兩端亦可在開口 3 1的外側固定於基板1 〇 〇上。

固定電極51’ 5 2係以交互方式在圖中之上下方向設置

多數個。該等固定電極之一端在開口 3 1處係與絕緣層2分 開而懸空。固定電極5 1，5 2之該一端係與可動電極5 3 3以 一定之空隙隔開而形成相互嚙合之狀。固定電極5丨，5 2之 另一端均在開口 3 1的外側固定於基板1 〇 〇上。固定電極 5 1 ’ 5 2以及質量體5 3，係採用例如以相同之光微影製程形 成之多晶石夕。 為保護固定電極5卜5 2以及質量體5 3，乃利用未顯示

314395.ptd 第12頁 1230981 五、發明說明（7) 於圖中之具有凹部的帽蓋（cap)予以覆蓋。為使該帽蓋與 基板1 0 0接合，乃在絕緣膜3上設置圍繞開口 3 1之半導體膜 5 0。假設帽蓋係以矽所形成，則半導體膜5 0係與固定電極 5 1，5 2以及質量體5 3相同，採用光微影製程形成之多晶 石夕。 固定電極5 1之間係分別以配線6 1連接，固定電極5 2之 間係分別以配線6 2連接。此外，可動電極5 3 a係透過支柱 5 3 b與配線6 3連接。配線6卜6 2，密封膜9 9係形成於絕緣 層2之上面（連接絕緣膜3之一側的面）。配線6 1、6 2，密封 膜9 9，例如係採用藉由光微影製程而形成之多晶矽。絕緣 膜3使配線6卜6 2露出。固定電極5 1，5 2即使受到外力也 不會移動。因此可根據固定電極5 1與可動電極5 3 a之間所 產生之靜電電容量以及固定電極5 2與可動電極5 3 a之間所 產生之靜電電容量，而檢測出外力之大小。 為了從外部檢測上述之靜電電容量，因此，配線6 1， 6 3係分別與對半導體膜5 0而言設在與開口 3 1相反側的外部 電極9 1，9 3連接。配線6 2也一樣，係與對半導體膜5 0而言 設在與開口 3 1相反側的外部電極（未圖示）連接。 此外，與半導體基板1連接的電極9 0，係設在對半導 體膜5 0而言與開口 3 1相反的一側。電極9 0，具有可測定、 或從外部決定半導體基板1之電位的功能。舉例而言，係 做為加速度感測器之基板電極而發揮機能。 接著，參照第3圖至第1 1圖，依照步驟之順序說明具 有上述構造之加速度感測器的製造方法。但是，各圖中編

314395.ptd 第13頁 1230981 五、發明說明（8) 號為（a )、（ b )之圖面，係分別顯示相當於第1圖之位置A A 及位置BB之位置的剖面圖。 首先，如第3圖所示，於半導體基板1上形成絕緣層 2。然後在藉由蝕刻去除必須舖設配線6卜密封膜9 9之處 的絕緣層2的表面後，形成配線6卜密封膜9 9。配線6 1、 密封膜9 9之表面，係形成為與絕緣層2的表面大致相同之 平坦面。第3圖中雖未顯示，但配線6 2，6 3也是以與配線 6 1、密封膜9 9相同之方式形成。 接著，如第4圖所示，選擇性地去除絕緣層2以設置使 半導體基板1露出的開口 80。開口 80中，與半導體基板1連 接之電極9 0係於之後的步驟中設置。在第4圖所示構造 中，絕緣層2、配線6 1、密封膜9 9的表面係形成大致平坦 狀。在第4圖中雖未顯示，同樣地，配線6 2、6 3的表面也 形成大致與絕緣層2的表面相同的平坦面。因此，即使形 成用以形成開口 8 0之蝕刻遮罩的光阻劑較薄，依然可完整 覆蓋各配線及密封膜的表面。為防止形成厚度較厚之光阻 劑時容易產生之斷裂，最好分數次塗布光阻劑。而作為用 以形成開口 8 0之蝕刻遮罩的光阻劑則無須分數次進行塗 布。又，不會產生必須用厚的光阻劑作為蝕刻遮罩而導致 蝕刻率降低之問題。 接著，如第5圖所示，於第4圖所示之構造之上側（亦 即與半導體基板相反之側）選擇性地設置絕緣膜3。絕緣膜 3係選擇性地覆蓋絕緣層2。具體而言，絕緣膜3雖覆蓋了 露出於開口 8 0之絕緣膜2的端面，卻使配線6 1之頂面之中

314395.ptd 第14頁 1230981 五、發明說明（9) 央部（以下，除了配線6 1之外，也將其他構成要件之頂面 之中央部簡稱為「中央部」）、露出於開口 8 0之半導體基 板1之中央部露出。此外，絕緣膜3具有使密封膜9 9露出之 開口 3 1。在絕緣膜3全面性地形成於第4圖所示之構造後， 即藉由採用光阻劑做為遮罩的蝕刻選擇性地加以去除，而 獲得第5圖所示之構造。由於作為該蝕刻遮罩的光阻劑所 覆蓋之段差只到達絕緣層2之膜厚程度，因此，無須分數 次塗布光阻劑，同時也不會導致蝕刻率降低的問題。此 外，絕緣膜3之所以覆蓋配線6 1之緣部、及露出於開口 8 0 之半導體基板1的緣部，係為了防止進行後述之犧牲層的 蝕刻時所使用之蝕刻劑進入絕緣層2，而使絕緣層2受到蝕 刻之故。 接著，如第6圖所示，在第5圖所示構造之上側選擇性 地形成犧牲層4。具體而言，犧牲層4在配線6 1之上方（此 外雖未圖示於第6圖中，但在配線6 2、6 3之上方亦同）係具 有：使絕緣膜3之端部以及配線6 1之中央部露出之開口 8 1 ;使絕緣膜3在將在之後的步驟中形成半導體膜5 0的位 置露出的開口 8 2 ;以及使絕緣膜3在包含開口 8 0且此開口 8 0寬的範圍中露出的開口 83。 在犧牲層4全面性地形成於第5圖所示之構造後，即藉 由採用光阻劑做為遮罩的蝕刻選擇性地加以去除，而獲得 第6圖所示之構造。由於作為該蝕刻遮罩的光阻劑所覆蓋 之段差只到達絕緣層2之膜厚程度，因此，無須分數次塗 布光阻劑，同時也不會導致蝕刻率降低的問題。

314395.ptd 第15頁 1230981 五、發明說明（ίο) 一 接著’如第7圖所示，在第6圖所示構造上側依序層疊 推雜多晶石夕膜^5,及原材料為TEOS (Tetra Ethyl e Ortho Si 1 icate)之氧化矽膜（以下稱之為「TE〇s膜」）3〇1。然後 於TE0S膜3 01的上方塗布光阻劑3〇2，以進行圖案化，而在 將形成半導體膜50，固定電極51、52，質量體53的位置上 殘留光阻劑3 0 2。光阻劑3 〇 2所要覆蓋之段差在開口 8 0附近 為絕緣層2的膜厚與犧牲層4的膜厚之和。但是殘置之光阻 劑3 0 2所覆蓋之段差僅到達犧牲層4的膜厚程度，即使開口 8 0附近之光阻劑3 0 2之覆蓋性惡化，也不致對其後的處理 造成影響。因此，可降低光阻劑3 0 2之厚度。接著，以光 阻劑3 0 2做為蝕刻遮罩進行TE0S膜3 0 1之蝕刻及圖案化（第8 圖）。 其次，以殘置之TE0S膜3 01做為硬遮罩使用，以進行 摻雜多晶矽膜5之蝕刻，並如第9圖所示一般形成半導體膜 50、固定電極5卜藉由該蝕刻處理，TE0S膜301之膜厚，、 有時會降低至例如6 0%的程度。雖未顯示於第9圖中，但 是固定電極5 2，質量體5 3也是以相同方式形成。在開口 8 3 附近，係使絕緣膜3以及由絕緣膜3使之露出之半導體基 1露出。 土反 接著，如第1 0圖所示，係全面性地於第9圖所示構造 上形成金屬膜9。金屬膜9係採用例如含有石夕之銘合金。此 外在必須形成電極9 〇之位置，係以圖案化之光阻劑3 〇 3覆 蓋金屬膜9。電極9 0可殘置於開口 8 3内，而無須形成於犧 牲層4上。因此，光阻劑3 0 3所覆蓋之段差的厚度只到達絕

1230981 五、發明說明（11) 緣膜2之膜厚程度，無須分數次塗布光阻劑，同時也不會 導致蝕刻率降低的問題。 接著，藉由以光阻劑3 0 3做為遮罩的蝕刻選擇性地加 以去除金屬膜9，而形成第1 1圖所示之與半導體基板1接觸 之電極90。之後，藉由蝕刻除去犧牲層4以及TE0S膜301， 而獲得第2圖所示之構造。舉例而言在犧牲層4的蝕刻上， 係採用使用氫氟酸之濕性蝕刻。 第1 2圖係說明本發明之第1實施形態之優點的剖面 圖。假設為了在形成半導體膜5 0、固定電極5 1 (圖中雖未 顯示，但也包含固定電極5 2、質量體5 3 )之後，獲得使電 極9 0得以與半導體基板1接觸之開口 8 0，則必須形成在將 形成開口 8 0的位置開口之光阻劑3 0 4。由於光阻劑3 0 4係在 開口 83中覆蓋絕緣膜3、且一併覆蓋半導體膜50、及固定 電極5 1，故所覆蓋之段差將到達半導體膜5 0、固定電極5 1 之厚度（以及摻雜多晶矽膜5之厚度）以及犧牲膜4之厚度的 和，因此必須增加光阻劑3 0 4的厚度。但是當光阻劑3 0 4過 厚時，則可能產生上述之斷裂問題、以及為了避免斷裂而 必須進行多次塗布步驟的問題、或是蝕刻率降低的問題。 針對上述問題，本發明，係在形成犧牲層4或半導體 膜5 0、固定電極5 1之前形成用以形成電極9 0之開口 8 0，因 此具有無須增加光阻劑厚度的優點。 第2實施形態 第1 3圖係顯示適用本發明之第2實施形態之製造方法 之加速度感測器之構造的一部分之平面圖。此外，第1 4圖

314395.ptd 第17頁 1230981 五、發明說明（12) (a)、（b)分別為第13圖之位置EE及位置FF之剖面圖。第13 圖之位置EE及位置FF係各相當於第1圖之位置AA以及位置 BB° 本實施形態之加速度感測器，較之於第1實施形態之 加速度感測器，其特徵的相異點係在於：為使電極9 0得以 到達半導體基板1 ’係由半導體基板1貫通絕緣層2 ’而非 由電極9 0貫通絕緣層2。 參照第1 5圖至第2 3圖，依照步驟順序說明具有上述構 造之加速度感測器之製造方法。而各圖中編號為（a )，（ b) 之圖面，係顯示各相當於第1 3圖之位置EE及位置FF的位置 的剖面。 首先如第1 5圖所示，準備半導體基板1。在之後將設 置電極9 0的位置上，使半導體基板1具有局部突出之凸部 1 a。有關形成該凸部1 a之處理的例子，可列舉以下方法： 亦即先將之後將設置電極9 0的位置加以遮蓋而進行異向性 蝕刻，使未加遮蓋部分的半導體基板1的厚度減少。 接著如第1 6圖所示，在半導體基板1之具有凸部1 a的 一側的面（以下稱之為「表面」）上形成絕緣層2。絕緣層2 在凸部1 a的附近，反映凸部1 a之形狀而***。 接著，回蝕絕緣層2進行平坦化，使凸部1 a之頂面露 出。然後藉由蝕刻，將之後將舖設配線6卜密封膜9 9之位 置的絕緣層2的表面予以去除，然後形成配線6 1、密封膜 9 9。配線6 1、密封膜9 9的表面，形成為與絕緣層2之表面 大致相同之平坦面。此外，在絕緣層2及配線6 1、密封膜

314395.ptd 第18頁 1230981 五、發明說明（13) 9 9之上，選擇性地設置絕緣膜3。具體而言，絕緣膜3具有 使密封膜9 9露出之開口 3卜並進一步使配線6 1及凸部1 a的 中央部露出。絕緣膜3全面形成於第1 6圖所示之構造後， 藉由採用光阻劑做為蝕刻遮罩的蝕刻選擇性地予以去除， 而得以獲得第1 7圖所示之構造。該光阻劑，亦如第1實施 形態所說明一般，無須分數次塗布，同時也不會導致蝕刻 率降低之問題。第1 7圖中雖未顯示，但配線6 2，6 3也依照 與配線6 1相同之方式形成。 接著，如第1 8圖所示，在第1 7圖所示構造上側選擇性 地形成犧牲層4。具體而言，犧牲層4係在配線6 1之上方 (此外雖未圖示於第1 8圖中，但在配線6 2、6 3之上方亦同） 具有：使絕緣膜3之端部以及配線6 1之中央部露出之開口 8 1 ;使絕緣膜3在將在之後的步驟中形成半導體膜5 0的位 置露出的開口 8 2 ;以及使凸部1 a之中央部以及其周圍之絕 緣膜3露出的開口 8 3。 犧牲層4全面形成於第1 7圖所示之構造後，藉由採用 光阻劑做為#刻遮罩的钱刻選擇性地予以去除，而得以獲 得第1 8圖所示之構造。該蝕刻遮罩，亦如第1實施形態所 說明一般，無須分數次塗布，同時也不會導致蝕刻率降低 的問題。 如第1 9圖所示，依序在第1 8圖所示之構造上側層疊摻 雜多晶矽膜5、TE0S膜301。並在TE0S膜301上塗布光阻劑 302，進行圖案化，而在將形成半導體膜50，固定電極 5 1、5 2，質量體5 3的位置上殘留光阻劑3 0 2。由於光阻劑

314395.ptd 第19頁 1230981

五、發明說明（14) 3 0 2所要覆盖之段差夫如讲接 覆 刻 苔性π层、止Am未起過犧牲層4的膜厚程度，因此其 孤 义°靖’而得以降低光阻劑3 0 2之厚度 爲同ί ’ I ’阻劑3 〇 2做為餘刻遮罩進行TE0S膜3 0 1之蝕 及圖案化（第20圖）。 ,接著，以殘置之TE〇S膜301做為硬遮罩使用，以進行 摻雜多晶矽膜5之蝕刻，並如第2丨圖所示一般形成半導體 ，50、固定電極5卜藉由該蝕刻處理，TEOS膜301之膜 厚’有時會降低至例如6 〇%的程度。雖未顯示於第2 1圖 中’但固定電極52，質量體53也以相同方式形成。在開口

8 3附近，係使絕緣膜3以及由絕緣膜3使之露出之凸部1 &的 中央部露出。 接著’如第2 2圖所示，係全面性地於第2 1圖所示構造 上形成金屬膜9。在電極9 0將形成之位置上，以圖案化之 光阻劑3 0 3覆蓋金屬膜9。如第1實施形態所說明一般，無 須分數次塗布光阻劑3 0 3，同時也不會導致蝕刻率降低的 問題。 接著’藉由以光阻劑3 0 3做為遮罩的蚀刻選擇性地去 除孟屬膜9，而形成第2 3圖所示之電極90。之後，藉由触 刻除去犧牲層4以及TEOS膜30 1，而獲得第1 4圖所示之構 造 〇 如上述一般，在製造本實施形態所例示之加速度感測 杰=，由於並不形成用以形成電極9 0之開口 8 0，因此具有 …、而使用厚度較厚之光阻劑的優點。 第3實施形態

第20頁 1230981 五、發明說明（15) 第2 4圖係位於第1圖之位置CC的剖面圖。該剖面中， 可動電極5 3 a、彈性部5 3 c係設在使密封膜9 9露出之開口 3 1 的上方。此外，在絕緣膜3存在之領域中設有半導體膜 5 0，並設有貫通絕緣層2及絕緣膜3而到達半導體基板1之 電極9 0。 參照第2 5圖至第3 3圖，依照步驟之順序說明具有上述 構造之加速度感測器的製造方法。而各圖係顯示相當於第 1圖之位置CC的位置之剖面。 首先，在半導體基板1上設置絕緣層2。接著，藉由蝕 刻去除將設置電極9 〇之位置的絕緣層2的表面，而形成凹 部85。該蝕刻處理，係以··在將設置密封膜99之位置，以 及在將設置未出現於位置cc之配線62、63之位置上蝕刻絕 緣層2之表面之步驟相同之步驟進行。並於之後形成密封 Μ 99以及未出現於位置cc之配線61，62。之後，形成具 開口 31之絕緣膜3。、絕緣膜3覆蓋包含凹部仪絕緣層2、， X開口部31使密封膜99露出。之後，選擇性地形成犧牲 曰4,並形成半導體膜5〇、固定電極51，52以及質量層 53(第25圖）。但是，在第25圖所示之剖面未^ 電極51，52以及質量體53之支柱53b。 未^不口疋 83。半導體膜50係透過開口 82與 曰八有開口 82, 含凹邻85甘栋π鎊暄π 士 、象Μ 3接觸’開口 83包 a凹邛85亚使絶緣膜3在此凹部85寬的範 匕 接著，在第25圖所示之構造的全面 备出。 1 1，以獲得第26圖所示之構造。犧牲層 4設置犧牲層 中的凹部而形成。該犧牲層丨丨例如二進入其底層構造 木用氣化石夕膜，尤其

1230981 五、發明說明（16) 以採用 PSG(Ph〇Sph〇-silicate glass)膜或 Βρ% (b〇r〇-phospho-Sllscate glass)膜最為理想。並 在於其可進行低溫處理’容易增加膜厚1時可減原低口係 力。將犧牲層1 1予以回#，使其覆蓋犧牲層4 膜、 使半導體膜50、固定電極51，52以及質量層53的=^=3而 出，而獲得第27圖所示之構造。 、上面路 之後，於第2 7圖所示構造之令而π 异氺吼為I q n r办…丄 再^之王面汉置先阻劑3 0 5。伸 :匕副3 0 5,係形成在凹部85之内側開口之有上 圖ς (弟28圖）。犧牲層η殘置於開口 83，因此光阻 所覆盍的段差較未配置犧牲層: 劑3 0 5的厚度。 曰于』稭此即可降低光阻 後以光阻劑3 〇 5做為钱刻遮罩進行犧牲層丨 =並在開口 86處去除犧牲層u。亦即犧牲二:1二二 86中比凹部85狹小的領域使絕緣膜動（第_ )'。在開口 之後以光阻劑3 0 5做為#刻遮罩，並如第3 〇圖所示 ::ΐ擇性地餘刻絕緣膜3以及絕緣層2，使半導體基板1 ”幵口 86相同’在開口 85之内側開口的開口 87中露出。

Ba 乐ό 1圖所示於全面形成金屬膜9，使金屬膜9與在 : 千路出之半導體基板1接觸。此外如第3 2圖所示在 1^8 6與開口8 7之外側，例如在開口8 5之外側處，使用光 阻j 3 0 6形成覆蓋金屬膜9之蝕刻遮罩。接著以光阻劑3 〇 6 做為名虫刻：y#罢 ^ ^ ^ 蝕刻金屬膜9而形成第3 3圖所示之電極 9 Q 〇 » 便’去除犧牲層4 η以及TE0S膜301而獲得第24圖 所示之構造。 ’

314395.ptd 第22頁 1230981 __________—^ ------ 五、發明說明（ΙΌ 第3 4圖為顯示本實施形態之變形例之剖面圖。將犧牲 層1 1回蝕後，最好使S0G膜1 2成膜，以填蓋犧牲層11之凹 部。藉此，可進一步降低後設之光阻劑3 0 5所要覆蓋的段 差。 如上述一般根據本實施形態，在形成電極9 0前，係預 先利用犧牲層1 1緩和表面的凹凸，因此具有無需增加光阻 劑厚度的優點。

此外，開口 8 7係藉由選擇性地钱刻絕緣膜3與絕緣層 2而形成，並藉由開口 8 7的形成，使半導體基板1在與電極 9 〇接觸的位置露出。因此即使未預先开》成凹部8 5同樣可適 用本實施形態。但是，為降低形成開口 8 7時要姓刻的絕緣 膜2的量，最好預先形成凹部8 5。 形態

第3 5圖係本實施形態之剖面圖，該剖面圖相當於第3 貫施形態之第2 5圖。根據本實施形態’係在第3實施形態 所說明之步驟中，於形成半導體膜5 0 ’固定電極5 1、5 2以 及質量體5 3時，一併形成虛設艚5 4。虛設體5 4之設置無須 有助於加速度感測器之機能。虚設體5 4係設置在固定電極 5 1 ’質量體5 3，半導體膜5 0與開口 8 3之間的犧牲層4上。 <不同於半導體膜50，固定電極51、5 2以及質量體5 3 ’虛 叹體無需在任一位置中與絕緣層2或絕緣膜3接觸。因此， ^犧牲層4連接配置，而於之後的步驟中去除犧牲層4時， °每犧牲層4一同被去除。 相對於第3 5圖所示之構造，第3 6圖顯示形成圖案化有

1230981

1230981 五、發明說明（19) 如上所述光阻劑3 0 7薄時，位於固定電極5 1、5 2以及 彈性部5 3 c與可動電極5 3 a的肩部J，亦即在固定電極5 1，5 2 以及彈性部5 3 c與可動電極5 3 a的頂面的端部J，光阻劑3 0 7 之膜厚最薄。但是，藉由縮小固定電極5 1、5 2以及可動電 極5 3 a之間的距離，或可動電極5 3 a與彈性部5 3 c之間的距 離等之距離d，即可避免肩部J之光阻劑3 0 7的膜厚變薄。 第3 8圖顯示將固定電極5 1、5 2以及彈性部5 3 c與可動 電極5 3 a的高度設定為3 . 5// m時，位於肩部J之光阻劑3 0 7 的膜厚t與距離d之間的關係圖。圓形、四角形、三角形記 號係分別表示光阻劑3 0 7位於平坦部的膜厚為2 . 5// m、3 . 0 // m、3. 5// m時的情形。一般而言，在平坦部塗布一次所 得的光阻劑3 0 7的膜厚在3 . 5// m以下。另一方面，若考慮 在之後的步驟中去除絕緣膜2、3時採用乾性蝕刻，則除了 虛設體54附近，光阻劑必須到達50 Onm的程度。因此可由 第3 8圖歸納出以下結論，亦即距離d係以4// m以下較為理 想。 如上所述，根據本實施形態，係藉由將固定電極與可 動電極（包含彈性部）間的距離設定為4// m以下，而使覆蓋 固定電極與可動電極之光阻劑3 0 7的膜厚即使厚度較薄也 依然具有良好之覆蓋性，而具有無需進行多次塗布的優 點。又，雖未顯示於第3 7圖中，但與第4實施形態相同， 在本實施形態中最好也能配置虛設體5 4。 本發明已詳細說明如上，但上述說明，其任何一種情 況，均僅止於例示，本發明並不限於此，未例示之無數的

314395.ptd 第25頁 1230981

314395.ptd 第26頁 1230981 圖式簡單說明 [圖式簡單說明] 第1圖係顯示適用本發明之第1實施形態之製造方法之 加速度感測器之構造的一部分之平面圖。 第2圖（a)、（b)分別為第1圖之位置AA及位置BB之剖 面圖。 第3圖（a)、（b)至第11圖（a)、（b)係依照步驟之順序 顯示第1實施形態之加速度感測器之製造方法之剖面圖。 第1 2圖（a )、（ b )係用以說明本發明之第1實施形態之 優點之剖面圖。 第1 3圖係顯示適用本發明之第2實施形態之製造方法 之加速度感測器之構造的一部分之平面圖。 第14圖（a)、（b)分別為第13圖之位置EE及位置FF之剖 面圖。 第15圖（a)、（b)至第2 3圖（a)、（b)係依照步驟之順序 顯示第2實施形態之加速度感測器之製造方法之剖面圖 〇 第2 4圖係顯示適用本發明之第3實施形態之製造方法 之加速度感測器之構造的一部分之剖面圖。 第2 5圖至第3 4圖係依照步驟之順序顯示第3實施形態 之加速度感測器之製造方法之剖面圖。 第3 5圖以及第3 6圖係顯示本發明之第4實施形態之剖 面圖。 第3 7圖係顯示本發明之第5實施形態之剖面圖。 第3 8圖係顯示本發明之第5實施形態之圖表。

314395.ptd 第27頁 1230981

圖式簡單說明 1 半導體基板 1 a 凸部 2 絕緣層 3 絕緣膜 4 犧牲層 5 摻雜多晶矽膜 9 金屬膜 11 犧牲層 12 SOG膜 31 開口 50 半導體膜 51，52 固定電極 53 質量體 5 3a 可動電極 53b 支柱 53c 彈性部 54 虛設體 61 至 63 配線 8 0至 83開口 85凹部 86, 87 開口 90 電極 91，93 外部電極 99 密封膜 100 基板 301 TEOS 膜 302至 307 光阻劑 d 距離J肩部 t 膜厚 314395.ptd 第28頁

Claims (1)

1230981 I 倏 案號92102478 Θ年：於月办7 l:::L )· ί修正 . "^'ί /'Ζ.4 六、申請專利範圍 ...........................' 1. 一種半導體裝置之製造方法，包括： (a )在設於半導體基板上的絕緣層的表面形成配線 之步驟； (b )選擇性地去除前述絕緣層，以設置使前述半導 體基板露出的第1開口之步驟； (c )在完成前述步驟（b )之後，於前述絕緣層上 方，形成犧牲層之步驟，而該犧牲層具有：使前述配 線之中央部露出之第2開口、及包含前述第1開口而較 第1開口更寬的第3開口； (d )在前述步驟（c )所得之構造上全面形成導電性 半導體之步驟； (e )在前述導電性半導體上形成第1遮罩之步驟； (f )利用前述第1遮罩進行前述導電性半導體之蝕 刻，以形成與前述配線連接的第1電極之步驟； (g )在前述步驟（f )所得之構造上全面形成導電膜 之步驟； (h )選擇性地去除前述導電膜而形成在前述第1開 口與前述半導體基板接觸的第2電極之步驟；以及 (i )去除前述犧牲層之步驟。 2. 如申請專利範圍第1項之半導體裝置之製造方法，其 中，還具備有： 於前述步驟（b )與前述步驟（c )之間實行， (j)形成露出前述配線之中央部及前述第1開口之 中央部之絕緣膜之步驟，

314395.ptc 第29頁 1230981 _案號92102478_年 8月二1日 修正_ 六、申請專利範圍 且前述犧牲膜係使在前述配線上方之前述絕緣膜 之端部露出。 3. —種半導體裝置之製造方法，包括： (a) 在具有局部突出之凸部的半導體基板的表面， 形成使前述凸部露出之絕緣層之步驟； (b) 於前述絕緣層之表面形成配線之步驟； (c )在前述絕緣層上方，形成犧牲層之步驟，該犧 牲層具有：使前述配線之中央部露出之第1開口及使前 述凸部之中央部露出之第2開口； (d )在前述步驟（c )所得之構造上全面形成導電性 半導體之步驟； (e )在前述導電性半導體上形成第1遮罩之步驟； (f )利用前述第1遮罩進行前述導電性半導體之蝕 刻，以形成與前述配線連接的第1電極之步驟； (g )在前述步驟（f )所得之構造上全面形成導電膜 之步驟； (h )選擇性地去除前述導電膜而形成與前述凸部接 觸的第2電極之步驟；以及 (i )去除前述犧牲層之步驟。 4. 如申請專利範圍第3項之半導體裝置之製造方法，其中 ，前述步驟（a)具有：（a-1 )於前述半導體基板之前述 表面形成前述凸部之步驟。 5. 如申請專利範圍第3項之半導體裝置之製造方法，其 中，還具備有：

314395.ptc 第30頁 1230981 _案號92102478_尸年 8月又7日 修正_ 六、申請專利範圍 於前述步驟（b )與前述步驟（c )之間實行， (j )形成露出前述配線之中央部及前述凸部之中央 部之絕緣膜之步驟， 且前述犧牲膜係使在前述配線上方以及在前述凸 部上方之前述絕緣膜之端部露出。 6. 如申請專利範圍第1項或第3項之半導體裝置之製造方 法，其中，前述步驟（e)，具有： (e- 1 )於前述導電性半導體上形成氧化膜的步驟； (e-2)形成覆蓋將形成前述第1電極之位置之光阻 劑的步驟；以及 (e - 3 )以前述光阻劑做為第2遮罩而進行前述氧化 膜之蝕刻，以形成前述第1遮罩的步驟。 7. 如申請專利範圍第1項或第3項之半導體裝置之製造方 法，其中，前述配線的表面係與前述絕緣層的表面形 成大致相同之平坦面。 8. —種半導體裝置之製造方法，包括： (a) 在半導體基板上形成絕緣膜層之步驟； (b) 在前述絕緣層上方形成具有第1開口之第1犧牲 層之步驟； (c )在前述犧牲層上形成第1電極之步驟； (d )在前述步驟（c )所得之構造上全面形成第2犧牲 膜之步驟； (e )進行至少前述第2犧牲膜之回蝕之步驟； (f )以具有在較前述第1開口更内側開口之第2開口

314395.ptc 第31頁 1230981 _案號92102478_戶年 g月4曰 修正_ 六、申請專利範圍 的光阻劑覆蓋前述步驟（e )所得之構造之步驟； (g)以前述光阻劑做為遮罩而姓刻前述第2犧牲膜 之步驟； (h )形成在前述步驟（g )所開口的範圍内與前述半 導體基板接觸的第2電極之步驟；以及 (i )去除前述第1犧牲層及第2犧牲層之步驟。 9.如申請專利範圍第8項之半導體裝置之製造方法，其中 ，前述步驟（e)，具有： (e - 1 )完成前述第2犧牲膜之回蝕後，全面形成絕 緣膜之步驟。 1 0 .如申請專利範圍第8項之半導體裝置之製造方法，其中 ，前述步驟（h)，具有： (h- 1 )於在前述步驟（g)中開口的範圍内，#刻前 述絕緣膜使前述半導體基板露出之步驟； (h-2)於前述步驟（h-Ι)所得之構造全面形成導電 膜之步驟；以及 (h-3)選擇性地去除前述導電膜而形成前述第2電 極之步驟。 1 1.如申請專利範圍第1項、第3項、第8項中任一項之半導 體裝置之製造方法，其中，前述第1電極係發揮加速度 感測器之固定電極的機能，前述第2電極則發揮做為前 述加速度感測器之密封電極的機能。 12.—種半導體裝置之製造方法，包括·· (a )在半導體基板上形成絕緣膜層之步驟；

314395.ptc 第32頁 1230981 _案號92102478_户年 3月片曰 修正_ 六、申請專利範圍 (b )在前述絕緣層上方，形成具有第1開口之第1犧 牲層之步驟； (c )在前述犧牲層上形成第1電極；以及設於前述 第1電極與前述第1開口之間的虛設體之步驟； (d )在前述步驟（c )所得之構造上，形成具有在前 述第1開口的内側開口之第2開口的光阻劑之步驟； (e )以前述光阻劑為遮罩而姓刻前述絕緣層，使前 述半導體基板露出之步驟； (f )形成與露出的前述半導體基板接觸之第2電極 之步驟；以及 (g)去除前述犧牲層之步驟。 1 3 . —種加速度感測器，係具備： 半導體基板； 設於前述半導體基板上之絕緣層； 設於前述絕緣層上方之固定電極（5 1 );以及 與前述半導體基板接觸之基板電極，且 前述半導體基板具有與前述基板電極接觸的凸 部， 前述絕緣層係露出前述凸部之頂面， 前述基板電極係於前述凸部之前述頂面與前述半 導體基板接觸。 1 4. 一種加速度感測器，係具備： 絕緣層；以及 在前述絕緣層的上方設於相同高度之固定電極及

314395.ptc 第33頁 1230981 修正 案號 92102478 六、申請專利範圍 可動電極，其特徵在於： 前述固定電極與前述可動電極之間的距離在4// m 以下。 is· 314395.ptc 第34頁