CN1643701A - 半导体器件的制造方法以及加速度传感器 - Google Patents
半导体器件的制造方法以及加速度传感器 Download PDFInfo
- Publication number
- CN1643701A CN1643701A CNA038064006A CN03806400A CN1643701A CN 1643701 A CN1643701 A CN 1643701A CN A038064006 A CNA038064006 A CN A038064006A CN 03806400 A CN03806400 A CN 03806400A CN 1643701 A CN1643701 A CN 1643701A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- technology
- electrode
- opening
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000005516 engineering process Methods 0.000 claims abstract description 129
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 230000001133 acceleration Effects 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 55
- 238000005260 corrosion Methods 0.000 claims description 41
- 230000007797 corrosion Effects 0.000 claims description 41
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 230000000694 effects Effects 0.000 claims description 7
- 239000012528 membrane Substances 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 64
- 238000005530 etching Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 17
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 238000010276 construction Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000003628 erosive effect Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 208000037656 Respiratory Sounds Diseases 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00095—Interconnects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0235—Accelerometers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
- B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0156—Lithographic techniques
- B81C2201/0159—Lithographic techniques not provided for in B81C2201/0157
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
- Weting (AREA)
Abstract
本发明的目的在于提供在形成与半导体衬底例如搭载加速度传感器的硅衬底接触的电极时，降低光致抗蚀剂覆盖的台阶的技术，而且，为了达到上述目的，在形成牺牲层(4)或者半导体膜(50)和固定电极(51)之前，形成用于形成电极(90)的开口(80)，由此不需要厚的光致抗蚀剂。
Description
技术领域
本发明涉及光刻技术，例如能够适用在具有梁构造的可动部分的加速度传感器中的技术。
背景技术
在专利文献1中介绍了具有梁构造的可动部分的加速度传感器。加速度传感器的传感器元件具有作为梁构造体的一部分的可动电极和第1以及第2固定电极和静电力抵消用固定电极。用帽盖衬底的凹部覆盖并保护传感器元件部分，另一方面，经过上述4个电极和布线连接的电极取出部分设置成没有被帽盖衬底的凹部所覆盖。
加速度传感器的梁构造体是通过预先形成支撑该梁构造体的牺牲层、在其上面形成并构图导电层(例如掺杂多晶硅)、然后去除牺牲层而形成。由此，在形成导电层以后从与梁构造体相同一侧使用光刻技术形成用于取得与搭载梁构造的硅衬底的接触的开口时，需要用光致抗蚀剂良好地覆盖导电层的厚度与牺牲层的厚度之和这种程度的台阶。这里，导电层自身具有3.5～4.0μm左右的厚度，牺牲层也具有2.0～2.5μm左右的厚度，两者的厚度和超过5μm。从而，为了良好地覆盖这样的台阶，希望加厚光致抗蚀剂的厚度。
但是，一般如果较厚地形成光致抗蚀剂则易于发生裂纹，为了避免裂纹而形成较厚的光致抗蚀剂，最好分开多次涂敷光致抗蚀剂。另外，在以厚的光致抗蚀剂作为腐蚀掩模的情况下，还将导致该腐蚀中的腐蚀速率降低的问题，需要增多腐蚀的次数。
另外，关于在接触孔的上部设置了圆锥部分的接触孔的形成方法有专利文献2。另外，关于为了易于设置上层金属布线叠层多种层间膜，平坦化并且利用该膜的腐蚀速率的差在接触孔上设置圆锥接触孔，提高金属布线的覆盖性的技术有专利文献3。
专利文献1：特开2001-119040号公报
专利文献2：特开平8-274066号
专利文献3：特开平5-190690号公报
发明内容
本发明的目的在于在形成与半导体衬底例如搭载加速度传感器的硅衬底连接的电极时，降低光致抗蚀剂覆盖的台阶的技术。
本发明的半导体器件的第1制造的方法具备工艺(a)至(i)。在工艺(a)中，在设置于半导体衬底(1)上的绝缘层(2)的表面上形成布线(61)，在工艺(b)中设置选择性地去除上述绝缘层使上述半导体衬底露出的第1开口(80)，在工艺(c)中，在上述工艺(b)以后，在上述绝缘层的上形成具有使上述布线的中央部分露出的第2开口(81)和包括上述第1开口并且比该开口宽的第3开口(83)的牺牲层(4)，在工艺(d)中，在上述工艺(c)中得到的构造的整个面上形成导电性半导体(5)，在工艺(e)中，在上述导电性半导体上形成第1掩模(301)，在工艺(f)中使用上述第1掩模进行上述导电性半导体的腐蚀，形成与上述布线连接的第1电极(51)，在工艺(g)中在上述工艺(f)中得到的构造的整个面上形成导电膜(9)，在工艺(h)中选择性地去除上述导电膜，在上述第1开口中形成与上述半导体衬底接触的第2电极(90)，在工艺(i)中去除上述牺牲层。
如果依据本发明的半导体器件的第1制造的方法，则由于在工艺(d)之前进行工艺(b)，因此不需要加厚成为用于进行第1开口的腐蚀掩模的光致抗蚀剂。
本发明的半导体器件的第2制造方法具备工艺(a)至(i)。在工艺(a)中，在具有局部突出的凸部(1a)的半导体衬底(1)的表面上，形成使上述凸部露出的绝缘层(2)，在工艺(b)中，在上述绝缘层(2)的表面上形成布线(61)，在工艺(c)中，在上述绝缘层的上方形成具有使上述布线的中央部分露出的第1开口(81)和使上述凸部的中央部分露出的第2开口(83)的牺牲层(4)，在工艺(d)中，在上述工艺(c)中得到的构造的整个面上形成导电性半导体(5)，在工艺(e)中在上述导电性半导体层上形成第1掩模(301)，在工艺(f)中使用上述第1掩模进行上述导电性半导体的腐蚀，形成与上述布线连接的第1电极(51)，在工艺(g)中，在上述工艺(f)中得到的构造的整个面上形成导电膜(9)，在工艺(h)中选择性地去除上述导电膜，形成与上述凸部接触的第2电极(90)，
如果依据本发明半导体器件的第2制造方法，则由于不形成用于形成第2电极的开口，因此不需要厚的光致抗蚀剂。
本发明的半导体器件的第3制造的方法具备工艺(a)至(i)。在工艺(a)中，在半导体衬底(1)上形成绝缘层(2)，在工艺(b)中，在上述绝缘层的上方形成具有第1开口(83)的牺牲层(4)，在工艺(c)中，在上述牺牲层上形成第1电极(51，53c)，在工艺(d)中，在上述工艺(c)中得到的构造的整个面上形成第2牺牲膜(11)，在工艺(e)中，至少进行上述第2牺牲膜的腐蚀，在工艺(f)中，用具有在上述第1开口的内侧开口的第2开口(86)的光致抗蚀剂(305)覆盖在上述工艺(e)中得到的构造，在工艺(g)中，把上述光致抗蚀剂作为掩模腐蚀上述第2牺牲膜，在工艺(h)中，在上述工艺(g)中开口的范围内，形成接触上述半导体衬底的第2电极(90)，在工艺(i)中去除上述第1牺牲层以及第2牺牲层。
如果依据本发明半导体器件的第3制造方法，则由于在形成第2电极之前，预先用第2牺牲层缓和表面的凹凸，因此不需要加厚光致抗蚀剂。
本发明的半导体器件的第4制造方法具备工艺(a)至(g)。在工艺(a)中，在半导体衬底(1)上形成绝缘层(2)，在工艺(b)中，在上述绝缘层的上方，形成具有第1开口(83)的第1牺牲层(4)，在工艺(c)中，在上述牺牲层上形成第1电极(51，53c)和设置在上述第1电极与上述第1开口之间的虚拟体(54)，在工艺(d)中，在上述工艺(c)中得到的构造上，形成具有在上述第1开口的内侧开口的第2开口(86)的光致抗蚀剂(307)，在工艺(e)中，把上述光致抗蚀剂作为掩模腐蚀上述绝缘层，使上述半导体衬底露出，在工艺(f)中，形成与露出的上述半导体衬底接触的第2电极(90)，在工艺(g)中去除上述牺牲层。
如果依据本发明半导体器件的第4制造方法，则通过存在虚拟体，能够抑制第1开口中的光致抗蚀剂的膜厚下降，不需要加厚光致抗蚀剂的厚度。
本发明的第1加速度传感器具备半导体衬底(1)，绝缘层(2)，固定电极(51)，衬底电极(90)。上述半导体衬底具有凸部(1a)，上述绝缘层(2)设置在上述半导体衬底上使上述凸部的顶面露出，上述固定电极(51)设置在上述绝缘层的上方，上述衬底电极在上述半导体衬底的上述凸部的上述底面中与上述半导体衬底接触。
在制造本发明的第1加速度传感器时，由于没有形成用于形成衬底电极的开口，因此不需要厚的光致抗蚀剂。
本发明的第2加速度传感器具有固定电极(51)和可动电极(53)，上述固定电极(51)与可动电极(53)之间的距离是4μm以下。
在本发明的第2加速度传感器中，即使减薄光致抗蚀剂的膜厚也能够覆盖性良好地覆盖固定电极以及可动电极。
本发明的目的、特征、形态以及优点将根据以下详细的说明和附图进一步明确。
附图说明
图1是示出能够适用本发明实施形态1的制造方法的加速度传感器的构造的一部分的平面图。
图2(a)，(b)分别是图1的位置AA以及位置BB中的剖面图。
图3至图11是按照工程顺序示出在实施形态1中制造加速度传感器的方法的剖面图。
图12是用于说明本发明实施形态1的优点的剖面图。
图13是示出能够适用本发明实施形态2的制造方法的加速度传感器的构造的一部分的平面图。
图14(a)，(b)分别是图13的位置EE以及位置FF中的剖面图。
图15至图23是按照工艺顺序示出在实施形态2中制造加速度传感器的方法的剖面图。
图24是示出能够适用本发明实施形态3的制造方法的加速度传感器的构造的一部分的剖面图。
图25至图34是按照工艺顺序示出在实施形态3中制造加速度传感器的方法的剖面图。
图35以及图36是示出本发明实施形态4的剖面图。
图37是示出本发明实施形态5的剖面图。
图38是示出本发明实施形态5的曲线图。
具体实施方式
实施形态1
图1是示出能够适用本发明实施形态1的制造方法的加速度传感器的构造的一部分的平面图。图2(a)、(b)分别是图1的位置AA以及位置BB中的剖面图。在半导体衬底1上顺序地叠层绝缘层2和绝缘膜3，构成衬底100。半导体衬底1，绝缘层2，绝缘膜3分别采用例如硅，氧化硅，氮化硅。
绝缘膜3具有使屏蔽膜99露出的开口31，在开口31中设置质量体53。质量体53具有可动电极53a，支柱53b以及弹性部分53c。支柱53b的两端固定在衬底100上，除去该端部的支柱53b以及可动电极53a、弹性部分53c与绝缘层2离开悬置。图1中仅示出支柱53b的一端。可动电极53a在支柱53b的两端之间从支柱53b向图中左右方向延伸到梳齿上。弹性部分53c也在支柱53b的两端之间从支柱53b向图中左右方向延伸，再返回到支柱53b，描绘出U形曲线。弹性部分53c由于在图中上下方向容易弹性变形，因此支柱53b接受外力沿着图中上下方向移动，而如果没有外力则通过弹性部分53c的复原力返回到预定的位置。从而弹性部分53c也同样移动。另外，支柱53b的两端也可以在开口31的外侧固定在衬底100上。
沿着图中上下方向交互设置多个固定电极51、52。这些电极的每一个的一端在开口31中与绝缘层2离开悬置。固定电极51、52的该一端与可动电极53a隔开预定的间隙交互啮合。固定电极51、52的另一端每一个都在开口31的外侧固定在衬底100上。固定电极51、52以及质量体53例如都能够采用以光刻工艺形成的多晶硅。
为了保护固定电极51、52以及质量体53，把它们用未图示的具有凹部的帽盖覆盖。为了把这样的帽盖与衬底100结合，在绝缘膜3上设置包围开口31的半导体膜50。例如，如果用硅形成帽盖，则半导体膜50采用在与固定电极51、52以及质量体53相同光刻工艺中形成的多晶硅。
固定电极51之间用布线61连接，固定电极52之间用布线62连接。另外，可动电极53a经过支柱53b连接到布线63。布线61、62和屏蔽膜99形成在绝缘层2的上表面(接近绝缘膜3一侧的表面)上。它们例如采用在相同的光刻工艺中形成的多晶硅。绝缘膜3使布线61、62露出。固定电极51、52即使受到外力也不移动。由此，能够根据在固定电极51与可动电极53a之间发生的静电电容以及固定电极52与可动电极53a之间发生的静电电容，了解外力的大小。
为了能够从外部检测这样的静电电容，布线61和63还分别连接到设置在相对于半导体膜50与开口31相反一侧的外部电极91和92上。布线62也相同，连接到设置在相对于半导体膜50与开口31相反一侧的外部电极(未图示)上。
进而与半导体1连接的电极90设置在相对于半导体膜50与开口31相反的一侧。电极90具有测定或者从外部决定半导体衬底1的电位的功能。例如，起到加速度传感器中的衬底电极的作用。
其次，使用图3至图11按照工艺顺序说明具有上述构造的加速度传感器的制造方法。其中，各图中采用了(a)、(b)的图面分别示出与图1的位置AA以及位置BB相当的位置中的剖面。
首先如图3所示，在半导体衬底1上形成绝缘层2。然后，腐蚀去除应该敷设布线61和屏蔽膜99的位置上的绝缘层2的表面，然后形成布线61和绝缘膜99。布线61和绝缘膜99的表面形成为与绝缘层2的表面大致平坦。图3中虽然没有示出，然而布线62和63也与布线61和屏蔽膜99一样形成。
其次，如图4所示，选择性地去除绝缘层2，设置使半导体衬底1露出的开口80。在开口80中，在后面的工艺中设置与半导体衬底1连接的电极90。在图4所示的构造中，绝缘层2、布线61和屏蔽膜99的表面大致平坦。图4中虽然没有出现，但是同样布线62和63的表面与绝缘层2的表面大致平坦。从而，即使减薄成为用于形成开口80的腐蚀掩模的光致抗蚀剂，也能够良好地覆盖这些表面。为了避免在较厚地形成光致抗蚀剂时易于发生的裂纹，希望分开多次涂敷光致抗蚀剂。成为用于形成开口80的腐蚀掩模的光致抗蚀剂不需要分开多次涂敷。另外，还不会导致在把厚的光致抗蚀剂用作为腐蚀掩模时易于发生的腐蚀速率降低的问题。
其次，如图5所示，在图4所示构造的上侧(即与半导衬底1相反一侧)选择性地设置绝缘膜3。绝缘层3选择性地覆盖绝缘层2。具体地讲，绝缘膜3也覆盖在开口80中出现的绝缘层2的端面，而使布线61顶面的中央部分(以下，不仅是布线61，在其它的构成要素中，也把顶面的中央部分简单地称为「中央部分」)和在开口80中出现的半导体衬底1的中央部分露出。进而，绝缘膜3具有使屏蔽膜99露出的开口31。在对于图4所示的构造全面地形成了绝缘膜3以后，把光致抗蚀剂采用为腐蚀掩模通过腐蚀选择性地去除绝缘膜3，能够得到图5所示的构造。由于成为该腐蚀掩模的光致抗蚀剂要覆盖的台阶仅是绝缘层2的膜厚左右，因此不需要分开多次涂敷光致抗蚀剂，另外还不会导致腐蚀速率降低的问题。另外，绝缘膜3覆盖布线61的边缘部分和在开口80中出现半导体衬底1的边缘部分是为了防止在后述的牺牲层的腐蚀时使用的腐蚀剂进入到绝缘层2中腐蚀绝缘层2。
其次，如图6所示，在图5所示构造的上侧选择性地形成牺牲层4。具体地讲，牺牲层4具有在布线61的上方(而且虽然没有在图6中出现，但是在布线62、63的上方也相同)使绝缘膜3的端部以及布线61的中央部分露出的开口81、在后面的工艺中应形成半导体膜50的位置上使绝缘膜3露出的开口82和在包括开口80以及更广泛的范围使绝缘膜3露出的开口83。
在对于图5所示的构造全面地形成了牺牲层4以后，通过把光致抗蚀剂采用为腐蚀掩模的腐蚀选择性地去除牺牲层4，能够得到图6所示的构造。由于成为该腐蚀掩模的光致抗蚀剂覆盖的台阶仅是绝缘层2的膜厚左右，因此不需要分开多次涂敷光致抗蚀剂，另外还不会导致腐蚀速率降低的问题。
其次，如图7所示，在图6所示的构造的上侧顺序地叠层以掺杂多晶硅膜5、TEOS(原硅酸四乙酯)为原料的氧化硅膜(以下称为「 TEOS膜」)301。而且，在TEOS膜301上涂敷光致抗蚀剂302并进行构图，在要形成半导体膜50、固定电极51、52和质量体53的位置上残留光致抗蚀剂302。光致抗蚀剂302覆盖的台阶在开口80附近成为绝缘层2的膜厚和牺牲层4的膜厚之和左右。而应残留的光致抗蚀剂302覆盖的台阶没有超过牺牲层4的膜厚，即使在开口80附近光致抗蚀剂302的覆盖性恶化，在以后的处理中也不会成为障碍。由此，能够减薄光致抗蚀剂302的厚度。接着，以光致抗蚀剂302作为腐蚀掩模进行TEOS膜301的腐蚀并进行构图(图8)。
其次，把残留的TEOS膜301作为硬掩模，进行掺杂多晶硅膜5的腐蚀，如图9所示，形成半导体膜50和固定电极51。通过该腐蚀，TEOS膜301的膜厚例如有时减少到60％左右。图9中虽然没有出现，但是固定电极52和质量体53也同样形成。在开口83附近，露出绝缘膜3以及使其露出的半导体衬底1。
其次，如图10所示，对于图9所示的构造全面地形成金属膜9。金属膜9例如采用包括硅的铝合金。而且，在要形成电极90的位置，被构图了的光致抗蚀剂303覆盖金属膜9。电极90可以残留在开口83内，不必形成在牺牲层4上。由此，光致抗蚀剂303要覆盖的台阶仅是绝缘层2的膜厚左右，不需要分开多次涂敷光致抗蚀剂，另外还不会导致腐蚀速率降低的问题。
其次，通过把光致抗蚀剂303作为掩模的腐蚀选择性地去除金属膜9，如图11所示，形成与半导体衬底1接触的电极90。然后，通过腐蚀去除牺牲层4以及TEOS膜301，可以得到图2所示的构造。例如，在牺牲层4的腐蚀中采取使用了氟酸的湿法腐蚀。
图12是用于说明本发明实施形态1的优点的剖面图。如果在形成半导体膜50和固定电极51(虽然没有出现在图中，但是固定电极52和质量体53也相同)之后要想得到用于使电极90接触半导体衬底1的开口80，必须形成在要形成开口80的位置开口的光致抗蚀剂304。由于光致抗蚀剂304在开口83中覆盖绝缘膜3而且还覆盖半导体膜50和固定电极51，因此要覆盖的台阶达到半导体膜50、固定电极51的厚度(从而掺杂多晶硅膜5的厚度)与牺牲层4的厚度之和左右，需要加厚光致抗蚀剂304。然而如果加厚光致抗蚀剂304，则担心上述裂纹的问题，以及为了避免该问题需要多次涂敷工艺的问题，或者腐蚀速率降低的问题。
对此，在本发明中，由于在形成牺牲层4或者半导体膜50和固定电极51之前，形成用于形成电极90的开口80，因此具有不需要厚的光致抗蚀剂的优点。
实施形态2
图13是示出能够适用本发明实施形态2的制造方法的加速度传感器的构造的一部分的平面图。另外，图14(a)、(b)分别是图13的位置EE以及位置FF中的剖面图。图13的位置EE以及位置FF分别与图1的位置AA以及位置BB相当。
本实施例中的加速度传感器与实施形态1中的加速度传感器相比较，特征性的不同点在于为了使电极90到达半导体衬底1，不是使电极90贯通绝缘层2，而是使半导体衬底1贯通绝缘层2。
使用图15至图23按照工艺顺序说明制造具有上述构造的加速度传感器的方法。其中，各图中采用(a)、(b)的图面分别示出与图13的位置EE以及位置FF相当位置中的剖面。
如图15所示，准备半导体衬底1。然后在设置电极90的位置，半导体衬底1具有局部突出的凸部1a，作为用于形成这种凸部1a的处理的例子，可以举出以在随后设置了电极90的位置作为掩模进行各向异性腐蚀，使得减少没有掩蔽部分的半导体衬底1的厚度。
接着如图16所示，在半导体衬底1的具有凸部1a一侧的面上(以下称为「表面」)形成绝缘层2。绝缘层2在凸部1a的附近反映凸部1a的形状而***。
接着，对绝缘层2进行回腐蚀并且平坦化，使得露出凸部1a的顶面。进而，腐蚀去除要敷设布线61和屏蔽膜99的位置中的绝缘层2的表面，然后形成布线61和屏蔽膜99。与绝缘层2的表面大致平坦地形成布线61和屏蔽膜99的表面。进而，在绝缘层2以及布线61和屏蔽膜99的上面选择性地设置绝缘膜3。具体地讲，绝缘膜3具有使屏蔽膜99露出的开口31，进而使布线61以及凸部1a的中央部分露出。在对于图16所示的构造全面地形成了绝缘膜3以后，通过采用以光致抗蚀剂作为腐蚀掩模的腐蚀选择性地去除绝缘膜3，能够得到图17所示的构造。对于该光致抗蚀剂也如在实施形态1中说明过的那样，不需要分开多次涂敷，另外也不会导致腐蚀速率降低的问题。虽然在图17中没有出现，但是布线62和63也与布线61同样形成。
其次，如图18所示，在图17所示的构造的上侧选择性地形成牺牲层4。具体地讲，牺牲层4具有在布线61的上方(虽然在图18中没有出现，但是在布线62、63的上方也相同)使绝缘膜3的端部以及布线61的中央部分露出的开口81、在后面的工艺中要形成半导体膜50的位置上使绝缘膜3露出的开口82和使凸部1a的中央部分以及绝缘膜3露出的开口83。
在对于图17所示的构造全面地形成了牺牲层4以后，通过把光致抗蚀剂采用为腐蚀掩模的腐蚀选择性地去除牺牲层4，能够得到图18所示的构造。对于该腐蚀掩模也如在实施形态1中说明过的那样，不需要分开多次涂敷光致抗蚀剂，另外还不会导致腐蚀速率降低的问题。
其次，如图19所示，在图18所示的构造的上侧顺序地叠层掺杂多晶硅膜5和TEOS膜301。而且，在TEOS膜301上涂敷光致抗蚀剂302，进行构图，在要形成半导体膜50、固定电极51、52和质量体53的位置上残留光致抗蚀剂302。由于光致抗蚀剂302覆盖的台阶不过是牺牲层4的膜厚左右，因此覆盖性不会成为问题，能够减薄光致抗蚀剂302的厚度。接着，以光致抗蚀剂302作为腐蚀掩模进行TEOS膜301的腐蚀并进行构图(图20)。
其次，把残留的TEOS膜301作为硬掩模，进行掺杂多晶硅膜5的腐蚀，如图21所示，形成半导体膜50和固定电极51。通过该腐蚀，TEOS膜301的膜厚例如有时减少到60％左右。图21中虽然没有出现，但是固定电极52和质量体53也同样形成。在开口83附近，露出绝缘膜3以及使其露出的凸部1a的中央部分。
其次，如图22所示，对于图21所示的构造全面地形成金属膜9。在要形成电极90的位置，被构图了的光致抗蚀剂303覆盖金属膜9。如在实施形态1中说明过的那样，不需要分开多次涂敷光致抗蚀剂303，另外还不会导致腐蚀速率降低的问题。
其次，通过把光致抗蚀剂303作为掩模的腐蚀选择性地去除金属膜9，如图11所示，形成与半导体衬底1接触的电极90。然后，通过腐蚀去除牺牲层4以及TEOS膜301，可以得到图14所示的构造。
在如以上那样制造本实施形态例示的加速度传感器时，由于没有形成用于形成电极90的开口80，因此具有不需要厚的光致抗蚀剂的优点。
实施形态3
图24是图1的位置CC中的剖面图。在该剖面中，在使屏蔽膜99露出的开口31的上方设置可动电极53a和弹性部分53c。而且在绝缘膜3存在的区域中设置半导体膜50，设置贯通绝缘层2以及绝缘膜3到达半导体衬底1的电极90。
使用图25至图33按照工艺顺序说明制造具有上述构造的加速度传感器的方法。其中，各图示出相当于图1的位置CC的位置中的剖面。
首先，在半导体衬底1上设置绝缘层2。接着，腐蚀去除要设置电极90的位置的绝缘膜2的表面形成凹部85。该腐蚀与在要设置屏蔽膜99的位置以及没有出现在位置CC中但是要设置布线61、62、63的位置中腐蚀绝缘层2的表面的工艺相同的工艺进行。然后，形成屏蔽膜99以及没有出现在位置CC中的布线61、62、63。然后，形成具有开口31的绝缘膜3。绝缘膜3把凹部85也包括在内覆盖绝缘层2，而在开口31中使屏蔽膜99露出。然后，进而选择性地形成牺牲层4，进而形成半导体膜体50、固定电极51、52以及质量体53(图25)。其中在图25所示的剖面中，没有出现固定电极51、52以及质量体53的支柱53b。牺牲层4具有开口82、83。经过开口82，半导体膜50与绝缘膜3接触，开口83在包括凹部85和比其更广泛的范围内使绝缘膜露出。
其次，在图25所示的构造的整个面上新设置牺牲层11，得到图26所示的构造。牺牲层11在成为其基底的构造中也进入狭窄的凹部而形成。该牺牲层11例如采用氧化硅膜，特别是最好采用PSG(磷硅玻璃)膜或者BPSG(硼磷硅玻璃)膜。这是因为这些膜能够进行低温处理，能够容易地加厚膜厚而且能够降低应力。回腐蚀牺牲层11后，覆盖牺牲层4以及绝缘膜3，同时露出半导体膜50、固定电极51、52以及质量体53的上表面，可以得到图27所示的构造。
然后，在图27所示的构造的整个面上设置光致抗蚀剂305。其中，光致抗蚀剂305构图在凹部85的内侧开口的开口86(图28)。在开口83内残留牺牲层11，从而，光致抗蚀剂305要覆盖的台阶比没有设置牺牲层11时减小。由此，能够降低光致抗蚀剂305的厚度。
接着，以光致抗蚀剂305作为腐蚀掩模进行牺牲层11的腐蚀，在开口86中去除牺牲层11。即，牺牲层11在开口86中在比凹部85窄的区域中使绝缘膜3露出(图29)。
然后，以光致抗蚀剂305作为腐蚀掩模，如图30所示，选择性地腐蚀绝缘膜3以及绝缘层2，与开口86相同，在开口85的内侧开口的开口87中使半导体衬底露出。进而，如图31所示，在整个面上形成金属膜9，在开口87中，露出的半导体衬底1与金属膜9接触。而且，如图32所示，在开口86和开口87的外侧，例如在开口85的外侧，使用光致抗蚀剂306形成覆盖金属膜9的腐蚀掩模。而且，把光致抗蚀剂306作为腐蚀掩模腐蚀金属膜9，如图33所示，形成电极90。然后，去除牺牲层4、11以及TEOS膜301，得到图24所示的构造。
图34是示出本实施形态的变形的剖面图。希望在把牺牲层11腐蚀了以后，进而成膜SOG膜12，埋入牺牲层11的凹部。由此，能够进一步降低随后设置的光致抗蚀剂305要覆盖的台阶。
如上所述，如果依据本实施形态，则由于在形成电极90之前预先在牺牲层11中缓和表面的凹凸，因此具有不需要加厚光致抗蚀剂305的优点。
另外，通过选择性地腐蚀绝缘膜3以及绝缘层2形成开口87，通过形成开口87，在与电极90接触的位置使半导体衬底1露出。从而，即使不一定预先形成凹部85也能够适用本实施形态。但是，在形成开口87时为了降低腐蚀绝缘膜2的量，最好预先形成凹部85。
实施形态4
图35是示出本实施形态的剖面图，与实施形态3的图25相当。在本实施形态中，在实施形态3中说明过的工艺中，在形成半导体膜50、固定电极51、52以及质量体53时，也同时形成虚拟体54。虚拟体54不需要对于加速度传感器的功能做出贡献。虚拟体54在固定电极51、质量体53、半导体膜50与开口83之间设置在牺牲层4上。但是与半导体膜50、固定电极51、52以及质量体53不同，在某一个位置不需要接触绝缘膜2或者绝缘膜3。从而，通过接近牺牲层4设置，在随后的工艺中去除牺牲层4时，还能够与牺牲层4一起去除。
图36对于图35所示的构造，示出形成构图了开口86的光致抗蚀剂307的构造。虚拟体54比固定电极51、质量体53和半导体膜50更接近要形成电极90的位置(图36中形成凹部85的位置)。由此设置虚拟体54的情况与没有设置的情况相比较，在要形成电极90的位置附近能够抑制由于减少光致抗蚀剂307的厚度引起的对于加速度传感器的恶劣影响。而且，即使光致抗蚀剂307的覆盖性差，没有覆盖虚拟体54也无关紧要。与半导体膜50不同，虚拟体54没有被光致抗蚀剂307覆盖的结果，即使虚拟体54被腐蚀，在加速度传感器的结构方面也没有影响。
然后，把光致抗蚀剂307作为掩模腐蚀绝缘膜3和绝缘层2使半导体衬底1露出。而且，通过在整个面沉积并选择性地腐蚀金属膜9，形成与露出的半导体衬底1接触的电极90，去除牺牲层4。
由此，如果依据本实施形态，则具有不需要加厚光致抗蚀剂307的厚度的优点。
实施形态5
图37是进行图36所示的处理时的与图11的位置DD相当的剖面图。在半导体衬底1上顺序叠层绝缘膜2，屏蔽膜99，绝缘膜3和牺牲层4。在牺牲层4上形成固定电极51、52、弹性部分53c以及可动电极53a。其中，在图37所示的画面中没有出现虚拟体54。另外，示出很薄地形成了光致抗蚀剂307，光致抗蚀剂307的表面反映固定电极51、52、弹性部分53c以及可动电极53a的形状而具有凹凸的情况。
在这样使光致抗蚀剂307很薄的情况下，在固定电极51、52、弹性部分53c以及可动电极53a的肩部J，即固定电极51、52、弹性部分53c以及可动电极53a的顶面的端部J中，光致抗蚀剂307的膜厚最薄。而通过使固定电极51、52以及可动电极53a之间的距离，或者可动电极53a与弹性部分53c之间的距离d狭窄，能够避免减薄肩部J中的光致抗蚀剂307的膜厚。
图38是示出固定电极51、52、弹性部分53c以及可动电极53a的高度h为3.5μm时的肩部J中的光致抗蚀剂307的膜厚t与距离d的关系的曲线图。符号圆圈，四角形，三角形分别示出光致抗蚀剂307的平坦部分的膜厚为2.5μm，3.0μm、3.5μm的情况。一般，在平坦部分中通过一次涂敷得到的光致抗蚀剂307的膜厚小于等于3.5μm。另一方面，在后面的工艺中去除绝缘膜2、3时如果考虑采用干法腐蚀，则需要在除去虚拟体54附近，光致抗蚀剂307是500nm左右。从而，从图38能够得出结论即希望距离d小于等于4μm。
如上所述，在本实施形态中，通过把固定电极与可动电极(包括弹性部分)之间的距离取为小于等于4μm，即使减薄覆盖它们的光致抗蚀剂307的膜厚，覆盖性也很出色，具有不需要分为多次涂敷的优点。图37中虽然没有出现，但是在本实施形态中也与实施形态4相同。设置虚拟体54。
虽然详细说明了本发明，但是上述的发明在所有的形态中只是一种例示，本发明并不限于这些形态。应该理解为在不脱离本发明范围的情况下也可以设想没有例示的大量变形例。
Claims (18)
1.一种半导体器件的制造方法，其特征在于：
具备：
(a)在设置于半导体衬底(1)上的绝缘层(2)的表面上形成布线(61)的工艺；
(b)设置选择性地去除上述绝缘层使上述半导体衬底露出的第1开口(80)的工艺；
(c)在上述工艺(b)以后，在上述绝缘层的上方成具有使上述布线的中央部分露出的第2开口(81)和包括上述第1开口并且比该开口宽的第3开口(83)的牺牲层(4)的工艺；
(d)在上述工艺(c)中得到的构造的整个面上形成导电性半导体(5)的工艺；
(e)在上述导电性半导体上形成第1掩模(301)的工艺；
(f)使用上述第1掩模进行上述导电性半导体的腐蚀，形成与上述布线连接的第1电极(51)的工艺；
(g)在上述工艺(f)中得到的构造的整个面上形成导电膜(9)的工艺；
(h)选择性地去除上述导电膜，在上述第1开口中形成与上述半导体衬底接触的第2电极(90)的工艺；
(i)去除上述牺牲层的工艺。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于：
还具备
在上述工艺(b)与上述工艺(c)之间执行的(j)形成使上述布线的中央部分以及上述第1开口的中央部分露出的绝缘膜(3)的工艺，
上述牺牲层在上述布线的上方使上述绝缘膜的端部露出。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于：
上述工艺(e)具有
(e-1)在上述导电性半导体上形成氧化膜(301)的工艺；
(e-2)形成覆盖要形成上述第1电极的位置的光致抗蚀剂(302)的工艺；
(e-3)以上述光致抗蚀剂作为第2掩模进行上述氧化膜的腐蚀，形成上述第1掩模的工艺。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于：
上述布线的表面形成为与上述绝缘层的表面大致平坦。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于：
上述第1电极起到加速度传感器的固定电极的作用，上述第2电极起到上述加速度传感器的衬底电极的作用。
6.一种半导体器件的制造方法，其特征在于：
具备：
(a)在具有局部突出的凸部(1a)的半导体衬底(1)上形成使上述凸部露出的绝缘层(2)的工艺；
(b)在上述绝缘层(2)的表面形成布线(61)的工艺；
(c)在上述绝缘层的上方成具有使上述布线的中央部分露出的第1开口(81)和使上述凸部的中央部分露出的第2开口(83)的牺牲层(4)的工艺；
(d)在上述工艺(c)中得到的构造的整个面上形成导电性半导体(5)的工艺；
(e)在上述导电性半导体上形成第1掩模(301)的工艺；
(f)使用上述第1掩模进行上述导电性半导体的腐蚀，形成与上述布线连接的第1电极(51)的工艺；
(g)在上述工艺(f)中得到的构造的整个面上形成导电膜(9)的工艺；
(h)选择性地去除上述导电膜，在上述第1开口中形成与上述半导体衬底接触的第2电极(90)的工艺；
(i)去除上述牺牲层的工艺。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于：
上述工艺(a)具有(a-1)在上述半导体衬底的上述表面上形成上述凸部的工艺。
8.根据权利要求6所述的半导体器件的制造方法，其特征在于：
还具备
在上述工艺(b)与上述工艺(c)之间执行的(j)形成使上述布线的中央部分以及上述凸部的中央部分露出的绝缘膜(3)的工艺，
上述牺牲层在上述布线的上方以及上述凸部的上方使上述绝缘膜的端部露出。
9.根据权利要求6所述的半导体器件的制造方法，其特征在于：
上述工艺(e)具有
(e-1)在上述导电性半导体上形成氧化膜(301)的工艺；
(e-2)形成覆盖要形成上述第1电极的位置的光致抗蚀剂(302)的工艺；
(e-3)以上述光致抗蚀剂作为第2掩模进行上述氧化膜的腐蚀，形成上述第1掩模的工艺。
10.根据权利要求6所述的半导体器件的制造方法，其特征在于：
上述布线的表面形成为与上述绝缘层的表面大致平坦。
11.根据权利要求6所述的半导体器件的制造方法，其特征在于：
上述第1电极起到加速度传感器的固定电极的作用，上述第2电极起到上述加速度传感器的衬底电极的作用。
12.一种半导体器件的制造方法，其特征在于：
具备：
(a)在半导体衬底(1)上形成绝缘层(2)的工艺；
(b)在上述绝缘层的上方形成具有使第1开口(83)的第1牺牲层(4)的工艺；
(c)在上述牺牲层上形成第1电极(51、53c)的工艺；
(d)在上述工艺(c)中得到的构造的整个面上形成第2替代膜(11)的工艺；
(e)至少进行上述第2替代膜的腐蚀的工艺；
(f)用具有在上述第1开口的内侧开口的第2开口(86)的光致抗蚀剂(305)覆盖在上述工艺(e)中得到的构造的工艺；
(g)以上述光致抗蚀剂作为掩模腐蚀上述第2替代膜的工艺；
(h)在上述工艺(g)中开口的范围内形成接触上述半导体衬底的第2电极(90)的工艺；
(i)去除上述第1牺牲层以及第2牺牲层的工艺。
13.根据权利要求12所述的半导体器件的制造方法，其特征在于：
上述工艺(e)具有(e-1)在进行上述第2替代膜的腐蚀以后，在整个面上形成绝缘膜(12)的工艺。
14.根据权利要求12所述的半导体器件的制造方法，其特征在于：
上述工艺(h)具有
(h-1)在上述工艺(g)中开口的范围内腐蚀上述绝缘层使上述半导体衬底露出的工艺；
(h-2)在上述工艺(h-1)中得到的构造的整个面上形成导电膜(9)的工艺；
(h-3)选择性地去除上述导电膜形成第2电极的工艺。
15.根据权利要求12所述的半导体器件的制造方法，其特征在于：
上述第1电极起到加速度传感器的固定电极的作用，上述第2电极起到上述加速度传感器的衬底电极的作用。
16.一种半导体器件的制造方法，其特征在于：
具备：
(a)在半导体衬底(1)上形成绝缘层(2)的工艺；
(b)在上述绝缘层的上方形成具有第1开口(83)的第1牺牲层(4)的工艺；
(c)在上述牺牲层上形成第电极(51、53c)，以及设置在上述第1电极与上述第1开口之间的虚拟体(54)的工艺；
(d)在上述工艺(c)中得到的构造上，形成具有在上述第1开口的内侧开口的第2开口(86)的光致抗蚀剂(307)的工艺；
(e)以上述光致抗蚀剂为掩模腐蚀上述绝缘层，使上述半导体衬底露出的工艺；
(f)形成接触露出的上述半导体衬底的第2电极(90)的工艺；
(g)去除上述牺牲层的工艺。
17.一种加速度传感器，其特征在于：
具备
半导体衬底(1)；
设置在上述半导体衬底上的绝缘层(2)；
设置在上述绝缘层上方的固定电极(51)；
与上述半导体衬底接触的衬底电极(90)，
上述半导体衬底具有与上述衬底电极接触的凸部(1a)
上述绝缘层露出上述凸部的顶面，
上述衬底电极在上述凸部的上述底面与上述半导体衬底接触。
18.一种加速度传感器，其特征在于：
具有固定电极(51)和可动电极(53)，上述固定电极(51)与可动电极(53)之间的距离是4μm以下。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/000859 WO2004068591A1 (ja) | 2003-01-29 | 2003-01-29 | 半導体装置の製造方法及び加速度センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1643701A true CN1643701A (zh) | 2005-07-20 |
| CN100429791C CN100429791C (zh) | 2008-10-29 |
Family
ID=32800809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038064006A Expired - Lifetime CN100429791C (zh) | 2003-01-29 | 2003-01-29 | 半导体器件的制造方法以及加速度传感器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7094620B2 (zh) |
| JP (1) | JP4276176B2 (zh) |
| KR (1) | KR100617528B1 (zh) |
| CN (1) | CN100429791C (zh) |
| DE (1) | DE10392426B4 (zh) |
| TW (1) | TWI230981B (zh) |
| WO (1) | WO2004068591A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101907635A (zh) * | 2010-07-15 | 2010-12-08 | 瑞声声学科技(深圳)有限公司 | 制造加速度传感器的方法 |
| CN102749091A (zh) * | 2011-04-20 | 2012-10-24 | 精工爱普生株式会社 | 功能元件、传感器元件、电子设备和功能元件的制造方法 |
| CN105938267A (zh) * | 2015-03-06 | 2016-09-14 | Nlt科技股份有限公司 | 显示装置及其制造方法 |
| CN108663540A (zh) * | 2017-03-27 | 2018-10-16 | 精工爱普生株式会社 | 物理量传感器及其制造方法、电子设备、移动体 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7412892B1 (en) | 2007-06-06 | 2008-08-19 | Measurement Specialties, Inc. | Method of making pressure transducer and apparatus |
| US20150380306A1 (en) * | 2014-06-30 | 2015-12-31 | Infineon Technologies Ag | Method for Forming a Vertical Electrical Conductive Connection |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4003473A1 (de) * | 1990-02-06 | 1991-08-08 | Bosch Gmbh Robert | Kristallorientierter bewegungssensor und verfahren zu dessen herstellung |
| JP3284415B2 (ja) * | 1992-01-08 | 2002-05-20 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3367113B2 (ja) | 1992-04-27 | 2003-01-14 | 株式会社デンソー | 加速度センサ |
| US5461916A (en) * | 1992-08-21 | 1995-10-31 | Nippondenso Co., Ltd. | Mechanical force sensing semiconductor device |
| JP3067579B2 (ja) | 1995-03-29 | 2000-07-17 | 住友金属工業株式会社 | プラズマ装置 |
| JPH08274066A (ja) * | 1995-03-29 | 1996-10-18 | Matsushita Electric Works Ltd | コンタクト窓の形成方法 |
| US5922212A (en) * | 1995-06-08 | 1999-07-13 | Nippondenso Co., Ltd | Semiconductor sensor having suspended thin-film structure and method for fabricating thin-film structure body |
| US6048774A (en) * | 1997-06-26 | 2000-04-11 | Denso Corporation | Method of manufacturing dynamic amount semiconductor sensor |
| JP2000074768A (ja) * | 1998-08-31 | 2000-03-14 | Akebono Brake Ind Co Ltd | 静電容量型圧力センサ及びその製造方法 |
| JP2000186933A (ja) * | 1998-12-24 | 2000-07-04 | Aisin Seiki Co Ltd | 表面マイクロマシン |
| JP2001119040A (ja) * | 1999-10-18 | 2001-04-27 | Denso Corp | 半導体力学量センサとその製造方法 |
| JP2001281264A (ja) * | 2000-03-30 | 2001-10-10 | Denso Corp | 半導体力学量センサ |
| US6430999B2 (en) * | 2000-03-30 | 2002-08-13 | Denso Corporation | Semiconductor physical quantity sensor including frame-shaped beam surrounded by groove |
| JP2002296038A (ja) * | 2001-03-30 | 2002-10-09 | Mitsubishi Electric Corp | 角速度センサ |
-
2003
- 2003-01-29 KR KR1020047014954A patent/KR100617528B1/ko active IP Right Grant
- 2003-01-29 WO PCT/JP2003/000859 patent/WO2004068591A1/ja active Application Filing
- 2003-01-29 US US10/505,180 patent/US7094620B2/en not_active Expired - Lifetime
- 2003-01-29 CN CNB038064006A patent/CN100429791C/zh not_active Expired - Lifetime
- 2003-01-29 JP JP2004544185A patent/JP4276176B2/ja not_active Expired - Fee Related
- 2003-01-29 DE DE10392426T patent/DE10392426B4/de not_active Expired - Lifetime
- 2003-02-07 TW TW092102478A patent/TWI230981B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101907635A (zh) * | 2010-07-15 | 2010-12-08 | 瑞声声学科技(深圳)有限公司 | 制造加速度传感器的方法 |
| CN102749091A (zh) * | 2011-04-20 | 2012-10-24 | 精工爱普生株式会社 | 功能元件、传感器元件、电子设备和功能元件的制造方法 |
| CN102749091B (zh) * | 2011-04-20 | 2015-09-23 | 精工爱普生株式会社 | 功能元件、传感器元件、电子设备和功能元件的制造方法 |
| CN105938267A (zh) * | 2015-03-06 | 2016-09-14 | Nlt科技股份有限公司 | 显示装置及其制造方法 |
| CN105938267B (zh) * | 2015-03-06 | 2021-02-12 | 天马微电子股份有限公司 | 显示装置及其制造方法 |
| CN108663540A (zh) * | 2017-03-27 | 2018-10-16 | 精工爱普生株式会社 | 物理量传感器及其制造方法、电子设备、移动体 |
| CN108663540B (zh) * | 2017-03-27 | 2021-07-30 | 精工爱普生株式会社 | 物理量传感器及其制造方法、电子设备、移动体 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100617528B1 (ko) | 2006-09-01 |
| US20050227477A1 (en) | 2005-10-13 |
| CN100429791C (zh) | 2008-10-29 |
| TWI230981B (en) | 2005-04-11 |
| WO2004068591A1 (ja) | 2004-08-12 |
| TW200415714A (en) | 2004-08-16 |
| JP4276176B2 (ja) | 2009-06-10 |
| DE10392426T5 (de) | 2005-02-10 |
| DE10392426B4 (de) | 2008-12-11 |
| US7094620B2 (en) | 2006-08-22 |
| JPWO2004068591A1 (ja) | 2006-05-25 |
| KR20040105790A (ko) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1265458C (zh) | 具有形成在多层布线结构中电容器的半导体器件 | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1216403A (zh) | 半导体器件及其生产方法 | |
| CN1767171A (zh) | 刻蚀停止结构及制造方法，以及半导体器件及制造方法 | |
| CN1828849A (zh) | 形成纳米间隙的方法、用于分子器件和生物传感器的纳米场效应晶体管的制造方法以及由该方法制得的分子器件和生物传感器 | |
| CN1551353A (zh) | 包括金属互连和金属电阻器的半导体器件及其制造方法 | |
| CN1271703C (zh) | 在同一层次处制造金属绝缘体金属电容器和电阻器的方法 | |
| CN1288732C (zh) | 连接垫及其制造方法 | |
| CN1300850C (zh) | 半导体器件及其制造方法 | |
| CN1433571A (zh) | 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法 | |
| CN1643701A (zh) | 半导体器件的制造方法以及加速度传感器 | |
| CN1230790A (zh) | 具有导线插头的半导体器件及其生产方法 | |
| CN1391258A (zh) | 半导体装置的制造方法 | |
| CN1846296A (zh) | 具有电容器的集成电路装置及制造方法 | |
| CN1750265A (zh) | 半导体器件及其制造方法 | |
| JP2020181953A (ja) | 半導体装置及びその製造方法 | |
| CN1208832C (zh) | 半导体器件及其制造方法 | |
| US20200006222A1 (en) | Semiconductor device | |
| CN111095526B (zh) | 用于制造半导体器件的方法以及半导体器件 | |
| CN1532889A (zh) | 多层器件及其制作方法 | |
| CN1411051A (zh) | 半导体装置的制造方法及其结构 | |
| CN1221035C (zh) | 薄膜构造体的制造方法 | |
| CN1237598C (zh) | 在镶嵌制程中形成金属电容器的方法 | |
| CN1622313A (zh) | 制造半导体器件的方法 | |
| CN1230022A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200629 Address after: Ai Erlandubailin Patentee after: Argona Technology Co.,Ltd. Address before: Tokyo, Japan Patentee before: Mitsubishi Electric Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200903 Address after: Suite 23, Hyde building, carikming Park, Dublin, Ireland Patentee after: Sunley storage Co.,Ltd. Address before: Ai Erlandubailin Patentee before: Argona Technology Co.,Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20081029 |