JPH06112265A - 半導体装置のボンディングパッド構造およびその形成方法 - Google Patents
半導体装置のボンディングパッド構造およびその形成方法Info
- Publication number
- JPH06112265A JPH06112265A JP4280934A JP28093492A JPH06112265A JP H06112265 A JPH06112265 A JP H06112265A JP 4280934 A JP4280934 A JP 4280934A JP 28093492 A JP28093492 A JP 28093492A JP H06112265 A JPH06112265 A JP H06112265A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- film
- semiconductor device
- wiring
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ボンディングパッドの高さを高く
することにより、配線信頼性を高め、ボンディングパッ
ドを露出させて素子形成領域の配線上を平坦化すること
により、オーバコート膜のカバリッジ性を高める。 【構成】 半導体装置１０のボンディングパッド１６
を、例えばボンディングパッド形成領域１３に設けた下
地パターン３８上に形成して、素子形成領域１２の配線
１５の高さと同等もしくはそれ以上の高さにしたもので
ある。さらには、配線１５を覆うとともにボンディング
パッド１６の上部を露出する状態に平坦化膜１７を形成
したものである。
することにより、配線信頼性を高め、ボンディングパッ
ドを露出させて素子形成領域の配線上を平坦化すること
により、オーバコート膜のカバリッジ性を高める。 【構成】 半導体装置１０のボンディングパッド１６
を、例えばボンディングパッド形成領域１３に設けた下
地パターン３８上に形成して、素子形成領域１２の配線
１５の高さと同等もしくはそれ以上の高さにしたもので
ある。さらには、配線１５を覆うとともにボンディング
パッド１６の上部を露出する状態に平坦化膜１７を形成
したものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のボンディ
ングパッド構造およびその形成方法に関するものであ
る。
ングパッド構造およびその形成方法に関するものであ
る。
【０００２】
【従来の技術】半導体装置の高集積化にともない、配線
間隔が狭くなっている。ところが、配線層の膜厚は薄く
なっていないので、配線を覆う状態に形成するオーバコ
ート膜のカバリッジ性が低下している。そこでカバリッ
ジ性をよくするために、オーバコート膜を形成する前
に、成膜表面の平坦化が行われている。通常、ＳＯＧ
（Spin on glass ）を塗布することにより、平坦化膜
を形成している。
間隔が狭くなっている。ところが、配線層の膜厚は薄く
なっていないので、配線を覆う状態に形成するオーバコ
ート膜のカバリッジ性が低下している。そこでカバリッ
ジ性をよくするために、オーバコート膜を形成する前
に、成膜表面の平坦化が行われている。通常、ＳＯＧ
（Spin on glass ）を塗布することにより、平坦化膜
を形成している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記方
法によって平坦化膜を形成した場合には、図６に示すよ
うに、層間絶縁膜８１上に形成されているボンディング
パッド８２を覆う状態に平坦化膜８３とオーバコート膜
８４とが成膜されている。上記ボンディングパッド８２
上の平坦化膜８３とオーバコート膜８４とには開口８５
が形成されている。このように形成されている開口８５
では、平坦化膜８３が露出する。通常、平坦化膜８３
は、耐湿性が比較的良くないＳＯＧ（Spin on glass
）で形成されるので、露出している平坦化膜８３が水
分を吸収する。このため、ボンディングパッド８２が腐
食を起こして配線信頼性を低下させる。
法によって平坦化膜を形成した場合には、図６に示すよ
うに、層間絶縁膜８１上に形成されているボンディング
パッド８２を覆う状態に平坦化膜８３とオーバコート膜
８４とが成膜されている。上記ボンディングパッド８２
上の平坦化膜８３とオーバコート膜８４とには開口８５
が形成されている。このように形成されている開口８５
では、平坦化膜８３が露出する。通常、平坦化膜８３
は、耐湿性が比較的良くないＳＯＧ（Spin on glass
）で形成されるので、露出している平坦化膜８３が水
分を吸収する。このため、ボンディングパッド８２が腐
食を起こして配線信頼性を低下させる。
【０００４】そこで図７に示すように、ボンディングパ
ッド８２が露出するまで平坦化膜８３をエッチバックし
た場合には、ボンディングパッド８２が素子形成領域９
１に形成されている配線９２よりも低く形成されている
ために、配線９２も露出する。このため、平坦化膜８３
は素子形成領域９１の表面を平坦化するという機能を果
たさなくなる。したがって、オーバコート膜（図示せ
ず）を成膜した場合には、そのカバリッジ性が低下す
る。
ッド８２が露出するまで平坦化膜８３をエッチバックし
た場合には、ボンディングパッド８２が素子形成領域９
１に形成されている配線９２よりも低く形成されている
ために、配線９２も露出する。このため、平坦化膜８３
は素子形成領域９１の表面を平坦化するという機能を果
たさなくなる。したがって、オーバコート膜（図示せ
ず）を成膜した場合には、そのカバリッジ性が低下す
る。
【０００５】本発明は、配線信頼性に優れているととも
にオーバコート膜のカバリッジ性が高い半導体装置のボ
ンディングパッド構造およびその形成方法を提供するこ
とを目的とする。
にオーバコート膜のカバリッジ性が高い半導体装置のボ
ンディングパッド構造およびその形成方法を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体装置のボンディングパッド
構造およびその形成方法である。すなわち、ボンディン
グパッド構造としては、半導体装置に形成されるボンデ
ィングパッドを、半導体装置の素子形成領域に形成する
配線の高さと同等もしくはそれ以上の高さに形成したも
のである。あるいは、当該半導体装置の素子形成領域に
設けた素子の高さよりも高い状態に、下地パターンをボ
ンディングパッド形成領域に設け、その下地パターン上
にボンディングパッドを形成することにより、当該ボン
ディングパッドを、素子形成領域に形成する配線の高さ
と同等もしくはそれ以上の高さに形成する。さらに、配
線を覆うとともにボンディングパッドの上部を露出する
状態に平坦化膜を形成したものである。
成するためになされた半導体装置のボンディングパッド
構造およびその形成方法である。すなわち、ボンディン
グパッド構造としては、半導体装置に形成されるボンデ
ィングパッドを、半導体装置の素子形成領域に形成する
配線の高さと同等もしくはそれ以上の高さに形成したも
のである。あるいは、当該半導体装置の素子形成領域に
設けた素子の高さよりも高い状態に、下地パターンをボ
ンディングパッド形成領域に設け、その下地パターン上
にボンディングパッドを形成することにより、当該ボン
ディングパッドを、素子形成領域に形成する配線の高さ
と同等もしくはそれ以上の高さに形成する。さらに、配
線を覆うとともにボンディングパッドの上部を露出する
状態に平坦化膜を形成したものである。
【０００７】ボンディングパッド構造の形成方法として
は、第１の工程で、半導体装置のボンディングパッド形
成領域に、素子形成領域に設けた素子の高さよりも高い
状態の下地パターンを形成し、第２の工程で、下地パタ
ーンと当該素子形成領域とを覆う状態に層間絶縁膜を形
成する。その後第３の工程で、素子形成領域の層間絶縁
膜上に配線を形成するとともに、ボンディングパッド形
成領域の層間絶縁膜上に配線と同等もしくはそれ以上の
高さのボンディングパッドを形成する。さらには、その
後第４の工程で、素子形成領域に形成した配線を覆うと
ともにボンディングパッドの上面を露出する状態の平坦
化膜を形成する。
は、第１の工程で、半導体装置のボンディングパッド形
成領域に、素子形成領域に設けた素子の高さよりも高い
状態の下地パターンを形成し、第２の工程で、下地パタ
ーンと当該素子形成領域とを覆う状態に層間絶縁膜を形
成する。その後第３の工程で、素子形成領域の層間絶縁
膜上に配線を形成するとともに、ボンディングパッド形
成領域の層間絶縁膜上に配線と同等もしくはそれ以上の
高さのボンディングパッドを形成する。さらには、その
後第４の工程で、素子形成領域に形成した配線を覆うと
ともにボンディングパッドの上面を露出する状態の平坦
化膜を形成する。
【０００８】
【作用】上記構成の半導体装置のボンディングパッド構
造では、素子形成領域に形成する配線の高さと同等もし
くはそれ以上の高さにボンディングパッドを形成したこ
とにより、平坦化膜を形成した場合に、例えばエッチバ
ックによって、容易にボンディングパッドの上部のみを
露出させることが可能になる。また素子形成領域に形成
した配線を覆うとともにボンディングパッドの上面を露
出する状態にして平坦化膜を形成することにより、その
後オーバコート膜を形成した場合に、耐湿性に劣る平坦
化膜を露出させることなくボンディングパッドを露出さ
せることが可能になる。
造では、素子形成領域に形成する配線の高さと同等もし
くはそれ以上の高さにボンディングパッドを形成したこ
とにより、平坦化膜を形成した場合に、例えばエッチバ
ックによって、容易にボンディングパッドの上部のみを
露出させることが可能になる。また素子形成領域に形成
した配線を覆うとともにボンディングパッドの上面を露
出する状態にして平坦化膜を形成することにより、その
後オーバコート膜を形成した場合に、耐湿性に劣る平坦
化膜を露出させることなくボンディングパッドを露出さ
せることが可能になる。
【０００９】
【実施例】本発明の第１の実施例を図１の概略構成断面
図により説明する。図に示すように、半導体基板１１の
素子形成領域１２には、半導体装置１０を構成する素子
２１〜２３等が形成されている。これらの素子２１〜２
３は、例えばＭＯＳトランジスタ，薄膜トランジスタ，
キャパシタ，抵抗等よりなる。また半導体基板１１のボ
ンディングパッド形成領域１３には、素子形成領域１２
の素子２１〜２３を形成するために成膜したｐｏｌｙ−
Ｓｉ膜３１〜３４や絶縁膜３５〜３７をパターニングし
て形成した下地パターン３８が、例えばＬＯＣＯＳ酸化
膜３９上に形成されている。
図により説明する。図に示すように、半導体基板１１の
素子形成領域１２には、半導体装置１０を構成する素子
２１〜２３等が形成されている。これらの素子２１〜２
３は、例えばＭＯＳトランジスタ，薄膜トランジスタ，
キャパシタ，抵抗等よりなる。また半導体基板１１のボ
ンディングパッド形成領域１３には、素子形成領域１２
の素子２１〜２３を形成するために成膜したｐｏｌｙ−
Ｓｉ膜３１〜３４や絶縁膜３５〜３７をパターニングし
て形成した下地パターン３８が、例えばＬＯＣＯＳ酸化
膜３９上に形成されている。
【００１０】さらに素子形成領域１２に形成した素子２
１〜２３や上記下地パターン３８を覆う状態に層間絶縁
膜１４が形成されている。この層間絶縁膜１４上の素子
形成領域１２には、配線１５が形成されている。また層
間絶縁膜１４上のボンディングパッド形成領域１３に
は、ボンディングパッド１６が形成されている。このボ
ンディングパッド１６は、配線１５の高さと同等もしく
はそれ以上の高さに形成されている。
１〜２３や上記下地パターン３８を覆う状態に層間絶縁
膜１４が形成されている。この層間絶縁膜１４上の素子
形成領域１２には、配線１５が形成されている。また層
間絶縁膜１４上のボンディングパッド形成領域１３に
は、ボンディングパッド１６が形成されている。このボ
ンディングパッド１６は、配線１５の高さと同等もしく
はそれ以上の高さに形成されている。
【００１１】次に第１の実施例の形成方法を、図２の形
成工程図により説明する。図２の（１）に示す第１の工
程を行う。この工程では、素子形成領域１２に素子２１
〜２３を形成するのに用いたｐｏｌｙ−Ｓｉ膜３１〜３
４や絶縁膜３５〜３７を、ボンディングパッド形成領域
１３に残すことにより下地パターン３８を形成する。こ
の下地パターン３８は、素子形成領域１２の最上層のｐ
ｏｌｙ−Ｓｉ膜３４よりも高く形成される。
成工程図により説明する。図２の（１）に示す第１の工
程を行う。この工程では、素子形成領域１２に素子２１
〜２３を形成するのに用いたｐｏｌｙ−Ｓｉ膜３１〜３
４や絶縁膜３５〜３７を、ボンディングパッド形成領域
１３に残すことにより下地パターン３８を形成する。こ
の下地パターン３８は、素子形成領域１２の最上層のｐ
ｏｌｙ−Ｓｉ膜３４よりも高く形成される。
【００１２】続いて図２の（２）に示す第２の工程を行
う。この工程では、例えば化学的気相成長法によって、
素子形成領域１２とボンディングパッド形成領域１３と
を覆う状態に層間絶縁膜１４を成膜する。
う。この工程では、例えば化学的気相成長法によって、
素子形成領域１２とボンディングパッド形成領域１３と
を覆う状態に層間絶縁膜１４を成膜する。
【００１３】その後図２の（３）に示す第３の工程を行
う。この工程では、例えばスパッタ法によって、上記層
間絶縁膜１４の上面に配線形成膜５１を成膜する。続い
て通常のホトリソグラフィー技術とエッチングとによっ
て、上記配線形成膜５１の２点鎖線で示す部分を除去し
て、当該配線形成膜（５１）で、素子形成領域１２の層
間絶縁膜１４上に配線１５を形成するとともに、ボンデ
ィングパッド形成領域１３の層間絶縁膜１４上に当該配
線１５と同等もしくはそれ以上の高さにボンディングパ
ッド１６を形成する。
う。この工程では、例えばスパッタ法によって、上記層
間絶縁膜１４の上面に配線形成膜５１を成膜する。続い
て通常のホトリソグラフィー技術とエッチングとによっ
て、上記配線形成膜５１の２点鎖線で示す部分を除去し
て、当該配線形成膜（５１）で、素子形成領域１２の層
間絶縁膜１４上に配線１５を形成するとともに、ボンデ
ィングパッド形成領域１３の層間絶縁膜１４上に当該配
線１５と同等もしくはそれ以上の高さにボンディングパ
ッド１６を形成する。
【００１４】図３の（１）に示すように、素子形成領域
１２の高さよりもボンディングパッド形成領域１３の高
さの方が低い場合には、例えば化学的気相成長法によっ
て、例えば絶縁膜（４０）を成膜した後、通常のホトリ
ソグラフィー技術とエッチングとによって、ボンディン
グパッド形成領域１３のみに上記絶縁膜（４０）で絶縁
膜パターン４１を形成し、下地パターン３８の高さを積
み増す。そしてボンディングパッド形成領域１３の高さ
を素子形成領域１２の高さと同等もしくはそれ以上の高
さにする。なお上記絶縁膜（４０）の代わりに、例えば
ｐｏｌｙ−Ｓｉ膜または他の膜を形成することも可能で
ある。
１２の高さよりもボンディングパッド形成領域１３の高
さの方が低い場合には、例えば化学的気相成長法によっ
て、例えば絶縁膜（４０）を成膜した後、通常のホトリ
ソグラフィー技術とエッチングとによって、ボンディン
グパッド形成領域１３のみに上記絶縁膜（４０）で絶縁
膜パターン４１を形成し、下地パターン３８の高さを積
み増す。そしてボンディングパッド形成領域１３の高さ
を素子形成領域１２の高さと同等もしくはそれ以上の高
さにする。なお上記絶縁膜（４０）の代わりに、例えば
ｐｏｌｙ−Ｓｉ膜または他の膜を形成することも可能で
ある。
【００１５】その後、上記図２の（２），（３）で説明
したと同様にして、図３の（２）に示すように、層間絶
縁膜１４を形成した後、素子形成領域１２に配線１５を
形成するとともに、ボンディングパッド形成領域１３に
ボンディングパッド１６を形成する。また上記絶縁膜パ
ターン４１は、層間絶縁膜１４を成膜した後に形成する
ことも可能である。この場合には、ボンディングパッド
１６は絶縁膜パターン４１の上面に形成される。
したと同様にして、図３の（２）に示すように、層間絶
縁膜１４を形成した後、素子形成領域１２に配線１５を
形成するとともに、ボンディングパッド形成領域１３に
ボンディングパッド１６を形成する。また上記絶縁膜パ
ターン４１は、層間絶縁膜１４を成膜した後に形成する
ことも可能である。この場合には、ボンディングパッド
１６は絶縁膜パターン４１の上面に形成される。
【００１６】次に前記図１で説明したボンディングパッ
ド構造に平坦化膜を形成した場合を、第２の実施例とし
て図４の概略構成断面図により説明する。図に示すよう
に、層間絶縁膜１４上の素子形成領域１２には、配線１
５が形成されている。また層間絶縁膜１４上のボンディ
ングパッド形成領域１３には、ボンディングパッド１６
が形成されている。このボンディングパッド１６は、配
線１５の高さと同等もしくはそれ以上の高さに形成され
ている。上記配線を覆うとともに上記ボンディングパッ
ド１６の上面を露出する状態に平坦化膜１７が形成され
ている。この平坦化膜１７は、例えばＳＯＧ（Spin on
glass ）よりなる。
ド構造に平坦化膜を形成した場合を、第２の実施例とし
て図４の概略構成断面図により説明する。図に示すよう
に、層間絶縁膜１４上の素子形成領域１２には、配線１
５が形成されている。また層間絶縁膜１４上のボンディ
ングパッド形成領域１３には、ボンディングパッド１６
が形成されている。このボンディングパッド１６は、配
線１５の高さと同等もしくはそれ以上の高さに形成され
ている。上記配線を覆うとともに上記ボンディングパッ
ド１６の上面を露出する状態に平坦化膜１７が形成され
ている。この平坦化膜１７は、例えばＳＯＧ（Spin on
glass ）よりなる。
【００１７】上記構成の半導体装置１０のボンディング
パッド構造では、素子形成領域１２に形成する配線１５
の高さと同等もしくはそれ以上の高さにボンディングパ
ッド１６を形成したことにより、平坦化膜１７を形成し
た場合に、例えばエッチバックによって、容易にボンデ
ィングパッド１６の上部のみを露出させることが可能に
なる。また素子形成領域１２に形成した配線１５を覆う
とともにボンディングパッド１６の上部のみを露出する
状態にして平坦化膜１７を形成することにより、その後
オーバコート膜（図示せず）を形成した場合に、耐湿性
に劣る平坦化膜１７を露出させることなくボンディング
パッド１６を露出させることが可能になる。
パッド構造では、素子形成領域１２に形成する配線１５
の高さと同等もしくはそれ以上の高さにボンディングパ
ッド１６を形成したことにより、平坦化膜１７を形成し
た場合に、例えばエッチバックによって、容易にボンデ
ィングパッド１６の上部のみを露出させることが可能に
なる。また素子形成領域１２に形成した配線１５を覆う
とともにボンディングパッド１６の上部のみを露出する
状態にして平坦化膜１７を形成することにより、その後
オーバコート膜（図示せず）を形成した場合に、耐湿性
に劣る平坦化膜１７を露出させることなくボンディング
パッド１６を露出させることが可能になる。
【００１８】次に第２の実施例の形成方法を、図５の形
成工程図により説明する。前記図２で説明した第１の工
程ないし第３の工程を行った後に、図５の（１）に示す
第４の工程を行う。この工程では、例えば通常の塗布技
術によって、配線１５とボンディングパッド１６とを覆
う状態に、かつ上面が平坦になるように、例えばＳＯＧ
（Spin on glass ）膜１８を形成する。
成工程図により説明する。前記図２で説明した第１の工
程ないし第３の工程を行った後に、図５の（１）に示す
第４の工程を行う。この工程では、例えば通常の塗布技
術によって、配線１５とボンディングパッド１６とを覆
う状態に、かつ上面が平坦になるように、例えばＳＯＧ
（Spin on glass ）膜１８を形成する。
【００１９】続いてエッチバックを行って、ボンディン
グパッド１６の上部が露出するまで上記ＳＯＧ膜１８の
上層（２点鎖線で示す部分）を除去する。そしてＳＯＧ
膜（１８）よりなる平坦化膜１７を形成する。
グパッド１６の上部が露出するまで上記ＳＯＧ膜１８の
上層（２点鎖線で示す部分）を除去する。そしてＳＯＧ
膜（１８）よりなる平坦化膜１７を形成する。
【００２０】さらにオーバコート膜を形成するには、図
５の（２）に示すように、まず例えば化学的気相成長法
によって、上記ボンディングパッド１６を覆う状態にし
て上記平坦化膜１７上に酸化シリコン膜６１を成膜す
る。さらに例えばプラズマを利用した化学的気相成長法
（プラズマＣＶＤ法）によって、上記酸化シリコン膜６
１の上面にオーバコート膜になるプラズマ窒化シリコン
（ＳｉＮ）膜６２を成膜する。その後、ホトリソグラフ
ィー技術とエッチングとによって、上記ボンディングパ
ッド１６上の酸化シリコン膜６１と窒化シリコン膜６２
にワイヤボンディング用の開口６３を形成する。
５の（２）に示すように、まず例えば化学的気相成長法
によって、上記ボンディングパッド１６を覆う状態にし
て上記平坦化膜１７上に酸化シリコン膜６１を成膜す
る。さらに例えばプラズマを利用した化学的気相成長法
（プラズマＣＶＤ法）によって、上記酸化シリコン膜６
１の上面にオーバコート膜になるプラズマ窒化シリコン
（ＳｉＮ）膜６２を成膜する。その後、ホトリソグラフ
ィー技術とエッチングとによって、上記ボンディングパ
ッド１６上の酸化シリコン膜６１と窒化シリコン膜６２
にワイヤボンディング用の開口６３を形成する。
【００２１】上記形成方法では、素子形成領域１２に形
成する配線１５の高さと同等もしくはそれ以上の高さに
ボンディングパッド１６を形成したことにより、成膜と
エッチバックとによって、ボンディングパッド１６の上
部のみを露出させた状態に平坦化膜１７が容易に形成さ
れる。また素子形成領域１２に形成した配線１５を覆う
とともにボンディングパッド１６の上面を露出する状態
にして平坦化膜１７を形成することにより、その後オー
バコート膜になる窒化シリコン膜６２を成膜して、開口
６３を形成した場合に、耐湿性に劣る平坦化膜１７が露
出することなくボンディングパッド１６が露出する。
成する配線１５の高さと同等もしくはそれ以上の高さに
ボンディングパッド１６を形成したことにより、成膜と
エッチバックとによって、ボンディングパッド１６の上
部のみを露出させた状態に平坦化膜１７が容易に形成さ
れる。また素子形成領域１２に形成した配線１５を覆う
とともにボンディングパッド１６の上面を露出する状態
にして平坦化膜１７を形成することにより、その後オー
バコート膜になる窒化シリコン膜６２を成膜して、開口
６３を形成した場合に、耐湿性に劣る平坦化膜１７が露
出することなくボンディングパッド１６が露出する。
【００２２】
【発明の効果】以上、説明したように本発明によれば、
素子形成領域に形成する配線の高さと同等もしくはそれ
以上の高さにボンディングパッドを形成したので、成膜
とエッチバックとによって、ボンディングパッドの上部
のみを露出させた状態に平坦化膜を容易に形成すること
が可能になる。したがって、オーバコート膜を形成した
場合に、オーバコート膜のカバリッジ性が向上する。ま
たオーバコート膜を形成して、ボンディングパッド上の
オーバコート膜に開口を設けた場合に、耐湿性に劣る平
坦化膜が露出することなくボンディングパッドが露出さ
れるので、ボンディングパッドにおける配線信頼性の向
上を図ることができる。
素子形成領域に形成する配線の高さと同等もしくはそれ
以上の高さにボンディングパッドを形成したので、成膜
とエッチバックとによって、ボンディングパッドの上部
のみを露出させた状態に平坦化膜を容易に形成すること
が可能になる。したがって、オーバコート膜を形成した
場合に、オーバコート膜のカバリッジ性が向上する。ま
たオーバコート膜を形成して、ボンディングパッド上の
オーバコート膜に開口を設けた場合に、耐湿性に劣る平
坦化膜が露出することなくボンディングパッドが露出さ
れるので、ボンディングパッドにおける配線信頼性の向
上を図ることができる。
【図１】第１の実施例の概略構成断面図である。
【図２】第１の実施例の形成工程図である。
【図３】第１の実施例の別の形成工程図である。
【図４】第２の実施例の概略構成断面図である。
【図５】第２の実施例の形成工程図である。
【図６】課題の説明図である。
【図７】別の課題の説明図である。
１０ 半導体装置 １２ 素子形成領域 １３ ボンディングパッド形成領域 １４ 層間絶縁膜 １５ 配線 １６ ボンディングパッド １７ 平坦化膜 ３８ 下地パターン
Claims (5)
- 【請求項１】 半導体装置に形成されるボンディングパ
ッド構造であって、 ボンディングパッドを、当該半導体装置の素子形成領域
に形成する配線の高さと同等もしくはそれ以上の高さに
形成したことを特徴とする半導体装置のボンディングパ
ッド構造。 - 【請求項２】 半導体装置に形成されるボンディングパ
ッド構造であって、 当該半導体装置のボンディングパッド形成領域に設けた
もので、素子形成領域に設けた素子の高さよりも高い状
態に形成した下地パターンと、 前記下地パターン上に形成したもので、前記半導体装置
の素子形成領域に形成する配線の高さと同等もしくはそ
れ以上の高さに形成したボンディングパッドとよりなる
ことをを特徴とする半導体装置のボンディングパッド構
造。 - 【請求項３】 半導体装置のボンディングパッド形成領
域に、素子形成領域に設けた素子の高さよりも高い状態
の下地パターンを形成する第１の工程と、 前記下地パターンと当該素子形成領域とを覆う状態に層
間絶縁膜を形成する第２の工程と、 前記素子形成領域の前記層間絶縁膜上に配線を形成する
とともに、ボンディングパッド形成領域の層間絶縁膜上
に当該配線と同等もしくはそれ以上の高さのボンディン
グパッドを形成する第３の工程とを行うことを特徴とす
る半導体装置のボンディングパッド構造の形成方法。 - 【請求項４】 請求項１または請求項２記載の半導体装
置のボンディングパッド構造において、 当該半導体装置の素子形成領域に設けた配線を覆うとと
もにボンディングパッドの上面を露出する状態に形成し
た平坦化膜を設けたことをを特徴とする半導体装置のボ
ンディングパッド構造。 - 【請求項５】 請求項３記載の半導体装置のボンディン
グパッド構造の形成方法において、 第１の工程と第２の工程と第３の工程とを行った後に、
当該半導体装置の素子形成領域に形成した配線を覆うと
ともにボンディングパッドの上面を露出する状態の平坦
化膜を形成する第４の工程を行うことをを特徴とする半
導体装置のボンディングパッド構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28093492A JP3259363B2 (ja) | 1992-09-25 | 1992-09-25 | 半導体装置のボンディングパッド構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28093492A JP3259363B2 (ja) | 1992-09-25 | 1992-09-25 | 半導体装置のボンディングパッド構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112265A true JPH06112265A (ja) | 1994-04-22 |
| JP3259363B2 JP3259363B2 (ja) | 2002-02-25 |
Family
ID=17631963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28093492A Expired - Fee Related JP3259363B2 (ja) | 1992-09-25 | 1992-09-25 | 半導体装置のボンディングパッド構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259363B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6650002B1 (en) * | 1997-04-24 | 2003-11-18 | Sharp Kabushiki Kaishi | Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film |
| KR100570239B1 (ko) * | 1997-02-27 | 2006-07-25 | 산요덴키가부시키가이샤 | 반도체장치및반도체장치의제조방법 |
| USRE39932E1 (en) | 1996-09-10 | 2007-12-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor interconnect formed over an insulation and having moisture resistant material |
-
1992
- 1992-09-25 JP JP28093492A patent/JP3259363B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE39932E1 (en) | 1996-09-10 | 2007-12-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor interconnect formed over an insulation and having moisture resistant material |
| USRE41980E1 (en) | 1996-09-10 | 2010-12-07 | Panasonic Corporation | Semiconductor interconnect formed over an insulation and having moisture resistant material |
| KR100570239B1 (ko) * | 1997-02-27 | 2006-07-25 | 산요덴키가부시키가이샤 | 반도체장치및반도체장치의제조방법 |
| US6650002B1 (en) * | 1997-04-24 | 2003-11-18 | Sharp Kabushiki Kaishi | Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3259363B2 (ja) | 2002-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726098A (en) | Method of manufacturing semiconductor device having multilevel interconnection | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JP4047419B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06310597A (ja) | 半導体装置 | |
| JP3103912B2 (ja) | 半導体ウエハのストリート構造およびその製造方法 | |
| JP2856489B2 (ja) | 半導体装置の製造方法 | |
| JP3267281B2 (ja) | 半導体装置の製造方法 | |
| KR100241521B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0817923A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100203305B1 (ko) | 반도체 소자의 패시베이션 방법 | |
| JPH07147320A (ja) | 多層配線構造の半導体装置およびその製造方法 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JPH0448634A (ja) | 半導体装置の製造方法 | |
| KR0166826B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JP3214103B2 (ja) | 半導体装置の製造方法 | |
| JP2000232100A (ja) | 半導体装置とその製法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |