JP2839007B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2839007B2
JP2839007B2 JP8096850A JP9685096A JP2839007B2 JP 2839007 B2 JP2839007 B2 JP 2839007B2 JP 8096850 A JP8096850 A JP 8096850A JP 9685096 A JP9685096 A JP 9685096A JP 2839007 B2 JP2839007 B2 JP 2839007B2
Authority
JP
Japan
Prior art keywords
passivation film
wiring
forming
uppermost layer
layer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8096850A
Other languages
English (en)
Other versions
JPH09283554A (ja
Inventor
卓司 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8096850A priority Critical patent/JP2839007B2/ja
Publication of JPH09283554A publication Critical patent/JPH09283554A/ja
Application granted granted Critical
Publication of JP2839007B2 publication Critical patent/JP2839007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置はまず、図６に示すご
とく、層間膜６０１上に形成された最上層配線６０２を
覆うようにパッシベーション膜６０３を形成し、フォト
リソグラフィー技術及びエッチング技術を用いてパッシ
ベーション膜６０３の一部を除去し、パッド開口部６０
４を形成していた。パッシベーション膜６０３がパッド
電極上に残るようにマージンを持ってエッチング開口す
るため、開口部６０４は凹状となる。
【０００３】
【発明が解決しようとする課題】上述した半導体装置は
パッド開口部が凹状になっており、集積回路の微細化に
伴ってパッド開口部を微細化すると開口部の面積に対す
る開口部の深さの比が大きくなり、図７（ａ）に示すご
とくボンディングワイヤー線またはＴＡＢリード線７０
１とパッシベーション膜７０２が干渉するようになり、
アルミ配線７０３に対するボンディング不良の原因とな
る。また、平面的に見ると図７（ｂ）や図７（ｃ）に示
すごとく、ボンディング位置がずれると、図中の矢印の
位置でボンディングの際のワイヤー・リード線７０１の
広がりによってパッシベーション膜７０２が押されて割
れたり、パッシベーション膜７０２が障害となってポン
ディング不良を起こすため、ボンディング精度に依存し
たマージンを考慮してパッド開口部７０４の面積を大き
くする必要が有った。
【０００４】従って本発明の目的はボンディングの際に
必要なマージンを減らすことによってＬＳＩの高集積化
を可能にすると共に、制御性の良いボンディングを可能
にする半導体装置の構造及び製造方法を提供する事であ
る。
【０００５】
【課題を解決するための手段】請求項１記載の発明によ
れば、半導体基板上に設けた最上層配線の側壁を被覆
し、且つ上面を前記最上層配線の上面と同一平面として
前記最上層配線を露出させたパッシベーション膜を有
し、前記最上層配線下層にもパッシベーション膜を有す
る事を特徴とする半導体装置が得られる。
【０００６】請求項２記載の発明によれば、請求項１記
載の半導体装置において、前記半導体基板表面がパッシ
ベーション膜で被覆されている事を特徴とする半導体装
置が得られる。
【０００７】請求項３記載の発明によれば、パッド部に
なる領域に段差を形成する工程と、前記パッド部を含む
最上層配線を形成する工程と、前記最上層配線の側壁を
含む表面にパッシベーション膜を形成する工程と、前記
パッシベーション膜を研磨して前記パッド電極部を露出
させる工程と含むことを特徴とする半導体装置の製造方
法が得られる。
【０００８】請求項４記載の発明によれば、最上層配線
を形成する工程と、前記最上層配線の側壁を含む表面に
パッシベーション膜を形成する工程と、前記パッシベー
ション膜を研磨して前記最上層配線を露出させる工程と
を含むことを特徴とする半導体装置の製造方法が得られ
る。
【０００９】請求項５記載の発明によれば、第１のパッ
シベーション膜を形成する工程と、前記第１のパッシベ
ーション膜上に最上層配線を形成する工程と、前記最上
層配線の側壁を含む表面に第２のパッシベーション膜を
形成する工程と、前記第２のパッシベーション膜を研磨
して前記最上層配線を露出させる工程とを含むことを特
徴とする半導体装置の製造方法が得られる。
【００１０】請求項６記載の発明によれば、第１のパッ
シベーション膜を形成する工程と、前記第１のパッシベ
ーション膜上に最上層配線を形成する工程と、前記最上
層配線の側壁を含む表面に第２のパッシベーション膜を
形成する工程と、前記第２のパッシベーション膜を研磨
して前記最上層配線を露出させる工程と、前記最上層配
線と前記第２のパッシベーション膜の上に第３のパッシ
ベーション膜を形成する工程と、前記第３のパッシベー
ション膜にボンディングのための開口部を形成する工程
とを含む事を特徴とする半導体装置の製造方法が得られ
る。
【００１１】請求項７記載の発明によれば、請求項３乃
至６の内のいずれか一の請求項に記載の半導体装置の製
造方法によって製造された半導体装置であって、半導体
基板上に設けたパッド電極部が他の最上層配線より高く
形成され、前記パッド電極部を含む最上層配線の側壁を
含む表面を被覆し、且つ上面を前記パッド電極部の上面
と同一平面として前記パッド電極を露出させたパッシベ
ーション膜を有する事を特徴とする半導体装置が得られ
る。
【００１２】請求項８記載の発明によれば、請求項３乃
至６の内のいずれか一の請求項に記載の半導体装置の製
造方法によって製造された半導体装置であって、半導体
基板上に設けた最上層配線の側壁を被覆し、且つ上面を
前記最上層配線の上面と同一平面として前記最上層配線
を露出させたパッシベーション膜を有する事を特徴とす
る半導体装置が得られる。
【００１３】
【発明の実施の形態】次に、本発明について図面を用い
て説明する。
【００１４】図５は標準的なパッド付近の平面レイアウ
トであり、以下で説明する工程断面図は図５中のＡ−
Ａ′間の断面図である。尚、図５中、５０１は最上層配
線、５０２は最上層配線のパッド引出し部、５０３はパ
ッド開口部、５０４はスクライブ線である。
【００１５】［第１の実施形態］ 図１（ａ）〜（ｄ）は本発明の第１の実施形態の製造工
程を説明するための工程断面図である。
【００１６】まず、下層配線及び層間膜１０１の形成が
終了した後、絶縁膜１０２を５０００Å成長する。次
に、パッド電極が形成される位置に前記絶縁膜１０２が
残存するように通常のフォトリソグラフィー技術とエッ
チング技術を用いてパターンニングを行う（図１（ａ）
参照）。続いて、最上層アルミ配線１０３をバリア膜
（Ｔｉ／ＴｉＮ）及び防眩膜（ＴｉＮ）を含んで合計で
１．２μｍ厚にスパッタする。次に、通常のフォトリソ
グラフィー技術とドライエッチング技術により、最上層
アルミ配線１０３をパターンニングする（図１（ｂ）参
照）。続いて、プラズマ酸化膜やプラズマ窒化膜等のパ
ッシベーション膜１０４を前記最上層アルミ配線１０３
の側壁を含む表面に２μｍ厚で形成し（図１（ｃ）参
照）、次いで、ウェハー研磨技術を用いてパッド電極部
１０３ａが露出するまで前記パッシベーション膜１０４
を研磨する（図１（ｄ）参照）。以上の工程によりパッ
シベーション膜１０４の上面とパッド電極部１０３ａの
上面が同一平面になっており且つ、パッド電極部１０３
ａが選択的に露出させられている構造を得ることが出来
る。
【００１７】［第２の実施形態］ 図２（ａ），（ｂ）は本発明の第２の実施形態の製造工
程を説明するための工程断面図である。
【００１８】まず、下層配線及び層間膜２０１を形成
後、最上層アルミ配線２０２をバリア膜（ＴｉＮ／Ｔ
ｉ）及び防眩膜（ＴｉＮ）を含んで１．２μｍ厚でスパ
ッタする。次に、通常のフォトリソグラフィー技術とド
ライエッチング技術により、前記最上アルミ層配線２０
２をパターンニングし、続いてプラズマ酸化膜やプラズ
マ窒化膜等のパッシベーション膜２０３を２μｍ厚で成
長する（図２（ａ）参照）。次いでウェハー研磨技術を
用いて前記パッシベーション膜２０３を最上層アルミ配
線２０２が露出するまで研磨する（図２（ｂ）参照）。
【００１９】以上の工程によりパッシベーション膜２０
３の上面とパッド電極部を含む最上アルミ層配線２０２
の上面が同一平面になっており、且つ、パッド電極を含
む最上層アルミ配線２０２の表面が選択的に露出された
構造を得ることが出来る。
【００２０】この第２の実施形態は最上層配線の大部分
が露出され、最上層配線をパッシベーション膜の一部と
して使用することが出来るものに限られるが、第１の実
施形態と比してパッド下に段差を形成する工程としての
１ＰＲ分の工程が短縮できる。
【００２１】［第３の実施形態］ 図３（ａ），（ｂ）は本発明の第３の実施形態の製造工
程を説明するための工程断面図である。
【００２２】まず、下層配線及び層間膜３０１を形成
後、プラズマ酸化膜やプラズマ窒化膜等の第１のパッシ
ベーション膜３０２を３０００Å成長し、次に最上層ア
ルミ配線３０３をバリア膜（ＴｉＮ／Ｔｉ）及び防眩膜
（ＴｉＮ）を含んで１．２μｍ厚でスパッタする。続い
て通常のフォトリソグラフィー技術及びドライエッチン
グ技術を用いて前記最上層アルミ配線３０３をパターン
ニングする（図３（ａ）参照）。次いで、第２のパッシ
ベーション膜３０４を２μｍ厚で形成した後、ウェハー
研磨技術を用いてパッド領域３０３ａを含む最上層アル
ミ配線３０３の上面が露出するまで研磨する（図３
（ｂ）参照）。
【００２３】以上の工程によりパッシベーション膜３０
４の上面とパッド電極３０３ａを含む最上層アルミ配線
３０３の上面が同一平面上になっており、且つ、最上層
アルミ配線３０３を含むパッド電極３０３ａ表面が選択
的に露出された構造を得ることが出来る。
【００２４】この第３の実施形態は、第２の実施形態で
配線の一部をパッシベーション膜として利用していたの
に対し、最上層アルミ配線の下層にパッシベーション膜
を形成することによって最上層アルミ配線のみがパッシ
ベーション膜に覆われないが、下層はすべてパッシベー
ション膜に覆われる構造になっている。
【００２５】［第４の実施形態］ 図４（ａ）〜（ｃ）は本発明の第４の実施形態の製造工
程を説明するための工程断面図である。
【００２６】まず、下層配線及び層間膜４０１の形成
後、プラズマ酸化膜やプラズマ窒化膜等の第１のパッシ
ベーション膜４０２を３０００Å成長し、次に最上層ア
ルミ配線４０３をバリア膜（ＴｉＮ／Ｔｉ）及び防眩膜
（ＴｉＮ）を含んで１．２μｍ厚でスパッタする。続い
て通常のフォトリソグラフィー技術及びドライエッチン
グ技術を用いて前記最上層アルミ配線４０３をパターン
ニングする（図４（ａ）参照）。次いで、第２のパッシ
ベーション膜４０４を２μｍ厚で形成した後、ウェハー
研磨技術を用いてパッド領域を含む最上層アルミ配線４
０３の上面が露出するまで研磨する（図４（ｂ）参
照）。次に、第３のパッシベーション膜４０５を形成
し、通常のフォトリソグラフィー技術及びエッチング技
術を用いてパッド電極部４０３ａを開口する。（図４
（ｃ）参照）。
【００２７】この第４の実施形態は、第３の実施形態で
最上層アルミ配線３０３が第１のパッシベーション膜３
０２上に形成されていたのに対し、最上層アルミ配線４
０３もパッシベーション膜４０５に被覆された構造にな
っており、より信頼性の向上が期待できる。
【００２８】また、この構造では、最上層アルミ配線４
０３間に第２のパッシベーション膜４０４が埋め込まれ
ているため、パッド電極部４０３ａの開口は電極の大き
さやパターンに左右されず、ボンディングの際に障害と
ならないように自由に大きさ、形を設定できる。
【００２９】
【発明の効果】以上説明したように、本発明の第１乃至
第３の実施形態による半導体装置はパッシベーション膜
上面とパッド電極上面が同一平面になっている為、パッ
ド電極面積を小さくしてもパッシベーション膜とボンデ
ィングワイヤーやＴＡＢリードとの干渉が発生せず、良
好なボンディングが可能になる。また、第４の実施形態
による半導体装置は、ボンディング部の開口をパッド電
極の大きさに左右されず大きく出来るため、第１乃至第
３の実施形態により半導体装置と同様の利点を有する。
よって、ボンディング位置が多少ずれても、ボンディン
グの際のワイヤー・リード線の広がりによってパッシベ
ーション膜が押されて割れたり、パッシベーション膜が
障害となってボンディング不良を起こす心配が無く、ボ
ンディング精度に依存したマージンを考慮してパッド開
口部の面積を大きくする必要がなくなる。従って、パッ
ド電極を微細化できるためＬＳＩの高集積化と共に、制
御性、信頼性の良いボンディングを可能にできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の製造方法を説明する
ための工程断面図。
【図２】本発明の第２の実施形態の製造方法を説明する
ための工程断面図。
【図３】本発明の第３の実施形態の製造方法を説明する
ための工程断面図。
【図４】本発明の第４の実施形態の製造方法を説明する
ための工程断面図。
【図５】標準的なパッド電極付近の平面レイアウト図。
【図６】従来例の断面図。
【図７】図６に示す従来例の不具合発生原因の説明図。
【符号の説明】
１０１ 層間膜 １０２ 絶縁膜 １０３ 最上層アルミ配線 １０３ａ パッド電極部 １０４ パッシベーション膜 ２０１ 層間膜 ２０２ 最上層アルミ配線 ２０３ パッシベーション膜 ３０１ 層間膜 ３０２ 第１のパッシベーション膜 ３０３ 最上層アルミ配線 ３０３ａ パッド電極部 ３０４ 第２のパッシベーション膜 ４０１ 層間膜 ４０２ 第１のパッシベーション膜 ４０３ 最上層アルミ配線 ４０３ａ パッド電極部 ４０４ 第２のパッシベーション膜 ４０５ 第３のパッシベーション膜 ５０１ 最上層配線 ５０２ パッド引出し部 ５０３ パッド開口部 ５０４ スクライブ線

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に設けた最上層配線の側壁
    を被覆し、且つ上面を前記最上層配線の上面と同一平面
    として前記最上層配線を露出させたパッシベーション膜
    を有し、前記最上層配線下層にもパッシベーション膜を
    有する事を特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、前
    記半導体基板表面がパッシベーション膜で被覆されてい
    る事を特徴とする半導体装置。
  3. 【請求項３】 パッド部になる領域に段差を形成する工
    程と、前記パッド部を含む最上層配線を形成する工程
    と、前記最上層配線の側壁を含む表面にパッシベーショ
    ン膜を形成する工程と、前記パッシベーション膜を研磨
    して前記パッド電極部を露出させる工程と含むことを特
    徴とする半導体装置の製造方法。
  4. 【請求項４】 最上層配線を形成する工程と、前記最上
    層配線の側壁を含む表面にパッシベーション膜を形成す
    る工程と、前記パッシベーション膜を研磨して前記最上
    層配線を露出させる工程とを含むことを特徴とする半導
    体装置の製造方法。
  5. 【請求項５】 第１のパッシベーション膜を形成する工
    程と、前記第１のパッシベーション膜上に最上層配線を
    形成する工程と、前記最上層配線の側壁を含む表面に第
    ２のパッシベーション膜を形成する工程と、前記第２の
    パッシベーション膜を研磨して前記最上層配線を露出さ
    せる工程とを含むことを特徴とする半導体装置の製造方
    法。
  6. 【請求項６】 第１のパッシベーション膜を形成する工
    程と、前記第１のパッシベーション膜上に最上層配線を
    形成する工程と、前記最上層配線の側壁を含む表面に第
    ２のパッシベーション膜を形成する工程と、前記第２の
    パッシベーション膜を研磨して前記最上層配線を露出さ
    せる工程と、前記最上層配線と前記第２のパッシベーシ
    ョン膜の上に第３のパッシベーション膜を形成する工程
    と、前記第３のパッシベーション膜にボンディングのた
    めの開口部を形成する工程とを含む事を特徴とする半導
    体装置の製造方法。
  7. 【請求項７】 請求項３乃至６の内のいずれか一の請求
    項に記載の半導体装置の製造方法によって製造された半
    導体装置であって、半導体基板上に設けたパッド電極部
    が他の最上層配線より高く形成され、前記パッド電極部
    を含む最上層配線の側壁を含む表面を被覆し、且つ上面
    を前記パッド電極部の上面と同一平面として前記パッド
    電極を露出させたパッシベーション膜を有する事を特徴
    とする半導体装置。
  8. 【請求項８】 請求項３乃至６の内のいずれか一の請求
    項に記載の半導体装置の製造方法によって製造された半
    導体装置であって、半導体基板上に設けた最上層配線の
    側壁を被覆し、且つ上面を前記最上層配線の上面と同一
    平面として前記最上層配線を露出させたパッシベーショ
    ン膜を有する事を特徴とする半導体装置。
JP8096850A 1996-04-18 1996-04-18 半導体装置及びその製造方法 Expired - Fee Related JP2839007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8096850A JP2839007B2 (ja) 1996-04-18 1996-04-18 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8096850A JP2839007B2 (ja) 1996-04-18 1996-04-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09283554A JPH09283554A (ja) 1997-10-31
JP2839007B2 true JP2839007B2 (ja) 1998-12-16

Family

ID=14175978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8096850A Expired - Fee Related JP2839007B2 (ja) 1996-04-18 1996-04-18 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2839007B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305211B2 (ja) 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2133898A1 (en) * 1993-12-29 1995-06-30 Keith Winton Michael Integrated circuits with passivation and metallization for hermetic protection
BE1008384A3 (nl) * 1994-05-24 1996-04-02 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal.
JP3401990B2 (ja) * 1995-05-16 2003-04-28 富士通株式会社 半導体装置とその収納キャリア

Also Published As

Publication number Publication date
JPH09283554A (ja) 1997-10-31

Similar Documents

Publication Publication Date Title
US5834365A (en) Method of forming a bonding pad
JPH1092817A (ja) 半導体装置及びその製造方法
KR100368115B1 (ko) 반도체 소자의 본딩 패드 구조 및 그 제조방법
US20210175117A1 (en) Metal lead, semiconductor device and methods of fabricating the same
US6538301B1 (en) Semiconductor device and method with improved flat surface
JP2001338979A (ja) 半導体装置およびその製造方法
JP3239843B2 (ja) 半導体装置の製造方法
US6873047B2 (en) Semiconductor device and manufacturing method thereof
JP2839007B2 (ja) 半導体装置及びその製造方法
US11715710B2 (en) Method of treatment of an electronic circuit for a hybrid molecular bonding
JPH023944A (ja) 半導体装置
US6982219B2 (en) Semiconductor device with fuse box and method for fabricating the same
KR0124144B1 (ko) 반도체 장치 및 그의 제조방법
JP2720480B2 (ja) 多層配線形成法
JP3259363B2 (ja) 半導体装置のボンディングパッド構造の形成方法
JPH03145734A (ja) ボイポーラ型半導体装置
JPH04109654A (ja) 半導体装置及びその製造方法
JPH11260967A (ja) 半導体装置及びその製造方法
JP2007027234A (ja) 半導体装置及びその製造方法
JPH0794548A (ja) 半導体装置及びその製造方法
JPH0595048A (ja) 半導体集積回路装置の製造方法
JPH03116852A (ja) 半導体装置
JPS60177652A (ja) 半導体装置の製造方法
JP2000036537A (ja) 半導体装置およびその製造方法
JPH11214513A (ja) 集積回路の配線構造と配線形成法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980916

LAPS Cancellation because of no payment of annual fees