TW556013B - Electro-optical apparatus, method of producing the same and electronic apparatus - Google Patents

Electro-optical apparatus, method of producing the same and electronic apparatus Download PDF

Info

Publication number
TW556013B
TW556013B TW088101403A TW88101403A TW556013B TW 556013 B TW556013 B TW 556013B TW 088101403 A TW088101403 A TW 088101403A TW 88101403 A TW88101403 A TW 88101403A TW 556013 B TW556013 B TW 556013B
Authority
TW
Taiwan
Prior art keywords
film
conductive film
wiring
aforementioned
image signal
Prior art date
Application number
TW088101403A
Other languages
English (en)
Inventor
Masao Muraide
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW556013B publication Critical patent/TW556013B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0223Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

556013 A7 ________ B7 五、發明說明(1 ) 【發明所屬之技術領域】 本發明係屬於薄膜電晶體(以下以T F T稱之)所成 主動矩陣驅動方式之液晶裝置等之光學裝置及該製造方法 ’之技術領域,尤其屬於內藏資料線驅動電路或掃瞄線驅動 電路等之周邊電路的周邊電路內藏型中,於T F T之下側 設置遮光膜形式之液晶裝置等之光電裝置及該製造方法的 技術領域。 【以往之技術】 經濟部智慧財產局員工消費合作社印焚 以往,於挾持液晶之一對基板一方之T F T陣列基板 上,形成資料線驅動電路、掃瞄線驅動電路、取樣電路等 之周邊電路。此等之周邊電路係由製造效率等之觀點,經 由使用與爲進行施加於設於各畫素之各畫素電極的畫像信 號之開關控制的T F T (以下稱畫素開關用T F T )同一 構造之製造步驟所形成者爲一般的。然後,於T F T陣列 基板,於對向於液晶之畫像顯示範圍內,多數之資料線及 掃瞄線相交叉加以配線。又’在於此畫像顯示範圍外,對 向於爲封入液晶之密封材的密封範圍或更位於該外側的周 邊範圍中,配線周邊電路之輸出入配線。更具體而言,做 爲周邊電路之輸出入配線’自資料線、掃瞄線及容量線之 拉出配線等則設於密封範圍下’連接於外部電路連接端子 之畫像信號線、控制信號線、電源配線、時脈信號線等則 設於周邊範圍。 特別做爲周邊電路,具備取樣電路的液晶裝置中’介 本紙張尺度通用中國國家標準(CNS)A4規格⑵〇x297公釐) -4- 556013 A7 經濟部智慧財產局員工消费合作社印則《 -—-----137__ 五、發明說明(2 ) 由外部電路連接端子’畫像信號供給畫像信號線時,經由 自資料線驅動電路以所定取樣輸出之取樣電路驅動信號, 取樣電路之各取樣開關則對每資料線加以取樣地加以構成 〇 在此’畫像信號線係供給規定液晶施加電壓的畫像信 號的信號線之故’該畫像信號之延遲爲低之時,在於防止 畫質劣化上極爲重要。爲此,構成液晶裝置之配線材料中 之最低阻抗,通常係自形成資料線所使用之A 1 (鋁)等 之金屬膜,形成畫像畫像信號線。 對此,令掃瞄線自金屬膜或金屬矽化物膜形成之技術 係於掃瞄線形成後之高溫工程中,由於會產生掃瞄線之膜 剝落等之理由,而無法實用化,掃瞄線係通常以多矽膜加 以形成。此多矽膜之密封材阻抗係例如與A 1等之金屬膜 所成密封阻抗比較,有多數十倍,配線阻抗自然變大。因 此,假使自多矽膜形成畫像信號線之時,由於該配線阻抗 之變大,而產生信號之延遲,而引起畫質之劣化。爲此, 實際上畫像信號線係如前述,由金屬膜所形成。 ‘ 於如此構成之周邊電路內藏型之液晶裝置中,畫像信 號線爲一條之時,自設於基板端部之外部電路連接端子, 至取樣電路之各取樣開關’可經由在於基板同一層(即經 由同一工程所形成)之金屬膜加以配線。但是,例如爲對 應液晶裝置之高頻驅動’對於串列一平行變換之畫像信號 ,對應串列-平行變換數’畫像信號線需複數條之時,或 對R G B之彩色畫像信號,爲分別色彩畫像信號線需複數 閱 讀 背碌 Sj 注 意 事 項 再 填I 本 頁
訂 線 本纸張尺度適用中0®家標準(CNS)A‘〗规格(210x297公釐 -5 經濟部智慧財產局員工消费合作社印製 556013 Λ7 B7 五、發明說明(3 ) 條等之時等,至各取樣開關期間’至少一條之畫像信號線 與其他之畫像信號線呈交差時,會無法加以配線。即,僅 使用同一層之金屬膜,不可能將所有複數之畫像信號線力D •以配線。爲此,對該金屬膜介由層間絕緣膜,將在於別層 之多矽層做爲中斷配線(第1配線部)加使用處理。更具 體而言,交叉之處中,令一方之配線’做爲低阻抗之金屬 膜所成第2配線部加以構成。然後,令另一方之配線,介 由層間絕緣膜,將第2配線部之下或上立體地加以交叉地 ,介由於交叉處之前後開孔之連接孔’於金屬膜所成配線 部分,做爲,電氣連接之多矽膜所成第1配線部加以構成 0 如以上所述,僅將交叉處呈多矽膜所成之第1配線部 ,將此外之處呈低阻抗之金屬膜所成第2配線部時,多矽 膜所成中繼配線之長度則僅需極短即可,該多矽膜所成中 斷配線存在所造成之畫像信號線整體之時定數的上昇,幾 乎成爲實用上問題。 【發明所欲解決之問題】 在於近來畫質提升之一般的要求下,所謂X GASS 、S X G A方式等之液晶裝置之驅動周邊數係更爲提高, 伴隨而來串列一平行變換數亦例如呈2 4相而變得很多。 但是,如是地多數地串列-平行變換時,並列配置之 谨像信號線數當然亦變多,對應於此,6布1拉1外4剃 4矽膜之中繼配線之長度亦會變長。在此,配線阻抗係對 本紙ί艮尺度適用中0®家標準(CNS)A<1規格(210x297公釐) ' 一 " -6-
經濟部智慧財產局員工消費合作社印製 556013 Λ7 ---- B7 五、發明說明u ) 應於長度之比例變大之故,中繼配線之配線阻抗則會變高 ’起医I於此畫像信號線之時間定數會變大,而產生畫質劣 化。例如’畫像信號線之時定數變大之時,經由偶合容量 •之增大’產生晝像信號之電位搖擺,於下段之線(列)寫 入本段之線(列)用之畫像信號,而產生鬼影或串訊的問 題。 又’假使’將密封範圍或周邊範圍之中繼配線,自畫 素部不使用之金屬膜等另外加以形成時,使用平板技術之 製造步驟的製造效率則下降,而招致成本上昇,而失去周 邊電路內藏型液晶裝置之基本優點。 本發明係有鑑於上述之問題,於周邊電路內藏型之液 晶裝置等之光電裝置中,經由構成畫素部薄膜之有效利用 ’降低周邊電路之輸出入配線之電氣阻抗,提供可高品質 畫像顯示的光電裝置及其製造方法爲課題。 【解決課題之手段】 本發明之第1之光電裝置係爲解決上述課題,於基板 上具備複數之掃瞄線、和複數之資料線、和連接於前述各 掃瞄線和前述各資料線的薄膜電晶體、和連接於前述薄膜 電晶體之畫素電極、和於前述薄膜電晶體之至少通道範圍 呈平面被覆配置的導電性遮光膜、和爲於前述掃瞄線和前 述資料線之至少一方供給信號之周邊電路、和連接於前述 周邊電路之周邊配線,前述周邊配線係具有包含形成前述 遮光膜的第1導電層之第1配線部、和包含構成前述薄膜 本纸張尺度適用中國國家標準(CNS)A‘l規烙(210 x 297公釐) ----V-------------訂---------線‘ (請先閱讀背面之注意事項再填寫本頁) 556013 A7 B7 五、發明說明(5 ) 電晶體、前述資料線及前述掃瞄線的複數薄膜之至少一個 導電層的第2配線部者爲特徵者。 根據本發明之第1之光電裝置時,於基板上遮光膜則 將則述薄吴電晶體之至少通道軔圍設置呈平面被覆者。因 此,薄膜電晶體之通道範圍係經由遮光膜加以遮光,可防 止由於對薄膜電晶體之光侵入等的特性劣化。本發明係特 別在於周邊配線具有構成薄膜電晶體、資料線及掃瞄線的 複數薄膜之至少一個導電層所成之第2配線部,和與遮光 膜同一膜所成之第1配線部。例如將第1導電膜經由包含 Ti (鈦)、Cr (鉻)、W (鎢)、Ta (挺)、Mo (鉬)及P b (鉛)等之導電性高融點金屬膜形成之時, 可使配線阻抗明顯地降低。此時,遮光膜係兼具對薄膜電 晶體之遮光機能和做爲周邊配線之機能之兩者之故,在於 達成構成之簡易化及製造單純化上爲有利者。 以上之結果,經由低阻抗之周邊配線,進行周邊電路 之畫像信號等之各種信號的輸出入之故,提升光電裝置之 驅動頻率,更且增加串列-並列變換數或並列輸入畫像信 號時,如前述以往例之畫像信號線等之周邊配線之容量偶 合的電位搖動、鬼影、串訊等被減低,可進行高品質之畫 像顯示。 本發明之第1光電裝置之一形態中,前述第1配線部 具有構成前述薄膜電晶體、前述資料線及前述掃瞄線的複 数薄膜中的至少一個第2導電層和前述第1導電層,前述 第2配線部係包含與構成前述薄膜電晶體、前述資料線及 本紙張尺度適用中a國家標準(CNSM4规格(210 X 297公釐) (請先閱讀貧面之注意事項再填寫本頁)
tr---------線等· 經濟部智慧財產局員工消費合作社印製 -8- 556013 A7 _ B7 五、發明說明(6 ) 前述掃瞄線的複數薄膜中的前述第2導電層不同之第3導 電層者爲特徵者。 根據此形態,例如第3導電膜爲例如金屬膜等之低阻 抗金屬膜,第2導電膜爲以例如較多矽膜等之第3導電膜 高阻抗薄膜層形成之時,僅可能經由低阻抗金屬膜所成第 3導電膜形成配線者爲佳,但配線間交叉之處係將第2導 電膜可做爲配線之一部分使用。此時,第2導電膜係較第 3導電膜阻抗爲高之故,有產生信號延遲等之問題。在此 ,代替第2導電膜所成配線,電氣連接第1及第2導電膜 ,經由成爲二重配線,可使周邊配線本身之阻抗降低。例 如將第2導電膜自多矽膜加以形成,且令第1導電膜由包 含T i 、C r、W、T a、Μ 〇及P b等之導電性高融點 金屬膜形成之時,令第1配線部之阻抗可經由第1導電膜 之密封材阻抗加以支配。即,比較如以往之多矽膜單獨所 成配線,將第1導電膜經由電氣連接,可大幅低阻抗化。 更且,由於異物等,造成第1配線部之多矽膜所成第 2導電膜或第1導電帶所成部分在中途斷線之時,可實瑱 於其他部分可得導通之冗長構造。 然而,本發明之周邊配線係雖具有第1配線部及第2 配線部,對於具有如上述第3導電膜的第2配線而言,加 上冗長配線,做爲二重、三重之多重配線時’對於具有該 一重配線部並無不同’更且’對於具有如上述第1導電膜 和第2導電膜的第1配線部’更加上冗長配線’做爲三重 、四重之多重配線時,當然對於具有該二重配線部亦並無 本紙張尺度適用中® Θ家標苹(CNS)A1規格(2丨〇χ297公釐) (請先閱讀背面之注意事項再填寫本頁)
訂---------線j 經濟部智慧財產局員工消费合作社印製 -9- 556013 A7 B7 五、發明說明(7 ) 不同。 本發明之第1光電裝置之前述第2導電膜係較前述第 1導電膜爲高阻抗即可。 根據如此之構成時,第3導電膜係例如於構成銘膜等 之薄膜電晶體的薄膜層中爲最低阻抗,另一方之第2導電 膜係例如構成多矽膜等之薄膜電晶體的薄膜層中’爲第2 低阻抗者。於第1配線部中,經由第1導電膜阻抗被降低 之故,周邊配線本身之阻抗亦降低。 於本發明之第1之光電裝置中,更具備介於前述遮光 膜和前述薄膜電晶體間的第1層間絕緣膜,和介於前述第 2導電膜和前述第3導電膜間的第2層間絕緣膜,前述第 1配線部係電氣連接於前述第2配線部之一部分的同時, 對於前述第1配線部之其他部分,各介由前述第1及第2 層間絕緣膜,呈立體交叉的中斷配線所構成。 於本發明之第1光電裝置中,前述周邊配線係包含自 外部電路連接端子供給前述畫像的晝像信號線,前述周邊 電路係包含取樣前述畫像信號之取樣電路,和將該取樣電 路以所定時間加以驅動,令前述畫像信號線上之前述畫像 信號介由該前述取樣電路,供予前述複數資料線的資料線 驅動電路,和驅動前述掃瞄線之掃瞄線驅動地加以構成亦 可。 呈如此之構成時,需相互父叉之處,將同一層無法配 設之畫像信號線’介由中繼配線配線呈期望之圖案。 本發明之第1光電裝置中’前述畫像信號係被N (唯 本紙張尺度適用中® ®家標準(CNS)A'l規格(210 X 297公釐) 閱 讀 背< 之 注 意 事 項
頁 訂 經濟部智慧財產局員工消費合作社印製 -10- 556013 Λ7 B7 五、發明說明(8 ) N爲2以上之自然數)序列-並行變換,前述畫像信號線 係並列設置N條,該N條畫像信號線係於相互交叉之處包 含前述中斷配線者。 呈如此之構成時,串列一並列變換數(N )爲大之故 ,或如R G B彩色畫像信號等之時,並列入力之畫像信號 數爲多之故,中繼配線需有變長之必要,或與前述往例自 多矽膜單獨形成中線配線時比較,可抑制中斷配線之阻抗 或時定數之增加。 本發明之第1之光電裝置中,更具備爲自前述資料線 驅動電路供給前述取樣電路驅動信號的複數之取樣電路驅 動信號線;前述取樣電路驅動信號線係至少交叉於前述; 畫像信號線處爲前述中斷配線所成亦可。 呈如此之構成時,令自資料線驅動電路至取樣電路之 取樣電路驅動信號,例如,可使用與畫像信號線交叉的中 繼配線加以配線,增加配線佈局之自由度,更且於此時, 將取樣電路驅動信號線之中繼配線,與如前述往例自多矽 膜等之單獨第2導電膜所形成之時比較,可抑制取樣電路 驅動信號線之時定數。 本發明之第1光電裝置中,構成前述第1配線部之前 述第1導電膜及前述第.2導電膜,係介由設於前述第1層 間絕緣膜之連接孔,呈相互電氣連接亦可。 呈如此之構成時,介由連接孔,可得相互電氣連接性 爲高之第1配線部。而且,如此之連接孔係利用畫素 T F T之製造步驟,可較爲容易地形成。 本紙張尺度通用中家標準(CNS)A‘l規格(210x297公釐) (請先閱讀背面之注意事項再填寫本頁) > 1T---------線#· 經濟部智慧財產局員工消費合作社印製 -11 - 556013 A7 __B7 五 '發明說明(9 ) 本發明之第1光電裝置中,前述第3導電膜係由形成 前述資料線之金屬膜所成;前述第2導電膜係由形成前述 掃描線之多矽膜所成亦可。 根據此構成時,第2配線部係例如由鋁等之金屬膜所 形成之故,可呈低阻抗化。又,多矽膜部分係與金屬膜之 情形比較,約爲2 0 0倍程度之高阻抗,但經由第1導電 膜呈二重配線時,第1配線部之阻抗係可較多矽膜之阻抗 更爲低阻抗化。例如令第1導電膜由包含T i 、Cr、W 、T a、Mo及P b等之至少一個金屬或金屬砂化物薄膜 所形成之時,較單獨多矽膜之時,可使時定數降低數分之 一(例如約1 / 2或1 / 3程度)。
經濟部智慧財產局員工消費合作社印K 本發明之第1之光電裝置中,在於與對向於前述基板 之對向基板間,挾持前述光電物質,前述基板和對向基板 係經由密封材黏著,對向於前述密封材之前述基板上之密 封範圍中,對於光電物質之周圍,至少堆積前述第1導電 膜、前述第2導電膜及前述遮光膜,介由前述密封範圍所 導出之前述資料線及前述掃描線側之導出配線部,係各爲 由前述第1導電膜、前述第2導電膜及前述第3導電膜中 至少一個所成者。 呈如此之構成時,經由密封材,於一對之基板間,封 入光電物質,構成所謂光電物質格。在此,於密封材範圍 ,於光電物質之周圍,堆積至少第1導電膜、第2導電膜 及第3導電膜之故,在於密封材範圍包含各種薄膜之兩基 板間之問隙之光電物質之周園,可抑制參差不齊之情形。 本紙張又度適用中國國家標準(CNS)AI規格(210 X 297公釐) -12- 556013 A7 B7 五、發明說明(10 ) 因此,於密封材中,將具所定外徑之間隙材混入,控制光 電物質格之間隙時,可使間隙控制更正確且更良好地加以 進行。然後,介由密封範圍,向資料線及掃瞄線之延伸設 ’置方向,各別拉出之拉出配線部係由第1導電膜、第2導 電膜及第3導電膜中王少一個所成之故,可將畫像顯示裝 置內之信號供給無問題地加以進行。 於本發明之第1光電裝置之密封材範圍,堆積第1導 電膜、第2導電膜及第3導電膜的形態中,前述拉出配線 部係各前述第1導電膜、第2導電膜及第3導電膜之至少 2個,相互地介由連接孔,呈電氣連接之二重或三重配線 部加以構成亦可。如此地構成時,達成拉出配線部之低阻 抗化。 或者前述拉出配線部係各由前述第1導電膜、第2導 電膜及第3導電膜之其中1個所成之單重配線部所成,前 述第1導電膜、第2導電膜及第3導電膜之其他2個係於 前述密封範圍中,做爲配線呈不工作之虛擬配線所成構成 亦可。根據如此之構成時,經由虛擬配線之膜厚,可抑制 密封範圍之兩基板間之間隔之參差不齊。 本發明之第1之光電裝置中,係前述第1導電膜係具 有經由第2導電膜被覆之形狀卽有> 根據此形態時,將第1配線部中之第1導電膜’經由 第2導電膜平面地加以被覆,交叉此第1導電膜所成部分 ,例如於畫像信號線等之配線部中,可抑制此第1導電膜 所成部分之容量偶合之增大,因此,此容量偶合所造成之 本紙張尺度適用中00家標準(CNS)A‘l規格(210x297公釐) 請^ 閱 讀 背' 之 注 意 事 項 頁 經濟部智慧財產局員工消費合作社印贤 -13- 556013 經濟部智慧財產局員工消費合作社印裂 A7 B7 五、發明說明(11 ) 配線部的時定數的增大。尤其,採用介有第1導電膜和第 2導電膜之構造時,將遮光膜利用於二重配線部之時之第 1導電膜和第2導電膜間之容量偶合的增大。結果’可有 效防止畫像信號線等之配線的畫像號等的劣化。 本發明之第1光電裝置中,前述第1導電膜之配線寬 度係爲前述第2導電膜所成部分之配線寬度以下即可。 如此加以構成之時,可確實抑制第1導電膜和第2導 電膜間之容量偶合的增大。 本發明之第2光電裝置中,爲解決上述課題,於基板 上具備複數之掃描線,和複數之資料線,和連接於各掃描 線和各前述資料線之薄膜電晶體,和連接於該薄膜電晶體 之畫素電極,和將前述薄膜電晶體之至少通道範圍,呈平 面加以被覆配置之導電性遮光膜,和供給畫像信號之複數 畫像信號線,和取樣供予該複數之畫像信號線之前述畫像 信號,供予前述複數之資料線的取樣電路;連接前述畫像 信號線和前述取樣電路的配線之至少一部分,係由與前述 遮光膜同一層所成之第1導電膜所成者。 ‘ 根據本發明之第2之光電裝置,連接畫像信號線和取 樣電路的中繼配線之至少一部分,係由與導電性之遮光膜 同一之膜的第1導電膜所成之故,可達成配線之低阻抗化 。例如將第1導電膜經由導電性之高融點金屬形成之時, 可明顯降低該中繼配線之配線阻抗。此時,第1導電膜係 兼顧對薄膜電晶體之遮光機能和做爲配線之兩者之故’在 於達成構成簡易化及製造單純化上爲有利者。 本紙张尺度適用中a國家檔準(CNS)A.l規格(21ϋ X 297公釐) --------訂---------線j (請·先閱讀如面之注意事項再本頁) -14- 556013 A7 B7 五、發明說明(12 ) 以上之結果,經由低阻抗之配線,進行取樣電路 像信號的輸入之故,提高光電裝置之驅動頻率’更且 之畫 增加 串列-並列變換數或並列輸入之畫像信號數時,減低如前 合的電位搖擺 •述往例之畫像信號線等之中繼配線之容量偶 ,鬼影、串訊等,進行高品質之畫像顯示。 本發明之第2之光電裝置之一形態中, 路,供給取樣電路驅動信號之取樣電路驅動 一部分係由前述第1導電膜所成者。 於前述取 信號線之 根據此形態,取樣電路驅動信號之至少一部分係 導電膜所成之故,可達成取樣電路驅動信號線之低阻 。結果,經由低阻抗之取樣電路驅動信號線,進行取 路之取樣電路驅動信號之輸入之故,可進行高品質之 顯示。 本發明之第1之光電裝置之製造方法係爲解決上 請 經濟部智慧財產局員工消费合作社印奴 ,於 板上 前述 於前 之至 ,和 之畫 取樣 像信 前述 一對基板 ,具備複 複數之掃 述薄膜電 少通道範 供給畫像 像信號線 電路之光 號線和前 遮光膜, 間*** 數之掃 描線和 晶體之 圍,呈 信號之 之前述 電物質 述取樣 經由同 光電物質, 描線,和複 各前述資料 畫素電極, 平面加以被 複數畫像信 畫像信號, 之製造方法 於該一對基板之一 數之資 線之薄 和設於 覆之位 號線, 供予前 中,具 電路的配線的一部 一材料形成之工程 料線,和連 膜電晶體, 將前述薄膜 置之導電性 和取樣供予 述複數之資 有將呈連接 分的第1導 ,和於前述 樣電 至少 第1 抗化 樣電 畫像 述課 方之 接於 和連 電晶 遮光 該複 料線 前述 電膜 第1 閱 讀 背 Sj 之 注 意 事 項 再 填 本 頁 本紙張尺度適用中國國家標準(CNS)A.l规格(210 x 297公釐) 經濟部智慧財產局員工消货合作社印敦 556013 A7 B7 五、發明說明(13 ) 導電膜及前述遮光膜上,形成第1層間絕緣膜之工程,和 形成在於該第1層間絕緣膜上’形成前述掃描線的同時, 介由形成於前述第1層間絕緣膜之連接孔,連接於前述第 ’ 1導電膜之第2導電膜的工程’和於前述掃描線及前述第 2導電膜上,形成第2層間絕緣膜之工程’和介由前述第 2層間絕緣膜之連接孔’形成連接於前述薄膜電晶體的前 述資料線及連接於前述第2導電膜之前述畫像信號線的工 程者。 根據本發明之第1之光電裝置’連接畫像信號線和取 樣電路的第1導電膜和遮光膜經由同一材料形成。因此’ 可達製造工程之簡化。接著,於第1導電膜及遮光膜上’ 形成第1層間絕緣膜,於此第1層間絕緣膜上形成掃瞄線 ,介由形成於第1層間絕緣膜的連接孔,形成連接於第1 導電膜之第2導電膜。接著,於掃瞄線及第2導電膜上’ 形成第2層間絕緣膜,介由第2層間絕緣膜之連接孔’形 成連接於薄膜電晶體之資料線,及連接於第2導電膜之畫 像信號線。以上之結果,經由低阻抗之中繼配線,可進行 取樣電路之畫像信號之輸入之故,可提升光電裝置之驅動 頻率,更且增加串列-並列變換數或並列輸入之畫像信號 數時,亦可製造高品質之畫像顯示的光學裝置。 本發明之第2之光電裝置之製造方法,係爲解決上述 課題於一對基板間***光電物質,於該一對基板之一方之 基板上,具備複數之掃描線,和複數之資料線,和連接於 各前述複數之掃描線和各前述資料線之薄膜電晶體’和迪 本紙張尺度適用中00家標準(CNS)Al規恪(210x297公釐)
-16- 556013 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(14 ) 接於該薄膜電晶體之畫素電極,和設於將前述薄膜電晶體 之至少通道範圍,呈平面加以被覆之位置的導電性遮光膜 ,和供給畫像信號之複數畫像信號線,和取樣供予該複數 •之畫像信號線之前述畫像信號,供予前述複數之資料線的 取樣電路之光電物質之製造方法中,係具有將呈連接前述 畫像信號線和前述取樣電路的配線的一部分的第1導電膜 和前述遮光膜,經由同一材料形成之工程,和於前述第1 導電膜及前述遮光膜上,形成第1層間絕緣膜之工程,和 於前述第1層間絕緣膜上,順序堆積形成前述薄膜電晶體 之源極及汲極所成之半導體層。閘極絕緣膜及閘極電極的 工程,和於前述閘極電極上,形成第2層間絕緣膜的工程 ,和介由前述第2層間絕緣膜之連接孔,形成連接於前述 薄膜電晶體的前述資料線,介由前述第1及第2層間絕緣 膜之連接孔,形成連接於前述第1導電膜的畫像信號線的 工程。 根據本發明之第2之光電裝置,連接畫像信號線和取 樣電路的第1導電膜和遮光膜經由同一材料形成。因此,‘ 可達製造工程之簡化。接著,於第1導電膜及遮光膜上, 形成第1層間絕緣膜,於此第1層間絕緣膜上形成第1層 間絕緣膜,於此第1層間絕緣膜上,順序堆積形成對薄膜 電晶體之源極及汲極所成半導體層’閘極絕緣膜以及閘極 電極,更且於閘極電極上,形成第2層間絕緣膜。接著’ 介由第2層間絕緣膜之連接孔’形成連接於薄膜電晶體Z 资料線。接著,介由第1及第2層間絕緣膜之連接孔’形 一本紙張尺度適用中® ®家標準(CNS)A‘丨規格(21ϋ x 297公釐) 一 -17- (請,先閱讀背面之注意事項再填寫本頁)
556013 Α7 Β7 五、發明說明(15 ) 成連接於第1導電膜之畫像信號線。以上之結果’經由低 阻抗之中繼配線,可進行取樣電路之畫像信號之輸入之故 ’可提升光電裝置之驅動頻率,更且增加串列一並列變換 •數或並列輸入之畫像信號數時’亦可製造商品質之畫像顯 示的光學裝置。 本發明之電子機器係具備上述光學裝置爲特徵者。根 據相關之構成時,可抑制信號延遲,提供高品質之畫像顯 示之電子機器。 本發明之如此作用及其他之增益係可由以下說明之實 施形態得知。 【發明之實施形態】 以下,令本發明之實施形態根據圖面加以說明。然而 ,本發明之實施形態中,做爲光電裝置,以液晶裝置爲例 加以說明。 (液晶裝置之構成及動作) ‘ 經濟部智慧財產局員工消赀合作社印A'Jh 首先,對液晶裝置之電路構成,參照圖1之方塊圖加 以說明。 圖1係於液晶裝置之T F T陣列基板上,形成構成畫 像顯示裝置之陣列狀的複數畫素,係爲控制畫素電極9 a 和畫素電極9 a之TFT3 0複數形成呈矩陣狀,供給畫 像信號之資料線6 a則電氣連接於TFT 3 0之源極。於 資料線6 a中,寫入畫像信號S 1 、S 2 、…、S η係依 本纸張尺度適用中0 0家標準(€阳)八‘1規格(21(^ 297公釐) -18- 556013 A7 B7 五、發明說明(16 ) 此順序線順序地加以供給亦可,於本實施形態中’特別是 畫像信號S 1 、S 2、…、S η係呈N相串列一並列變換 ,自Ν條之畫像信號1 1 5,對相鄰之Ν條資料線6 a間 •,供予每群地加以構成。 又,於T F T 3 0之閘極,電氣連接掃瞄線3 a ,以 所定時間,於掃瞄線3 a呈脈衝地將掃瞄信號G 1、G 2 、…、G m,依此順序以線順序施加地加以構成。畫素電 極9 a係電氣連接於T F T 3 0之汲極,令開關元件之 T F T 3 0,經由關閉一定期間之該開關,將自資料線 6 a供給之畫像信號S 1、S 2 ..... S η ’以所定時間 加以寫入。介由畫素電極9 a ,寫入做爲光電物質之液晶 的所定準位之畫像信號S 1、S 2 ..... S η係於形成於 經濟部智慧財產局員工消費合作社印製 對向基板(後述之)的對向電極(後述之)間,保持一定 期間。液晶係經由施加電壓準位,變化分子集合之配向或 秩序,將光調制,可顯示灰階顯示。正常白色模式中,對 應施加之電壓。入射光無法通過液晶部分’爲1正常黑色 模式時,對應施加之電壓,入射光則可通過此液晶部分, 就整體而言,自液晶裝置射出具有對應畫像信號對比之光 。在此,與爲防止保持畫像信號的泄放’形成於畫素電極 9 a和對向電極間的液晶容量並列地附加蓄積容量7〇。 例如,畫素電極9 a之電壓係僅較施加源極電壓之時間多 出3位數的長時間,經由蓄積容量7 0加以保持。由此, 保持特性係更爲改善,可實現對比高之液晶裝置。然而, 做爲形成蓄積容量7 0之方法,可設置爲形成容量之配線 本紙張尺度適用中0®家標準(CNS)A'l規格(210x297公釐) -19- 556013 A7 B7 五、發明說明(17 ) 的容量線3 b亦可,與前段之掃瞄線3 a間,當然亦可形 成容量。 於圖1之中,液晶裝置係如上所述,於形成資料線 ’ 6 a 、掃瞄線3 a等之T F T陣列基板上的畫像顯示範圍 之周圍,做爲周圍電路之例,具備驅動資料線6 a之資料 驅動電路1 0 1、驅動掃瞄線3 a之掃瞄線驅動電路 1〇4及取樣畫像信號之取樣電路1 0 3。更且,於畫像 顯示範圍之周圍,做爲周邊配線之一例,自外部電路連接 端子向上述之N相,配線串列-並列變換之供給畫像信號 S 1、S 2 ..... S η的N條之畫像信號線1 1 5。 做爲此串列-並列變換數(Ν )係例如該取樣電路 1 0 3之取樣能力相對爲高之時,只需3相之串列-並列 變換、6相之串列-並列變換等即足夠,取樣能力相對爲 低之時,1 3相之串列一並列變換、2 4相之串列一並列 變換等爲佳。 經濟部智慧財產局員工消費合作社印贤 在此特別於本實施形態中,如於後詳述者,串列-並 列變換數(Ν ),即對應畫像信號線1 1 5之條數(Ν ) ,將變長之中繼配線1 1 6經由呈二重配線構造,而爲低 阻抗化之故,可有效抑制畫像信號之信號延遲,增加串列 一並列變換數(Ν )及畫像信號線1 1 5之條數,因此可 不劣化畫質,提高液晶裝置之驅動頻率。然而,做爲此串 列-並列變換數(Ν ),彩色畫像信號由於由2有關3個 顔色(紅、藍、綠)之信號所成之關係而呈3之倍數,於 NTS C顯示或PAL顯示等之視訊顯示時,在於控制或 本紙張尺度適用中0 Θ家標準(CNS)A.丨规格(210 X 297公釐) -20- 556013 Λ7 B7 經濟部智慧財產局員工消费合作社印料 五、發明說明(18 ) 電路之簡化上爲較佳者。 如上所述,不進行串列-並列變換,如R G B之彩色 畫像信號之時等,設置複數之畫像信號線之時’呈有關以 ’下所說明之本實施形態之阻抗抗化的;中繼配線等的構造 爲有效者。 更且,於本實施形態中,如後所詳述’自資料驅動電 路1 0 1,至取樣電路1 0 3的取樣電路驅動信號線 1 1 4之阻抗抗化,亦可以該二重配線構造加以達成。 資料線驅動電路1 0 1係掃瞄線驅動電路1 〇 4則呈 脈衝性地於掃瞄線3 a ,順序地配合送出閘極電壓’介由 取樣電路驅動信號線1 1 4,將取樣電路驅動信號’供予 構成取樣電路1 0 3之各取樣開關1 0 3 a之控制端子。 取樣電路1 0 3係對應此取樣電路驅動信號,取樣自外部 電路供予畫像信號線1 1 5的畫像信號,供予資料線6 a 〇 然而,構成取樣電路1 0 3之各取樣開關1 0 3 a係 自製造效率等之觀點,較佳爲經由與畫素部之T F T 3 0 的同一製造步驟,由製造可能之η通道型、ρ通道型、互 補型等之TFT構成。 接著,對於液晶裝置之畫像顯示範圍內之畫素部的構 成,參照圖2及圖3加以說明。圖2係形成資料線、掃瞄 線、靈素電極、遮光膜等的T F T陣列基板之相鄰接的複 數畫素群的平面圖,圖3係圖2之A- A /截面國。然而 ,於國3中,令各層或各構件,於圖面上呈可辨識程度之 I n n in n I I n^OJa ϋ i-i n ϋ n - (請先閱讀背面之注意事項再壤寫本頁)
.線#· 本紙張尺度適用中國國家樣苹(CNS)A4規恪(210 x 297公;g ) -21 - 556013 A7 B7 五、發明說明(19 ) #小之故,於各層或各構件有不同之比例尺。 圖2中,於液晶裝置之T F T陣列基板上,呈矩陣狀 地設置複數透明之畫素電極9 a (經由點線部9 a >顯示 •輪廓),於畫素電極9 a之縱橫境界,各別相沿,設置資 料線9 a 、掃瞄線3 a及容量線3 b。資料線6 a係介由 連接孔5 ,電氣連接於多矽膜等之半導體層1 a中後述之 源極範圍,畫素電極9 a係介由連接孔8 ,電氣連接於半 導體層1 a中後述之汲極範圍。又,對向於半導體層1 a 中之後讀之通道範圍地,配置掃瞄線3 a。然後,圖中右 上之斜線所示之範圍中,設置畫素部之第1遮光膜1 1 a 。即,第1遮光膜1 1 a係於畫素部,將自包含半導體層 1 a之通道範圍的T F T,自T F T陣列基板之側視之, 設於被覆各平面之位置。然而,第1遮光膜1 1 a係被覆 至少半導體層1 a之通道範圍及通道和源極·汲極範圍的 接合部,雖可發揮畫素T F T之光泄放之防止機能,令第 1遮光膜1 1 a使之具有呈定電位的配線機能,或規定畫 素部之開口範圍(即,透過光之範圍)等之理由,本實施 形態中,特別係第1遮光膜1 1 a係沿掃瞄線3 a設置呈 斑紋狀。 如圖3所示,液晶裝置係具備構成透明一方之基板之 一例的T F T陣列基板1 0,和構成對向配置於此之透明 之另一方基板的一例之對向基板2 0。T F T陣列基板 1 ◦係例如由石英基板所成,對向基板2 0係例如由玻璃 基板或石英基板所成。於TFT陣列基板10中設有遵素 本纸張尺度適用中國0家標準(CNS)Al規格(2UJX297公釐) (請先閱讀背面之注意事項再填寫本頁) 4 •線#· 經濟部智慧財產局員工消费合作社印奴 -22- 556013 A7 B7 五、發明說明(20 ) 電極9 a ,於該上側設置施以拋光處理等之所定配向處理 的配向膜1 6。畫素電極9 a係由I TO ( Indium Tin Oxide )膜等之透明導電性膜所成。又,配向膜1 6係例如 由聚醯亞胺薄膜等之有機薄膜所成。 又,於T F T陣列基板1 0中,於連接於各畫素電極 9 a之位置,設置控制開關各畫素電極9 a的畫素開關用 T F 丁 3 0。 另外,於對向基板2 0中,於該整面,設置對向電極 (共通電極)2 1 ,於該下側設置施以拋光處理等之所定 配向處理的配向膜2 2。對向電極2 1係例如I T〇膜等 之透明導電性薄膜所成。又,配向膜2 2係由聚醯亞胺等 之有松薄膜所成。 於對向基板2 0中,更且如圖3所示,於各畫素之開 口範圍以外之範圍,設置第2遮光膜2 3。爲此,自對向 基板2 0側的入射光,不會侵入晝素開關用T F T 3 0之 半導體層1 a之通道範圍1 a /或源極側L D D ( Light Doped Drain )範圍1 b及汲極範圍1 c。更且,第2遮光 膜2 3係具有對比之提升,色材之混色防止等之機能。 如此地加以構成,於畫素電極9 a和對向電極2 1呈 對面配置之T F T陣列基板1 〇和對向基板2 0間,於經 由後述密封材所包圍之空間封入液晶,形成液晶層5 0。 液晶層5 0係於未施加畫素電極9 a之電場的狀態下,經 1主|配向膜1 6及2 2 ,採用所定之配向狀態。液晶層5 0 係例如混合一種或數種的絲狀液晶的液晶所成。密封材 本紙張尺度適用中國國家標準(CNS)Al規格(21〇χ 297公釐) l· 閱 讀 背‘ & 之 注 意 事 項 再 寫 本 頁
I I 訂 經濟部智慧財產局員工消費合作社印波 -23- 556013 A7 B7 五、發明說明(21 ) 5 2係令T F T陣列基板1 0及對向基板2 0 ’於此等周 邊貼上之例如光硬化性樹脂或熱硬化性樹脂所成黏著劑’ 混入令兩基間之距離呈所定値之玻璃纖維或玻璃短絲等之 間隔。 如圖3所示,於畫素開關用T F T 3 0,於各對向之 位置,於T F T陣列基板1 0和各1畫素開關用 TFT30之間,各設置第1遮光膜1 1 a。第1遮光膜 1 1 a係較佳爲包含不透明之高融點金屬膜的T i 、C r 、W、Ta 、Mo及Po中之至少一個的金屬單體、合金 、金屬矽化物等所構成。由如此之材料構成之時,經由於 T F T陣列基板1 0上之第1遮光膜1 1 a之形成工程後 所進行之畫素開關用T F T 3 0之形成工程的高溫處理, 可使第1遮光膜1 1 a被破壞不被熔融,形成第1遮光膜 1 1 a之故,自T F T陣列基板1 0之側的回歸光等則可 防範入射至畫素開關用T F T 3 0之通道範圍1 a /或低 濃度源極範圍1 b、低濃度汲極範圍1 c於未然,經由光 電流之產生,不會產生畫素開關用T F T 3 0之特性。 . 更且,於第1遮光膜1 1 a和複數開關用T F T 3 0 之間,設置第1層間絕緣膜1 2。第1層間絕緣膜1 2係 將構成畫素用開關T F T 3 0之半導體層1 a ,自第1遮 光膜1 1 a呈電氣絕緣地加以設置者。 本實施形態中,將設於掃瞄線3 a之一部分所成閘極 電極和半導體層1 a間的絕緣膜2 ,自對向於掃瞒線3 a 之位置加以延伸設置,做爲介電質膜使用,加以延伸設置 本紙張尺度適用中國0家標準(CNS)A‘l規恪(21ϋ X 297公釐) (請先閱讀背面之注意事項再邊寫本頁) 訂---------線/ 經濟部智慧財產局員工消費合作社印製 -24- 經濟部智慧財產局員工消費合作社印製 556013 A7 _ B7 五、發明說明(22 ) 半導體層la ,呈第1蓄積容量電極if ,更且將對向於 此之容量線3 b之一部,經由呈第2蓄積容量電極,構成 蓄積容量7 0。更詳細而言,半導體層1 a之高濃度汲極 範圍1 e則延伸設置於資料線6 a及掃瞄線3 a之下,於 沿同樣之資料線6 a及掃瞄線3 a延伸容量線3 b部分, 介由絕緣薄膜2對向配置,呈第1蕃積容量電極1 f。尤 其’做爲蓄積容量7 0之絕緣薄膜2係經由高溫氧化,形 成於聚矽膜上的T F T 3 0之閘極絕緣膜之故,可呈薄且 筒耐壓之絕緣膜,蓄積容量7 0係以較小之面積,呈大容 量之蓄積容量加以構成。 於圖3中,畫素開關用丁 F T 3 0係具備具有L D D 構造,絕緣經由來自掃瞄線3 a、掃瞄線3 a的電場,形 成通道之半導體層1 a之通道範圍1 a >、掃瞄線3 a和 半導體層1 a的絕緣薄膜2、資料線6 a、半導體層1 a 之低濃度源極範圍(源極側L D D範圍)1 b及低濃度汲 極範圍1 d以及高濃度汲極範圍1 e。於高濃度汲極範圍 1 e中,連接複數之畫素電極9 a中所對應之一個。低濃 度源極1 b及高濃度源極範圍1 d以及低濃度汲極範圍 1 c及高濃度汲極範圍1 e係如後述,對於半導體層1 a ,對應形成η型或p型之通道,經由滲雜所定濃度之η型 用或Ρ型用之滲離物加以形成。Ν型通道之T F Τ係有動 作快速之優點,做爲畫素開關元件之畫素開關用 T F Τ 3 0加以使用者爲多。於本實施形態中,特別是資 料線6 a係由A 1等之金屬膜或金屬矽化物等之合金膜等 本紙張尺度過用中0 0家標準(CNS)M規格(210x297公釐) --------訂---------線J (請先閱讀背面之注意事項再d寫本頁) -25- 經濟部智慧財產局員工消费合作社印製 556013 A7 B7 五、發明說明(23 ) 之遮光性薄膜所構成。又,於掃瞄線3 a 、絕緣薄膜2及 第1層間絕緣膜1 2上,形成各形成向高濃度源極範圍 1 e穿通之連接孔5及向高濃度源極範圍1 e穿通之連接 _?L 8的第2層間絕緣膜4。介由此向高濃度源極範圍1 d 之連接孔5,資料線6 a係電氣連接於向高濃度源極範圍 1 d。更且,於資料線6 a及第2層間絕緣膜4上,形成 高濃度源極範圍1 e之連接孔8的第3層間絕緣膜7。介 由向高濃度源極範圍1 e之連接孔8,畫素電極9 a係電 氣連接於高濃度汲極範圍1 e。前述畫素電極9 a係設於 如此構成之第3層間絕緣膜7之上面。 畫素開關用T F T 3 0係較佳爲具有如上述L D D之 構成,亦可具有於低濃度源極範圍1 b及低濃度汲極範圍 1 c不植入之偏移構造,令掃瞄線3 a之一部所成閘極電 極,做爲光罩於高濃度植入不純物離子,形成自我整合之 高濃度源極範圍及高濃度汲極範圍的自我整合線型之 TFT。 又,於本實施形態中,將畫素開關用T F T 3 0之掃 瞄線3 a的一部分所成閘極電極於高濃度源極範圍1 d及 高濃度汲極範圍1 e間呈僅1個之配置的單閘極構成,於 此等之間配置2個以上之閘極電極即可。於此等配置2個 以上之閘極電極即可。此時,於各閘極電極施加同一之信 號。如此地以雙閘極或三閘極以上構成T F T之時,可防 止通道和源極·汲極範圍接合部之泄放電流,減低關閉時 之電流。將此等之閘極電極之至少一個,呈L D D構造或 本紙張尺度適用中Θ國家標準(CNSM·丨規格(210x297公釐) ---I----------------訂---------^^^1 (請先閱讀背面之注意事項再填寫本頁) -26- 556013 A7 _ B7 五、發明說明(24 ) 偏移構造時,更可減低關閉電流,得安定之開關元件。 在此,一般而言,入射半導體層1 a /、低濃度源極 範圍1 b及低濃度汲極範圍1 c等之多矽層係當光被入射 時,經由光電變換效果,產生光電流,劣化畫素開關用 T F T 3 0之電晶體特性,於本實施形態中,將掃瞄線 3 a自上側重疊地,資料線6 a自A 1等之遮光性之金屬 膜加以形成之故,可將至少半導體層1 a之通道範圍 1 a /及低濃度源極範圍1 b、低濃度汲極範圍1 c之入 射光的入射,有效地防止。又,如前所述,於畫素開關用 T F T 3 0之下側,設置第1遮光膜1 1 a之故,可將至 少半導體層1 a之通道範圍1 a /及低濃度源極範圍1 b 、低濃度汲極範圍1 c之回歸光的入射,有效地防止。 經濟部智慧財產局員工消f合作社印別《 然而,於本實施形態中,尤其第1遮光膜1 1 a係電 氣連接於定電位源,呈定電位。因此,對於對向配置於第 1遮光膜1 1 a之畫素開關用TFT30,第1遮光膜 1 1 a之電位變動不會有不良之影響。此時,做爲定電位 源,供予驅動該液晶裝置之周邊電路(例如、掃瞄線驅_ 電路、資料線驅動電路等)的負電源、正電源等之定電位 源,可列舉供予接地電源、對向電極2 1的定電位源等, 本實施形態中,第1遮光膜1 1 a係連接於掃瞄驅動電路 之負電源。如此地,利用周邊電路等之電源時,無需設置 專用之電位配線或外部電路連接端子,可定電位第1遮光 膜 1 1 a。 接著,對於液晶裝置之周邊電路的輸出入配線或周邊 %張尺度適用中國國家桴準(CNS)A‘l規格(210 X 297公釐) " -27- 556013 五、發明說明(25 ) 配線’參照圖4至圖7加以說明丨 圖4係設置周邊配線之T F ’圖5係顯示擴大圖4之中繼配 基板陣列基板1 0之周邊 ,係於掃瞄驅動電路1 0 4 a ,於資料驅動電路1 0 1 的密封範圍之間的範圍,配 ,取樣電路1 0 3係配置於 顯示範圍和該畫像顯示範 邊框的第3遮光膜5 3 ( 於資料線6 a之延長線上 驅動電路1 0 1之取樣電 A7 B7 T陣列基板之部分平面圖 線及拉出配線部的擴大平 面圖’圖6係圖4及圖5之B — B >截面圖,圖7係圖4 及圖5之C—C/截面圖。 於圖4之中,自設於T F T 部的外部電路連接端子1 〇 2, ’配置掃瞄驅動信號線1 0 5 a 和配置封入液晶之密封材5 置複數之畫像信號線1 1 5。 然後,如圖4及圖5所示, 較密封範圍內側中,爲處理畫像 圍,做爲設於對向基板2 0上的 圖中右上之斜線範圍)下。又, 的密封範圍下,設置包含自資料 請, 先 閱 讀 背· δ 之 注 意 事 項
頁 經濟部智慧財產局員工消货合作社印奴 線·1 設拉。a 向動 1 號 ο , 之可 6 對驅 1 信 3 下側亦 ο 的料 1 像線圍線 2 1 ο 資子 畫配範瞄 1 子 2 於端 自出封掃 1 端板,查 及拉密與線通基又檢 a 之的,配導向。的 lff上又位下對位號 ο 線線。電上於電信 3 料長 a 極由成通之 線資延 1 電介形共用 配的之 ο 向係於予查 出 b a4 對 2 接供檢 拉 13 線置 1 連,定 之 ο 線配設 1 , } 所 43 瞄 出地線 63 入 1 線掃拉列配 ο 圖輸 1 配於之並位 1 照爲 線出,a 1 電材參將 號拉面 30 極通彳1 信的方線 4 電導 Ιο 動 5 一瞄線向下 21 驅 1 另掃配對上極路 路 1。 置出此及電電 $纸張尺度中θ ®家標準(CNS)/\‘l規恪(210 X 297公釐) -28- 556013 A7 __ _D7 _ 五、發明說明(26 ) ’鄰接於資料驅動電路1 〇 1加以設置亦可。 如圖6之B — B /截面圖所示,周邊配線之一例之畫 像信號線1 1 5係形成資料線6 a時,以同一工程所形成 之A 1等之金屬膜(第3導電膜)加以形成。另一方面, 自畫像信號線1 1 5至拉出配線3 0 1 b的中繼配線 1 1 6係由與形成掃瞄線3 a之多矽膜的同一膜所形成, 電氣連接於介由連接孔3 0 5 a所.對應之畫像信號線 115的第2導電膜116a ,及與第1遮光膜11a同 一之膜所形成,介由連接孔3 0 5 b,電氣連接於中繼配 線1 1 6 a的第1導電膜1 1 6 b ,於T F T陣列基板之 厚度方向,具有呈二重地配置之二重配線構造。又,將拉 出配線3 0 1 b設置爲更低阻抗化之第2導電膜 1 16a >及第1導電膜1 16b >亦可。 爲此,較自如以往之單獨多矽膜形成中繼配線之時, 中繼配線1 6之阻抗較導電性之第1導電帶1 1 6 b降得 更低。更具體而言,第1導電膜1 1 6 b係由包含W、 T i 、C r 、T a、Μ 〇及P b等導電性高融點金屬膜所 經 濟 部 智 慧 財 產 局 員 工 消 合 社 / 印/ 形成之故,將沿中繼現配線1 1 6之配線的方向阻抗,經 由第3導電膜1 1 6 b之密封阻抗加以支配。即,多矽膜 係例如te厚爲3 0 0 n m之時,具有2 5 Ω / □程度之密 封阻抗値之故,於對角1 · 3英吋或〇 · 9英吋程度之小 型液晶裝置時,具有1 0 0〜2 0 〇 k Ω程度之阻抗,例 如雖具有十數#秒程度之配線時定數,第3導電膜 1 1 6 b係密封阻抗於膜厚2 0 〇 n m時可減低至
-29- 556013 A7 B7 五、發明說明(27 ) 1 〇 0 5 Ω /□程度之故,可將此配線時定數減小至數# 秒程度。因此,可減低交叉於畫像信號線1 1 5下所配線 之中繼配線1 1 6和與畫像信號線1 1 5之容量偶合的畫 像信號之電位搖擺所產生之串訊、鬼影等之產生。然後, 尤其令該液晶裝置如前所述,做爲XGA、SXGA等之 高驅動頻率的機種加以構成,即使增加串列-並列變換數 (N )或畫像信號線1 1 5之條數(N ),可抑制畫像信 號之信號延遲之故,可實現高精細高品質的液晶裝置。 更甚至,由圖6得知,經由異物等,第2導電膜 1 1 6 a及第1導電膜1 1 6 b之一方於中途斷線之時, 可實現另一方導通之冗長構造。而且,第2導電膜 1 1 6 a及第1導電膜1 1 6 b則突破第1層間絕緣膜 1 2,於相互短路之時,亦不會成爲缺陷品。因此,根據 本實施形態,不良品率爲低,可實現可靠性高之高品質之 畫像顯示的液晶裝置。而且,構築該中繼配線1 1 6中, 與形成遮光畫素開關用T F T的第1遮光膜1 1 a的工程 的同一工程,可形成第1導電膜1 1 6 b之故,可不增加 工程,實現中繼配線1 1 6之低阻抗。 又,圖4及圖5所示取樣電路驅動信號線1 1 4係與 圖6所示之中繼配線1 1 6同樣地,具有交叉畫像信號線 1 1 5之下方的二重配線構造。呈如此之構造,較自如以 往之單獨多矽膜所形成之時,可抑制取樣電路驅動信號線 1 1 4之阻抗或時定數的增加,適用於高頻率驅動。 更且,如圖6及圖7所示,自密封範圆下之靈像信號 本紙张尺度適用中國阀家標準(CNS)A丨規恪(210 χ297公釐) 請· 先 閱 讀 背* 面 之 注 意 事 項
頁 I 訂 經濟部智慧財產局員工消费合作社印奴 -30 556013 Λ7 B7 五、發明說明(28 ) 線1 1 5 a的拉出配線3 0 1 b係第2導電膜1 1 6 a / 及第1導電膜1 1 6 b >做爲冗長配線加以設置,具有三 重配線構造。因此,呈極低阻抗之配線,而且如圖5所示 ‘,經由連接孔3 0 5 a及連接孔3 0 5 b ,於密封範圍下 ’於複數之處相互電氣連接,增加冗長度。此等之結果, 拉出配線3 0 1 b之可靠性則非常高。然而,採用將第2 導電膜1 及第1導電膜1 1 6 b /的任一者呈拉 請· 先 閱讀, 背 之 注 意 事 項 經濟部智慧財產局員工消费合作社印裝 出配線3 0 1 b之冗長配線的二重配線構造時,可得同樣 之效果。又,具有取樣電路驅動信號線1 1 4之拉出配線 3 0 1 a亦同樣具有二重或三重以上之配線構造亦可。 另一方面,圖4所示掃瞄線側之拉出配線4 0 1係各 向沿掃瞄線3 a方向延伸,相連接之配線間係置於間隔加 以排列。然後,於拉出配線4 0 1之上,設置由與資料線 6 a同樣之A 1膜所構成之虛擬配線。然而,對於掃瞄線 側之拉出配線4 0 1的阻抗,通常雖沒有問題,與上述資 料線側之拉出配線3 0 1同樣地,令掃瞄線側之拉出配線 4 〇 1具有二重或三重以上之配線構造亦可。 因此,於密封範圍,在於液晶層5 0之周圍,於 TFT陣列基板1 0上,包含導電膜1 1 6b、 116b'、第2導電膜116a 、 116a^ 、第3導 I 電膜(A 1膜)以及第1層間絕緣膜1 2、第2層間絕緣 膜4及第3層間絕緣膜7的堆積體則整遍加以形成’與畫 像顯示範圆之左右邊的第3層間絕緣膜7之表面的高度一 致之故,可抑制密封範圃整體之兩基板間之間隔的參差不 表紙張尺度適用中國®家標準(CNS)A4規格(210 x 297公釐)
頁I I I I I I 訂 4 -31 556013 A7 B7 經濟部智慧財產局員工消t合作社印奴 五、發明說明(29 ) 齊。因此,例如於密封材中,混入具有所 ,控制液晶格之間隔時,可令間隔控制更 行。尤其,呈如此之構成時,於密封範圍 所產生之應力,拉出配線3 0 1或4 0 1 重配線構造之故’不會成爲致命之缺陷。 然而,如果重視如此間隔控制之目的 之3 0 1之阻抗與驅動頻率等之關係’爲 如圖6所示’對拉出配線3 0 1 b而言’ 2導電膜1 16a /及第1導電膜1 16 第2導電膜1 1 6 a >及第1導電膜1 1 控制用之虛擬配線加以構成即可。 本實施形態中,如圖5所示,於密封 線3 0 1係具備條狀之平面圖案,於各別 接之配線間,設置對應於配線間隔S之光 因此,於使用光硬化性樹脂所成密封材5 2 T F T陣列基板1 0,入射光時,透過此 過用之間隙,於密封材5 2,可將光充分 光硬化性樹脂所成密封材5 2,經由自雙 ,良好地可進行光硬化。尤其,如此地可 熱硬化之時,可不供予多餘熱於液晶裝置 止液晶裝置之各構成要素的熱劣化,防止 陷的產生之故,因此極爲有利。又,光照 之故,於配向膜1 6及2 2 (參照圖3 ) 因此,維持於液晶之傾斜角爲高之狀態之 定外徑的間隔材 正確且良好地進 下,接受間隔材 斷線之時,爲多 (即,拉出配線 充分低之時), 停止電氣連接第 b / ,將此等之 6 b Μ故爲間隔 範圍中 具有寬 透過用 ;之時, 積層構 照射。 方之基 光硬化 即可之 熱彎曲 射之時 不會有 故,可 ,拉出配 度L相鄰 之間隙。 介由 造之光透 因此,將 板側的光 之時,較 故,可防 之裝置缺 間可減少 何損失。 防止液晶 請* 先 閱 讀 背- 注 意 事 項
頁I I I I 訂 本紙張尺度適用中國國家慄準(CNS)A‘l規格(210x297公釐) -32- 556013 A7 ___B7__ 五、發明說明(30 ) 之配向不良的畫質劣化。 又,於圖4及圖5中,於做爲邊框之第3遮光膜5 3 下,形成具有與構成畫像顯不範圍的畫素同一構成的虛擬 畫素。無需於?藏液晶之配向不良範圍等設置之第3遮光膜 5 3下構成顯示用之畫素’但爲畫像顯示範圍之邊緣附近 的畫素之特性安定化’如此地較畫像顯示範圍之邊緣之外 ,設置所定寬度之虛擬畫素亦可。 更且,於本實施形態中,尤其中繼配線1 1 6係自對 向基板側視之,自遮光膜所成第2導電膜1 1 6 a ,則具 有經由多矽膜所成第3導電膜1 1 6 b所被覆的形狀者爲 佳。更具體,而言,例如於圖7中,第2導電膜1 1 6 a 之配線寬度W 1 ,與第3導電膜1 1 6 a之配線寬度W 2 同樣或以上者,即W 1 > W 2之關係於圖6所示畫像信號 線1 1 5下及圖7所示之密封範圍下成立者爲佳。如此加 以構成時,於圖6中,可抑制於第3導電膜1 1 6 b和晝 像信號線1 1 5間之容量偶合之增加,可抑制此容量偶合 所成畫像信號線1 1 5或中繼配線1 1 6之時定數的增大 經濟部智慧財產局員工消费合作社印製 於 8 Ji ¢. 疒 ;® a導距 lx y 6 之 1第大 1間較 0 Γ 鬲 Γ 之 ί 電5^係 導 1 5 2 11 第線 1 ’號線 處ff§號 之5信 叉畫像 交和畫 於b和 , 6 b 其 r-H CO 尤 1 1 〇 膜 1—ί 電 導 3 第 膜 抑 可 故 之 線 配 繼 。中 大之 增 一7Γ 之所 合 7 偶圖 量及 容 6 述[1 前 制 導 2 第 0 用 採 雖 係 # a 線 6 配 1 重 1 二膜 之電 成導 構 2 所第 b 之 6 0 1 構 1 線 膜配 一一Bl ριτ 導二 1 之 第示 及圖 a 等 6 此 1 除 1 _ 膜, 電造 通用中00家標準(CNS)A·丨規格(210 x 297公釐) -33 - 556013 Α7 --Β7 五、發明說明(31 ) 請 先 閱 讀 背 δ 之 注 意 事 項 再 填 寫 本 頁 及1 16a /,如圖8及圖9所示,採用遮光膜所成第1 導電膜1 1 6 c及1 1 6 c -所構成之一重配線構造亦可 。如此構成之時,雖無法得到冗長構造之利益,圖6所示 之畫像信號線1 1 5下之畫像信號線1 1 5和第1導電膜 1 1 6 c間之容量係較設於第1層間絕緣膜1 2及第2層 間絕緣膜4間的第2導電膜1 1 6 a構成中繼配線1 1 6 之時,第1層間絕緣膜1 2存在者爲較限小而有利。 另一方面,於圖4及圖5中,畫像信號線1 1 5係由 形成於第2層間絕緣膜4上的第1導電膜(A 1膜)所構 成之故,對於與此交叉之資料驅動電路1 0 1至拉出配線 3 0 1 a的取樣電路驅動信號線1 1 4而言,與圖6或圖 8所示中繼配線1 1 6之情形相同地,不可由A 1膜構成 。爲此,通過畫像信號線1 1 5之下層或上層等之如圖 1 0的立體中繼配線,必需用於取樣電路驅動信號線 1 1 4。又,中繼配線需儘可能令時定數下降地加以處理 。因此,可有以下所述之方式。 於圖10 (1)中,第1導電膜116d係由與第1
經濟部智慧財產局員工消费合作社印*'JH 遮光膜1 1 a同一膜的鎢等之高融點金屬膜或金屬合金膜 所構成,與畫像信號線1 1 5交叉地,通過第1層間絕緣 膜1 2之下。然後,於圖中,於畫像信號線1 1 5之兩側 ,介由開孔於第1層間絕緣膜1 2及第2層間絕緣膜4的 連接孔,將資料驅動電路1 0 1側之取樣電路驅動信號線 1 1 4和&、々、丨Φβ圍側之拉出配線3 0 1 a各別加以電氣連 接構成。採用此構成時,令中繼配線以低阻抗之高融點金 本纸ί艮尺度適用中國國家標準(CNS)/\‘l規恪(210x297公釐) -34- 556013 Λ7 ___ Β7 五、發明說明(32 ) 屬等加以形成之故,可使配線阻抗下降,而不導致畫像信 號之延遲。 於圖1 0 ( 2 )中,中繼配線係由與掃瞄線3 a同~ 之多砂膜所成第2導電膜1 1 6 e和與第1遮光膜1 1 3 同一之鎢等之高融點金屬膜或金屬合金膜所成第1導電膜 1 1 6 d所成構成,與畫像信號線1 1 5加以交叉地,各 別通過第2層間絕緣膜4及第1層間絕緣膜1 2之下。然 後,於圖中,於畫像信號線1 1 5之兩側,介由在於第1 層間絕緣膜1 2及第2層間絕緣膜4各別開孔之連接孔, 各別電氣連接資料驅動電路1 0 1側之取樣電路驅動信號 線1 1 4和密封範圍側之拉出配線3 0 1 a地加以構成。 採用如此之構成時,於畫像信號線1 1 5之下層,介由第 1層間絕緣膜1 2及第2層間絕緣膜4,爲形成第1導電 膜116d及第2導電膜116e ,可實現冗長構造。又 ,第1導電膜1 1 6 d係由低阻抗之高融點金屬或金屬合 金膜所成之故,可將線阻抗下降,而不招致畫像信號之信 號延遲。然而,雖直接電氣連接第1導電膜1 1 6 d和第 2導電膜1 1 6 e ,亦可直接電氣連接第1導電膜 1 1 6 d和取樣電路驅動信號線1 1 4或密封範圍側之拉 出配線3 0 1 a。 圖1 0 ( 3 )中,中繼配線係加上與圖1 0 ( 2 )之 冗長構造所成中繼配線幾近同樣的構成之第1導電膜 1 1 6 d及第2導電膜1 1 6 e ,於第3層間絕緣膜7上 ,更甚之爲規定至少一畫素開口範圍之一部分之高融點金 本紙張尺度適用中國國家標準(CNSM4規恪(21(^297公釐) 請, 先 閱 讀 背1 s 之 注 意 事 項
頁 I I I I I I 訂 經濟部智慧財產局員工消t合作社印奴 -35- 556013 經濟部智慧財產局員工消費合作社印製 Λ7 B7 五、發明說明(33 ) 屬膜或金屬合金膜等所成第4導電膜1 1 6 f ,則與畫像 信號線1 1 5交叉地通過,於其上形成第4層間絕緣膜 1 1 7。然後於,畫像信號線1 1 5之兩側,介由開孔於 第3層間絕緣膜7之連接孔’將資料驅動電路1 〇 1側之 取樣電路驅動信號線1 1 4和密封範圍側之拉出配線 3 0 1 a ,與第4導電膜電氣連接地加以構成。採用如此 之構成時,於畫像信號線1 1 5之上下層’介由第1層間 絕緣膜1 2、第2層間絕緣膜4及第3層間絕緣膜7,由 第1導電膜1 1 6 d、第2導電膜1 1 6 e、第4導電膜 1 1 6 f之3層形成中繼配線之故’可形成更冗長構造。 又,第1導電膜1 16d及第4導電膜1 16 f係低阻抗 之高融點金屬膜或金屬合金膜所成之故,可將配線阻抗下 降一層,不會招致畫像信號之信號延遲。 如以上所說明,於本實施形態中,將畫像信號線或取 樣電路驅動信號線用之中繼配線,利用與第1遮光膜 1 1 a同一工程加以形成之弟1導電膜’加以阻抗化’本 發明之中繼配線之適用處係不限於此等之畫像信號線或取 樣電路驅動信號線。例如,與於資料線驅動電路、掃瞄線 驅動電路、取樣電路等之周邊電路內,於A 1膜所成配線 間呈交叉之處,介由層間絕緣膜形成之掃瞄線的同一工程 所形成之多矽膜所成中繼配線等,將周邊電路內之任意之 中繼配線利用第1導電膜,置換呈低阻抗化之單層或多重 配線地加以構成者,可與上實施形態之情形相同。尤其, 資料線驅動電路或掃瞄線驅_電路用的中繼配線之低阻抗 本紙張尺度適用中00家標準(CNS)A‘丨規格(210 x 297公釐) — — — — — — — >11111111 · (請先閱讀背面之注意事項寫本頁) 寫太 -36- 556013 經濟部智莛財產局員工消费合作社印A'J< A7 B7 五、發明說明(34 ) 化係可達成防止構成此等之電路的偏移暫存器之延遲的驅 動高速化。又,取樣電路或預充電電路用之中繼配線之低 阻抗化係可抑制取樣電路驅動信號或預充電電路驅動信號 之鈍化。可使畫像信號良好地寫入,最終可達畫質提升。 然而,中繼配線係由2層以上之導電膜構成多重配線亦無 任何問題。 (液晶裝置之製造步驟) 接著,對於具有以上構成之液晶裝置之實施形態之製 造步驟,參照圖1 1至圖14加以說明。圖1 1及圖12 係令各工程之T F T陣列基板側之各層,與圖6同樣地對 應圖4之B — B >截面加以顯示之工程圖,圖1 3及圖 1 4係令各工程之T F T陣列基板側之各層,與圖3同樣 地,對應圖2之A — A /截面加以顯示之工程圖。然而, B - B截面之製造步驟和C - C >截面之製造步驟係其本 上同時並行加以進行之故,以下之說明亦對於兩步驟並列 進行。 · 如圖1 1及圖1 3之工程(1 )所示,準備石英基板 、硬玻璃等之T F T陣列基板1 〇。在此,於較佳爲N 2 ( 氮)等之非活性氣體氣氛且約9 0 0〜1 3 0 0 °C之高溫 進行退火處理,爲減少之後實施之高溫步驟之T F T陣列 基板1 0所產生之扭曲,進行前處理。即,於製造步驟之 最高溫,配合高溫處理之溫度,於事前將T F T陣列基板 1 0以同樣溫度或以上之溫度加以熱處理即可。 本纸張尺度適用中0Θ家標準(CNS)A‘l規格(210 x 297公釐) --------^ · I I I-----^^^1 . (請先閱讀背面之注意事項寫本頁) -37- 556013 A7 _ B7 五、發明說明(35 ) 於如此處理之T F T基板1 0之整面,將T i 、C r 、W、T a 、Mo及P b等之金屬或金屬矽化物等之金屬 合金膜,經由濺射,形成1 0 0〜5 0 0 n m程度之膜厚 ‘、較佳爲200nm之膜厚的遮光膜1 1。 接著,如圖1 3之工程(2 )所示,於該形成之遮光膜 上,經由光蝕刻,形成對應畫素T F T遮光用之第1遮光 膜1 1 a的圖案(參照圖2 )的光阻罩,經由介由該光阻 罩,第1遮光膜1 1進行蝕刻地,形成第1遮光膜1 1 a 〇 同時,如圖1 1之工程(2 )所示’於該形成之遮光 膜1 1上,經由光蝕刻形成對應中繼配線1 1 6或拉出配 線3 0 1 b之圖案,形成光阻罩,介由該光阻罩,對遮光 膜1 1,經由進行蝕刻,形成第1導電膜1 1 6 b及 1 1 6 b > 〇 接著,如圖1 1及圖1 3之工程(3 )所示,於第1 遮光膜1 1 a及第1導電膜1 1 6 b上,例如經由常壓及 減壓CVD法等,使用TEOS氣體、TEB氣體、 TMOP 氣體等,形成 NSG、PSG、BSG、 B P S G等之矽石玻璃膜、氮化矽膜或氧化矽膜等所成第 1層間絕緣膜1 2。此第1層間絕緣膜1 2化膜厚係例如 呈 500 〜2000nm。 接著,如圖1 1及圖1 3之工程(4 )所示,於第1 層間絕緣膜12之上,以約450〜5 50°C,較佳爲 5 0 0 °C之較低溫度環境下,經由使用流量約4 0 0〜 本紙張尺度適用中國國家標準(CNS)A.丨規恪(210x297公釐) (請先閱讀背面之注意事項寫本頁) 訂--------- 經濟部智慧財產局員工消費合作社印製 •38- 556013 經濟部智慧財產局員工消货合作社印 A7 B7 五、發明說明(36 ) 6 0 〇 C c / Μ I N的單矽烷氣體、二矽烷氣體等減,壓 C V D (例如壓力約2 〇〜4 0 P a之C V D ),形成非 晶質矽膜。之後,於氮氣氛中,於約6 0 0〜7 0 0 °C, 約1〜1 0小時,較佳經由施以4〜6小時之退火處理, 令多砂膜1呈約5 0〜2 0 0 n m之厚度,較佳爲呈約 lOOnm之厚度地固相成長。 此時,作成η通道型之畫素開關用T F T 3 0之時, 於該通道範圍,將S b、A s、Ρ等之V族元素的滲離物 ’經由些微離子植入,進行滲雜亦可。又,令畫素開關用 TFT30 ,呈ρ通道型之時,將B、Ga、In等之ΠΙ 族元素的滲離物,經由些微離子植入,進行滲雜亦可。然 而’不經由非晶質矽膜,經由減壓C V D法等,直接形成 多矽膜亦可。或者經由減壓C V D法等堆積的多矽膜,植 入矽離子,暫時非晶質化,之後經由退火處理等,再結晶 化形成多矽膜1亦可。 接著’如圖1 3之工程(5 )所示,經由光触刻工程 ’倉虫刻工程等’如圖2所不’形成所定圖案之半導體層 1 a。即’尤其’於沿丨市目田線3 a ,形成容量線3 b之範 圍,形成自構成畫素開關用TFT 3 0之半導體層1 a延 伸設置的第1蓄積容量電極1 f。 如圖1 3之工程(6 )所示,與構成畫素開關用 T F T 3 0之半導體層1 a ,將第i蓄積容量電極1 f經 由約9〇〇〜1 3〇〇°C的溫度,經由較佳爲約1 〇〇〇 °C之溫度的熱氧化,形成約3 〇 n m之較薄厚度之熱氣化 t紙張尺度過用十® ®家標苹(CNS)A4規格(2丨ϋ χ 297^ϋ --- -39- I --------------訂---------. (請先閱讀背面之注意事項再填寫本頁) 556013 A7 B7 五、發明說明(37 ) 矽膜,更且經由減壓C V D法等,將高溫氧化矽膜( Η T〇膜)或氮化砂膜堆積呈約5 〇 n m之較薄的厚度, 形成具多層構造的畫素開關用T F T 3 0之閘極絕緣膜或 •容量形成用介電質膜的絕緣薄膜2。結果,半導體層1 a 之厚度係約3 0〜1 5 0 nm之厚度,較佳爲約3 〇〜 1 〇 〇 n m之厚度。如此地,經由減短高溫熱氧化時間, 尤其使用8英吋程度之大型基板時,可防止因熱產生之彎 曲。但是僅經由熱氧化多矽膜1,形成絕緣薄膜2亦可。 然而,於圖1 3之工程(6 )中,雖未特別加以限制 ,於第1蓄積容量電極1 f ,將P離子以滲雜量約 3 X 1 0 1 2 / c m 2加以滲雜,而達低阻抗亦可。 經濟部智慧財產局員工消t合作社印製 接著,於圖1 1之工程(7 )中,於第1層間絕緣膜 1 2將到達第1導電膜1 1 6 b及1 1 6 b /之連接孔 3 0 5 a ,經由反應性離子蝕刻、反應性離子束蝕刻等之 乾蝕刻,或濕蝕刻加以形成。此時,經由如反應性離子蝕 刻、反應性離子束蝕刻之向異性蝕刻,開孔連接孔 3 0 5 a者,將開孔形狀呈與光罩形狀幾近相同者爲有利 者。但,組合乾蝕刻和濕蝕刻加以開孔時,可將此等連接 孔3 0 5 a等呈推拔角之故,有可防止配線連接時之斷線 的優點。 接著,如圖1 1及圖1 3之工程(8 )所示’經由減 廳CVD法等,堆積多矽膜3之後,熱擴散磷,將多矽膜 3導電化。或,使用將P離子與多矽膜3之成膜同時導入 的滲雜矽膜亦可。 本紙張尺度通用中0四家標準(CNS)Al規格(2丨()X 297公釐) -40- 556013 經濟部智慧財產局員工消t合作社印奴 A7 B7 五、發明說明(38 ) 接著,如圖1 3之工程(9 )所示,經由光蝕刻工程 、倉虫刻工程等,與如圖2所示所定圖案之掃瞄線3 a ,共 同形成容量線3 b。 同時如圖1 1之工程(9 )所示,形成構成如圖4及 圖5所示所定圖案之中繼配線1 1 6及拉出配線3 〇 1 b 的第2導電膜116a及116a>。 接著,如圖1 3之工程(1 〇 )所示,將如圖3所示 畫素開關用TFT 3 0呈具LDD構造的η通道型之 T F Τ時,於半導體層1 a ,首先爲形成低濃度源極範圍 1 b及低濃度汲極範圍1 c ,將掃瞄線3 a呈擴散光罩, 將P等之V族元素之滲雜物1 7,以低濃度(例如將P離 子呈1〜3 X 1 0 1 3 / c m 2 )加以滲雜。由此,掃瞄線 3 a下之半導體層1 a係呈通道範圍1 a。 接著,如圖1 3之工程(1 1 )所示,爲形成構成畫 素開關用T F T 3 0之高濃度源極範圍1 d及高濃度汲極 範圍1 e ,以較於掃瞄線3 a之一部分的閘極電極寬廣光 罩,將光阻層1 8形成於掃瞄線3 a上後,同樣地,將P 等之V族元素的滲雜物1 7 /,以高濃度(例如將P離子 呈1〜3 X 1 0 1 5 / c m 2 )加以滲雜。又,令畫素開關 用TFT30呈p通道型之時,於半導體層la ,爲形成 低濃度源極範圍1 b及低濃度汲極範圍1 c以及高濃度源 極範圉1 d及高濃度汲極範圍1 e ,使用B等之瓜族元素 之滲雜物加以滲雜。然而,例如不進行低濃度之滲雜,做 爲偏移構造之T F T亦可。 本紙張尺度適用中國國家標準(CNS)A‘l規格(210 X 297公釐) (請先閱讀背面之注意事項、寫本頁) 訂--------- -41 - 556013 Λ7 B7 五、發明說明(39 ) 並行於此等之工程,將具有η通道型T F T及P通道 型T F Τ所構成之互補型構造的資料驅動電路1 0 1及掃 瞄驅動電路1 〇 4等之周邊電路’形成於T F Τ陣列基板 •丄〇上之周邊部。如此,於本實施形態中’畫素開關用 TFT3 〇係多矽TFT之故,於畫素開關用TFT 3 0 之形成時,以幾近同一工程,可形成資料驅動電路1 0 1 及掃瞄驅動電路1 〇 4等之周邊電路之故’在形成爲有利 〇 接著,如圖1 2及圖1 4之工程(1 2)所示’與畫 素開關用T F T 3 0之掃瞄線3 a ’ 一同將容量線3 b及 掃瞄線3 a以1及第2導電膜1 1 6 a及1 1 6 a >平面 被覆地,例如以常壓或減壓C V D法,使用Τ E〇S氣體 等,形成NSG、PSG、BSG、BPSG等之砂石玻 璃膜、氮化矽膜或氧化矽膜所成第2層間絕緣膜4。第2 層間絕緣膜4之膜厚係約5 0 〇〜1 5 0 0 n m爲佳。 接著,於圖1 2及圖1 4之工程(1 3 )之階段’爲 活化高濃度源極範圍1 d及高濃度汲極範圍1 e,令約 1 0 0 0 t之退火處理,進行2 0分鐘程度後,將對於資 料線6 a之連接孔5 ,經由反應離子蝕刻、反應離子束蝕 刻等之乾蝕刻,或經由溼蝕刻加以形成。又,爲電氣連接 第2導電膜1 1 6 a和拉出配線3 0 1 b的連接孔 3〇5 b ,亦經由與連接孔5同一的工程,開孔第2層間 絕緣膜4。 接著’如圖1 2及圖1 4之工程(1 4 )所示’於第 本紙張尺度適用中國國家標準(CNS)M規格(210x297公釐) ——Μ——;---- (棒先閱讀·背面之注意事項寫本頁)
n n i^i ϋ ϋ I 一一OJ ϋ I 1 ϋ ϋ I n I 經濟部智慧財產局員工消f合作社印製 -42- 556013 經濟部智慧財產局員工消費合作社印奴 A7 B7 五、發明說明(40 ) 2層間絕緣膜4之上,經由濺射處理等’將遮光性之A 1 等之低阻抗金屬或金屬矽化物等做爲金屬膜6 ’呈約 1 0 0〜5 0 0之厚度’較佳爲呈約3 0 0 nm加以堆積 •,更且如工程(1 5 )所示,經由光蝕刻工程、蝕刻工程 等,形成資料線6 a以及畫像信號線1 1 5及拉出配線 3 〇 1 b ° 接著,如圖1 2及1 4之工程(1 6)所示,被覆資 料線6 a上地,例如以常壓或減壓C V D法使用T E〇S 氣體等,形成NSG、PSG、BSG、BPSG等之矽 石玻璃膜、氮化矽膜或氧化矽膜等所成第3層間絕緣膜7 。第3層間絕緣膜7之膜厚係約5 0 0〜1 5 0 〇 n m爲 佳。 接著,於圖1 4之工程(1 7 )之階段,於畫素開關 用TFT3 0,將爲電氣連接畫素電極9 a和高濃度汲極 範圍1 e的連接孔8,經由反應離子蝕刻、反應離子束蝕 刻等之乾蝕刻加以形成。 接著,如圖1 2及圖1 4之工程(1 8 )所示,於第 3層間絕緣膜7上,經由濺射等,將I T〇膜等之透明導 電性薄膜9,堆積約5 0〜2 0 0 n m之厚度,更如圖 1 2及圖1 4之工程(1 9 )所示,經由光蝕刻I程、貪虫 刻工程等,形成畫素電極9 a。然而將該液晶裝置使用反 射型之液晶裝置之時,形成A 1等之反射率高的不透明材 料所成畫素電極9 a亦可。 接著,於畫素電極9 a之上,塗布聚醯亞胺系之配向 本紙張尺度適用中國國家標準(CNS)M規恪(210 X 297公釐) (請先閱讀背面之注意事項寫本頁) 訂--------- -43- 經濟部智慧財產局員工消費合作社印製 556013 A7 ___ B7 五、發明說明(41 ) 膜塗布液後,爲具有所定之預傾斜角,且於所定方向施以 打硏磨處理等,形成配向膜1 6。 另一方面,對於圖3所示對向基板2 0 ,首先準備玻 ‘璃基板等,第2遮光膜2 3及第3遮光膜5 3 (參照圖4 及圖5 ),例如濺射金屬鉻之後,經由光蝕刻工程、蝕刻 工程加以形成。然而,第2遮光膜2 3及第3遮光膜5 3 係C r、N i 、A 1等之金屬材料之外,可由將碳或T i 光蝕刻分散之樹脂碳黑等之材料所成。 之後,於對向基板2 0之整面經由濺射處理等,將 I T〇等之透明導電性薄膜,經由堆積呈約5 0〜2〇〇 nm,形成對向電極2 1。更且於對向電極2 1之整面, 塗佈聚醯亞胺系之塗佈液之後,具有所定之預傾斜角地, 且於所定方向施以硏磨處理等,形成配向膜2 2。 最後,如上述各層所形成之T F T陣列基板1 〇和對 向基板2 0係配向膜1 6及2 2呈對面地,經由密封材加 以貼合,經由真空吸引等,於兩基板間之空間,例如吸引 混合複數種類之絲狀液晶的液晶,形成所定膜厚之液晶層 (液晶裝置之整體構成) 如以上所示,將構成之液晶裝置之各實施形態之整體 構成,參照圖1 5及圖1 6加以說明。然而,圖1 5係將 TFT陣列基板1 0形成於上之各構成要素的同時,自對 向_板2 0之側所視的平面圖,團1 6係包含對向-基板 本紙張尺度適用中國0家標準(CNS)A4規格(210x297公釐) --------訂---------. (請,先閱讀背面之注意事項^寫本頁) 4 -44- 556013 A7 B7 五、發明說明(42 ) 2〇所示之圖16之Η—Η/截面圖。 (請先閱讀背面之注意事項寫本頁) 經濟部智慧財產局員工消t合作社印^4 於圖1 5中,於T F Τ陣列基板1 〇之上,密封材 5 2沿該邊緣設置’並行於該內側,例如設置與第2遮光 •膜2 3同樣或不同材料所成邊框的第3遮光膜5 3。於密 封材5 2之外側之範圍’資料驅動電路1 〇 1及外部電路 連接端子1 0 2則沿T F Τ陣列基板1 〇之一邊加以設置 ,掃瞄驅動電路1 〇 4則沿鄰接此一邊的2邊加以設置。 供予掃瞄線3 a的掃瞄信號延遲如果沒有問題的話,掃瞄 驅動電路1 0 4爲單側亦可。又,將資料驅動電路1 0 1 沿畫像顯示範圍之邊’配列於兩側亦可。例如奇數列之資 料線係自沿畫像顯示範圍的一方之邊加以配設之資料線驅 動電路,供予畫像信號,偶數列之資料線係自沿畫像顯示 範圍的相反側之邊加以配設之資料線驅動電路,供予畫像 信號亦可。如此地,將資料線6 a呈梳齒狀加以驅動時, 可擴充資料驅動電路1 0 1之占有面積之故,可構成複數 電路。更且,T F T陣列基板1 〇所剩一邊,設有連接設 於畫像顯示範圍之兩側的掃瞄驅動電路1 0 4間之複數配 線1 0 5。又,對向基板2 0之角落部之至少一處中,於 T F T陣列基板1 〇和對向基板2 0之間,設置電氣導通 之上下導通材1 0 6。然後如1 6所示,具有與如圖1 5 所示密封材5 2幾近同樣的輪廓的對向基板2 0 ,經由該 密封材5 2,固著於T F T陣列基板1〇。 於以上參照圖1至圖1 6說明之實施形態的液晶裝置 之TFT陣列基板1 〇上,更爲向畫像信號之資料線6 a 本紙張尺度適用中國國家標準(CNS)A‘l規格(210 X 297公釐) -45- 556013 Λ7 L37 五、發明說明(43 ) 的寫入負荷的減輕,對各資料線6 a ,於畫像信號在先行 之時間,形成寫入所定預充電信號的預充電電路亦可,爲 檢查製造中途或出貨時之該液晶品質、缺陷等的檢查電路 等亦可。又,代替將資料驅動電路1 0 1、掃瞄驅動電路 1〇4等之周邊電路之一部分,設於T F T陣列基板1〇 上,例如於安裝於 T A B ( Tape Automated Bonding )基 板上的驅動用L S I ,介由設於T F T陣列基板1 〇之周 邊部的向異性導電薄膜,電氣性及機械性地加以連接亦可 。又,入射對向基板2 0之投射光側及射出T F Τ陣列基 板1 0之出射光側,各例如對應Τ Ν (扭轉絲狀)模式等 之動作模式,或對應正常白模式/正常黑模式,偏光薄膜 、相位差薄膜、偏光板等則以所定方向加以配置。 以上說明之本實施形態之液晶裝置,係爲適用彩色液 晶投影器,3板之液晶裝置做爲R G Β用之燈泡各別加以 1使用,於各面板,介由各RGB色分解用之分色鏡,分 解之各色之光則做爲投射光,各別加以入射。因此,本實 施形態中,於對向基板2 0,不設置彩色濾光片。可是, 於對向於未形成第2遮光膜2 3之畫素電極9 a的所定範 圍,將彩色濾光片與該保護膜,同時形成於對向基板2 0 上。如此之時,於液晶投影器以外之直視型或反射型之彩 色液晶電視等之彩色液晶裝置,適用實施形態之液晶裝置 。更且,於對向基板2 0上,1畫素對應1個地形成微透 鏡即可。如此之時,提升入射光之聚光效率,可實現明亮 之液晶裝置。更且,於對向基板2 0上,堆積多層之折射 本紙張尺度滷用中0國家標準(CNS)A‘丨規恪(210 X 297公釐) (珠先閱讀背面之注意事項 ___ 寫本頁) ϋ ϋ ϋ ϋ ϋ ·ϋ ϋ 一-口、· ϋ n ϋ I ϋ ϋ ^1 經濟部智慧財產局員工消費合作社印製 -46- 556013 A7 B7 五、發明說明(44 ) 率不同的干涉層,利用光之干涉,形成作出R G B色之分 色濾光片亦可。根據附有此分色濾、光片之對向基板’可貫 現更明亮之彩色液晶裝置。 以上說明之實施形態的液晶裝置中,與以往同樣地, 將入射光自對向基板2 0之側加以入射’設置第1遮光膜 1 1 a之故,自T F T陣列基板1 0之側入射入射光’自 對向基板2 0之側加以出射亦可。即’如此地將液晶裝置 安裝液晶投影器時,於半導體層1 a之通道範圍1 a /及 低濃度源極範圍1 b、低濃度汲極範圍1 c ’可防止入射 之光,可顯示高畫質之畫像。在此,以往可防止T F T陣 列基板1 0之背面側的反射,另外配置反射防止用之A R (Anti REFLECTION (被膜的偏光板,或需貼附A R薄膜 。但是,本實施形態中,於T F T陣列基板1 0之表面和 半導體層1 a之至少通道範圍1 a >及低濃度源極範圍 1 b、低濃度汲極範圍1 c之間,形成第1遮光膜1 1 a 之故,使用如此A R被膜之偏光板或A R薄膜,將T F 丁 陣列基板1 0無需使用A R處理之基板3。因此,根據本 實施形態,削減材料成本,又於偏光板貼附時,由於灰塵 、損傷等,不會使產率下降,而非常有利。又,耐光性優 異之故,使用明亮之光源,經由偏光光束分散器偏光變換 ,提升光利用效率,而不產生光之串訊等之畫質劣化。 又,做爲設於各畫素之開關元件,以正交錯型或刨光 型之多矽T F T做了說明,對於逆交錯型之T F T或非晶 質矽T F T等之其他之形式的T F T,實施形態亦爲有效 本紙張尺度適用中g國家標準(CNS)A.l規格(210x297公釐) -------------- (tf.先閱讀背面之注意事項寫本頁)
ϋ ϋ n ϋ I ϋ n 一a i-^i n I i^i ϋ ϋ I 經濟部智慧財產局員工消t合作社印料 -47- 556013 Α7 Β7 五、發明說明(45 ) (電子機器) 接著,對於具備以上詳細說明之光電裝置的電子機器 之實施形態,參照圖1 7至圖1 9加以說明。 首先,於圖1 7,做爲如此光電裝置之一例,顯示真 備液晶裝置1 0 0之電子機器的槪略構成。 於圖1 7,電子機器係具備顯示資訊輸出源1 〇〇〇 、顯示資訊處理電路1 〇 〇 2、驅動電路1 〇 〇 4、液晶 裝置1 0 0 0、時脈產生電路1 0 0 8以及電源電路 1 0 1 0加以構成。顯示資訊輸出源1 0 0 〇包含同步 R〇Μ、R A Μ、光碟裝置等之記憶體、畫像信號加以輸 出的同步電路等,根據自時脈產生電路1 0 0 8之時脈信 號,將所定格式之畫像信號等之顯示資訊,輸出至顯示資 訊處理電路1 0 0 2。顯示資訊處理電路1 〇 〇 2係包含 增幅、極性反轉電路、串列、並列變換電路、旋轉電路, 伽瑪修正電路、箝位電路等之周知各種處理電路加以構成 ,根據時脈信號,自輸入顯示資訊順序生成數位信號,與 時脈信號C L Κ同時,輸出驅動電路1 〇 〇 4。驅動電路 1 0 0 4係驅動液晶裝置1 0 0。電源電路1 0 1 〇係於 上述之各電路供予所定電源。然而,於構成液晶裝置 1〇0之T F Τ陣列基板上,搭載驅動電路1 0 0 4亦可 ,更甚之搭載顯示資訊處理電路1 0 0 2亦可。 接著,於自圖1 8至圖1 9 ,各別顯示如此構成之砲 本紙張尺度滷用中國國家標準(CNS)A‘l規格(210x297公釐) (請先閱讀背面之注意事項寫本頁) 訂--------- 經濟部智慧財產局員工消費合作社印製 -48- 556013 A7 B7 五、發明說明(46 ) 子機器的具體例。 圖1 8係顯示電子機器之一例的液晶投影器1 1 〇 0 。於此液晶投影器1 1 0 0中,上述驅動電路1 0 0 4準 •備3個包含搭載於T F T陣列基板上之液晶裝置1 0 〇的 液晶顯示模組,做爲各R G B用之燈泡1 0 0 R、 1〇〇 G及1 Ο Ο B加以使用。液晶投影器1 1 0〇中, 發出自金屬鹵素燈等之白色光源之燈單元1 1 0 2的投射 光時,經由3枚鏡1106及2枚分色鏡1108,分爲 對應RGB三原色之光成分R、G、B,引導至對應各色 之燈泡100R、100G及100B。此時,尤其是B 光係爲防止長光路產生之光損失,介由入射鏡1 1 2 2、 接續透鏡1 1 2 3及射出透鏡1 1 2 4所成中繼透鏡系 1 1 2 1加以引導。然後,經由燈泡1〇〇R 、1〇〇G 及1 0 0 B,對應各調制之3原色的光成分係經由分色棱 鏡1 1 1 2 ,再度合成之後,介由投射透鏡1 1 1 4,向 螢幕以彩色影像加以投射。 圖1 9係顯示對應電子機之其他例之多媒體的膝上型 之個人電腦(P C ) 1 2 0 0。上述液晶裝置1 〇 〇則設 於上蓋殻體內’更且收容C P U、記憶體、數據機等之同 時,具備組合有鍵盤1 2 0 2之本體1 2 0 4。 參照以上圖1 8至圖1 9說明電子機器之外,液晶電 視、觀景型或監視直視型的錄影機、汽車導引裝置、電子 筆記簿、計算機、文字處理機、工程用工作站(E W S ) 、攜帶型電話、電視電話、p 〇 S終端、具備觸摸面板之 本紙張尺度適用中S國家檔準(CNSM4規格(210 X 297公爱) (請先閱讀背面之注意事項
^1 ϋ n ϋ ϋ ϋ .^1 一:0、 ϋ ί ϋ ·ϋ ϋ n ϋ I 寫本頁) 經濟部智慧財產局員工消費合作社印奴 -49- 556013 A7 B7 五、發明說明(47 ) 裝置等,被做爲圖1 7所示之電子機器加以列舉。 如以上所說明,根據本實施形態時,可實現製造效率 爲高,可達高品位之畫像顯示的液晶裝置的各種電子機器 〇 【發明之效果】 根據本發明之光電裝置時,利用遮光膜,經由低阻抗 中繼配線等之周邊配線,供給畫像信號等之故,提高光電 裝置之驅動頻率時,亦可減低畫像信號線等和中繼配線等 之容量偶合的容量線之電位搖擺、串訊、鬼影等,進行高 品位之畫像顯示。又,加上此點,由於異物容量線於中途 斷線時,可實現遮光膜代替容量線之冗長構造,可靠性之 高光電裝置可較容易取得。 【圖面之簡單說明】 【圖1】 包含設於構成液晶裝置之實施形態之畫像形成範圍的 矩陣狀之複數畫素的各種元件,配線等之等價電路以及周 邊電路的液晶裝置之方塊圖。 【圖2】 形成液晶裝置之實施形態之資料線、掃瞄線、畫素電 極、遮光膜等之T F T陣列基板之相鄰接之複數畫素群的 平面圖。 【圖3】 本紙張尺度適用中國0家標準(CNs)a4規格(210x297公釐) -------------,¾ (t先閱讀背面之注意事項寫本頁)
I ϋ I ϋ ϋ ί I 一: 口,· I ϋ I I ϋ ϋ ϋ I 經濟部智慧財產局員工消費合作社印炭 -50- 556013 A7 _B7五、發明說明(48 ) 之 4 周 5 擴 2 圖置圖示 圖 ί 設 ί 顯 圖 面 平 分 β- 咅 之 板 基 列 。 陣 圖 Τ 面 F 截丁 '之 Α 線 I 配 A 1 邊 圖 面 平 大 擴 的 部 線 配 出 拉 及 線 配 繼 中 之 4 圖 大 Β I I 之 B C 5 之之圖 5 5 及 1 圖 J 圖 1 4 6 及 7 及 8 圖 圖 4 圖 4 圖示 ί 圖 ί 圖 t 顯
B
C 圖 面 截 圖 面 截
圖 面 截 的 態 形 形 變 之 面 截 〆 B 圖 面 截 的 態 形 形 變 之 面 截 C - C 之 5 圖 及 ]4 9 圖 圖示 t 顯 (請,先閱讀背面之注意事項寫本頁) 寫士 訂---------線- 經濟部智慧財產局員工消費合作社印製 • 之 線 配 繼 中 之 用 線 信 τηππ 驅 路 電 樣 取 之。 面圖 1截面 ο 5 截 1 圖的 圖示態 ί 顯形 \一811 種 各 驟 驟 步} 步 造S1冑 製(ί製 2圖 t 態呈 態 形xf形 施之 施 實示 實 之顯 .之 1置以1置 1 裝加 2 裝 -—^晶 序 ^ 圖液順圖液 t 將依 t 將 分 β· 咅 6 圖 應 對 於 對 β· 咅 6 圖 應 對 於 對 本纸張尺度適用中國國家標準(CNSM‘l規格(210 x 297公釐) -51 - 556013 A7 ______ B7 五、發明說明(49 ) 分’依順序加以顯示之工程圖(其2 )。 【圖1 3】 將液晶裝置之實施形態之製造步驟,對於對應圖3部 分’依順序加以顯示之工程圖(其1 )。 【圖1 4】 將液晶裝置之實施形態之製造步驟,對於對應圖3部 分’依順序加以顯示之工程圖(其2 )。 【圖1 5】 與將液晶裝置之實施形態之T F T陣列基板,形成於 其上之各構成要件,一同自對向基板側所視之平面圖。 【圖1 6】 圖15之Η-Η>截面圖。 【圖1 7】 顯不本發明之電子機器之貫施形態之槪略構成的方塊 圖。 【圖1 8】 顯示做爲電子機器之一例的液晶投影器的截面圖。 【圖1 9】 顯示做爲電子機器之其他之例的個人電腦的正面圖 【符號說明】 1 a…半導體層 1 a >…通道範圍 1b…低濃度源極範圍(源極側LDD範_) 本紙張尺度適用中國國家標準(CNS)A‘l規格(210x297公釐) (請先閱讀背面之注意事項 -------訂---------線| 寫本頁) 經濟部智慧財產局員工消f合作社印製 -52- 556013 A7 B7 五、發明說明(50 ) 1 c…低濃度汲極範圍(汲極側L D D範圍) 1 d…高濃度源極範圍 1 e…高濃度汲極範圍 ‘1 f…第1蓄積容量電極 2…絕緣薄膜 3 a…掃瞄線 3 b…容量線 4…第2層間絕緣膜 5…連接孔 6 a…資料線 7…第3層間絕緣膜 8…連接孔 9 a…畫像電極 1 0…T F T陣列基板 1 1 a…第1遮4膜 1 2…第1層間絕緣膜 2〇…對向基板 經濟部智慧財產局員工消費合作社印製 2 1…對向電極 2 3…第2遮光膜 3 0 …T F T 5 0…液晶層 5 2…密封材 5 3…第3遮光膜 7〇…蓄積容量 本紙張尺度適用中0 S家標準(CNS)A.l規恪(210 X 297公釐) -53- 556013 A7 _B7 五、發明說明(51 ) 1〇1…資料驅動電路 10 3..取樣電路 1〇4…掃瞄驅動電路 ’1 1 4…取樣電路驅動信號線 1 1 5…畫像信號線 1 1 6…中繼配線 3〇1 、4〇1…拉出配線 (請先閱讀背面之注意事項寫本頁) 1^ 寫夫 II---------綠 經濟部智慧財產局員工消t合作社印製. 本紙張尺度適用中0 0家標準(CNS)A‘l規格(210 x 297公釐) -54-

Claims (1)

  1. 556013>公告本 A8 B8 C8 D8 0 六、申請專利範圍 第88 1 01403號專利申請案 中文申請專利範圍修正本 民國90年1月修正 1 · 一種光電裝置,其特徵係於基板上具備 複數之掃描線, 和複數之資料線, 和連接於前述各掃描線和前述各資料線之薄膜電晶體 7 和連接於前述薄膜電晶體之畫素電極, 和於前述薄膜電晶體之至少通道範圍,呈平面加以被 覆配置之導電性遮光膜, 和爲將信號供給至前述掃描線和前述資料線之至少一 側之周邊電路, 和連接於前述周邊電路之周邊配線; 前述周邊配線係包含含有形成前述遮光膜之第1導電 膜的第1配線部, 和含有構成前述薄膜電晶體、前述資料線及前述掃描 線的複數薄膜的至少一個導電膜的第2配線部者。 2 ·如申請專利範圍第1項之光電裝置,其中,前述 第1配線部係具有前述薄膜電晶體,構成前述資料線及前 述掃描線的複數薄膜中之至少一個第2導電膜和前述第1 導電膜,前述第2配線部係包含有前述薄膜電晶體,與構 成前述資料線及前述掃描線的複數薄膜中之第2導電膜不 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 A8B8C8D8 556013 六、申睛專利範圍 同之第3導電膜者。 (請先閱讀背面之注意事項再本頁) 3 ·如申請專利範圍第2項之光電裝置,其中,前述 第2導電膜係較前述第1導電膜爲高阻抗者。 4 ·如申請專利範圍第2項或第3項之光電裝置,其 中’更具備介於前述遮光膜和前述薄膜電晶體間的第1層 間絕緣膜, 和介於前述第2導電膜和前述第3導電膜間的第2層 間絕緣膜; 前述第1配線部係電氣連接於前述第2配線部之一部 分的同時,對於前述第1配線部之其他部分,各介由前述 第1及第2層間絕緣膜,呈立體交叉的中斷配線所構成者 〇 5 ·如申請專利範圍第4項之光電裝置,其中,前述 周邊配線係包含自外部電路連接端子供給前述畫像信號之 畫像信號線; 前述周邊電路係包含爲取樣前述畫像信號之取樣電路 經濟部智慧財產局員工消費合作社印製 和將該取樣電路,以所定時間加以驅動,將前述畫像 信號線上之前述畫像信號,介由前讀取樣電路’供予前述 複數資料線的資料線驅動電路,和驅動前述掃描線之掃描 線驅動電路者。 6 .如申請專利範圍第5項之光電裝置,其中,前述 畫像信號係被Ν (唯Ν爲2以上之自然數)序列-並行變 換,前述畫像信號線係並列設置Ν條: -2- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公楚) 556013 A8B8C8D8 六、申請專利範圍 @ N條畫像信號線係於相互交叉之處包含前述中斷配 線者。 (請先閲讀背面之注意事項再本頁) 7 ·如申請專利範圍第5項之光電裝置,其中,更具 胃胃§前述資料線驅動電路供給前述取樣電路驅動信號的 複數之取樣電路驅動信號線; 前述取樣電路驅動信號線係至少交叉於前述;畫像信 號線處爲前述中斷配線所成者。 8 ·如申請專利範圍第2項或第3項之光電裝置,其 中’構成前述第1配線部之前述第丨導電膜及前述第2導 電膜’係介由設於前述第1層間絕緣膜之連接孔,呈相互 電氣連接者。 9 ·如申請專利範圍第2項或第3項之光電裝置,其 中’前述第3導電膜係由形成前述資料線之金屬膜所成; 前述第2導電膜係由形成前述掃描線之多矽膜所成者 〇 經濟部智慧財產局員工消費合作社印製 1 0 ·如申請專利範圍第2項或第3項之光電裝置, 其中,在於與對向於前述基板之對向基板間,挾持前述光 電物質,前述基板和對向基板係經由密封材黏著, 對向於前述密封材之前述基板上之密封範圍中,對於 光電物質之周圍,至少堆積前述第1導電膜、前述第2導 電膜及前述第3導電膜, 介由前述密封範圍所導出之前述資料線及前述掃描線 側之導出配線部,係各爲由前述第1導電膜、前述第2導 電膜及前述第3導電膜中至少一個所成者。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -3- AIBiQDI 556013 六、申請專利範圍 1 1 .如申請專利範圍第1 0項之光電裝置’其中, 前述導出配線部係各爲前述第1導電膜和第2導電膜和第 (請先閲讀背面之注意事項再Θ本頁) 3導電膜中之至少2個,互相介由連接孔加以電氣連接者 〇 1 2 .如申請專利範圍第1 0項之光電裝置,其中, 前述導出配線部係由各爲前述第1導電膜和第2導電膜和 第3導電膜中之一個所成配線所形成, 前述第1導電膜和第2導電膜和第3導電膜中之其他 2個係由在於前述密封範圍,未能做爲配線工作之虛擬配 線所成者。 1 3 ·如申請專利範圍第2項或第3項之光電裝置, 其中,於前述第1配線部,前述第1導電膜經由前述第2 導電帶所被覆者。 1 4 ·如申請專利範圍第1 3項之光電裝置,其中, 前述第1配線部中.,前述第1導電膜之配線寬度爲前述第 2導電膜之配線寬度以下者。 1 5 · —種光電裝置,其特徵係於基板上具備 複數之掃描線, 經濟部智慧財產局員工消費合作社印製 和複數之資料線, 和連接於各前述複數之掃描線和各前述資料線之薄膜 電晶體, 和連接於該薄膜電晶體之畫素電極, 和將前述薄膜電晶體之至少通道範圍,呈平面加以被 覆配置之導電性遮光膜, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -4- 556013 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再β本頁) 和供給畫像信號之複數畫像信號線,和取樣供予該複 數之畫像信號線之前述畫像信號,供予前述複數之資料線 的取樣電路; 連接則述畫像信號線和目υ述取樣電路的配線之至少一 部分’係由與前述遮光膜同一層所成之第1導電膜所成者 〇 1 6 .如申請專利範圍第1 5項之光電裝置,其中, 於前述取樣電路,供給取樣電路驅動信號之取樣電路驅動 信號線之至少一部分係由前述第1導電膜所成者。 經濟部智慧財產局員工消費合作社印製 1 7 · —種光電裝置之製造方法,針對於一對基板間 ***光電物質,於該一對基板之一方之基板上,具備複數 之掃描線,和複數之資料線,和連接於各前述複數之掃描 線和各前述資料線之薄膜電晶體,和連接於前述薄膜電晶 體之畫素電極,和設於將前述薄膜電晶體之至少通道範圍 ,呈平面加以被覆之位置之導電性遮光膜,和供給畫像信 號之複數畫像信號線,和取樣供予該複數之畫像信號線之 前述畫像信號,供予前述複數之資料線的取樣電路之光電 物質之製造方法中;其特徵係具有 將呈連接前述畫像信號線和前述取樣電路的配線的一 部分的第1導電膜和前述遮光膜’經由同一材料形成之工 程, 和於前述第1導電膜及前述遮光膜上,形成第1層間 絕緣膜之工程’ 和形成在於該第1層間絕緣膜上,形成前述掃描線的 -5- 1紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A8B8C8D8 556013 六、申請專利範圍 同時,介由形成於前述第1層間絕緣膜之連接孔,連接於 前述第1導電膜之第2導電膜的工程, ί請先閲讀背面之注意事項再_本頁) 和於前述掃描線及前述第2導電膜上,形成第2層間 絕緣膜之工程, 和介由前述第2層間絕緣膜之連接孔,形成連接於前 述薄膜電晶體的前述資料線及連接於前述第2導電膜之前 述畫像信號線的工程者。 1 8 · —種光電裝置之製造方法,針對於一對基板間 ***光電物質,於該一對基板之一方之基板上,具備複數 之掃描線,和複數之資料線,和連接於各前述複數之掃描 線和各前述資料線之薄膜電晶體,和連接於該薄膜電晶體 之畫素電極,和設於將前述薄膜電晶體之至少通道範圍, 呈平面加以被覆之位置的導電性遮光膜,和供給畫像信號 之複數畫像信號線,和取樣供予該複數之畫像信號線之前 述畫像信號,供予前述複數之資料線的取樣電路之光電物 質之製造方法中;其特徵係具有 經濟部智慧財產局員工消費合作社印制衣 將呈連接前述畫像信號線和前述取樣電路的配線的一 部分的第1導電膜和前述遮光膜,經由同一材料形成之工 程, 和於前述第1導電膜及前述遮光膜上,形成第1層間 絕緣膜之工程, 和於前述第1層間絕緣膜上,順序堆積形成前述薄膜 電晶體之源極及汲極所成之半導體層。閘極絕緣膜及閘極 電極的工程, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -6 - 556013 A8B8C8D8 六、申請專利範圍 和於則述閘極電極上,形成第2層間絕緣膜的工程’ 和介由前述第2層間絕緣膜之連接孔,形成連接於前 述薄膜電晶體的前述資料線,介由前述第1及第2層間絕 緣膜之連接孔’形成連接於前述第1導電膜的畫像信號線 的工程。 1 9 · 一種電子機器,其特徵係具備如申請專利範圍 第1至第1 6項之光電裝置者。 (請先閱讀背面之注意事項再填寫本頁) 11--I--訂!I ·線. 經齊即智慧財產局員工消費合作社印製 ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088101403A 1998-01-30 1999-01-29 Electro-optical apparatus, method of producing the same and electronic apparatus TW556013B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000298 1998-01-30
JP21943398 1998-08-03
JP27211898 1998-09-25

Publications (1)

Publication Number Publication Date
TW556013B true TW556013B (en) 2003-10-01

Family

ID=27282854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088101403A TW556013B (en) 1998-01-30 1999-01-29 Electro-optical apparatus, method of producing the same and electronic apparatus

Country Status (3)

Country Link
US (2) US6433767B1 (zh)
KR (1) KR100516579B1 (zh)
TW (1) TW556013B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109407434A (zh) * 2018-11-22 2019-03-01 武汉华星光电技术有限公司 液晶显示装置

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
JP4472073B2 (ja) * 1999-09-03 2010-06-02 株式会社半導体エネルギー研究所 表示装置及びその作製方法
TW491952B (en) * 1999-09-27 2002-06-21 Seiko Epson Corp Optoelectic apparatus and electronic apparatus
JP2001148480A (ja) 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
JP2001251557A (ja) * 1999-12-27 2001-09-14 Canon Inc エリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法
JP4360733B2 (ja) * 2000-03-07 2009-11-11 シャープ株式会社 配線構造
WO2001081994A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique, affichage par projection et procede de fabrication dudit dispositif electro-optique
JP3591513B2 (ja) * 2000-04-21 2004-11-24 セイコーエプソン株式会社 電気光学装置およびプロジェクタ
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6355550B1 (en) * 2000-05-19 2002-03-12 Motorola, Inc. Ultra-late programming ROM and method of manufacture
JP3864678B2 (ja) * 2000-07-28 2007-01-10 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
JP3759394B2 (ja) * 2000-09-29 2006-03-22 株式会社東芝 液晶駆動回路および負荷駆動回路
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
KR100724745B1 (ko) * 2000-09-30 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 검사방법
US7088330B2 (en) * 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
JP4991052B2 (ja) * 2001-02-28 2012-08-01 株式会社ジャパンディスプレイセントラル 液晶表示パネル
JP4603190B2 (ja) * 2001-04-16 2010-12-22 株式会社日立製作所 液晶表示装置
US6815787B1 (en) * 2002-01-08 2004-11-09 Taiwan Semiconductor Manufacturing Company Grid metal design for large density CMOS image sensor
JP4197233B2 (ja) * 2002-03-20 2008-12-17 株式会社日立製作所 表示装置
JP4088190B2 (ja) * 2002-05-21 2008-05-21 セイコーエプソン株式会社 電気光学装置及び電子機器
US20040027526A1 (en) * 2002-08-08 2004-02-12 Hannstar Display Corporation Liquid crystal display device
US6935006B2 (en) * 2002-12-18 2005-08-30 Honeywell International, Inc. Spun metal form used to manufacture dual alloy turbine wheel
US7079100B2 (en) * 2002-12-20 2006-07-18 Sanyo Electric Co., Ltd. Active matrix type display
US7298355B2 (en) * 2002-12-27 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
JP3800184B2 (ja) * 2003-02-04 2006-07-26 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100959782B1 (ko) * 2003-02-07 2010-05-27 삼성전자주식회사 모니터링 픽셀 및 이의 제조 방법
JP4016955B2 (ja) 2003-05-02 2007-12-05 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4029802B2 (ja) * 2003-08-28 2008-01-09 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置及び電子機器
JP4867152B2 (ja) * 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
JP4650343B2 (ja) * 2005-07-15 2011-03-16 セイコーエプソン株式会社 電気光学装置及び電子機器
GB2429523B (en) * 2005-12-23 2008-03-26 Astron Clinica Ltd Method and apparatus for detecting the presence of dermal melanin in epithelial tissue
JP4448834B2 (ja) * 2006-04-25 2010-04-14 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
TWI299162B (en) * 2006-07-18 2008-07-21 Ind Tech Res Inst Sensing memory device
JP4241777B2 (ja) * 2006-07-25 2009-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4735575B2 (ja) * 2007-03-16 2011-07-27 ソニー株式会社 表示装置
JP5301201B2 (ja) * 2007-06-29 2013-09-25 株式会社ジャパンディスプレイウェスト 表示装置およびその駆動方法、並びに電子機器
US8976103B2 (en) * 2007-06-29 2015-03-10 Japan Display West Inc. Display apparatus, driving method for display apparatus and electronic apparatus
JP2010165032A (ja) * 2009-01-13 2010-07-29 Hitachi Displays Ltd タッチパネルディスプレイ装置
CN102667897A (zh) 2009-11-18 2012-09-12 夏普株式会社 配线基板和显示装置
KR101718499B1 (ko) * 2010-02-01 2017-03-22 삼성디스플레이 주식회사 액정 표시 장치
JP5736656B2 (ja) 2010-03-24 2015-06-17 セイコーエプソン株式会社 液晶装置および電子機器
EP2458393A3 (de) * 2010-08-31 2013-09-25 SCHOTT Solar AG Verfahren zur Bestimmung der Kenngrössen einer photovoltaischen Einrichtung
TWI463583B (zh) * 2011-08-10 2014-12-01 Chunghwa Picture Tubes Ltd 顯示裝置
JP2013057823A (ja) * 2011-09-08 2013-03-28 Sony Corp 空間光変調素子および投射型表示装置
JP2014021472A (ja) * 2012-07-24 2014-02-03 Mitsubishi Electric Corp 表示パネルおよび表示装置
CN103296056B (zh) * 2012-12-30 2015-10-07 上海天马微电子有限公司 有机发光二极管显示装置及其制造方法
TWI612689B (zh) * 2013-04-15 2018-01-21 半導體能源研究所股份有限公司 發光裝置
KR102067420B1 (ko) * 2013-08-30 2020-01-17 엘지디스플레이 주식회사 발광다이오드어셈블리 및 그를 포함한 액정표시장치
JP6327450B2 (ja) * 2014-03-28 2018-05-23 Tianma Japan株式会社 液晶表示装置
CN106463080B (zh) * 2014-06-13 2019-08-20 株式会社半导体能源研究所 显示装置
CN104280939A (zh) * 2014-09-16 2015-01-14 京东方科技集团股份有限公司 一种显示基板和显示装置
JP2016177230A (ja) * 2015-03-23 2016-10-06 セイコーエプソン株式会社 電気光学装置および電子機器
KR102314488B1 (ko) * 2015-04-07 2021-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102547026B1 (ko) * 2016-07-01 2023-06-27 삼성디스플레이 주식회사 표시장치 및 그 제조 방법
JP6982958B2 (ja) * 2017-01-13 2021-12-17 株式会社ジャパンディスプレイ 表示装置
WO2018155346A1 (ja) * 2017-02-23 2018-08-30 シャープ株式会社 駆動回路、マトリックス基板および表示装置
JP2019040026A (ja) * 2017-08-24 2019-03-14 株式会社ジャパンディスプレイ 表示装置
KR102454468B1 (ko) * 2017-09-20 2022-10-14 주식회사 디비하이텍 유기 발광 다이오드 표시 장치용 신호 제어 유닛, 이의 제조 방법 및 이를 포함하는 유기 발광 다이오드 소자
JP7441176B2 (ja) * 2018-11-09 2024-02-29 株式会社半導体エネルギー研究所 表示装置および電子機器
KR20200084964A (ko) * 2019-01-03 2020-07-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210005352A (ko) 2019-07-03 2021-01-14 삼성디스플레이 주식회사 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365016A (ja) * 1991-06-12 1992-12-17 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
US5631753A (en) 1991-06-28 1997-05-20 Dai Nippon Printing Co., Ltd. Black matrix base board and manufacturing method therefor, and liquid crystal display panel and manufacturing method therefor
DE69431607T2 (de) * 1993-08-30 2003-06-12 Sharp K.K., Osaka Datensignalleitungsstruktur in einer Flüssigkristall-Anzeigeeinrichtung mit aktiver Matrix
JPH07319428A (ja) * 1994-05-25 1995-12-08 Sanyo Electric Co Ltd 液晶表示装置
JPH08227079A (ja) * 1995-02-21 1996-09-03 Hitachi Ltd 液晶表示装置
JPH08286201A (ja) * 1995-04-17 1996-11-01 Hitachi Ltd フリップチップ方式の液晶表示素子およびその製造方法
US6372534B1 (en) 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JPH0980416A (ja) * 1995-09-13 1997-03-28 Sharp Corp 液晶表示装置
JPH09105953A (ja) * 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3526992B2 (ja) * 1995-11-06 2004-05-17 株式会社半導体エネルギー研究所 マトリクス型表示装置
JP2853656B2 (ja) * 1996-05-22 1999-02-03 日本電気株式会社 液晶パネル
JP3640224B2 (ja) * 1996-06-25 2005-04-20 株式会社半導体エネルギー研究所 液晶表示パネル

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109407434A (zh) * 2018-11-22 2019-03-01 武汉华星光电技术有限公司 液晶显示装置
US11187947B2 (en) 2018-11-22 2021-11-30 Wuhan China Star Optoelectronics Technology Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
US6703997B2 (en) 2004-03-09
US20020175888A1 (en) 2002-11-28
KR100516579B1 (ko) 2005-09-22
US6433767B1 (en) 2002-08-13
KR19990068231A (ko) 1999-08-25

Similar Documents

Publication Publication Date Title
TW556013B (en) Electro-optical apparatus, method of producing the same and electronic apparatus
JP3684578B2 (ja) 液晶装置および電子機器
TWI250337B (en) An electro-optical apparatus and electronic appliances
US6872975B2 (en) Electro-optical device and electronic equipment
KR200336100Y1 (ko) 전기 광학 장치 및 전자 기기
JP3744227B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2001092372A (ja) 電気光学装置の製造方法、電気光学装置及び電子機器
JP2000010120A (ja) 液晶装置及び電子機器
JPH11218781A (ja) 液晶装置及びその製造方法並びに電子機器
JP4126912B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3674356B2 (ja) 電気光学装置及びその製造方法、tftアレイ基板並びに電子機器
US7764325B2 (en) Electro-optical device, method of producing the same, and electronic apparatus
JP3829478B2 (ja) 液晶パネル、それを用いた投射型液晶表示装置並びに電子機器、および液晶パネルの製造方法
JP3690119B2 (ja) 液晶装置及び投射型表示装置
JP3731368B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2006053572A (ja) 電気光学装置およびそれを用いた表示装置
JP2001033820A (ja) 電気光学装置とその製造方法および投射型表示装置
JP4013401B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3642326B2 (ja) 液晶パネル、電子機器、及びtftアレイ基板
JPH11183934A (ja) 液晶パネル及びその製造方法並びに電子機器
JP3680848B2 (ja) 薄膜トランジスタを用いた基板、液晶装置、及び電子機器
JP3788086B2 (ja) 電気光学装置およびそれを用いた表示装置
JP2001147447A (ja) 電気光学装置及びその製造方法
JP3664170B2 (ja) 電気光学装置及び電子機器
JP2001075504A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent