TW518750B - DRAM-cells arrangement and its production method - Google Patents

Description

518750 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明（1 ) 本發明涉及一種DRAM晶胞配置，即，動態隨機存取之 記憶體，本發明亦涉及其製造方法。 目前幾乎只使用所謂單一電晶體-記憶胞作爲DRAM晶 胞配置之記憶胞，此種記憶胞含有一個電晶體及一個電 容器。記憶胞之資訊以電荷之形式儲存在電容器中。電容 器與電晶體相連接，使得在經由字元線來控制電晶體時 >· 電容器之電荷可經由字元線而讀出。 此種DRAM晶胞配置例如已揭示在EP 0 8 52 3 96 A2中。 電容器之記憶節點是配置在基板之凹口之下部區中。在 記憶節點上方一種垂直式電晶體之由閘極介電質所隔離 之閘極電極是配置在凹口中。除了閘極電極區域中之中 空之外，此記憶節點藉由電容器介電質而與基板相隔開 。在記憶節點直接與基板相鄰之區域中配置此電晶體之 下部源極/汲極區配置於下部源極/汲極區。此電晶體之 上部源極/汲極區配置於下部源極/汲極區上方且鄰接於 基板之表面和該凹口。上部源極/汲極區是與位元線相 連接。 本發明之目的是提供另一種DRAM晶胞配置，其記憶胞 具有一個電容器及一個電晶體。此外，本發明亦涉及其製 造方法。 此目的藉由一種具有記憶胞之DRAM晶胞配置來達成。記 憶胞具有一個電容器及一個電晶體。此電晶體是一種垂直 式電晶體。電容器之記憶節點配置在基板之第一凹口中。 電容器介電質配置在第一凹口中及記憶節點和基板之間。 I. ^·!裝--------訂-------- (請先閱讀背面之注意事項再填寫本頁) 五、發明說明（2) 記億節點至少在第一凹口之側面之接觸區鄰接於基板。 設有第二凹口，其與第一凹口相隔開。電晶體之閘極電 極至少在第二凹口之第一側面上配置在第二凹口中且藉 由閘極介電質（其至少鄰接於第一側面）而與基板相隔開 。此電晶體之上部源極/汲極區須配置在基板中，使其 鄰接於第二凹口且在第一凹口之側面之接觸區中鄰接於 記憶節點。此電晶體之下部源極/汲極區配置在基板中 之深度較上部源極/汲極區者還深。下部源極/汲極區鄰 接於第二凹口。 經濟部智慧財產局員工消費合作社印製 此外，上述目的藉由DRAM晶胞配置之產生方法來達成 ，其中須產生各記憶胞（其分別具有一個電容器及一個 電晶體）。此電晶體是垂直式電晶體。就此電容器而言 ，須在基板中產生第一凹口，此第一凹口設有電容器介電 質。電容器之記憶節點產生於第一凹口中。須產生此記憶 節點，使其至少在第一凹口之側面之接觸區中鄰接於基 板。須產生第二凹口，其與第一凹口相隔開。電晶體之閘 極電極至少在第二凹口之第一側面上產生於第二凹口中 且藉由閘極介電質（其至少鄰接於第一側面）而與基板相隔 開。須產生此電晶體之上部源極/汲極區，使其鄰接於第 二凹口且在第一凹口之側面之接觸區中鄰接於記憶節點 。須產生電晶體之下部源極/汲極區，使其在基板中之深 度較上部源極/汲極區者還深且鄰接於第二凹口。 第一凹口之側面之接觸區（其中記憶節點直接鄰接於上 部源極/汲極區）之位置因此較此電晶體之下部源極/汲極 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ψ^Ί50 莖齊Sr 1曰i讨菱01?員11肖費6wtl乍：f Α7 Β7 五、發明說明（3) 區還局 ° 由於電容器（記憶節點）及電晶體（閘極電極）設有不同 之凹口，則第二凹口之第一側（其上產生閘極介電質可受 到各步驟所保護以便產生第一凹口是有利的，因爲產生電 晶體之閘極介電質之此面之品質對此電晶體之電性通常有 很大之影響。此面較佳是特別小心地製成，使電晶體有較 >· 佳之電性。 設計二個不同之凹口所具有之其它優點是：此面（其上 產生閘極介電質）之幾何形狀可與另一面（其上產生電容器 介電質）之幾何形狀無關。此面（其上產生閘極介電質）最 好是平坦的，使其對基板之晶體柵格具有一種明確之方向 ，閘極介電質因此可均勻地生長。反之，生長電容器介電 質之此面較佳是彎曲的，使電容器介電質不具有邊緣（電 場會在此種邊緣上發生變形而造成漏電流）。電晶體及電 容器因此可具有特別好之電性。 第二凹口之第一側面最好是平坦的。第一凹口之水平橫 切面例如是圓形的或橢圓形的。 爲了使電容器之電容增大，則第一凹口較第二凹口深是 有利的。 閘極電極是與字元線相連接。 基板之與第一凹口相鄰接之此部份用作此電容器之電 極。 電晶體之下部源極/汲極區例如是與垂直於字元線而延 伸之字元線相連接。另一方式是電容器電極與位元線相連 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I τι— ---------------- (請先閱讀背面之注意事項再填寫本頁) 518750 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4) 接。 爲了藉由閘極電極較佳地控制此電晶體，則下部源極/ 汲極區至少一部份鄰接於第二凹口之第一側面是有利的。 第二凹口之第一側面可遠離第一凹□，在此種情況下， 第一側面至第一凹口之距離對第二凹口之其餘側面至第一 凹口之距離而言是最大的。上部源極/汲極區圍繞第二凹 口，第二凹口因此可鄰接於第一凹口且亦可鄰接於第二凹 口之第一側面。 爲了使DRAM晶胞配置之封裝密度提高，第二凹口之第一 側面最好是面向第一凹口且第一凹口之第一側面是面向第 二凹口。在此種情況下此電晶體之通道區（控制此電晶時 電流流經此通道區）配置在第一和第二凹口之間。爲了提 高該封裝密度，上部源極/汲極區最好是配置在第一凹口 和第二凹口之間。 爲了簡化製程，則上部源極/汲極區最好鄰接於基板之 一個表面（第一凹口和第二凹口由此表面開始）。在此種情 況下，上部源極/汲極區可藉由植入或藉由同次（m S1tu) 摻雜之磊晶而產生。此種植入可在第一凹口及/或第二凹 口產生之後或之前進行。 另一方式是上部源極/汲極區配置在基板之表面下方。 下部源極/汲極區之至少一部份可配置在第二凹口下方 且鄰接於第二凹口之底部。爲了簡化製程，下部源極/汲 極區之大部份最好配置於第二凹口下方且鄰接於第二凹口 之底部。在此種情況下，下部源極/汲極區藉由植入而在 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I ^ Γ----^-------------- (請先閱讀背面之注意事項再填寫本頁) 518750 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（5) 第二凹口產生之後以自我對準方式產生於第二凹口底部上 。上部源極/汲極區和下部源極/汲極區可同時藉由植入而 在第二凹口產生之後產生。另一方式是下部源極/汲極區 由一種埋置於基板中之摻雜層所產生。 下部源極/汲極區可以是埋置於基板中之位元線之一部 份。 >* 較佳是在第二凹口中配置位元線接觸區，其到達第二凹 口底部上之下部源極/汲極區且與電晶體之閘極電極相隔 開。位元線接觸區是與位元線相連接，位元線配置在位元 線接觸區上。 爲了使封裝密度提高，則記憶節點較佳是只在第一凹口 之側面之接觸區中鄰接於基板。由於記憶節點在此種情況 下不是在第一凹口之其它側面之區域中直接鄰接於基板， 則各相鄰記憶胞至記憶節點之距離可較小而不會在記憶節 點和記憶胞之間產生漏電流。 本發明之範圍包括：每一記憶胞含有各自之第一凹口和 各自第二凹口。 爲了使封裝密度提高，較佳是二個晶胞共用一個第二凹 口。此種DRAM晶胞配置可以下述方式構成： 第二凹口配屬於第一記憶胞和第二記憶胞。第一記憶胞 之電晶體之閘極電極配置在第二凹口之第一側面上。第二 記憶胞之電晶體之閘極電極配置在第二凹口之第二側面（ 其與第一側面相面對）上且藉由閘極介電質（其至少鄰接於 第二凹口之第二側面）而與基板相隔開。第二記憶胞之電 (請先閱讀背面之注意事項再填寫本頁) -—裝 訂--- 幸 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 518750 A7 ____ B7 五、發明說明（6) 晶體之閘極電極是與第一記憶胞之電晶體之閘極電極相隔 開。第二凹口配置在第一記憶胞之第一凹口和第二記憶胞 之第一凹口之間。第一記憶胞之電晶體之下部源極/汲極 區是與第二記憶胞之電晶體之下部源極/汲極區相一致。 在此種DRAM晶胞配置中，位元線接觸區可配置在第一記 憶胞之電晶體之閘極電極和第二記憶胞之電晶體之閘極電 極之間且這些閘極電極相隔離。 爲了在第一記憶胞（或第二記憶胞）與其相鄰之記憶胞之 間防止漏電流之發生，則設置一種以隔離區塡入之隔離溝 渠是有利的，此隔離溝渠在側面上圍繞第二凹口，第一記 憶胞之第一凹口之至少一部份（其包含所屬側面之接觸區） ，第二記憶胞之第一凹口之至少一部份（其包含所屬側面 之接觸區）。 爲了簡便製程，則第二凹口較佳是鄰接於隔離溝渠之一 部份且鄰接於隔離溝渠之與此部份相面對之一部份。在此 種情況下此DRAM晶胞配置以下述方式產生： 產生此種以隔離區塡入之隔離溝渠，其在側面上圍繞此 基板之一個區域。爲了產生第二凹口，須藉助於一種遮罩 (其未覆蓋一種橫纸此基板區域之條形區）選擇性地隔離區 來對基板進行非等向性蝕刻。第二凹口以自我對準之方式 以二個末端鄰接於隔離溝渠且將此基板之區域劃分成二個 半部。第一記憶胞和第二記憶胞之各電晶體之上部源極/ 汲極區可以自我對準之方式互相隔離地產生，這是因爲此 二個半部藉由第二凹口和隔離區而互相隔開。一種無遮罩 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I ^ Γ ----------訂·------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 518750 A7 B7 五、發明說明（7) 式之植入足以產生互相隔開之上部源極/汲極區。 爲了減小漏電流，則各隔離溝渠到達基板中之深度較佳 是較第一記憶胞之電晶體之下部源極/汲極區還深。 可產生該隔離溝渠，由於此隔離溝渠而使記憶節點只在 第一凹口之側面之接觸區中鄰接於基板。第一凹口因此是 在該隔離溝渠產生之前產生。須產生電容器介電質，使其 覆蓋第一凹口之底部和第一凹口之邊緣直至基板表面下方 之第一深度爲止。在產生電容器介電質之後須產生該記憶 節點，使其塡入第一凹口至少直到基板之表面。然後須產 生該隔離溝渠，使其到達記憶節點中，較第一深度還深且 須重疊於第一凹口，使記憶節點只在第一凹口之側面之接 觸區中鄰接於基板。 另一方式是此記憶節點亦在第一凹口之其它側面之區域 中鄰接於此基板。 此DRAM晶胞配置可以下述方式構成： 第一記憶胞和第二記憶胞形成一對。設置許多類似於此 對而構成之其它對（pa ir)。這些對形成列（row)。位元線 分別沿著各列而延伸。須配置這些對，使一列之各對之第 一凹口和第二凹口沿著此列而相鄰地配置。字元線垂直於 各列而延伸。相鄰之字元線之間具有相同之間距。須配置 這些字元線和各對（pair)，使各字元線分別交替地覆蓋第 一凹口及重疊於第二凹口。各記憶胞之電晶體之閘極電極 是字元線之一部份。 本發明之實施例以下將依據圖式來詳述。 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I-----------—裝--------訂-------- (請先閱讀背面之注意事項再填寫本頁) 518750 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8) 圖式之簡單說明： 第1圖在摻雜層，第一凹口，電容器介電質和電容器 之記憶節點產生之後此基板之橫切面。 第2a圖在隔離溝渠和隔離區產生之後第1圖之橫切 面。‘ 第2b圖此基板之俯視圖，其中顯示第一凹口和隔離 區。 第3a圖在第二凹口，輔助間隔層，電晶體之下部源極 ·/汲極區和上部源極/汲極區產生之後第2圖之橫切面。 第3 b圖是第〗b圖之俯視圖，其中顯不第一凹口，第 二凹口和隔離區。 第4a圖在閘極介電質，字元線，保護層，間隔層，中 間氧化物，位元線接觸區和位元線產生之後第3圖之橫切 面。 第4b圖是第3b圖之俯視圖，其中顯示字元線，位元 線第一凹口，第二凹口和位元線接觸區。 這些圖式未依比例繪出。 在本實施例中設置一種由單晶矽構成之基板1作爲原始 材料，其具有P-摻雜之層p，層p鄰接於基板1之表面。 此摻雜層P之摻雜物質濃度是2*1017cnT3。其餘之基板1是 η-摻雜的，且摻雜物質濃度是1019cm_3。 藉助於由氮化矽所構成之遮罩（未顯示）之蝕刻而在基 板1中產生6//m深之之第一凹口 VI(第1圖）。第一凹口 VI具有水平之橫切面（其是圓形的且直徑是150nm。第一凹 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ij ^ —裝--------訂------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 518750 A7 _ B7 五、發明說明（9) 口 VI形成各行）其沿著Y-軸Y而延伸）。Y-軸Y位於基板1 之表面中。沿著各行而相鄰之之第一凹口 VI相互間之距 離是450nm。相鄰之各行交替地偏移或不偏移地配置著， 使第一凹口 VI形成各列，這些列平行於X-軸X而延伸。X- 軸X垂直於Y-軸Y而延伸且位於基板1之表面中。一列之 相鄰之第一凹口 VI之間交替地具有150nm之間距及750nm > 之間距（第4b圖）。 藉由沈積5nm厚之氮化矽而產生電容器介電質KD之第一 部份，其覆蓋第一凹口 VI之底部和側面。然後沈積厚度 lOOnm寬。由氮化矽所構成之遮罩可保護此基板1。 然後例如以熱磷酸去除電容器介電質KD之第一部份之裸 露之部份。 爲了產生此電容器介電質KD之第二部份，須沈積50nm 厚之Si02且進行回蝕刻直至多晶矽裸露爲止。然後沈積厚 度lOOnm之同次摻雜之多晶矽且回（back)蝕刻至基板1之 表面下方之第一深度T1爲止。第一深度T1在基板1之表 面下方1 〇〇nm處。 例如以NF3來去除電容器KD之第二部份之裸露之部份。 然後沈積1 〇〇nm厚之另一同次摻雜之多晶矽且藉由化學_ 機構拋光法來整平直至氮化矽構成之遮罩裸露爲止（第1 圖）。第一凹口 V1中之多晶矽形成電容器之記憶節點SK。 藉由遮罩式蝕刻而產生600nm深之隔離溝渠IG ’其重疊 於第一凹口 V1且向內到達記憶節點SK中（第2 a圖）。 各隔離溝渠IG分別圍繞第一凹口 V1之二個部份’其沿 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) 丨： ；-----—裝--------訂-------- (請先閱讀背面之注意事項再填寫本頁) 518750 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（10) 著一列而相鄰且相互間之距離是750nm。各隔離溝渠IG互 相連接。由於此隔離溝渠IG，則記憶節點SK只在所屬第一 凹口 VI之側面之接觸區中直接鄰接於基板1(第2a圖）。 爲了產生各隔離區I，須沈積150nm厚之31〇2且藉由化 學-機械式拋光而整平，直至氮化矽構成之遮罩裸露爲止。 各隔離區I分別配置在隔離溝渠IG中（第2a，2b圖）。 藉助於條形之由光阻構成之第一遮罩Μ(其條形是300nm 寬，平行於Y軸Y而延伸且相互間之距離是300nm)選擇性 地對各隔離區I來對基板1進行蝕刻，以便在二個第一凹 口 Vl(其沿著一列而相鄰相互間之距離是750η)之間產生 300nm深之第二凹口 V2。各凹口 V2使這些區域（其在側面 由隔離溝渠IG所圍繞）分成二同大之半部（第3a，3b圖）。 去除第一遮罩Μ。 爲了產生各補助間隔層HS，須沈積500nm厚之氮化矽且 進行回蝕刻，直至基板1之表面裸露爲止。 然後以η-摻雜用之離子進行一種植入，以便在第二凹口 V2和第一凹口 VI之間產生各電晶體之上部源極/汲極區 S/DO且在第二凹口 V2之底部產生各電晶體之下部源極/汲 極區S/DU(第3a圖）。該輔助間隔層HS可保護第二凹口 V2 之側面使不會受到植入。上部源極/汲極區S/D0和下部源 極/汲極區S/DU是50nm厚且摻雜物質濃度是l〇19cnr3。 例如以Η3Ρ04來去除該輔助間隔層HS。 藉由熱氧化作用而產生6nm厚度之閘極介電質GD，其覆 蓋第二凹口 V2之底部和側面以及上部源極/汲極區S/D0 -12- ^氏張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ' I Hi r --------^------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 518750 A7 _ B7 五、發明說明（n) (第4a圖）。 然後沈積50nm厚之多晶矽且藉由化學-機械式拋光而 整平。其上沈積lOOnm厚度之WSi，其上又沈積lOOnm厚度 之由氮化矽構成之保護層SS。藉助於條形之由光阻構成之 第二遮罩（其條形是150nm寬且平行於Y-軸Y而延伸，覆蓋 第一凹口 VI且相互間之距離是150nm)來對多晶矽，WSi和 保護層SS進行蝕刻直至第二凹口 V2之底部上之閘極介電 質GD之一些部份裸露爲止（第4a圖）。 去除第二遮罩。 由多晶矽和WSi產生這些由保護層SS所覆蓋之字元線 W，其在第二凹口 V2之側面之區域中用作閘極電極。 爲了產生各間隔層SP，須沈積40nm厚之氮化矽且進行回 鈾刻，直至第二凹口 V2之底部上之閘極介電質GD裸露爲 止（第4a圖）。字元線W由保護層SS和間隔層SP所包封。 爲了產生800nm厚度之中間氧化物Z，須沈積1 500nm厚 之si〇2a藉由化學-機械拋光而整平。藉由遮罩式蝕刻而 開啓一些接觸孔至第二凹口 V2之底部，此時須選擇性地對 氮化矽來對進行蝕刻。下部源極/汲極區S/DU於是裸 露出來（第4a圖）。 藉由沈積TWTiN/W以及化學-機械式拋光直至中間氧化 矽Z裸露爲止，則在接觸孔中產生位元線接觸區K(第4a， 4b 圖）。 爲了產生位元線B，須沈積300nm厚之鋁（A1)且藉由遮 罩式蝕刻而被結構化，使位元線B成爲1 50nm寬，相互間 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） IJ ,·t--------tT-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 518750 A7 _________ B7 五、發明說明（12) 之距離是150nm，配置於位元線接觸區K上方且平行於X-軸X而延伸（第4a，4b圖）。 藉由實施例中所述之方法而產生DRAM晶胞陣列，各記憶 胞分別含有一個電晶體及一個與此電晶體相連接之電容器 。每二個記憶胞形成一對且在側面上由各隔離溝渠IG中之 一所圍繞。一對記憶胞之各電晶體共用下部源極/汲極區 S/DU。摻雜層P之這些部份（其配置在下部源極/汲極區 S/DU和上部源極/汲極區S/DU之間）作爲電晶體之通道 Ts ° 可有很多變型，其同樣在本發明之範圍中，因此，上部 之各層，導線，凹口，溝渠，接觸區，結構和遮罩可依據 各別需求而調整。同樣情況適用於各種材料之選取。 符號之說明 1.....晶胞 P.....P-摻雜之層 VI____第一凹口 V2....第二凹口 KD____電容器介電質 IG....隔離溝渠 SK____記憶節點 I.....隔離區 Μ.....遮罩 HS____輔助間隔層 S/DO，S/DU....源極/汲極區 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 丨^ Ί --------訂-------- (請先閱讀背面之注意事項再填寫本頁) 518750 A7 五、發明說明（13) SS. ...保護層 GD. ...聞極介電質 SP. ...間隔層 W.. ...字元線 Z.. ...中間氧化物 B… ..位元線 I ^----^-----!裝--------訂-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 51875(1

   六、申請專利範圍 第89124055號「DRAM晶胞配置及其製造方法」專利案 (91年4月修正） 申請專利範圍 1. 一種DRAM晶胞配置， -其具有各記憶胞，各記憶胞分別具有一個電容器及一 個電晶體， -此電晶體是垂直式電晶體， -電容器之記憶節點（SK)配置在基板（1)之第一凹口（V1) 中， -電容器介電質（KD)配置在第一凹口（VI)中且配置在記憶 節點（SK)和基板（1)之間， -此記憶節點（SK)至少在第一凹口（VI)之側面之接觸區中 鄰接於基板（1)，其特徵爲： -設置此基板（1)之第二凹口（V2)，其與第一凹口（VI)相 隔開， -此電晶體之閘極電極至少在第二凹口（V2)之一個側面上 配置於第二凹口（V2)中且藉由閘極介電質（GD)(其至少 鄰接於第一側面）而與基板（1)隔開， -此電晶體之上部源極/汲極區（S/ DO)須配置在基板（1) 中，使其鄰接於第二凹口（V2)且在第一凹口（VI)之側 面之接觸區中鄰接於記憶節點（SK)， -此電晶體之下部源極/汲極區（S/ DU)配置在基板（1)中 之深度較上部源極/汲極區（S/DO)者還深且鄰接於第 二凹口（V2)。 518750 六、申請專利範圍 2. 如申請專利範圍第1項之DRAM晶胞配置，其中 -第二凹口（V2)之第一側面是面向第一凹口（VI)， -第一凹口（VI)之側面是面向第二凹口（V2)。 3. 如申請專利範圍第1或第2項之DRAM晶胞配置，其中 上部源極/汲極區（S/DO)鄰接於基板（1)之表面，第一凹 口（VI)和第二凹口（V2)由此表面開始。 4. 如申請專利範圍第1或第2項之DRAM晶胞配置，其中 此下部源極/汲極區（S / DU)之至少一部份配置於第二凹 口（V2)下方且鄰接於第二凹口（V2)之底部。 5·如申請專利範圍第1項之DRAM晶胞配置，其中記憶節 點（SK)只在第一凹口（VI)之側面之接觸區中鄰接於基板 (1) 〇 6·如申請專利範圍第1或第2項之DRAM晶胞配置，其中 -第二凹口（V2)配屬於第一記憶胞和第二記憶胞， -第一記憶胞之電晶體之閘極電極配置在第二凹口（V2)之 第一側面， -第二記憶胞之電晶體之閘極電極配置在第二凹口（V2)之 第二側面（其與第一側面相面對）且藉由閘極介電質 (GD)(其至少鄰接於第二凹口（V2)之第二側面）而與基板 (1)相隔開， -第二記憶胞之電晶體之閘極電極是與第一記憶胞之電 晶體之閘極電極相隔開， -第二凹口（V2)配置在第一記憶胞之第一凹口（VI)和第二 記憶胞之第一凹口（VI)之間， 518750 六、申請專利範圍 -第一記憶胞之電晶體之下部源極/汲極區（S/ DU)是與第 二記憶胞之電晶體之下部源極/汲極區（S / DU)相一 致。 7. 如申請專利範圍第6項之DRAM晶胞配置，其中在第一 記憶胞之電晶體之閘極電極和第二記憶胞之電晶體之閘 極電極之間配置一個位元線接觸區（K)，其到達第一記憶 胞之電晶體之下部源極/汲極區（S / DU)且與第一記憶胞 之電晶體之閘極電極和第二記憶胞之電晶體之閘極電極 都相隔開。 8. 如申請專利範圍第6項之DRAM晶胞配置，其中設有一 種以隔離區⑴塡入之隔離溝渠（IG)，其在側面上須圍繞 第二凹口（V2)，第一記憶胞之第一凹口（VI)之至少一部份 以及第二記憶胞之第一凹口（VI)之至少一部份，使第二 凹口（V2)鄰接於隔離溝渠（IG)之一部份且鄰接於隔離溝渠 (IG)之與該部份相面對之一部份。 9. 如申請專利範圍第8項之DRAM晶胞配置，其中此隔離 溝渠（IG)在基板（1)中之深度較第一記憶胞之電晶體之下 部源極/汲極區（S/DU)還深。 10. 如申請專利範圍第8項之DRAM晶胞配置，其中 一第一記憶胞和第二記憶胞形成一對， -具有許多類似於此對而構成之其它對（pair)， -這些對形成各列， -位元線（B)沿著各列而延伸， -須配置這些對，使一列之各對之第一凹口（VI)和第二凹 518750 六、申請專利範圍 口（V2)沿著此列而相鄰地配置著， -字元線（W)垂直於各列而延伸， -相鄰之字元線（W)相互間之距離是相同的， -字元線（W)交替地覆蓋第一凹口（VI)及重疊於第二凹口 (V2)， -記憶胞之電晶體之閘極電極是字元線（W)之一部份。 11. 一種DRAM晶胞配置之製造方法， -須產生各記憶胞，其分別具有一個電容器和一個電晶 體， -此電晶體是以垂直式電晶體產生， -對此電容器而言，須在基板（1)中產生第一凹口（VI)， -第一凹口（VI)設有電容器介電質（KD)， -此電容器之記憶節點（SK)產生於第一凹口（VI)中， -須產生此記憶節點（SK)，使其至少在第一凹口（VI)之側 面之接觸區中鄰接於基板（1)，其特徵爲： -產生第二凹口（V2)，其與第一凹口（VI)相隔開， -電晶體之閘極電極在第二凹口（V2)中產生於第二凹口 (V2)之至少第一側面上且藉由閘極介電質（GD)(其至少 鄰接於第一側面而產生）而與基板（1)相隔開， -須產生此電晶體之上部源極/汲極區（S/DO)，使其鄰接 於第二凹口（V2)且在第一凹口（VI)之側面之接觸區中鄰 接於記憶節點（SK)， -須產生此電晶體之下部源極/汲極區（S/DU)，使其在基 板（1)中之深度較上部源極/汲極區（S/DO)者還深且鄰 -4- 518750 六、申請專利範圍 接於第二凹口（V2)。 如申請專利範圍第11項之方法，其中 -須產生閘極電極，使第二凹口（V2)之第一側面是面向第 一凹口（VI)， -第一凹口（VI)之側面是面向第二凹口（V2)。 η如申請專利範圍第11或第12項之方法，其中須產生上 部源極/汲極區（S/DO)，使其鄰接於基板（1)之表面，第 一凹口（VI)和第二凹口（V2)由此表面開始。 14. 如申請專利範圍第11或第12項之方法，其中在產生第 二凹口（V2)之後進行一種植入以產生下部源極/汲極區（S /DU)，使下部源極/汲極區（S/DU)鄰接於第二凹口之底 部。 15. 如申請專利範圍第11或第12項之方法，其中 -產生第二凹口（V2)以用於第一記憶胞和第二記憶胞中， -須產生第一記憶胞之電晶體之閘極電極，使其配置在 第二凹口（V2)之第一側面上， -須產生第二記憶胞之電晶體之閘極電極，使其配置在 第二凹口（V2)之第二側面（其與第一側面相面對）且藉由 閘極介電質（GD)(其至少鄰接於第二凹口（V2)之第二側 面）而與基板（1)相隔開， -須產生第二記憶胞之電晶體之閘極電極，使其與第一 記憶胞之電晶體之閘極電極相隔開， -須產生第二凹口（V2)，使其位於第一記憶胞之第一凹口 (VI)和第二記憶胞之第一凹口（VI)之間， 518750 六、申請專利範圍 -第一記憶胞之電晶體之下部源極/汲極區（S / DU)是與第 二記憶胞之電晶體之下部源極/汲極區（S / DU)相一 致。 16·如申請專利範圍第15項之方法，其中在第一記憶胞之電 晶體之閘極電極和第二記憶胞之電晶體之閘極電極之間 產生位元線接觸區（K)，其到達第一記憶胞之電晶體之下 部源極/汲極區（S/ DU)且與第一記憶胞之電晶體之閘極 電極及第二記憶胞之電晶體之閘極電極都互相隔開。 17·如申請專利範圍第15項之方法，其中 -產生一種以隔離區（I)塡入之隔離溝渠（IG)，其在側面圍 繞基板（1)之區域， -須產生第一記憶胞之第一凹口（VI)及第二記憶胞之第一 凹口（VI)，使第一記憶胞之第一凹口（VI)之至少一部 份（其包含所屬側面之接觸區）及第二記憶胞之第一凹 口（VI)之至少一部份（其包含所屬側面之接觸區）配置於 基板（1)之區域內部中， -爲了藉助於遮罩（M)(其未覆蓋一種條形，此條形橫越此 基板（1)之區域）而產生第二凹口（V2)，須選擇性地對隔 離區（I)來對基板（1)進行非等向性蝕刻。 18. 如申請專利範圍第π項之方法，其中產生該隔離溝渠 (IG)，其位置較第一記憶胞之電晶體之下部源極/汲極區 還深。 19. 如申請專利範圍第π項之方法，其中 -在隔離溝渠（IG)產生之前產生第一凹口（VI)， 六、申請專利範圍 -須產生電容器介電質（KD)，使其覆蓋第一凹口（VI)之底 部及第一凹口（VI)之側面直至基板（1)表面下方之第一 深度（T1)爲止， -在產生電容器介電質（KD)之後須產生記憶節點（SK)，使 其塡入第一凹口（VI)中直到至少基板（1)之表面爲止， -須產生此隔離溝渠（IG)，使其到達記憶節點（SK)中，較 第一深度（T1)還深且須重疊於第一凹口（VI)，使記憶節 點（SK)只在第一凹口（VI)之側面之接觸區中鄰接於基 板⑴。 20.如申請專利範圍第15項之方法，其中 -第一記憶胞和第二記憶胞形成一對， -產生許多類似於此對而構成之其它對， -這些對形成各列， -產生位元線（B)，其沿著各列之一而延伸， -須配置這些對，使一列之各對之第一凹口（VI)和第二凹 口（V2)沿著此列而相鄰地配置著， -垂直於各列而產生字元線（W)， -須產生字元線（W)，使相鄰之字元線（W)之間具有相同 之距離， -須配置這些對，使字元線（W)交替地覆蓋第一凹口（VI) 及重疊於第二凹口（V2)， -產生記憶胞之各電晶體之閘極電極作爲字元線（W)之一 部份。