TW490676B - Method and apparatus for testing a video display chip - Google Patents

Description

490676

【發明之技術領域】 本發明係概括關於視頻顯示晶片，尤指一種供測試 顯不晶片之方法及裝置。 【背景技藝】 視頻晶片一般包含由一儲存電容器及一旁路電晶體 一之像素。儲存在各種電容器之資料，集體 。所儲存之影像藉在晶片上照射光線，並 知描影像予以”讀"出。 問内容輸出之模式’在此等晶片之製造上 用如成俨F曰詈曰片不可能測試，直到晶片予以封裝以便 。這允許將一測試影像載入裝置，並且 量除去及檢棄。；缺陷之袭置’並將其自 裝。此為一 c曰主 缺未被檢出，直到晶片被完 經確定A有:二之過私，因為製造成本已投資在生羞 左確疋為有缺陷之封裝部份。 & 因此期望能在以# # WΑ 之視頻晶片。所需二：裝視頻晶片前’筛除有 案’以在最後封裝此f置」重對晶：提供-套測試次 【發明之概述】此衣置削，完全查證裝置之可操f 根據本發明，_插 列之視頻晶片之方Ϊ f忒包含許多訊號線成矩陣子 端，利用訊號線之另：=加一電壓電位至訊號； 閘，在電晶體鏈之二：區動一串聯連接鏈之電晶，

檢測電位。該方、去另:^力;電壓，並在電晶體鏈之J 忒另匕括在訊號線之一端載入一輸^ 視頻 所構 包含 目視 造成 其作 然後 該批 全封 現在 缺陷 方 性。 式排 .之一 之 一端 位元 490676 修正

i 號 89Π17Π9 五、發明說明（2) 里-罜、，並榀測在矾號線之另一端所形成之圖型。將輪入之 2檢測之_比較，藉以可在訊號線檢測各種缺陷。 一 ^、Pe本务明之視頻晶片，包括一矩陣之視頻儲存元件， 灯廷擇器供將一列視頻影像載入在矩陣之一選定列， =器供在矩陣選擇一列。視頻晶片另包括一 “於: ^二兄置之仃測試暫存器，致使行線連接在其之間。同 在其=測試暫存器相反於列選擇器配置’致使列線連接 # H ，為包括暫存器供接收一輸入之測試圖型，及f晋 供.¾動测試圖型至杆蜱 -- 及衷置 收一圖刑至仃線仃測试暫存器在行線之另一端接 ，仉而將輸入之測試圖型對 + 之㈣比較，藉以可在行線確以料在綠式暫存器 列遥擇器包括暫存器供接收一輸入 供驅動測試_至列線。列測試暫存器置 收一選_^，從而將輸入之測試 a —端接 之圖型t卜梦、，f -毛對储存在列測試暫在哭、 比較，错以可在列線確定缺陷。 ' 专存益 【貫施本發明之最佳方式】

請參照圖1，_視頻晶片1()() W ⑽’成列及行順序排列。圖6顯示=之儲存元件 旁路電晶體14，耗合為„元件，包 112。一般而言，一行 /及一列（字）選擇線 ^，其然後驅動訊號至每一°㈣114收-—掃描線之視頻訊 器1 02驅動一控制訊號至唆二主要列選擇暫存 N蜾112，致使行線114

麵 ___國_ 89111702.ptc 第5頁 490676 案號 89111702 五、發明說明（3) 所載有之視頻訊號通過旁路電晶體1 4傳至包含選定列之儲 存元件之電容器1 6。 本發明之行暫存器1 0 4包括一測試輸入丨3 6，供接收一行 =試訊號YTST。行測試訊號YTST包含一位元見望，其經由 時鐘訊號CCLK串行移入。同樣，列暫存器丨〇 2包括一測試 輸入138，供接收一列測試訊號XTST(也是位元圖型），其 經由時鐘訊號RCLK計時入。 " 胡暫時參照圖4及5中所示列及行暫存器1〇2及1〇4之方塊 圖。如圖4中所示，行暫存器104包含一暫存器組厶 其輸出構成行線114。訊號CCLX將來自一多工哭4〇口4之資料 2料至暫存器組合4G2。多工器4G4予以搞合為接收視 頻知描線VIDEO及測試資料YTST作為輪入。依行啟動訊 頻φ訊號-或測試訊號將會串行移位至暫存器組b :。〇圖4中所不。判定行啟動訊號CEN將行暫存器〗〇4 =於視頻輸出模式，同時藉解除判定CEN而進入測試模 y示㈣存器⑽由―解碼器502及—暫#||組合5〇 f成，其母一之輸出藉〇R閘5〇6 —起予以⑽運算。〇R 輸出構成列線1 1 2。解碼哭5 0 2办抽一〜士 甲之 而暫存哭n〇4勺：兩態有效啟動輪入， 哭II: ί 低態有效啟動輸入。因此，解碼 ^線112^/載组有合一在/壬何一次被列啟動訊號剛啟動，因而 ，輪=，而解除判定繼，藉以選擇測試模t在擇視 ，解碼益502接收選擇訊號RSEL，以使與目前掃描』關 第6頁 89111702.ptc 490676

案號 89111702 五、發明說明（4) ..,

.'〜—J 模式’如以下所將解釋，列線112 i ;二ΐί 驅動。此係在時鐘訊細之 4並：=定^ Μ4，亚解除判疋啟動訊號REN所達成。 請回至圖1 ’可看出每一行線J14及 土 ^至-行測試暫存器! 2 4及一暫 7端气別 暫存器1 24接收一時鐘訊號T-CCU及一主仃屑5式 T—CLR。同樣，列測試暫存器】22接收—日字^ = ^虎 巧同之暫存器清除訊號T_CLR。請予察知，里則^ RCLK及 精其自身暫存器清除訊號予以清除。丁 /、二存:六可 暫；-測試暫存_及124設有：輸：除夠。 γ子器之、連續性輸出RC_c〇NT予以叙合至一單末一自^ :測試 仃測試暫存器丨24包括一串行輸 而w、'即點 130為較佳由出认連、，、〇至即，.』130 此並不必要。單—節點 試（以下解釋吾人擬想„將會早獨進行列及行連續性測 裝置之接腳計數；J : -早-輸出節點為較佳’由於其使 聯連接曰可看出每一測試暫存器122及124包括-串 Vdd，及宽-電晶體2〇2。電晶體鏈之第一端予以耦合至 曰姊τ 端予以耦合至節點1 。圖2示使用N-通道雷 曰"’不心使财-舰裝置。-先前電晶頻26^電極 ιό ιό

89111709 五、發明說明（5) 體202之門1'-至丨^後電晶體2〇2C之汲極端子。每-電晶 之閘在打測試暫存器124之情形子以刼入5 料）線U 4之遠端，赤户、，炙『月形予以耦合至一仃（貧 至一 m θ 或在列測試暫存器122之情形予以耦合 主予）線11 2之遠端。 自圖2也明白，在每一測^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ 114及112另饋入至一击挪、奈/仔°。1 Μ及122之仃及子線 此等觸發哭電 連接之觸發器電路210之組合。 份。每^ & 之構成測試暫存器1 22及1 24之暫存器部 ::觸發器電路210設有二輸入：一第一輸入214供接 ::ΐί:=124及m ;及-第二輸入212予以搞合至 叶時4 D卢C; lT電路之輸出21 6。每—觸發器電路也接收一 方丨丨、目,ι砷軏— Λ暫存裔1 24之情形為T CCLK，及供 列測试暫存器122為T RCLK。s从乂 一 鐘訊號之一補碼。最後提供另外於經由反相器220提供時 設每-觸發器電路”暫；!:：;入供-CLR訊號，以重 Φ91R , ^ 在暫存裔組合之最後觸發器電路之輪 出2 1 6在歹丨J測試暫存器1 2 2夕样Λ,又 * "、目丨4批七 之f月形予以耦合至節點132，及 在仃測试暫存器124之情形耦合至節點Η*。 現睛參照圖3，本發明之觸益^ + ^ 个知月 <觸發裔電路各由一對NOR閘302 ⑽閘予以交又耦合，閘3°2之輸出予以耦 二至間2〇4之反相輸入，及閘3。4之輪出通過旁路 3一26 =至閉^之#反相輪入。閉3〇2之反相輸入接收第 ft :2 Φ曰；將為一灯線或一列線，而其非反相輸入通 過旁路電晶體322 ·合至第二輸人212。閉3。4之非反相輪 入接收CLR §fl號，以重設觸發$電路。 閘302之輸出通過旁路電晶體324耦合至一鎖存器電路。

、發明說明(?^7。2 鎖存器電路係I σ : 合成一種回庐姐反相器312及314，通過旁路電晶體328耦 觸發器電路構成。反相器312之輪出予以耦合至 之正緣予以ί 旁路電晶體326及324藉時鐘訊號 向邊緣予以;ίί:而旁路電晶體32 2及328藉時鐘脈衝之負 114現之將:二根據本發明之行及列線之測試方法。考慮行線 136予試。請參照圖1 ’ 一位元隐經由測試輸入 择，/、目丨^串仃主至行暫存器104，每一行線—位元。在連 =丨測试之h形，位元遲_!僅只均為一。其次，凰^予以 輸出至行線1 1 4，因此將位元Μ傳至行測試暫存—524。 ，位在節點1 3 0予以監視。請參照圖2，可看出包含在行測 "式暫存為1 2 4之電晶體鏈電晶體2 〇 2，在最初均斷開。在節 點1 3 0之電位因此謂為三態，亦即在一種高阻抗狀態，浮 動，分開。在輸入1型予以驅動至行線時，有些或所有電 晶體將會接通。在所有行線丨丨4完整無損之情形，每一電 晶體2 0 2將會接通。從而，出現在節點丨3 〇之電位將為 (Vdd-Vth) ’其中Vth為電晶體之界限電壓，並且假設邏輯 一為Vdd。在另一方面，在一條或多條行線丨14斷開之情 形’則對應電晶體2 0 2將會不導電，並因此節點1 3 〇將會保 持二悲。因此’ k視郎點1 3 0自其初始三態狀況至非 '三態’ 狀況之變化，便產生在所有列線當中具有連續性之指示。 列線1 1 2之連續性測試係以與供行線丨丨4之相同方式所達 成。第一，將一之ϋ經由測試輸入1 38串行移入至列暫 存器102。在週一璧中之每一位元予以同時驅動至列線112，

89111702.ptc 第9頁 4^υϋ7ό

j號 891117Π9 五、發明說明（7) ::匕將_傳至列測試暫存器122 广;點13°將會自三態狀況變化至有2 右二再次假設邏輯—為在電位Vdd。如果任何列線 有關’郎點13〇將會保持在其初始三態狀況。7歹m 並；ίί:賣性，適合確定任何行或列線是否折衷，測試 開提供資訊。…測試不檢測短： 2=Γ 2存器122及124之暫存器部份(觸發器電路 2 1 0 )挺供一種較綜合性測試。 α Ϊ二栽行(/])暫存器1〇4(1〇2)經由測試輸入136(138)予 動至5 2替之一及零之位元星1。其次，里^予以驅 發哭ΐ路1。ί Ϊ計時至行（列）測試暫存器1 24( 1 22 )之觸 ί::m觸發器電路之位元_然後予以計時出 即( 2 )，一次一位元。自暫存器讀出之週^對輪 入之=兀逼比較，藉以可確定在行（列）線之故障。例 t口冷Ϊ於輸入·®一望為一及零之一種交替，一對短路線將會 在碩出星型產生二連續之一。 曰 ，用適當之測試位元通一型，可能可達成更多的特定故障 之識別。例^，每一線（行或列）可個別測試斷開或短路狀 況。以在最咼有效位元（m〇st signif丨以以bit，MSB)位 置之線開始，測試逼一道將會由一在MS]g位置之一及在其他 ^兀位置之零所組成。1型在線予以驅動，並在測試暫存 1(122或1^4)之暫存器組合，在遠端予以接收。圖型予以 移出暫存器組合，並予以檢查。如果讀出選^之MSB為 零，則存在斷開。如果讀出1型包含在其他位元位置之

第10頁 490676 修正 8911170^ 五、發明說明（8) 一，則存在短路。使位元.77^ 一1 藉卿式次：線，i重複以：：：測試膨次一位置’ 至測i t i二例可看出，施加適當位元圖，，將其計時入 124二ί 為一最後實例，考慮顯示-組行或列線 " 之圖7。線之一呈現—斷開7 0 2，而一相鄰線顯示 7畊開、線之短路704，短路為在斷開之順流處。施加輸 ^測试1型1 N1至行或列暫存器1 〇 4或1 〇 2，將會在對應 測試暫存器產生輸出里^0UT1。請察知斷開防止邏輯一在 測試凰^ΙΝ1出現在輸出Μ〇υτι。其次，施加一第二測 試凰^ΙΝ2。輸出為輸出M〇UT2。吾人可看出，輸出顯 i = 並且將0UT1與0UT2比較，藉以可作成關：^障 貝之、、、口卿。此實例因此顯不可能需要應用多 及分析輸出星^，俾檢測某些故障。 ⑴ 【元件編號說明】 10 12 14 16 矩陣 儲存元件 旁路電晶體 電容器 100 視頻晶片 102 列暫存器 104 行暫存器 112 列（字）線 114 行（資料）線

89111702.ptc 490676 9L 3. λ i,..；； 案號89111702_丨年月 D日 修正 五、發明說明（9) l — 122 列測試暫存器 12 4 行測試暫存器 130 節點 13 2 串行輸出 1 34 串行輸出 13 6 測試輸入 13 8 測試輸入 202 電晶體 202A 電晶體 2 0 2B 電晶體 20 2C 電晶體 210 觸發器電路 2 1 0 A 觸發器電路 2 1 0 B 觸發器電路 2 1 0 C 觸發器電路 212 第二輸入 214 第一輸入 216 輸出 22 0 反相器 3 0 2 閘 3 04 閘 312 反相器 314 反相器 32 2 旁路電晶體

89111702.ptc 第12頁 490676 . 丁 __3.

修正 _案號 89111702 五、發明說明（10) 324 旁 路 電 晶 體 326 旁 路 電 晶 體 328 旁 路 電 晶 體 402 暫 存 器 組 合 404 多 工 器 502 解 碼 器 504 暫 存 器 組 合 506 OR 閘 702 斷 開 704 短 路

89111702.ptc 第13頁 490676 案號 89111702 月 .a 修正 圖式簡單說明 _________________ 圖1為本發明之視頻晶片之方塊圖。 圖2為圖1中所示測試暫存器之方塊圖。 圖3為圖2中所示移位暫存器之方塊圖。 圖4及5為圖1中所示行及列暫存器之方塊圖 圖6示一代表性儲存元件。 圖7示根據本發明之故障檢測。

89111702.ptc 第14頁

Claims (1)

1. 490676 案號 89111702 9ί· 3· 2 ί 年 月’：曰. 修正 六、申請專利範圍 1. 一種在具有許多訊號線之電路中測試該訊號線之電完 整性之方法，包含： 施加一第一電壓電 在一串聯連 電位偏壓其每 端終端 一第 態； 施加 以及 在該 從而 之斷開 位之間 2. 如 施加 Μ係由 將該 號線之 讀出 將該 從而 該等訊 3. 如 含交替 位至每一訊號線之第一端； 接鏈之電晶體，在每一訊號線之第二端，以 一電晶體，該鏈之電晶體有一第一端終端及 ，該第二端終端可能在高阻抗狀態或導電狀 第二電壓電位至該鏈之電晶體之該第一端終端； 鏈之電 該弟二 ，及該 指示在 申請專 一測試 邏車葺一 測試圖 諸第二 該暫存 暫存器 在該暫 號線當 申請專 之一及 晶體之 端終端 第二端 任何該 利範圍 圖型至 及邏輯 _Μ傳入 端； 器之内 之内容 存器之 中之電 利範圍 零。 該第二端終端檢測電位； 在一高阻抗狀態指示在該訊號線之一 終端有電位在地電位與該第二電壓電 訊號線不存在斷開。 第1項之方法，另包括： 該等訊號線之該等第一端，該測試里 零之組合所構成； 至一暫存器，該暫存器配置在該等訊 容；以及 對該測試圖型比較； 内容與該測試圖型間之差異，指示在 短路及電斷開。 第2項之方法，其中，該測試圖型包

   89111702.ptc 第15頁 490676 案號 89111702 六、申請專利範圍 4 ·如申請專利範圍 大於該等電晶體之任 5 ·如申請專利範圍 頻記憶體裝置，及該 施加第一電壓之步驟 第一電壓傳至該鏈之 6 · —種在具有一矩

   試該等 在其 將出 暫存器 將該 在其 將出 存器； 將該 7 ·如 資料線 體之每 電壓， 8.如 字選擇 之電晶 终端施 貧料線及該等 第一端驅動一 現在該等資料 ， 第一測試圖型 第一端驅動，— 現在該 以及 弟二測 申請專 第1項之方法，Α Λ 何界限電壓。”中，癌弟一電位為 第1項之方法， 等訊號線為字/、中，忒電路為一視 包括同時啟動二，線，並且其中，該 碏電晶體之該等閑終端。 俾將该 陣之資料線及字線之記憶體電路 字線之電完整性之方法，包含：“ 第一測試圖型至該等資料線； 線之第二端之資料訊號儲存至一第一 對鎖存至該第一暫存器之資料 第二測試圖塑至該等字線；' +结—之資料訊號儲存至一第二暫 等字線之第二端 試圖型 利範圍 第二端 一閘終端，在 鏈之諸 利範圍 之一之 並在該 申請專 線之一之第二 體之每一閘終 加一電壓，並 對鎖存至該第二暫存器之資料比較。 第6項之方法’另包括以存在於該等 之電壓電位驅動一串聯連接鏈之電晶 該鍵之諸電晶體之第一端終端施加一 電晶體之弟一終端測量電壓電位。 第7項之方法，另包括以存在於該等 端之電壓電位驅動一第二串聯連接鏈 端，在該第二鏈之諸電晶體之第一端 在該第二鏈之諸電晶體之第二終端測

   \\326\2(1·\91·()3\89111702.pt 第16頁 490676 _案號89111702_年 月 ：曰、ί 修正_ 六、申請專利範圍 一一一—J 量電壓電位。 9.如申請專利範圍第6項之方法，其中，該第一及第二 測試圖型包含交替之邏輯一及邏輯零。 1 0. —種記憶體電路，包含： 許多儲存元件，成列及行方式排列； 一行資料暫存器，有許多輸出耦合至資料線，每一資料 線耦令至一行之該等儲存元件； 一字選擇器，有許多字選擇線，每一字選擇線耦合至一 列之該等儲存元件，每一字線有一端遠離該字選擇器，該 字選擇器為可操作以啟動該等字選擇線之任一，並另可操 作以啟動所有該等字選擇線；以及 一串聯連接鏈之電晶體，各有一閘終端耦合至該等字線 之一之末端，該鏈之諸電晶體有第一端耦合至一功率軌 條。 1 1.如申請專利範圍第1 0項之記憶體電路，其中，該等 電晶體為N-通道裝置。 1 2.如申請專利範圍第1 0項之記憶體電路，其中，該字 選擇器包括第一電路，以啟動一選定之字線，該字選擇器 另包括一列資料暫存器，供接收一位元圖型，及第二電路 供以該暫存器之輸出選擇性驅動該等字線。 1 3.如申請專利範圍第1 2項之記憶體電路，另包括一列 測試暫存器，有輸入耦合至該等字選擇線之該等末端。 1 4.如申請專利範圍第1 0項之記憶體電路，其中，每一 資料線有一端遠離該行資料暫存器，記憶體電路另包括一

   \\326\2d-\91-03\89111702.ptc 第17頁

   hil!· 3, 490676 _案號89111702_年月曰 修正_ 六、申請專利範圍 端耦合至該等行選擇線之一。 1 9.如申請專利範圍第1 8項之測試電路，其中，該第一 及第二鏈之諸電晶體各包括一端終端耦合至一功率軌條。 2 0.如申請專利範圍第1 8項之測試電路，其中，該等電 晶體各為一N- i|Jt裝置。

   89111702.ptc 第19頁