TW473751B - Multi-layer capacitor, wiring board, and high-frequency circuit - Google Patents

Multi-layer capacitor, wiring board, and high-frequency circuit Download PDF

Info

Publication number
TW473751B
TW473751B TW089102890A TW89102890A TW473751B TW 473751 B TW473751 B TW 473751B TW 089102890 A TW089102890 A TW 089102890A TW 89102890 A TW89102890 A TW 89102890A TW 473751 B TW473751 B TW 473751B
Authority
TW
Taiwan
Prior art keywords
multilayer capacitor
main surface
capacitor
electrode
patent application
Prior art date
Application number
TW089102890A
Other languages
English (en)
Inventor
Yoichi Kuroda
Masaaki Taniguchi
Yasuyuki Naito
Haruo Hori
Takanori Kondo
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Application granted granted Critical
Publication of TW473751B publication Critical patent/TW473751B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

473751 A7 ______B7___ — 五、發明說明（/ ) [發明背景] 1·發明領域 本發明係關於一種多層電容器、接線板及高頻電路， 且尤指一種可用於高頻電路之多層電容器，以及均包括有 多層電容器之一種接線板與一種高頻電路。 L相關前技之敘沭 習用上最爲普遍之多層電容器係由例如陶瓷介電衬料 所構成’且包括複數個介電層，其係疊合而成並具有_鼓 於其間之一內部電極。欲構成複數個電容器，複數對第_ 與第二內部電極係交替疊合並具有以疊合方向夾設於其_ 之特定介電層。因此，係構成一電容器本體。 第一與第二外部終端電極係分別設置於電容器本 第一與第二端表面上。第一內部電極具有延伸至電容器本 體之第一端表面的一引線，且該引線係電氣連接至第 部終端電極。第二內部電極具有延伸至第二端表面的〜^丨 線’且該引線係電氣連接至第二外部終端電極。 於該多層電容器，一電流係自第二外部終端電極而流 通至第一外部終端電極。更明確而言，該電流係自第二^ 部終端電極而流通至第二內部電極，並自第二內部電栋_ 由一介電層而流通至第一內部電極，且最後經由第〜内^ 電極而到達第一外部終端電極。 "" 該電容器之等效電路係串聯連接之C、L與R， C代表電容器之電容，L代表一等效串聯電感（ESL)，_ R代表一等效串聯電阻（ESR)，其主要由電極之電阻所 (請先閱讀背面之沒意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 473751 A7 ____B7 __ 五、發明說明（>") 組成。 該電容器之等效電路具有f；=l/ {2/Γ (LC) 1/2}之一 共振頻率，且若於高於共振頻率之頻率範圍時係無法作用 如同爲一電容器。換言之，當電感L (即ESL)愈小時， 共振頻率fQ係變得愈高，且該電容器係因而能夠工作於較 高之頻率。雖然已達成用銅作成之內部電極以降低ESR， 若意欲供用於微波範圍時係須具有小的ESL之一種電容器 〇 一種使用作爲連接至電源供應電路之一去耦合電容器 係亦需低的ESL，該電源供應電路係饋送電力至供使用於 工作站或個人電腦之一微處理單元（MPU)晶片。 第十九圖係一方塊圖，其顯示上述MPU 31與電源供 應器32之架構的一實例。 參考第十九圖，MPU 31包括一 MPU晶片33與一記 憶體34。該電源供應器32係饋送電力至MPU晶片33。 一去耦合電容器35係沿著由電源供應器32所延伸之電源 線路而連接至MPU晶片33。訊號線路係延伸於MPU晶片 33與記憶體34之間。 如同一般之去耦合電容器，關聯於MPU 31之去耦合 電容器35係用以吸收於電源供應電壓之雜訊以及平滑波動 。MPU晶片33具有500MHz (百萬赫茲）或更高之操作頻 率，而達到1GHz ( 10億赫茲）之操作頻率的某些晶片目 前係在硏發中。於與諸如MPU晶片33相匹敵之高速度應 用時，快速之電源供應功能係需有電容器。當電力係瞬時 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線 473751 A7 ---— __B7_________ 五、發明說明（$ ) 需要時，諸如於啓動時，快速之電源供應功能係於數個ns (十億分之一秒）內由儲存在一電容器中之電能而饋送電 力。 MPU 31係因此需要具有盡可能低的電感之一去耦合 電容器35，例如i〇pH (兆分之一亨利）或更低之電感。 因此’一種具有低電感之電容器係需用以作用爲去耦合電 容器。 舉例而言，具有操作時脈頻率450MHz之MPU晶片 33係供應以DC (直流）1.8伏特至2.0伏特，且其功率消 耗係23W (瓦特），即係汲取12A (安培）之電流。欲降 低功率消耗，當MPU 31未被使用時係設定操作於功率消 耗爲1W之睡眠模式。當MPU 31係由睡眠模式改變爲作 用模式時’ MPU晶片33係需供應足夠之電力以於數個時 脈內啓動作用模式。於450MHz之操作時脈頻率，當 MPU 31係由睡眠模式改變爲作用模式時，必須於4至7ns 內供應電力。 由於自電源供應器32所饋送之電力係不夠快，儲存於 MPU晶片33鄰近處之去耦合電容器35中的電荷係先放電 ，以饋送電力至MPU晶片33，直到由電源供應器32所饋 送之電力係起始爲止。 於1GHZ之操作時脈頻率，於MPU晶片33鄰近處之 去耦合電容器35的ESL値係需爲ΙΟρΗ或更小，以供該去 耦合電容器35可於前述方式而作用。 典型多層電容器之ESL範圍係自500pH至800pH，其 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂·丨 ------I . 473751 A7 __ _ B7___ -一 五、發明說明（4) 係遠遠超過上述之ΙΟρΗ。此電感成分係因爲建立之磁通（ 其方向係由流通於多層電容器之電流所決定）而建立於多 層電容器，且一自感係歸因於該磁通而建立。 於此等狀況下，可達成低ESL値之多層電容器的結構 係已曾於美國專利第5,880,925號、日本尙未審查之專利 公告第2-159008號、日本尙未審查之專利公告第1卜 144996號、以及日本尙未審查之專利公告第7-2〇1651號 中提出。 達成低ESL値之上述揭示方法係主要基於消除於多層 電容器中感應之磁通。欲消除該磁通，流通於多層之電流 方向係多變化（多樣化）的。欲使得該電流方向爲多變化 ，配置於電容器本體之外表面的終端電極數目係增加，俾 使電氣連接至個別之外部終端電極的內部電極引線數目係 增加。同時，內部電極之引線係對齊於數個不同方向。 達成於多層電容器之低ESL値之該已提出方法的功效 係不充分。 舉例而言，美國專利第5,880,925號與日本尙未審查 之專利公告第2-159008號係揭示一種結構，其中內部電極 之引線係延伸至電容器本體之相對側。所估測的結果是， 該種結構可達成大約l〇〇pH之低ESL値。 日本尙未審查之專利公告第11-144996號係揭示〜種 結構，其中內部電極之引線係延伸至電容器本體之四側， 且指出最佳ESL値係40PH。 日本尙未審查之專利公告第7-201651號係揭示一種結 6 (請先閱讀背面之注意事項再填寫本頁)
I |線_ 尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 473751 A7 __ B7______ 五、發明說明（^) 構，其中內部電極之引線係延伸至電容器本體之頂與底主 表面，且指出最佳ESL値係50pH。 緣由於此，並聯連接之複數個多層電容器必須係習用 地安裝於一接線板，以於具有用於MPU晶片之多層電容器 的高頻電路（包括電源供應線）達成低至如同i〇pH之 ESL値。結果係，該複數個多層電容器所需之安裝面積係 增加，其阻礙被納入於高頻電路之電子元件的緊密（小巧 )設計之達成。 [發明槪論] 欲克服上述之問題，本發明之較佳實施例係提出一種 改良式多層電容器，其達成極低之ESL値，並提出一種接 線板及一種高頻電路，其二者均納入可達成極低之ESL値 的多層電容器。 本發明之一較佳實施例之一種多層電容器包括一電容 器本體，其具有二個相對之主表面以及接合於主表面之四 個側表面。該電容器本體包括··複數個介電層，延伸平行 於主表面；以及至少一對第一與第二內部電極，其係相對 於彼此並與插設於其間之一特定介電層以界定一電容器單 元。 本發明之多層電容器係構成以克服習用裝置之問題。 較明確而言，一第一側表面終端電極與一第二側表面終端 電極係設於電容器本體之側表面之至少一者上，而至少一 個主表面終端電極係設於電容器本體之主表面之至少一者 上。 7 丨 _ __ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線 473751 B7 五、發明說明（^ ) 第一側表面終端電極與第二側表面終端電極係分別電 氣連接至第一內部電極與第二內部電極，而第一內部電極 與第二內部電極之一者係經由穿透介電層之一穿孔導體而 電氣連接至主表面終端電極。 第一側表面終端電極與第二側表面終端電極係較佳設 於二個側表面之各者上，且更佳係設於四個側表面之各者 上。 第一側表面終端電極與第二側表面終端電極係較佳爲 彼此相鄰而配置於該等側表面之各者上’且更佳爲彼此相 鄰而配置沿著四個側表面之各者上° 該主表面終端電極可係設於二個主表面之一者上，或 者可係設於二個主表面之各者上。 該穿孔導體可包括穿透內部電極之一部位’其方式俾 使該穿孔導體係保持與未連接至其之內部電極爲電氣隔離 。此種配置係施行於當包括複數個內部電極時’即第一與 第二內部電極。 該等主表面終端電極較佳包括一第一主表面終端電極 與一第二主表面終端電極，其係分別電氣連接至％ —內部 電極與第二內部電極。於此例中，第一主表面終端電極與 第二主表面終端電極可係僅設於二個主表面之一者上，或 者可係設於二個主表面之各者上。於主表面之各者，配置 於最靠近第一主表面終端電極之一者係較佳爲第二主表面 終端電極，而配置於最靠近第二主表面終端電極之一者係 較佳爲第一主表面終端電極。 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線一 473751 B7 五、發明說明（7 ) 當係配置第一主表面終端電極與第二主表面終端電極 時，第一主表面終端電極可係設於一個主表面上，而第二 主表面終端電極可係設於另一個主表面上。 較佳而言，該等穿孔導體包含一第一穿孔導體與一第 二穿孔導體，該第一穿孔導體將第一內部電極電氣連接至 第一主表面終端電極且俾使該第一穿孔導體係保持與第一 內部電極爲電氣隔離，該第二穿孔導體將第二內部電極電 氣連接至第二主表面終端電極且俾使該第二穿孔導體係保 持與第一內部電極爲電氣隔離。 該等側表面終端電極可包括一電極，其叉開爲二個相 鄰之側表面。 較佳而言，本發明較佳實施例之電容器本體的該主表 面係槪括爲方形。 本發明較佳實施例之多層電容器係可使用作爲一個去 耦合電容器，其係連接至一微處理單元中之一微處理單元 晶片的電氣電路。 此外，根據本發明較佳實施例之一種多層電容器可係 納入並安裝於一種接線板上。一微處理單元晶片可係安裝 於根據本發明之此較佳實施例之一接線板上。 較佳而言，於該多層電容器上之主表面終端電極係運 用一緩衝（bump)連接電極而連接至接線板。該多層電容 器之側表面終端電極可係連接至接線板。 再者’本發明之另一較佳實施例可係一種尚頻電路， 其納入本發明之各個較佳實施例之多層電容器。 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -----訂---------線 473751 A7 _B7_ 五、發明說明（（f ) 本發明之其他特點、要素、特徵以及優點將係藉由參 照隨附圖式而詳細說明於後。 [圖式簡單說明] 第一圖係顯示本發明一第一較佳實施例之一種多層電 容器的示意平面圖； 第二圖係顯示第一圖之多層電容器之外觀的立體圖； 第三圖係顯示第一圖之多層電容器之內部結構的截面 圖，其中第三A圖顯示沿著一第一內部電極延伸之一橫截 面，第三B圖顯示沿著一第二內部電極延伸之一橫截面； 第四圖係第一圖之多層電容器之一橫截面圖，取自於 第三A圖與第三B圖中之IV-IV線； 第五圖係本發明一第二較佳實施例之一種多層電容器 的一橫截面圖，對應於第四圖； 第六圖係本發明一第三較佳實施例之一種多層電容器 的一橫截面圖，對應於第四圖； 第七圖係顯示一種多層電容器的示意平面圖，作爲相 較於第一圖所示之多層電容器的一第一比較例； 第八圖係顯示一種多層電容器的示意平面圖，作爲相 較於第一圖所示之多層電容器的一第二比較例； 第九圖係顯示本發明一第四較佳實施例之一種多層電 容器的示意平面圖； 第十圖係顯示本發明一第五較佳實施例之一種多層電 容器的示意平面圖； 第~f 圖係顯不本發明一第六較佳實施例之一種多層 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) —訂---------線 473751 A7 ____B7 _ 五、發明說明（7) 電容器的示意平面圖； 第十一圖係威不本發明一第七較佳實施例之一種多層 電容器的示意平面圖； 第十二圖係顯不本發明一第八較佳實施例之一種多層 電容器的示意平面圖； 第十四圖係顯示本發明一第九較佳實施例之一種多層 電容器的示意平面圖； 第十五圖係顯示本發明一第十較佳實施例之一種多層 電容器的示意平面圖； 第十六圖係顯示本發明一第^一較佳實施例之一種多 層電容器的示意平面圖； 第十七圖係示意顯示一種微處理單元之架構的一橫截 面圖，包括其界定一個去耦合電容器之本發明較佳實施例 的一種多層電容器； 第十八圖係示意顯示一種微處理單元之架構的一橫截 面圖，包括其界定一個去耦合電容器之本發明較佳實施例 的一種多層電容器，其中該微處理單元具有不同於第十七 圖所示微處理單元者之架構;及 第十九圖係一方塊圖，其示意顯示相關於本發明之一 微處理單元與一電源供應器之架構。 [元件符號說明] 1 ' la、lb 多層電容器 2'3 主表面 4"7 側表面 11 本紙張尺度中國國家標準（CNS)A4規格(210 x 297公爱） ' " (請先閱讀背面之注意事項再填寫本頁) 訂---------線一 473751 A7 _B7 五、發明說明（/D) 8 電容器本體 9 介電層 10、11 內部電極 12、13 側表面終端電極 14、15 主表面終端電極 16、17 穿孔導體 19 間隙 20-29 多層電容器 31 微處理單元（MPU) 32 電源供應器 33 MPU晶片 34 記憶體 35 去耦合電容器 36 MPU 37 腔部 38 多層接線板 39 MPU晶片 40 多層電容器 41 母板 42 電源供應熱（hot)電極 43 接地電極 44 穿孔導體 45 特定主表面終端電極 46 特定側表面終端電極 12 (請先閱讀背面之注意事項再填寫本頁) 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 473751 A7 _B7 五、發明說明（〖/ ) 47 穿孔導體 48 特定終端 49 穿孔導體 50 熱導體岸面（land) 51 穿孔導體 52 特定主表面終端電極 53 特定側表面終端電極 54 穿孔導體 55 特定終端 56 穿孔導體 57 接地導體岸面 58 MPU 59 多層電容器 [較佳實施例詳細說明] 第一圖至第四圖顯示根據本發明一第一較佳實施例之 一種多層電容器1。第一圖係一平面圖，其示意顯示多層 電容器1之終端電極的佈局（layout)。第二圖係一立體 圖，其顯示多層電容器1之外觀。第三A圖與第三B圖係 顯示多層電容器1之內部結構的截面圖，說明其不同之橫 截面。第四圖係多層電容器1之一橫截面圖，取自於第三 A圖與第三B圖中之IV-IV線。 多層電容器1包括一電容器本體8，其具有二個相對 之主表面2、3以及四個側表面4、5、6與7，側表面4、5 、6與7係接合於主表面2、3。於此較佳實施例，主表面 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線' 473751 A7 --______B7___ 五、發明說明（/\) 2、3係較佳爲大致方形。 電容器本體8包括:複數個介電層9 (例如由陶瓷介電 材料所作成），延伸平行於主表面2與3;以及複數對第一 內部電極10與第二內部電極11，其係相對於彼此並與插 設於其間之一特定介電層9以界定一電容器單元。於此較 佳實施例，第一與第二內部電極10與11具有之形狀係較 佳爲大致彼此相同，但係配置爲相對於彼此而作旋轉約9〇 度。至於內部電極圖案，較佳係僅使用單一型圖案，因而 簡化電容器之製程。 於此說明書中，“電容器單元”係指以一對內部電極 建立電容之最小單元。 形式爲帶狀（band)之複數個第一與第二側表面終端 電極12與13係延伸沿著電容器本體8之側表面4至7， 且進而延伸以部分覆蓋主表面2與3。 較明確而言，總共爲三個之側表面終端電極係較佳設 於側表面4至7之各者上。該等第一側表面終端電極12與 第二側表面終端電極13係交替配置爲，沿著該四個側表面 4至7，以一個第一側表面終端電極12相鄰於一個第二側 表面終端電極13。 複數個第一與第二主表面終端電極Η與15係設於電 容器本體8之一個主表面2，且其形式較佳爲大致圓形構 件。 於此較佳實施例，二個第一主表面終端電極14與二個 第二主表面終端電極15係較佳設於主表面2，俾使配置爲 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） " ' (請先閱讀背面之注音？事項再填寫本頁} ---I--I I ^ · I I I I----· 473751 A7 _B7 _ 五、發明說明（/') 最靠近第一主表面終端電極Η之一者係第二主表面終端電 極15，且俾使配置爲最靠近第二主表面終端電極15之一 者係第一主表面終端電極14。 第三A圖顯示沿著第一內部電極10延伸之一橫截面 ，而第三B圖顯示沿著第二內部電極11延伸之一橫截面 〇 參考第三A圖與第四圖，第一內部電極10係延伸至 該四個側表面4至7之各者，且係以其末端而電氣連接至 第一側表面終端電極12。 參考第三B圖與第四圖，第二內部電極11係延伸至 該四個側表面4至7之各者，且係以其末端而電氣連接至 第二側表面終端電極13。 穿透特定介電層9之第一穿孔導體16係配置於電容器 本體8，以電氣連接第一內部電極10至第一主表面終端電 極14。穿透特定介電層9之第二穿孔導體17係配置於電 容器本體8，以電氣連接第二內部電極11至第二主表面終 端電極15。 又，爲形成上述穿孔導體16, 17，例如係於前述電容 器本體8之製浩渦程中，於層積前之特定陶瓷薄板上以衝 頭或類似方式等開設小孔，並於其中充塡導電件膠。 於此較佳實施例中，爲了建立出巨大電容量，複數個 第一內部電極10及第二內部電極11係交替配置於介電層 9之疊合方向，而複數對個別電極之相對部位係彼此相對 ，因而界定複數個電容器單元。該複數個電容器單元則透 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------% 473751 A7 ------- - B7____ 五、發明說明（/γ) 過第一及第二穿孔導體16與17而並聯連接。 以此配置，第一穿孔導體16穿透並延伸穿過第二內部 笔極11，问時電氣連接該複數個第一內部電極10。弟一穿 孔導體Π穿透並延伸穿過第一內部電極10，同時電氣連 接該複數個第二內部電極11。 第二內部電極11具有繞於第一穿孔導體16之一間隙 18，藉其該第一穿孔導體16係與第二內部電極11爲電氣 隔離。第一內部電極10具有繞於第二穿孔導體17之一間 隙19，藉其該第二穿孔導體17係與第一內部電極1〇爲電 氣隔離。 第一圖顯示所構成的多層電容器1之終端電極12至 15之佈局。參考第一圖，側表面終端電極12及13係顯 示大致爲矩形，但亦可爲其他形狀。爲區別第一側表面終 端電極12及第二側表面終端電極13，第一側表面終端電 極12係以黑色顯不。第一主表面終端電極I4及弟一主表 面終端電極15係顯示大致爲圓形，但亦可爲其他形狀。爲 區別第一主表面終端電極14及第一主表面終牺電極’ 第一主表面終端電極14係以黑色顯示。 在此較佳實施例中，多層電容器之流通的典型電流係 以箭頭標示於第一圖。 參考第一圖，電流係以種種方向而流通於多層電容器 1的主表面2之大約中央處以及於電容器本體8之側表面4 至7的附近處。由此等電流所建立之磁通係被有效率地淸 除，且磁通的產生係因此得以控制。電流承載路徑之長度 16 t紙張尺度適 (eNS)A4 雜（21Q χ 297 n} " (請先閱讀背面之注意事項再填寫本頁) 訂---------線 » 473751 A7 _BT^_ 五、發明說明（丨 係因而縮短。結果爲，多層電容器1之ESL値係大爲減少 以至極低値。 (請先閱讀背面之注意事項再填寫本頁) 相較於矩形之電容器本體，由於多層電容器1的電容 器本體8之主表面2及3係爲大致方形，第一及第二側表 面終端電極12與13、以及該等主表面終端電極14及15 係可易於配置成平衡之佈局，以提高該磁通之淸除效果。 此舉係進而減低ESL値。 第五圖顯示本發明之一第二較佳實施例，並與第四圖 所示之第一較佳實施例相對應。參考第五圖，與第四圖所 述相同之元件係以相同的元件符號標示，於此不作重述這 些共同之元件。 如第五圖所示之多層電容器la，第一主表面終端電極 14係設置於一主表面2，而第二主表面終端電極15係設置 於另一主表面3。 » 第六圖顯示本發明之一第三佳實施例，並與第四圖所 示之第一較佳實施例相對應。參考第六圖，與第四圖所述 相同之元件係以相同的元件符號標示，於此不作重述這些 共同之元件。 如第六圖所示之多層電容器lb，第一主表面終端電極 I4及第二主表面終端電極15係分別設於二個主表面2及3 之各者上。 第五圖所示之多層電容器la以及第六圖所示之多層電 容器lb的該等終端電極12至15之佈局，亦可如第一圖所 不之多層電容器1的佈局。 17 $7氏張尺Ϊ適用中國國家標準（CNS)A4規格（210 X 297公釐) ' "" 473751 A7 _____B7_ 五、發明說明（/G) 如第一圖至第四圖所示之多層電容器1，流通過第一 及第二穿孔導體16與17之電流方向係於第四圖所示之橫 截面爲相反。第五圖所示之多層電容器la以及第六圖所示 之多層電容器lb，流通過第一及第二穿孔導體16與π之 電流方向係相同。有鑒於此，第一圖所示之多層電容器i 係在減低ESL値方面之性能超越多層電容器la及lb。 爲證實第一圖至第四圖所示之多層電容器1在減低 ESL値之效能，係備有作爲比較範例一之第七圖所示的一 多層電谷益2〇以及作爲比較軺例一之第八圖所示的一多層 電容器21。第七圖與第八圖係分別顯示多層電容器20及 多層電容器21，如同第一圖顯示多層電容器1之相同方式 。爲易於比較，相同之元件亦使用相同之元件符號作標示 〇 第一圖所示之多層電容器1，較佳爲包括總數十六個 之終端電極12至15，其包括六個第一側表面終端電極12 、六個第二側表面終端電極13、二個第一主表面終端電極 14、以及二個第二主表面終端電極I5。在第七圖與第八圖 分別顯不之多層電容器20及多層電容器21，亦設有十六 個電極12至15。 較明確而言，第七圖所示之多層電容器20具有總數十 六個之電極，亦即：八個第一側表面終端電極12與八個第 二側表面終端電極13。第八圖所示之多層電容器21具有 總數十六個之電極，亦即：八個第〜主表面終端電極14與 八個第二主表面終端電極15。 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線 0 473751 A7 --_B7______ 五、發明說明（ 多層電容器1、20及21具有相同形狀、尺寸之電容 器本體8。舉例而言，各個電容器本體8之主表面的尺寸 係較佳爲約2.5公厘X約2.5公厘。
此等多層電容器之共通點爲，包括總數十六個之電極 以及具有相同形狀、尺寸之電容器本體8。多層電容器1、 2〇及21之頻率特性係使用網路分析儀而測量，以由自共 振頻率來判定ESL値。第一圖所示之多層電容器1達到 12pH之~ ESL，第七圖所示之多層電容器20達到16pH 之一 ESL，而第八圖所示之多層電容器21達到24PH之一 ESL 〇 由此等結果看來，給定相同總數的電極12至15，相 較於僅構成第一及第二側表面終端電極12與13或者是僅 構成第一及第二主表面終端電極14與15而言，構成第一 及第二側表面終端電極12與13以及第一及第二主表面終 端電極14與15者則呈現較低之ESL値。 當終端電極同時設於側表面及主表面上時，交互作用 係有效率地作用以控制磁通之產生，因此提供了極低ESL 之電容器，其爲僅將電極配置在側表面或主表面上所無法 達成。 第九圖至第十六圖顯示本發明之其他較佳實施例。此 等圖式係以類似於第一圖之方式而分別顯示該等個別的較 佳實施例。參考第九圖到第十六圖，與第一圖所述相同之 元件係以相同的元件符號標示，於此不作重述此等共同之 元件。 19 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
473751 A7 ____B7____ 五、發明說明（//) 第九圖所示之多層電容器22，二個第~側表面終端電 極12及二個第二側表面終端電極13係分別跨於二個相鄰 的側表面上，亦即鄰接側表面4與5、5與6、6與7、以 及7與4。 第九圖所示之多層電容器22係比第一圖所示之多層電 容器1達成更低之ESL値。更明確而言，當多層電容器22 具有與前述實施例所測試之相同的電容器本體8時，產生 8pH 之 ESL 値。 若第一主表面終端電極14及第二主表面終端電極15 係設置於第九圖所示之多層電容器22且如第六圖所示之二 個主表面2及3的各者之上，則ESL値係稍微上升而成爲 12pH 之 ESL。 第十圖所示之多層電容器23、第十一圖所示之多層電 容器24、第十二圖所示之多層電容器25、第十三圖所示之 多層電容器26、以及第十四圖所示之多層電容器27皆包 括具有大致矩形的主表面2及3之一電容器本體8。 多層電容器23至25包括二個第一側表面終端電極12 及二個第二側表面終端電極13，其係僅配置於接合主表面 2及3之較長側的一側表面4上。多層電容器26與27包 括一個第一側表面終端電極12及二個第二側表面終端電極 13 ’其係配置於接合主表面2及3的較長側之一側表面4 上’且亦包括二個第一側表面終端電極12及二個第二側表 面終端電極13，其係配置於與側表面4相對之另一側表面 6上。 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) —訂---------線. 473751 A7 __B7_ 五、發明說明) 多層電容器23與26係各具有單一主表面終端電極15 ，多層電容器24與27係各具有總數爲三個之第一及第二 主表面終端電極14與15，而多層電容器25具有總數爲六 個之第一及第二主表面終端電極14與15。 具有主表面尺寸爲例如約3.2公厘X約1.6公厘之多層 電容器23至27，其ESL値係判定如下。 多層電容器23具有ESL値爲152pH，多層電容器24 具有ESL値爲84PH，而多層電容器25具有ESL値爲 67PH。第一及第二主表面終端電極14和15之數目愈大， 則ESL値愈小。不具有主表面終端電極之一多層電容器， 明確而言，不具有第二主表面終端電極15之多層電容器 '23，其 ESL 値爲 212pH。 多層電容器26具有ESL値爲75pH，而多層電容器27 具有ESL値爲43PH。不具有主表面終端電極之多層電容 器，明確而言，不具有第二主表面終端電極15之多層電容 器26，其ESL値爲102pH。 比較多層電容器26與多層電容器27，亦顯示若第一 及第二主表面終端電極14與15之數目愈大，則ESL値愈 小。 藉著比較多層電容器23與多層電容器26，以及比較 多層電容器24與多層電容器27，提高包括第一及第二側 表面終端電極12與13之側表面4至7之數目，且同時提 高第一及第二側表面終端電極12和13之數目，係被證明 其可有效減低ESL値。 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
訂---------線J 473751 A7 _____B7_____ 五、發明說明（P) 第十五圖所示之一多層電容器28，包括總數爲十六個 之側表面終端電極12與13，即分別設置於四個側表面4 至7之各者上的二個第一側表面終端電極12與二個第二側 表面終端電極13。 從上述較佳實施例中得知，第一及第二側表面終端電 極I2與13之數目及位置，可視需要而修正。同樣地，第 一及第二主表面終端電極I4和15之數目和配置，係可視 需要而修正。 第十六圖所示之多層電容器29，具有在本發明之範疇 內之多層電容器有關側表面終端電極及主表面終端電極所 須之最少數目的元件。更明確而言，一個第一側表面終端 電極12與一個第二側表面終端電極π係設置於側表面4 之上’而一個第二主表面終端電極15係設置於一主表面2 之上。 本發明較佳實施例中之多層電容器係可使用作爲如第 十九圖所示於MPU31之去耦合電容器35。參考如第十七 圖及第十八圖所述，MPU之構造係將說明於後，其倂入作 爲去耦合電容器之本發明較佳實施例中的多層電容器。 篸考如第十七圖，MPU36包括一多層接線板38，其 下表面係具有一腔部37。一 MPU晶片39係表面安裝於多 層接線板38之上。根據如先前所述之本發明較佳實施例的 一者之多層電容器4〇，其功能係作爲去耦合電容器，而係 置於多層接線板38之腔部37內。多層接線板38則係表面 安裝於一母板41之上。 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
473751 A7 五、發明說明（ >1) B7 如圖所示，MPU36所須之接線導體係設置於多層接線 板38之表面或內部。透過此等接線導體，第十九圖所示之 連接係建立完成。 典型的連接係探討於後。〜電源供應熱（h〇t)電極 42及一接地電極43係設置於多層接線板38之內部。 電源供應熱電極42係透過〜穿孔導體44而電氣連接 至多層電容器40之一特定主表面終端電極45與一特定側 表面終端電極46，係透過一穿孔導體47而電氣連接至 MPU晶片39之一特定終端48，且係進一步透過一穿孔導 體49而電氣連接至母板41之熱導體岸面（land) %。 接地電極43係透過穿孔導體η而電氣連接至多層電 容器40之一特定主表面終端電極52與一特定側表面終端 電極53，係透過一穿孔導體54而電氣連接至MPU晶片 39之一特定終端55，且係進〜步透過一穿孔導體56而電 氣連接至母板41之一接地導體岸面57。 多層電容器4〇之主表面終端電極45及52係分別以 緩衝物(bump)而連接至穿孔導體44及η，雖然此係未顯 示於第十七圖中。 〜 相對應於第十九Ε1所示記_ 34之—記_ 於第十七圖中。 第十八圖所示之MPU58及第十七圖所示之μ 共用某讎目之麵元件。_之元㈣以軸之 f 號表不’且該等共通之元件係不作重複探討。 付 在倂入於第十七圖所示之MPU36的多層電容器4〇之 23 (請先閱讀背面之注意事項再填寫本頁) · 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） 473751 A7 __B7______ 五、發明說明 中，所有主表面終端電極45及52係較佳爲以如第四圖所 示較佳實施例之相同方式而設置於一主表面上。在倂入於 第十八圖所示之MPU58的多層電容器59之中’以如第五 圖所示較佳實施例之相同方式，主表面終端電極45係僅設 置於一主表面上，而主表面終端電極52則係設置於另一主 表面上。 以此配置，主表面終端電極45係透過穿孔導體44而 電氣連接至電源供應熱電極42，而主表面終端電極52係 直接電氣連接至母板41之一接地導體岸面。 上述之多層電容器59的主表面終端電極45及52係 亦以緩衝物(bump)而連接，雖然此緩衝物係未詳細顯示於 第十八圖中。 相對應於第十九圖所示記憶體34之一記憶體係未顯示 於第十八圖中。 於本發明較佳實施例之多層電容器，第一及第二側表 面終端電極係設置於電容器本體之側表面之至少一者上， 而主表面終端電極係配置於電容器本體之主表面之至少一 者上，第一及第二內部電極係以其個別之末端而電氣連接 至彼此相對配置並具有介電層插設於其間之第一側表面終 端電極，且第一及第二內部電極之一者係經由穿透介電層 之穿孔導體而連接至主表面終端電極。流通於多層電容器 之電流方向係因而爲多變化，磁通係得以有效消除，且電 流承載路徑之長度係縮短。結果，ESL値係大爲減低。 以此配置，多層電容器之共振頻率係提高。作用舄一 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
473751 A7 _______B7__ 五、發明說明（7 j 電谷益之多層電谷益其頻率範圍係較高許多。本發明之不 同較佳實施例的多層電容器係滿足且甚至超越於電子電路 所強制之高頻需求。例如，本發明之較佳實施例的多層電 容器係可使用作爲在高頻電路中之一旁路電容器或去耦合 電容器。 若與MPU晶片一起使用，則一快速之電源供應功能 係須有一去耦合電容器。因爲其低ESL値，本發明之較佳 實施例的多層電容器係符合於此應用之高速操作需求。 當該多層電容器係安裝於接線板上時，本發明之較佳 實施例的多層電容器上之主表面終端電極係方便以緩衝物 而作連接。隨著操作頻率增高，緩衝物連接係易以被廣泛 使用於半導體晶片（諸如MPU)。主表面終端電極之使用 係方便於配合緩衝物連接。再者，緩衝物連接之使用係達 成高密度之安裝，並控制在連接中之電感成分的產生。 透過以下所討論之本發明的特點，本發明之上述的各 個較佳實施例係藉著促進磁通之消除及縮短電流承載路徑 之長度，而使ESL値有效且大爲減低。 相較於多層電容器的傳統構造，本發明之較佳實施例 在構造及功能上均具有極多之相異點。例如，具有第一與 第二側表面終端電極之側表面數目係增加至二及四個。此 外，第一側表面終端電極與第二側表面終端電極係彼此相 鄰而交替配置於各個側表面之上。第一側表面終端電極與 第二側表面終端電極係彼此相鄰而交替配置沿著四個側表 面之各者上，一更低之ESL値係可得到。再者，作爲主表 25 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
473751 A7 ____B7 ___ 五、發明說明（ 面終端電極之第一與第二主表面終端電極則係分別電氣連 接至第一與第二內部電極。若第一與第二主表面終端電極 係僅配置於一個主表面上，則ESL値係減低更多。甚者， 當第一與第二主表面終端電極係作爲主表面終端電極而設 置於各個主表面之上時，最靠近於第一主表面終端電極者 爲第一主表面終晒電極，而最靠近於第二主表面終辆電極 者爲第一主表面終端電極。此外，側表面終端電極之某些 者係跨越二個相鄰的側表面。另外，電容器本體之主表面 係大致爲方形。 應係瞭解的是，前述之說明僅係用以解說本發明之較 佳實施例。在未偏離本發明之下，熟悉此項技藝之人士將 可作出多樣化之不同替代者以及變化例。是以’本發明係 意欲涵蓋所有歸屬於隨附申請專利範圍之範疇內的該等替 代者、修改者以及變化者。 26 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線Λ

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印剩衣 473751 §B8 C8 D8 六、申請專利範圍 5. 如申請專利範圍第4項之多層電容器，其中第一側 表面終端電極與第二側表面終端電極係彼此相鄰而配置沿 著包括四個側表面之電容器本體的整個周邊上。 6. 如申請專利範圍第1項之多層電容器，其中該主表 面終端電極係設於二個主表面之各者上。 7. 如申請專利範圍第1項之多層電容器，其中該穿孔 導體包含穿透內部電極之一部位，俾使該穿孔導體係與未 連接至其之內部電極爲電氣隔離。 8. 如申請專利範圍第1項之多層電容器，其中該等主 表面終端電極包含一第一主表面終端電極與一第二主表面 終端電極，其係分別電氣連接至第一內部電極與第二內部 電極。 9. 如申請專利範圍第8項之多層電容器，其中第一主 表面終端電極與第二主表面終端電極係僅設於一個主表面 上。 10. 如申請專利範圍第8項之多層電容器，其中第一主 表面終端電極與第二主表面終端電極係設於二個主表面之 各者上。 11. 如申請專利範圍第9項之多層電容器，其中於主表 面之各者，配置於最靠近第一主表面終端電極之一者係第 二主表面終端電極，而配置於最靠近第二主表面終端電極 之一者係第一主表面終端電極。 12. 如申請專利範圍第8項之多層電容器，其中第一主 表面終端電極係設於一個主表面上，而第二主表面終端電 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線- 473751 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 極係設於另一個主表面上。 13·如申請專利範圍第8項之多層電容器，其中該等穿 孔導體包含一第一穿孔導體與一第二穿孔導體，該第一穿 孔導體將第一內部電極電氣連接至第一主表面終端電極且 俾使該第一穿孔導體係與第二內部電極爲電氣隔離，該第 二穿孔導體將第二內部電極電氣連接至第二主表面終端電 極且俾使該第二穿孔導體係與第一內部電極爲電氣隔離。 14. 如申請專利範圍第1項之多層電容器，其中該等側 表面終端電極包含一電極，其叉開爲二個相鄰之側表面。 15. 如申請專利範圍第1項之多層電容器，其中該主表 面係大致爲方形。 16. 如申請專利範圍第1項之多層電容器，其中該多層 電容器係配置以界定於一微處理單元中之一微處理單元晶 片的一去耦合電容器。 17. —種接線板，其特徵在於： 包括安裝於其上之一種如申請專利範圍第1項之多層 電容器。 18. 如申請專利範圍第17項之接線板，包含安裝於其 上之一微處理單元晶片。 19. 一種高頻電路，其特徵在於： 包含一種如申請專利範圍第1項之多層電容器。 20. —種多層電容器，包含： 一電容器本體，具有二個相對之主表面以及接合於該 二個相對主表面之四個側表面； 3 --------------------訂---------線^^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱） 經濟部智慧財產局員工消費合作社印劍衣 473751 C8 D8 六、申請專利範圍 複數個介電層，配置於電容器本體，以延伸大致平行 於主表面； 複數個第一與第二極性終端電極，係交替配置於四個 側表面之各者上;及 至少一個第一極性終端電極與至少一個第二極性終端 電極，係設於該二個相對主表面之至少一者上。 21. 如申請專利範圍第20項之多層電容器，其中於四 個側表面之各者上的第一與第二極性終端電極之總數係至 少爲三。 22. 如申請專利範圍第20項之多層電容器，其中於四 個側表面之各者上的第一與第二極性終端電極之總數係至 少爲四。 23. 如申請專利範圍第20項之多層電容器，其中第一 極性終端電極之一者係位於鄰近於第二極性終端電極之一 者，沿著包括四個側表面之電容器本體的整個周邊。 24. 如申請專利範圍第20項之多層電容器，其中至少 二個第一極性終端電極與至少二個第二極性終端電極係設 於該二個相對主表面之至少一者上。 25. 如申請專利範圍第24項之多層電容器，其中該等 第一與第二極性終端電極之至少二者係交替配置，俾使第 一極性終端電極之一者係位於鄰近於第二極性終端電極之 一者，沿著該二個相對主表面之至少一者。 26. 如申請專利範圍第20項之多層電容器，更包含至 少一對第一與第二內部電極，係配置於電容器本體，並相 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 473751 A8 B8 C8 D8 六、申請專利範圍 對於彼此而具有插設於其間之一介電層，且分別電氣連接 至中第一與第二極性終端電極。 27. 如申請專利範圍第20項之多層電容器，其中至少 一個第一極性終端電極與至少一個第二極性終端電極係設 於該二個相對主表面之各者上。 28. 如申請專利範圍第20項之多層電容器，其中第一 與第二極性終端電極之至少一者係叉開爲二個相鄰之側表 面。 29. 如申請專利範圍第20項之多層電容器，其中該電 容器本體係大致爲方形。 30_如申請專利範圍第20項之多層電容器，其中該多 層電容器係配置以界定於一微處理單元中之一微處理單元 晶片的一去耦合電容器。 31. —種接線板，其特徵在於： 包括安裝於其上之一種如申請專利範圍第20項之多層 電容器。 32. 如申請專利範圍第31項之接線板，包含安裝於其 上之一微處理單元晶片。 33. —種高頻電路，其特徵在於： 包含一種如申請專利範圍第20項之多層電容器。 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
TW089102890A 1999-10-18 2000-02-19 Multi-layer capacitor, wiring board, and high-frequency circuit TW473751B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29490899A JP3489728B2 (ja) 1999-10-18 1999-10-18 積層コンデンサ、配線基板および高周波回路

Publications (1)

Publication Number Publication Date
TW473751B true TW473751B (en) 2002-01-21

Family

ID=17813823

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102890A TW473751B (en) 1999-10-18 2000-02-19 Multi-layer capacitor, wiring board, and high-frequency circuit

Country Status (5)

Country Link
US (4) US6370010B1 (zh)
JP (1) JP3489728B2 (zh)
KR (1) KR100364967B1 (zh)
DE (1) DE10019840B4 (zh)
TW (1) TW473751B (zh)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
JP3489728B2 (ja) * 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
JP2001185442A (ja) 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
US6801422B2 (en) * 1999-12-28 2004-10-05 Intel Corporation High performance capacitor
JP2001189234A (ja) * 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP4332634B2 (ja) * 2000-10-06 2009-09-16 Ｔｄｋ株式会社 積層型電子部品
JP4613416B2 (ja) * 2000-11-28 2011-01-19 日本電気株式会社 半導体装置およびその実装方法
US7176565B2 (en) * 2001-12-03 2007-02-13 Intel Corporation Capacitors having separate terminals on three or more sides
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
DE10217565A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
JP2003318058A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層コンデンサ
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
US7573698B2 (en) * 2002-10-03 2009-08-11 Avx Corporation Window via capacitors
US7016175B2 (en) * 2002-10-03 2006-03-21 Avx Corporation Window via capacitor
JP2006222442A (ja) * 2002-10-30 2006-08-24 Kyocera Corp コンデンサ、及び配線基板
JP2006179956A (ja) * 2002-10-30 2006-07-06 Kyocera Corp コンデンサの製造方法
US6924970B2 (en) * 2002-12-30 2005-08-02 Intel Corporation Capacitor method and apparatus
DE10313891A1 (de) * 2003-03-27 2004-10-14 Epcos Ag Elektrisches Vielschichtbauelement
US6906907B2 (en) * 2003-04-15 2005-06-14 Kemet Electronics Corporation Monolithic multi-layer capacitor with improved lead-out structure
US6950300B2 (en) * 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP4246543B2 (ja) * 2003-05-13 2009-04-02 日本特殊陶業株式会社 積層電子部品の製造方法
JP3850398B2 (ja) * 2003-08-21 2006-11-29 Ｔｄｋ株式会社 積層コンデンサ
JP4059181B2 (ja) * 2003-09-29 2008-03-12 株式会社村田製作所 多端子型積層セラミック電子部品の製造方法
US7218504B2 (en) * 2004-03-02 2007-05-15 Intel Corporation Capacitor device and method
JP4079120B2 (ja) * 2004-06-04 2008-04-23 株式会社村田製作所 積層型セラミックコンデンサの製造方法
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US7149072B2 (en) * 2004-11-04 2006-12-12 Samsung Electro-Mechanics Co., Ltd. Multilayered chip capacitor array
KR100674823B1 (ko) * 2004-12-07 2007-01-26 삼성전기주식회사 적층형 캐패시터 어레이의 배선접속구조
JP2006147901A (ja) * 2004-11-22 2006-06-08 Murata Mfg Co Ltd 積層電子部品、その製造方法およびその特性測定方法
US7428137B2 (en) * 2004-12-03 2008-09-23 Dowgiallo Jr Edward J High performance capacitor with high dielectric constant material
JP4167231B2 (ja) * 2005-01-13 2008-10-15 Ｔｄｋ株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
KR101058609B1 (ko) 2005-02-22 2011-08-22 삼성전자주식회사 디지털 시스템에서 전력/접지 안정화를 위한 디커플링 커패시터 장착 방법
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
JP4230469B2 (ja) * 2005-03-31 2009-02-25 Ｔｄｋ株式会社 積層コンデンサ
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
DE102005016590A1 (de) * 2005-04-11 2006-10-26 Epcos Ag Elektrisches Mehrschicht-Bauelement und Verfahren zur Herstellung eines Mehrschicht-Bauelements
US7355836B2 (en) * 2005-06-07 2008-04-08 Intel Corporation Array capacitor for decoupling multiple voltage rails
DE102005028498B4 (de) * 2005-06-20 2015-01-22 Epcos Ag Elektrisches Vielschichtbauelement
KR20060134277A (ko) * 2005-06-22 2006-12-28 삼성전기주식회사 내장형 상하전극 적층부품 및 그의 제조 방법
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
JP4509972B2 (ja) 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
DE102005046734B4 (de) * 2005-09-29 2011-06-16 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur
JP4049182B2 (ja) * 2005-11-22 2008-02-20 株式会社村田製作所 積層コンデンサ
JP4433204B2 (ja) * 2006-03-10 2010-03-17 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP4293560B2 (ja) * 2006-07-12 2009-07-08 Ｔｄｋ株式会社 積層コンデンサアレイ
JP4378371B2 (ja) * 2006-09-29 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
DE102006048583B3 (de) * 2006-10-13 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren
US7760485B1 (en) * 2006-11-09 2010-07-20 Scientific Components Corporation Low loss and high frequency lumped capacitor
JP4506759B2 (ja) * 2007-01-12 2010-07-21 Ｔｄｋ株式会社 複合電子部品
JP4396709B2 (ja) * 2007-01-30 2010-01-13 Ｔｄｋ株式会社 積層コンデンサ
KR100905862B1 (ko) * 2007-02-26 2009-07-02 삼성전기주식회사 집적된 적층형 칩 커패시터 모듈 및 이를 구비하는 집적회로 장치
KR100887108B1 (ko) * 2007-06-14 2009-03-04 삼성전기주식회사 저ｅｓｌ을 갖는 제어된 ｅｓｒ 적층형 칩 커패시터의구현방법
US8519724B2 (en) * 2007-10-05 2013-08-27 Lam Research Corporation Electrode for use in measuring dielectric properties of parts
JP4513855B2 (ja) * 2007-11-26 2010-07-28 Ｔｄｋ株式会社 積層コンデンサ
JP4548492B2 (ja) * 2008-02-13 2010-09-22 Ｔｄｋ株式会社 積層コンデンサアレイ
JP4450084B2 (ja) * 2008-03-14 2010-04-14 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの実装構造
US8161609B2 (en) 2008-05-21 2012-04-24 Intel Corporation Methods of fabricating an array capacitor
JP4772132B2 (ja) * 2009-01-13 2011-09-14 京セラ株式会社 コンデンサ素子内蔵多層配線基板
DE102009007316A1 (de) * 2009-02-03 2010-08-05 Epcos Ag Elektrisches Vielschichtbauelement
DE102009010212B4 (de) * 2009-02-23 2017-12-07 Epcos Ag Elektrisches Vielschichtbauelement
US20130300533A1 (en) * 2010-11-03 2013-11-14 Epcos Ag Ceramic Multilayered Component and Method for Producing a Ceramic Multilayered Component
US8717773B2 (en) * 2011-03-04 2014-05-06 General Electric Company Multi-plate board embedded capacitor and methods for fabricating the same
JP5966146B2 (ja) * 2012-05-10 2016-08-10 パナソニックＩｐマネジメント株式会社 積層電子部品およびその製造方法
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR102494324B1 (ko) * 2016-07-27 2023-02-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20180047888A (ko) * 2016-11-01 2018-05-10 삼성전기주식회사 적층 전자부품
JP2018093164A (ja) * 2016-12-02 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
KR102319596B1 (ko) * 2017-04-11 2021-11-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN117133545A (zh) * 2017-05-15 2023-11-28 京瓷Avx元器件公司 多层电容器和包括其的电路板
EP3646356A4 (en) 2017-06-29 2021-12-22 AVX Corporation SURFACE MOUNT MULTILAYER COUPLING CAPACITOR AND PRINTED CIRCUIT BOARD THE CONTAINER
US10381161B2 (en) * 2017-11-06 2019-08-13 Advanced Semiconductor Engineering, Inc. Capacitor structure
DE112020000817T5 (de) 2019-02-13 2021-10-28 Avx Corporation Mehrschichtiger Keramikkondensator mit leitfähigen Durchkontakten
JP2021093494A (ja) * 2019-12-12 2021-06-17 株式会社村田製作所 積層セラミックコンデンサ
KR20210095503A (ko) 2020-01-23 2021-08-02 삼성전기주식회사 적층형 전자 부품
WO2024143087A1 (ja) * 2022-12-28 2024-07-04 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1464631A (fr) 1965-07-27 1967-01-06 Thomson Houston Comp Francaise Perfectionnements à la fabrication de condensateurs
DE2545672C3 (de) 1975-10-11 1978-05-03 Draloric Electronic Gmbh, 8500 Nuernberg Mehrschichtkondensator und Verfahren zu dessen Herstellung
JPS58173870A (ja) * 1982-04-05 1983-10-12 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 半導体装置の製造方法
JPS60158612A (ja) 1984-01-27 1985-08-20 富士通株式会社 多層セラミツクコンデンサ
US4831494A (en) 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US4852227A (en) 1988-11-25 1989-08-01 Sprague Electric Company Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge
JPH0787429B2 (ja) 1988-11-30 1995-09-20 日本電気株式会社 警報表示信号伝送方式
JP2878919B2 (ja) 1991-12-30 1999-04-05 韓國電子通信研究院 高周波ノイズ除去用チップ型キャパシター
JPH05205966A (ja) 1992-01-24 1993-08-13 Murata Mfg Co Ltd 積層コンデンサ
JP2969237B2 (ja) * 1992-07-06 1999-11-02 日本特殊陶業株式会社 コンデンサー内蔵基板及びその製造方法
US5657199A (en) * 1992-10-21 1997-08-12 Devoe; Daniel F. Close physical mounting of leaded amplifier/receivers to through holes in monolithic, buried-substrate, multiple capacitors simultaneous with electrical connection to dual capacitors otherwise transpiring, particularly for hearing aid filters
JP2967449B2 (ja) * 1993-03-19 1999-10-25 株式会社村田製作所 積層型貫通コンデンサアレイ
FR2707123B1 (fr) 1993-06-29 1995-09-01 Europ Composants Electron Condensateur céramique multicouches quadripole.
US5369545A (en) * 1993-06-30 1994-11-29 Intel Corporation De-coupling capacitor on the top of the silicon die by eutectic flip bonding
JPH07169649A (ja) * 1993-12-16 1995-07-04 Tdk Corp 積層貫通型コンデンサアレイ
JPH07201651A (ja) 1993-12-28 1995-08-04 Sumitomo Metal Ind Ltd 積層コンデンサ
JPH07326536A (ja) 1994-05-31 1995-12-12 Kyocera Corp セラミックコンデンサ
JPH0855758A (ja) * 1994-08-10 1996-02-27 Sumitomo Metal Ind Ltd 積層コンデンサ
DE4441209C1 (de) * 1994-11-19 1995-12-07 Palitex Project Co Gmbh Vorrichtung zur Drehrichtungsumschaltung von einzelnen Elektromotoren oder Elektromotorgruppen
JPH08172026A (ja) 1994-12-19 1996-07-02 Sumitomo Metal Ind Ltd コンデンサ
US5774326A (en) * 1995-08-25 1998-06-30 General Electric Company Multilayer capacitors using amorphous hydrogenated carbon
JPH09199375A (ja) * 1996-01-23 1997-07-31 Nec Eng Ltd マルチ端子貫通コンデンサ
JPH10189388A (ja) * 1996-12-26 1998-07-21 Kyocera Corp 積層型薄膜コンデンサ
JP3363335B2 (ja) * 1996-12-27 2003-01-08 京セラ株式会社 積層型薄膜コンデンサ
JPH10326723A (ja) * 1997-05-27 1998-12-08 Matsushita Electric Ind Co Ltd 薄膜積層体及びその製造方法
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
US6088215A (en) * 1997-11-03 2000-07-11 Motorola, Inc. Capacitor and method of manufacture
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
US6034864A (en) * 1997-11-14 2000-03-07 Murata Manufacturing Co., Ltd. Multilayer capacitor
JPH11204372A (ja) * 1997-11-14 1999-07-30 Murata Mfg Co Ltd 積層コンデンサ
US6366443B1 (en) * 1997-12-09 2002-04-02 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely-spaced interior conductive planes reliably connecting to positionally-tolerant exterior pads through multiple redundant vias
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US6282079B1 (en) * 1998-11-30 2001-08-28 Kyocera Corporation Capacitor
JP3489728B2 (ja) * 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
US6801422B2 (en) * 1999-12-28 2004-10-05 Intel Corporation High performance capacitor

Also Published As

Publication number Publication date
US20030198006A1 (en) 2003-10-23
US6771484B2 (en) 2004-08-03
KR100364967B1 (ko) 2002-12-16
DE10019840B4 (de) 2008-10-30
JP3489728B2 (ja) 2004-01-26
US20020071238A1 (en) 2002-06-13
US6909593B2 (en) 2005-06-21
KR20010039561A (ko) 2001-05-15
US6370010B1 (en) 2002-04-09
JP2001118746A (ja) 2001-04-27
US20040223289A1 (en) 2004-11-11
DE10019840A1 (de) 2001-05-10
US6594136B2 (en) 2003-07-15

Similar Documents

Publication Publication Date Title
TW473751B (en) Multi-layer capacitor, wiring board, and high-frequency circuit
TW508601B (en) Multi-layer capacitor
TW470983B (en) Multi-layer capacitor, wiring substrate, decoupling circuit, and high-frequency circuit
US6327134B1 (en) Multi-layer capacitor, wiring board, and high-frequency circuit
US7268419B2 (en) Interposer containing bypass capacitors for reducing voltage noise in an IC device
KR100367859B1 (ko) 적층 커패시터와 감결합 커패시터의 배선접속구조, 및배선기판
JP4195883B2 (ja) 多層モジュール
TW494417B (en) Multi-layer capacitor, wiring substrate decoupling circuit, and high frequency circuit
JP2734447B2 (ja) 多層プリント基板
JP2004235556A (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2001185441A (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2002057418A (ja) プリント配線基板
JPH02277262A (ja) 集積回路用の給電ピン配置
JP3116782B2 (ja) 誘導相殺コンデンサを備えた回路基板
JP2007173669A (ja) 多層回路基板及びｉｃパッケージ
JP4453911B2 (ja) 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
CN111698826B (zh) Pdn电路和物联网模块
JP3680673B2 (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JPS63153846A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent