JP2002057418A - プリント配線基板 - Google Patents
プリント配線基板Info
- Publication number
- JP2002057418A JP2002057418A JP2000243282A JP2000243282A JP2002057418A JP 2002057418 A JP2002057418 A JP 2002057418A JP 2000243282 A JP2000243282 A JP 2000243282A JP 2000243282 A JP2000243282 A JP 2000243282A JP 2002057418 A JP2002057418 A JP 2002057418A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- ground terminal
- conductor region
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09772—Conductors directly under a component but not electrically connected to the component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【課題】 基板占有面積の増大を抑制しつつ、ノイズレ
ベル低減を図る。 【解決手段】 ＱＦＰ−ＩＣ２の各端子と電気的に接続
される複数のピン３が略正方形状に配置されてなるプリ
ント配線基板１において、複数のピン３のうち、略正方
形状を構成する各辺の端部に配置されるピンをＧＮＤ端
子３ａにしていると共に、この接地端子３ａに隣合わせ
に配置されるピンを電源端子３ｂにしており、さらに、
略正方形状の角部から放射状に延設されるように導体領
域５Ａが形成され、導体領域５Ａと接地端子３ａとが電
気的に接続されるようにする。さらに、略正方形状の内
側に導体領域５Ｂを設けると共に、角部に配置される２
つのＧＮＤ端子３ａの間の隙間に導体領域５Ｃを設け、
導体領域５Ａ及び５Ｂを導体領域５Ｃによって連結させ
る。
ベル低減を図る。 【解決手段】 ＱＦＰ−ＩＣ２の各端子と電気的に接続
される複数のピン３が略正方形状に配置されてなるプリ
ント配線基板１において、複数のピン３のうち、略正方
形状を構成する各辺の端部に配置されるピンをＧＮＤ端
子３ａにしていると共に、この接地端子３ａに隣合わせ
に配置されるピンを電源端子３ｂにしており、さらに、
略正方形状の角部から放射状に延設されるように導体領
域５Ａが形成され、導体領域５Ａと接地端子３ａとが電
気的に接続されるようにする。さらに、略正方形状の内
側に導体領域５Ｂを設けると共に、角部に配置される２
つのＧＮＤ端子３ａの間の隙間に導体領域５Ｃを設け、
導体領域５Ａ及び５Ｂを導体領域５Ｃによって連結させ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣが実装される
プリント配線基板に関するもので、ノイズレベルの低減
が特に必要とされる電子機器、例えば車両ブレーキ制御
用ＩＣのプリント配線基板に用いて好適である。
プリント配線基板に関するもので、ノイズレベルの低減
が特に必要とされる電子機器、例えば車両ブレーキ制御
用ＩＣのプリント配線基板に用いて好適である。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年、
中央演算装置に代表されるＩＣは電子機器の各種規制に
よってノイズレベルの低減が求められてきている。従来
のＩＣにおいては、対面する２ピン（ＩＣが４角形を成
しているとするとＩＣの対向する辺それぞれに配置した
２つの端子）により電源電位と接地電位が取られてきた
が、昨今ではノイズ規制に対する観点から、電源電位及
び接地電位を取る端子を多数配置するＩＣが主流となり
つつある。
中央演算装置に代表されるＩＣは電子機器の各種規制に
よってノイズレベルの低減が求められてきている。従来
のＩＣにおいては、対面する２ピン（ＩＣが４角形を成
しているとするとＩＣの対向する辺それぞれに配置した
２つの端子）により電源電位と接地電位が取られてきた
が、昨今ではノイズ規制に対する観点から、電源電位及
び接地電位を取る端子を多数配置するＩＣが主流となり
つつある。
【０００３】しかしながら、この場合、必要となるピン
数が増加することからＩＣのパッケージサイズ及びバイ
パスコンデンサの配置数が増大してしまい、その結果バ
イパスコンデンサ及びその接続配線の基板占有面積が大
きくなるという問題を発生させる。
数が増加することからＩＣのパッケージサイズ及びバイ
パスコンデンサの配置数が増大してしまい、その結果バ
イパスコンデンサ及びその接続配線の基板占有面積が大
きくなるという問題を発生させる。
【０００４】さらに、この影響が基板パターン設計の自
由度を低下させ、基板でのノイズ対策が困難となること
から、逆にノイズレベルが上昇してしまうという問題を
発生させている。
由度を低下させ、基板でのノイズ対策が困難となること
から、逆にノイズレベルが上昇してしまうという問題を
発生させている。
【０００５】なお、基板の多層化により上記各問題を解
決することができると考えられるが、基板の多層化はコ
スト高になる。
決することができると考えられるが、基板の多層化はコ
スト高になる。
【０００６】本発明は上記点に鑑みて、基板占有面積の
増大を抑制しつつ、ノイズレベル低減を図ることを目的
とする。
増大を抑制しつつ、ノイズレベル低減を図ることを目的
とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、電子部品（２）の各端
子と電気的に接続される複数のピン（３）が多角形状に
配置されてなるプリント配線基板において、複数のピン
のうち、多角形状を構成する辺の端部に配置されるピン
を接地端子（３ａ）にしていると共に、この接地端子に
隣合わせに配置されるピンを電源端子（３ｂ）にしてお
り、さらに、多角形状のうち接地端子が配置されている
角部から放射状に延設されるように第１の導体領域（５
Ａ）が形成され、該第１の導体領域と接地端子とが電気
的に接続されていることを特徴としている。
め、請求項１に記載の発明では、電子部品（２）の各端
子と電気的に接続される複数のピン（３）が多角形状に
配置されてなるプリント配線基板において、複数のピン
のうち、多角形状を構成する辺の端部に配置されるピン
を接地端子（３ａ）にしていると共に、この接地端子に
隣合わせに配置されるピンを電源端子（３ｂ）にしてお
り、さらに、多角形状のうち接地端子が配置されている
角部から放射状に延設されるように第１の導体領域（５
Ａ）が形成され、該第１の導体領域と接地端子とが電気
的に接続されていることを特徴としている。
【０００８】このように接地端子と電源端子とを隣り合
わせることにより、バイパスコンデンサによる基板占有
面積の増大を抑制することができる。そして、接地端子
を第１の導体領域に電気的に接続しているため、各接地
端子におけるグランドインピーダンスを低下させること
ができ、ノイズ低減を図ることができる。
わせることにより、バイパスコンデンサによる基板占有
面積の増大を抑制することができる。そして、接地端子
を第１の導体領域に電気的に接続しているため、各接地
端子におけるグランドインピーダンスを低下させること
ができ、ノイズ低減を図ることができる。
【０００９】請求項２に記載の発明においては、複数の
ピンが構成する多角形状の内側に第２の導体領域（５
Ｂ）が形成されていると共に、角部に配置された２つの
接地端子の間の隙間に第３の導体領域（５Ｃ）が形成さ
れており、第１の導体領域と第２の導体領域とが第３の
導体領域を介して電気的に接続されていることを特徴と
している。
ピンが構成する多角形状の内側に第２の導体領域（５
Ｂ）が形成されていると共に、角部に配置された２つの
接地端子の間の隙間に第３の導体領域（５Ｃ）が形成さ
れており、第１の導体領域と第２の導体領域とが第３の
導体領域を介して電気的に接続されていることを特徴と
している。
【００１０】このような構成とすることにより、第２、
第３の導体領域を通じて各接地端子間が接続された状態
とされるため、各接地端子間の低インピーダンス化を図
ることができる。このため、接地端子の安定化が図れ、
ノイズの発生量を低減することができる。
第３の導体領域を通じて各接地端子間が接続された状態
とされるため、各接地端子間の低インピーダンス化を図
ることができる。このため、接地端子の安定化が図れ、
ノイズの発生量を低減することができる。
【００１１】請求項３に記載の発明は、複数のピンが略
四角形状に配置される場合を示したものであり、請求項
１と同様の効果が得られる。この場合、請求項４に示す
ように、第１の導体領域を、接地端子が配置された角部
から約９０度の角度を有した放射状に延設した構成とで
きる。なお、請求項５に示すように、第１の導体領域
は、略四角形状の４つの角部のうち２つ以上の角部に備
えられていれば、上記各効果を得ることができる。
四角形状に配置される場合を示したものであり、請求項
１と同様の効果が得られる。この場合、請求項４に示す
ように、第１の導体領域を、接地端子が配置された角部
から約９０度の角度を有した放射状に延設した構成とで
きる。なお、請求項５に示すように、第１の導体領域
は、略四角形状の４つの角部のうち２つ以上の角部に備
えられていれば、上記各効果を得ることができる。
【００１２】また、請求項６に示すように、角部に、該
角部を構成する２つの辺それぞれの端部に位置する２つ
の接地端子が配置されている場合に、第１の導体領域を
２つの接地端子の両方共に電気的に接続させても良い
し、請求項７に示すように、角部に配置されている接地
端子の１つにのみ電気的に接続させてもよい。
角部を構成する２つの辺それぞれの端部に位置する２つ
の接地端子が配置されている場合に、第１の導体領域を
２つの接地端子の両方共に電気的に接続させても良い
し、請求項７に示すように、角部に配置されている接地
端子の１つにのみ電気的に接続させてもよい。
【００１３】請求項９に記載の発明においては、電源端
子とバイパスコンデンサの電源端子側が接続されるパッ
ド（７ｂ）との間の主となる電流経路上にビアが形成さ
れていないことを特徴とする。このような構成とすれ
ば、電源ラインとバイパスコンデンサに向かうラインが
途中分岐しなくなるため、バイパスコンデンサのパッド
の付近をほぼすべての電源電流が通過するようにでき
る。
子とバイパスコンデンサの電源端子側が接続されるパッ
ド（７ｂ）との間の主となる電流経路上にビアが形成さ
れていないことを特徴とする。このような構成とすれ
ば、電源ラインとバイパスコンデンサに向かうラインが
途中分岐しなくなるため、バイパスコンデンサのパッド
の付近をほぼすべての電源電流が通過するようにでき
る。
【００１４】請求項１１に記載の発明においては、バイ
パスコンデンサの長手方向の寸法Ｓを、接地端子と電源
端子との間の間隔Ｔと比較し、寸法Ｓが間隔Ｔよりも大
きい場合には、バイパスコンデンサは、その長手方向が
接地端子と電源端子との配列方向に対して垂直を成すよ
うに配置され、寸法Ｓが間隔Ｔとほぼ同じ場合には、バ
イパスコンデンサは、その長手方向が配列方向を向くよ
うに配置されていることを特徴としている。
パスコンデンサの長手方向の寸法Ｓを、接地端子と電源
端子との間の間隔Ｔと比較し、寸法Ｓが間隔Ｔよりも大
きい場合には、バイパスコンデンサは、その長手方向が
接地端子と電源端子との配列方向に対して垂直を成すよ
うに配置され、寸法Ｓが間隔Ｔとほぼ同じ場合には、バ
イパスコンデンサは、その長手方向が配列方向を向くよ
うに配置されていることを特徴としている。
【００１５】このように、バイパスコンデンサの長手方
向の寸法Ｓ及び接地端子と電源端子との間の間隔Ｔとの
関係に基づいて、バイパスコンデンサの接続形態を決め
ることにより、バイパスコンデンサを通じて電源端子か
ら接地端子に流れる電流経路を短くすることができる。
向の寸法Ｓ及び接地端子と電源端子との間の間隔Ｔとの
関係に基づいて、バイパスコンデンサの接続形態を決め
ることにより、バイパスコンデンサを通じて電源端子か
ら接地端子に流れる電流経路を短くすることができる。
【００１６】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００１７】
【発明の実施の形態】（第１実施形態）図１に、本発明
の第１実施形態におけるプリント配線基板１に、ＱＦＰ
（QuadFlat Package）−ＩＣ２を実装したときの上面
図を示す。以下、この図に基づいて本実施形態における
プリント配線基板１の構成について説明する。
の第１実施形態におけるプリント配線基板１に、ＱＦＰ
（QuadFlat Package）−ＩＣ２を実装したときの上面
図を示す。以下、この図に基づいて本実施形態における
プリント配線基板１の構成について説明する。
【００１８】図１に示すように、プリント配線基板１に
は複数のピン（端子）３が略正方形状に並べられ、略正
方形状を構成する各辺に対して各ピン３が垂直方向を成
すように配置されている。これら各ピン３は、プリント
配線基板１上等に配置された図示しない各電子部品等に
接続される。
は複数のピン（端子）３が略正方形状に並べられ、略正
方形状を構成する各辺に対して各ピン３が垂直方向を成
すように配置されている。これら各ピン３は、プリント
配線基板１上等に配置された図示しない各電子部品等に
接続される。
【００１９】これら各ピン３のうち、略正方形状を構成
する各辺の端部に配置されたピン３ａは、接地電位とさ
れるＧＮＤ端子（接地端子）として用いられ、各ピン３
ａの隣合わせに配置されたピン３ｂは、電源電位とされ
る電源端子として用いられる。以下、ピン３ａをＧＮＤ
端子といい、ピン３ｂを電源端子という。
する各辺の端部に配置されたピン３ａは、接地電位とさ
れるＧＮＤ端子（接地端子）として用いられ、各ピン３
ａの隣合わせに配置されたピン３ｂは、電源電位とされ
る電源端子として用いられる。以下、ピン３ａをＧＮＤ
端子といい、ピン３ｂを電源端子という。
【００２０】略正方形状に並べられた複数のピン３の中
央部には、ＱＦＰ−ＩＣ２が搭載され、ＱＦＰ−ＩＣ２
に備えられた各端子と複数のピン３のそれぞれとがワイ
ヤボンディングによりワイヤ４を介して電気的に接続さ
れている。なお、図１ではワイヤボンディングにおける
ワイヤ４のうちＧＮＤ端子３ａと電源端子３ｂとに接続
されるものを部分的に図示したが、実際にはＱＦＰ−Ｉ
Ｃ２と各ピン３とがすべてワイヤ４を介して電気的に接
続された状態となっている。
央部には、ＱＦＰ−ＩＣ２が搭載され、ＱＦＰ−ＩＣ２
に備えられた各端子と複数のピン３のそれぞれとがワイ
ヤボンディングによりワイヤ４を介して電気的に接続さ
れている。なお、図１ではワイヤボンディングにおける
ワイヤ４のうちＧＮＤ端子３ａと電源端子３ｂとに接続
されるものを部分的に図示したが、実際にはＱＦＰ−Ｉ
Ｃ２と各ピン３とがすべてワイヤ４を介して電気的に接
続された状態となっている。
【００２１】また、プリント配線基板１上には、ＧＮＤ
端子３ａと電気的に接続される導体パターン５が印刷形
成されている。図２に、プリント配線基板１の上面図を
示し、プリント配線基板１上に形成された導体パターン
５の領域を斜線部で示す。
端子３ａと電気的に接続される導体パターン５が印刷形
成されている。図２に、プリント配線基板１の上面図を
示し、プリント配線基板１上に形成された導体パターン
５の領域を斜線部で示す。
【００２２】導体パターン５は、複数のピン３で形作ら
れる略正方形状の各角部と略正方形状の内側、及びこれ
らを連結する部位において、導体をベタ印刷することに
よって形成されている。
れる略正方形状の各角部と略正方形状の内側、及びこれ
らを連結する部位において、導体をベタ印刷することに
よって形成されている。
【００２３】導体パターン５のうち略正方形状の各角部
に配置される導体領域５Ａは、各角部から放射状に延設
されている。すなわち、略正方形状の各角部を見てみる
と、各角部には２つのＧＮＤ端子３ａが配置され、これ
ら２つのＧＮＤ端子３ａが共に略正方形状の各辺から垂
直方向に延設されていることから、各ＧＮＤ端子３ａに
挟まれる約９０度の角度を有したスペースにはＱＦＰ−
ＩＣ２の各端子に接続されるピンが形成されない。この
スペースに導体を印刷することによって導体領域５Ａを
形成している。なお、ここで言う放射状とは、略正方形
状を構成する各辺の端に配置したＧＮＤ端子３ａのさら
に外側に導体領域５Ａを一様に備えたものを示し、より
具体的にはＧＮＤ端子３ａとその外側に配置した導体領
域５Ａとの間にギャップを設けていないものを示してい
る。
に配置される導体領域５Ａは、各角部から放射状に延設
されている。すなわち、略正方形状の各角部を見てみる
と、各角部には２つのＧＮＤ端子３ａが配置され、これ
ら２つのＧＮＤ端子３ａが共に略正方形状の各辺から垂
直方向に延設されていることから、各ＧＮＤ端子３ａに
挟まれる約９０度の角度を有したスペースにはＱＦＰ−
ＩＣ２の各端子に接続されるピンが形成されない。この
スペースに導体を印刷することによって導体領域５Ａを
形成している。なお、ここで言う放射状とは、略正方形
状を構成する各辺の端に配置したＧＮＤ端子３ａのさら
に外側に導体領域５Ａを一様に備えたものを示し、より
具体的にはＧＮＤ端子３ａとその外側に配置した導体領
域５Ａとの間にギャップを設けていないものを示してい
る。
【００２４】また、導体パターン５のうち略正方形状の
内側に配置される導体領域５Ｂは、各ピンのＱＦＰ−Ｉ
Ｃ２側の端部によって形作られる略正方形と比べて若干
各辺の長さが短くされた略正方形状の全面、つまり図１
に示すＱＦＰ−ＩＣ２の裏面に位置する部分をも含むよ
うに導体を印刷することによって形成されている。
内側に配置される導体領域５Ｂは、各ピンのＱＦＰ−Ｉ
Ｃ２側の端部によって形作られる略正方形と比べて若干
各辺の長さが短くされた略正方形状の全面、つまり図１
に示すＱＦＰ−ＩＣ２の裏面に位置する部分をも含むよ
うに導体を印刷することによって形成されている。
【００２５】また、導体パターン５の導体領域５Ａと導
体領域５Ｂとを連結する導体領域５Ｃは、略正方形状の
各角部に配置されたＧＮＤ端子３ａの間の隙間を通じ
て、複数のピン３が構成する略正方形状の内外を貫通す
るように導体を印刷することによって形成されている。
各角部に配置されたＧＮＤ端子３ａの間の隙間は、要望
される導体領域５Ｃの幅に応じて大きさを設定すること
が可能である。ここでは、導体領域５Ｃを通じて電流が
抜け易くなって、後述する各ＧＮＤ端子３ａ間の低イン
ピーダンス化が図れるような大きさに設定してある。
体領域５Ｂとを連結する導体領域５Ｃは、略正方形状の
各角部に配置されたＧＮＤ端子３ａの間の隙間を通じ
て、複数のピン３が構成する略正方形状の内外を貫通す
るように導体を印刷することによって形成されている。
各角部に配置されたＧＮＤ端子３ａの間の隙間は、要望
される導体領域５Ｃの幅に応じて大きさを設定すること
が可能である。ここでは、導体領域５Ｃを通じて電流が
抜け易くなって、後述する各ＧＮＤ端子３ａ間の低イン
ピーダンス化が図れるような大きさに設定してある。
【００２６】そして、このように構成される導体パター
ン５の導体領域５Ｂと各電源端子３ｂとの間にはバイパ
スコンデンサ６が配置された構造となっている。このよ
うに、各電源端子３ｂとＧＮＤ端子３ａとを隣り合わせ
ているため、これらの端子３ａ、３ｂ間に接続されるバ
イパスコンデンサ６の配線長が最短となる。このため、
バイパスコンデンサ６及びその接続配線における基板占
有面積の増大を防ぐことができる。
ン５の導体領域５Ｂと各電源端子３ｂとの間にはバイパ
スコンデンサ６が配置された構造となっている。このよ
うに、各電源端子３ｂとＧＮＤ端子３ａとを隣り合わせ
ているため、これらの端子３ａ、３ｂ間に接続されるバ
イパスコンデンサ６の配線長が最短となる。このため、
バイパスコンデンサ６及びその接続配線における基板占
有面積の増大を防ぐことができる。
【００２７】このバイパスコンデンサ６の接続形態は、
具体的にはバイパスコンデンサ６のサイズに基づいて決
定され、以下のようになっている。
具体的にはバイパスコンデンサ６のサイズに基づいて決
定され、以下のようになっている。
【００２８】図３に基づいてバイパスコンデンサ６のサ
イズと接続形態との関係を説明する。バイパスコンデン
サ６の接続形態としては、隣り合うＧＮＤ端子３ａと電
源端子３ｂとの配列方向とバイパスコンデンサ６の長手
方向とを一致させる場合（以下、横置きという）と、そ
の配列方向に対してバイパスコンデンサ６の長手方向を
垂直にする場合（以下、縦置きという）との２つがあ
る。図３（ａ）〜（ｃ）は、バイパスコンデンサ６のサ
イズ別にバイパスコンデンサ６を横置きした場合と縦置
きした場合それぞれにおける接続形態を模式的に示した
ものであり、（ａ）はバイパスコンデンサ６の長手方向
の寸法ＳがＧＮＤ端子３ａと電源端子３ｂとの間隔Ｔよ
りも十分に大きい場合、（ｂ）は寸法Ｓが間隔Ｔより大
きい場合、（ｃ）は寸法Ｓが間隔Ｔとほぼ同じ場合を示
している。
イズと接続形態との関係を説明する。バイパスコンデン
サ６の接続形態としては、隣り合うＧＮＤ端子３ａと電
源端子３ｂとの配列方向とバイパスコンデンサ６の長手
方向とを一致させる場合（以下、横置きという）と、そ
の配列方向に対してバイパスコンデンサ６の長手方向を
垂直にする場合（以下、縦置きという）との２つがあ
る。図３（ａ）〜（ｃ）は、バイパスコンデンサ６のサ
イズ別にバイパスコンデンサ６を横置きした場合と縦置
きした場合それぞれにおける接続形態を模式的に示した
ものであり、（ａ）はバイパスコンデンサ６の長手方向
の寸法ＳがＧＮＤ端子３ａと電源端子３ｂとの間隔Ｔよ
りも十分に大きい場合、（ｂ）は寸法Ｓが間隔Ｔより大
きい場合、（ｃ）は寸法Ｓが間隔Ｔとほぼ同じ場合を示
している。
【００２９】図３（ａ）〜（ｃ）に示されるように、バ
イパスコンデンサ６の両端はそれぞれ導体パターン５に
形成されたパッド７ａ、７ｂと電源端子３ｂから延設さ
れたパッドに電気的に接続される。このとき、図３
（ａ）〜（ｃ）に示す各場合について、バイパスコンデ
ンサ６を通じ電源端子３ｂからＧＮＤ端子３ａに抜ける
電流経路の長さを見てみると、バイパスコンデンサ６の
寸法ＳがＧＮＤ端子３ａと電源端子３ｂとの間隔Ｔより
も大きい場合には、縦置きの方が横置きよりも電流経路
が短く、寸法Ｓが間隔Ｔとほぼ同じになる場合には、横
置きの方が縦置きよりも電流経路が短くなる。
イパスコンデンサ６の両端はそれぞれ導体パターン５に
形成されたパッド７ａ、７ｂと電源端子３ｂから延設さ
れたパッドに電気的に接続される。このとき、図３
（ａ）〜（ｃ）に示す各場合について、バイパスコンデ
ンサ６を通じ電源端子３ｂからＧＮＤ端子３ａに抜ける
電流経路の長さを見てみると、バイパスコンデンサ６の
寸法ＳがＧＮＤ端子３ａと電源端子３ｂとの間隔Ｔより
も大きい場合には、縦置きの方が横置きよりも電流経路
が短く、寸法Ｓが間隔Ｔとほぼ同じになる場合には、横
置きの方が縦置きよりも電流経路が短くなる。
【００３０】このため、バイパスコンデンサ６の寸法Ｓ
とＧＮＤ端子３ａと電源端子３ｂとの間隔Ｔとの関係に
基づいて電流経路が短くなる形態を選択して、バイパス
コンデンサ６と導体パターン５及び電源端子３ｂとの電
気的接続を行っている。
とＧＮＤ端子３ａと電源端子３ｂとの間隔Ｔとの関係に
基づいて電流経路が短くなる形態を選択して、バイパス
コンデンサ６と導体パターン５及び電源端子３ｂとの電
気的接続を行っている。
【００３１】なお、このとき、バイパスコンデンサ６の
電源端子となるパッド７ｂと電源端子３ｂの間の主とな
る電流経路上にはビアを用いないようにするのが好まし
い。これは、バイパスコンデンサ６のパッド７ｂ付近を
ほぼすべての電源電流が通過するようにするためであ
る。すなわち、電源端子３ｂからみて主となる電源ライ
ンとバイパスコンデンサ６に向かうラインが途中分岐し
なければよく、電源端子３ｂとバイパスコンデンサ６と
の間にビアがないようにすれば、そのような途中分岐を
なくすことができる。
電源端子となるパッド７ｂと電源端子３ｂの間の主とな
る電流経路上にはビアを用いないようにするのが好まし
い。これは、バイパスコンデンサ６のパッド７ｂ付近を
ほぼすべての電源電流が通過するようにするためであ
る。すなわち、電源端子３ｂからみて主となる電源ライ
ンとバイパスコンデンサ６に向かうラインが途中分岐し
なければよく、電源端子３ｂとバイパスコンデンサ６と
の間にビアがないようにすれば、そのような途中分岐を
なくすことができる。
【００３２】このような構造のプリント配線基板１にお
いては、以下の効果を得ることができる。
いては、以下の効果を得ることができる。
【００３３】まず、複数のピン３で形作られる略正方形
状の角部にＧＮＤ端子３ａを配置し、この角部において
プリント配線基板１に形成した導体パターン５とＧＮＤ
端子３ａとを結合させた構成としている。このため、各
ＧＮＤ端子３ａにおけるグランドインピーダンスを低下
させることができる。
状の角部にＧＮＤ端子３ａを配置し、この角部において
プリント配線基板１に形成した導体パターン５とＧＮＤ
端子３ａとを結合させた構成としている。このため、各
ＧＮＤ端子３ａにおけるグランドインピーダンスを低下
させることができる。
【００３４】これにより、ＱＦＰ−ＩＣ２からの信号帰
路電流が流れる際のグランドバウンスの発生を低減する
ことができ、他の回路ブロックへのノイズ伝搬を防ぐこ
とができる。また、ＱＦＰ−ＩＣ２の各ＧＮＤ端子３ａ
間のインピーダンス及びバイパスコンデンサ６間のイン
ピーダンス低下が成されることから、ＱＦＰ−ＩＣ２内
に備えられたＭＯＳＦＥＴ等のスイッチング時に発生す
る貫通電流に基づくノイズ発生量を低減することができ
る。
路電流が流れる際のグランドバウンスの発生を低減する
ことができ、他の回路ブロックへのノイズ伝搬を防ぐこ
とができる。また、ＱＦＰ−ＩＣ２の各ＧＮＤ端子３ａ
間のインピーダンス及びバイパスコンデンサ６間のイン
ピーダンス低下が成されることから、ＱＦＰ−ＩＣ２内
に備えられたＭＯＳＦＥＴ等のスイッチング時に発生す
る貫通電流に基づくノイズ発生量を低減することができ
る。
【００３５】また、電源端子３ｂとＧＮＤ端子３ａとを
隣合わせることで、それぞれの端子間の相互インダクタ
ンスが上昇する。この相互インダクタンスは自己インダ
クタンスを打ち消すように作用するため、インダクタン
スによる逆起電力の発生を低減させることができる。さ
らに、電源端子３ｂとＧＮＤ端子３ａとを隣合わせるこ
とで、これらの間に挿入するバイパスコンデンサ６（デ
カップリングコンデンサ）の配線長を最短とすることが
できるため、コンデンサのＥＳＬ（寄生直列インダクタ
ンス）が最小化され、ノイズ低減の効果がある。
隣合わせることで、それぞれの端子間の相互インダクタ
ンスが上昇する。この相互インダクタンスは自己インダ
クタンスを打ち消すように作用するため、インダクタン
スによる逆起電力の発生を低減させることができる。さ
らに、電源端子３ｂとＧＮＤ端子３ａとを隣合わせるこ
とで、これらの間に挿入するバイパスコンデンサ６（デ
カップリングコンデンサ）の配線長を最短とすることが
できるため、コンデンサのＥＳＬ（寄生直列インダクタ
ンス）が最小化され、ノイズ低減の効果がある。
【００３６】また、ＱＦＰ−ＩＣ２の下も含むように導
体領域５Ｂをベタ印刷してグランドとし、この導体領域
５Ｂを通じて各ＧＮＤ端子３ａ間が接続された状態とさ
れるため、各ＧＮＤ端子３ａ間の低インピーダンス化を
図ることができる。このため、ＧＮＤ端子３ａの安定化
が図れ、ノイズの発生量を低減することが可能となる。
さらに、ＱＦＰ−ＩＣ２の直下の導体パターン５に流れ
るイメージ電流効果により、ＱＦＰ−ＩＣ２からの直接
放射量を低減することができる。
体領域５Ｂをベタ印刷してグランドとし、この導体領域
５Ｂを通じて各ＧＮＤ端子３ａ間が接続された状態とさ
れるため、各ＧＮＤ端子３ａ間の低インピーダンス化を
図ることができる。このため、ＧＮＤ端子３ａの安定化
が図れ、ノイズの発生量を低減することが可能となる。
さらに、ＱＦＰ−ＩＣ２の直下の導体パターン５に流れ
るイメージ電流効果により、ＱＦＰ−ＩＣ２からの直接
放射量を低減することができる。
【００３７】このように構成されたプリント配線基板１
を用いた場合におけるノイズ低減効果を従来と比較する
実験を行った。具体的には、図４（ａ）に示すように本
実施形態に示したプリント配線基板１を想定した基板、
すなわち、四角形状の２ヶ所の角部に導体領域５Ａを設
けると共に四角形状の導体領域５Ｂを設け、これら導体
領域５Ａと導体領域５Ｂとを導体領域５Ｃによって連結
した導体パターン５を有するプリント配線基板１と、図
４（ｂ）に示すように四角形状の一辺において隣り合う
２ピン３ａ’、３ｂ’を電源電位及び接地電位とした従
来のプリント配線基板との双方におけるノイズについて
調べた。その結果を図５に示す。
を用いた場合におけるノイズ低減効果を従来と比較する
実験を行った。具体的には、図４（ａ）に示すように本
実施形態に示したプリント配線基板１を想定した基板、
すなわち、四角形状の２ヶ所の角部に導体領域５Ａを設
けると共に四角形状の導体領域５Ｂを設け、これら導体
領域５Ａと導体領域５Ｂとを導体領域５Ｃによって連結
した導体パターン５を有するプリント配線基板１と、図
４（ｂ）に示すように四角形状の一辺において隣り合う
２ピン３ａ’、３ｂ’を電源電位及び接地電位とした従
来のプリント配線基板との双方におけるノイズについて
調べた。その結果を図５に示す。
【００３８】この図は、各周波数域におけるＱＦＰ−Ｉ
Ｃ２での電圧変動を調べたものであり、この変動量がノ
イズに相当する。なお、図４（ｂ）においては、２ピン
３ａ’、３ｂ’の反対側の接地端子３ｂ’’の変動を見
ている。これらのうち実線で示したものた図４（ａ）に
示す構成のプリント配線基板１を用いた場合の電圧変動
を示しており、一点鎖線で示したものが図４（ｂ）に示
す従来のプリント配線基板を用いた場合の電圧変動を示
している。
Ｃ２での電圧変動を調べたものであり、この変動量がノ
イズに相当する。なお、図４（ｂ）においては、２ピン
３ａ’、３ｂ’の反対側の接地端子３ｂ’’の変動を見
ている。これらのうち実線で示したものた図４（ａ）に
示す構成のプリント配線基板１を用いた場合の電圧変動
を示しており、一点鎖線で示したものが図４（ｂ）に示
す従来のプリント配線基板を用いた場合の電圧変動を示
している。
【００３９】この結果からも、図４（ａ）に示す構成の
プリント配線基板１におけるノイズは、図４（ｂ）に示
す従来のプリント配線基板１におけるノイズと比べて十
分に低減されていることが分かる。
プリント配線基板１におけるノイズは、図４（ｂ）に示
す従来のプリント配線基板１におけるノイズと比べて十
分に低減されていることが分かる。
【００４０】以上説明したように、本実施形態に示すプ
リント配線基板１においては、バイパスコンデンサ６及
びその接続配線の基板占有面積を増大させることなく、
ノイズ低減を図ることが可能である。
リント配線基板１においては、バイパスコンデンサ６及
びその接続配線の基板占有面積を増大させることなく、
ノイズ低減を図ることが可能である。
【００４１】（他の実施形態）上記第１実施形態では、
複数のピンによって形作られる略正方形状の各角部すべ
てに、放射状に延設された導体領域５Ａを設けている
が、必ずしも各角部すべてに備える必要はない。
複数のピンによって形作られる略正方形状の各角部すべ
てに、放射状に延設された導体領域５Ａを設けている
が、必ずしも各角部すべてに備える必要はない。
【００４２】例えば、図６に示すように略正方形状の任
意の一辺の両端に位置する２つの角部のみに導体領域５
Ａを設けるようにしても良い。また、図７に示すように
略正方形状の対向する２つの角部のみに導体領域５Ａを
設けるようにしてもよい。
意の一辺の両端に位置する２つの角部のみに導体領域５
Ａを設けるようにしても良い。また、図７に示すように
略正方形状の対向する２つの角部のみに導体領域５Ａを
設けるようにしてもよい。
【００４３】また、上記第１実施形態では、各角部に配
置される２つのＧＮＤ端子３ａの両方共と導体領域５Ａ
とが接合されるような構成としているが、少なくとも一
方が接合されていれば、ＧＮＤ端子３ａのグランドイン
ピーダンス低減の効果を得ることができる。なお、この
場合、２つの端子間に形成される約９０度の角度を成す
スペースすべてを導体領域５Ａとする必要はなく、例え
ばそのうちの半分のスペースを導体領域５Ｂとしてもよ
い。さらに、角部を構成する２辺の双方の端部が接地端
子とされる場合だけでなく、一方にのみ接地端子が配置
されるような場合でも適用できる。
置される２つのＧＮＤ端子３ａの両方共と導体領域５Ａ
とが接合されるような構成としているが、少なくとも一
方が接合されていれば、ＧＮＤ端子３ａのグランドイン
ピーダンス低減の効果を得ることができる。なお、この
場合、２つの端子間に形成される約９０度の角度を成す
スペースすべてを導体領域５Ａとする必要はなく、例え
ばそのうちの半分のスペースを導体領域５Ｂとしてもよ
い。さらに、角部を構成する２辺の双方の端部が接地端
子とされる場合だけでなく、一方にのみ接地端子が配置
されるような場合でも適用できる。
【００４４】なお、上記実施形態では、導体領域５Ａを
放射状に設けたものの例として、導体領域５Ａを約９０
度の角度で設けたものを示しているが、これに限るもの
ではなく、バイパスコンデンサ６の配置時に各ＧＮＤ端
子３ａ間の最長距離Ｗ（図２参照）の幅に対して、配線
幅がＷ／２1/2となる関係が保持されていれば良い。す
なわち、プリント配線基板上に配置される各種部品やレ
イアウトの関係からどこまでも導体領域５Ａを理想的に
配置できるわけではないため、最低限必要とされる配線
幅（グランド太さ）が確保されるようにすればよい。そ
して、このような関係を満たすようにバイパスコンデン
サ６の配置（縦置き、横置き）の組み合わせを適宜調整
すればよい。
放射状に設けたものの例として、導体領域５Ａを約９０
度の角度で設けたものを示しているが、これに限るもの
ではなく、バイパスコンデンサ６の配置時に各ＧＮＤ端
子３ａ間の最長距離Ｗ（図２参照）の幅に対して、配線
幅がＷ／２1/2となる関係が保持されていれば良い。す
なわち、プリント配線基板上に配置される各種部品やレ
イアウトの関係からどこまでも導体領域５Ａを理想的に
配置できるわけではないため、最低限必要とされる配線
幅（グランド太さ）が確保されるようにすればよい。そ
して、このような関係を満たすようにバイパスコンデン
サ６の配置（縦置き、横置き）の組み合わせを適宜調整
すればよい。
【００４５】また、接地電位とされる導体領域５Ａが形
成された箇所に、図８（ａ）に示すように、他の層に配
置された接地電位とされる導体パターンと導体領域５Ａ
との電気的接続を図るグランドビア１０が形成されても
良いし、図８（ｂ）に示すように、導体領域５Ａとの電
気的接続は成されないが、他の層の間（例えば第２層と
第３層）での電気的接続を図る信号伝達用のビア１１が
形成されていても良い。
成された箇所に、図８（ａ）に示すように、他の層に配
置された接地電位とされる導体パターンと導体領域５Ａ
との電気的接続を図るグランドビア１０が形成されても
良いし、図８（ｂ）に示すように、導体領域５Ａとの電
気的接続は成されないが、他の層の間（例えば第２層と
第３層）での電気的接続を図る信号伝達用のビア１１が
形成されていても良い。
【００４６】また、上記第１実施形態では、複数のピン
が略正方形状に配置される場合について説明している
が、複数のピンが略多角形状（例えば略四角形等）に配
置されるどのような場合でも本発明を適用可能である。
が略正方形状に配置される場合について説明している
が、複数のピンが略多角形状（例えば略四角形等）に配
置されるどのような場合でも本発明を適用可能である。
【図１】本発明の第１実施形態におけるプリント配線基
板１にＱＦＰ−ＩＣ２を実装した時の様子を示す図であ
る。
板１にＱＦＰ−ＩＣ２を実装した時の様子を示す図であ
る。
【図２】図１におけるプリント配線基板１の上面図であ
る。
る。
【図３】バイパスコンデンサ６の接続形態を説明するた
めの図である。
めの図である。
【図４】（ａ）は本発明の第１実施形態を想定したプリ
ント配線基板１を模式的に示した図であり、（ｂ）は従
来のプリント配線基板を模式に示した図である。
ント配線基板１を模式的に示した図であり、（ｂ）は従
来のプリント配線基板を模式に示した図である。
【図５】図４（ａ）、（ｂ）に示す構成のプリント配線
基板１を用いた場合における周波数と電圧変動との関係
を示す図である。
基板１を用いた場合における周波数と電圧変動との関係
を示す図である。
【図６】他の実施形態に示すプリント配線基板１の上面
図である。
図である。
【図７】他の実施形態に示すプリント配線基板１の上面
図である。
図である。
【図８】（ａ）は導体領域５Ａ内にグランドビアが形成
される場合を示す図であり、（ｂ）は導体領域５Ａ内に
信号伝達用のビアが形成される場合を示す図である。
される場合を示す図であり、（ｂ）は導体領域５Ａ内に
信号伝達用のビアが形成される場合を示す図である。
１…プリント配線基板、２…ＱＦＰ−ＩＣ、３…ピン、
３ａ…ＧＮＤ端子、３ｂ…電源端子、４…ワイヤ、５…
導体パターン、５Ａ、５Ｂ、５Ｃ…導体領域、６…バイ
パスコンデンサ、７…パッド。
３ａ…ＧＮＤ端子、３ｂ…電源端子、４…ワイヤ、５…
導体パターン、５Ａ、５Ｂ、５Ｃ…導体領域、６…バイ
パスコンデンサ、７…パッド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 公雄 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5E317 AA11 BB01 BB11 CD34 GG11 5E338 AA02 BB25 CC02 CC04 CC06 CD22 CD32 EE13 EE14
Claims (13)
- 【請求項１】 電子部品（２）の各端子と電気的に接続
される複数のピン（３）が多角形状に配置されてなるプ
リント配線基板において、 前記複数のピンのうち、前記多角形状を構成する辺の端
部に配置されるピンを接地端子（３ａ）にしていると共
に、この接地端子に隣合わせに配置されるピンを電源端
子（３ｂ）にしており、さらに、前記多角形状のうち前
記接地端子が配置されている角部から前記電子部品と同
一面で放射状に延設されるように第１の導体領域（５
Ａ）が形成され、該第１の導体領域と前記接地端子とが
電気的に接続されていることを特徴とするプリント配線
基板。 - 【請求項２】 前記複数のピンが構成する前記多角形状
の内側に第２の導体領域（５Ｂ）が形成されていると共
に、前記角部に配置された端子の間の隙間に第３の導体
領域（５Ｃ）が形成されており、前記第１の導体領域と
前記第２の導体領域とが前記第３の導体領域を介して電
気的に接続されていることを特徴とする請求項１に記載
のプリント基板。 - 【請求項３】 電子部品（２）の各端子と電気的に接続
される複数のピン（３）が略四角形状に配置されてなる
プリント配線基板において、 前記複数のピンのうち、前記四角形状を構成する辺の端
部に配置されるピンを接地端子（３ａ）にしていると共
に、この接地端子に隣合わせに配置されるピンを電源端
子（３ｂ）にしており、さらに、前記略四角形状のうち
前記接地端子が配置されている角部から前記電子部品と
同一面で放射状に延設されるように第１の導体領域（５
Ａ）が形成され、該第１の導体領域と前記接地端子とが
電気的に接続されていることを特徴とするプリント配線
基板。 - 【請求項４】 前記第１の導体領域は、前記接地端子が
配置された角部から約９０度の角度を有して放射状に延
設されていることを特徴とする請求項３に記載のプリン
ト配線基板。 - 【請求項５】 前記第１の導体領域は、前記略四角形状
の４つの角部のうち２つ以上の角部に備えられているこ
とを特徴とする請求項３又は４に記載のプリント配線基
板。 - 【請求項６】 前記接地端子が配置された角部には、該
角部を構成する２つの辺それぞれの端部に配置された２
つの接地端子が位置しており、 前記第１の導体領域は、前記角部に配置される２つの接
地端子の両方共に電気的に接続されていることを特徴と
する請求項１乃至５のいずれか１つに記載のプリント配
線基板。 - 【請求項７】 前記角部には、該角部を構成する２つの
辺の少なくとも一方の端部に配置された少なくとも１つ
の接地端子が位置しており、 前記第１の導体領域は、前記角部に配置される接地端子
の１つにのみ電気的に接続されていることを特徴とする
請求項１乃至５のいずれか１つに記載のプリント配線基
板。 - 【請求項８】 前記接地端子と該接地端子に隣合せに配
置された前記電源端子との間には、バイパスコンデンサ
（６）が備えられていることを特徴とする請求項１乃至
７のいずれか１つに記載のプリント配線基板。 - 【請求項９】 前記電源端子と前記バイパスコンデンサ
の電源端子側が接続されるパッド（７ｂ）との間の主と
なる電流経路上にビアが形成されていないことを特徴と
する請求項８に記載のプリント配線基板。 - 【請求項１０】 前記バイパスコンデンサの配置時に前
記角部に配置された端子の間の最長距離Ｗの幅に対して
配線幅がＷ／２1/2となる関係になっていることを特徴
とする請求項８又は９に記載のプリント配線基板。 - 【請求項１１】 前記バイパスコンデンサの長手方向の
寸法Ｓを、前記接地端子と前記電源端子との間の間隔Ｔ
と比較し、 前記寸法Ｓが前記間隔Ｔよりも大きい場合には、前記バ
イパスコンデンサは、その長手方向が前記接地端子と前
記電源端子との配列方向に対して垂直を成すように配置
され、 寸法Ｓが間隔Ｔとほぼ同じ場合には、前記バイパスコン
デンサは、その長手方向が前記配列方向を向くように配
置されていることを特徴とする請求項８に記載のプリン
ト配線基板。 - 【請求項１２】 前記第１の導体領域内には、他の層と
該第１の導体領域とを電気的に接続するためのグランド
ビアホール（１０）が形成されていることを特徴とする
請求項１乃至８のいずれか１つに記載のプリント配線基
板。 - 【請求項１３】 前記第１の導体領域内には、他の層同
士の間を電気的に接続するための信号伝達用のビア（１
１）が形成されていることを特徴とする請求項１乃至８
のいずれか１つに記載のプリント配線基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243282A JP3514221B2 (ja) | 2000-08-10 | 2000-08-10 | プリント配線基板 |
| US09/911,428 US6582238B2 (en) | 2000-08-10 | 2001-07-25 | Printed circuit board with ground corner regions |
| DE60130717T DE60130717T2 (de) | 2000-08-10 | 2001-08-03 | Leiterplatte mit Kontaktflächen zur Verbindung mit einem darauf montierten elektronischen Bauteil |
| EP01118697A EP1179971B1 (en) | 2000-08-10 | 2001-08-03 | Printed circuit board with pins for being connected to electronic part mounted thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243282A JP3514221B2 (ja) | 2000-08-10 | 2000-08-10 | プリント配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057418A true JP2002057418A (ja) | 2002-02-22 |
| JP3514221B2 JP3514221B2 (ja) | 2004-03-31 |
Family
ID=18734158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000243282A Expired - Fee Related JP3514221B2 (ja) | 2000-08-10 | 2000-08-10 | プリント配線基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6582238B2 (ja) |
| EP (1) | EP1179971B1 (ja) |
| JP (1) | JP3514221B2 (ja) |
| DE (1) | DE60130717T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081364A (ja) * | 2005-08-15 | 2007-03-29 | Canon Inc | プリント基板及び半導体集積回路 |
| JP2009004689A (ja) * | 2007-06-25 | 2009-01-08 | Mitsubishi Electric Corp | プリント配線基板 |
| US7557646B2 (en) | 2005-05-09 | 2009-07-07 | Nec Electronics Corporation | Semiconductor device with non-intersecting power and ground wiring patterns |
| JP2010511295A (ja) * | 2006-11-27 | 2010-04-08 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | 集積回路にエネルギを供給するための回路装置 |
| US8575743B2 (en) | 2006-02-28 | 2013-11-05 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6793500B1 (en) * | 2003-09-18 | 2004-09-21 | International Business Machines Corporation | Radial contact pad footprint and wiring for electrical components |
| WO2010095006A1 (en) * | 2009-02-23 | 2010-08-26 | Freescale Semiconductor, Inc. | Package assembly and method of tuning a natural resonant frequency of a package |
| US9014085B2 (en) * | 2011-11-28 | 2015-04-21 | At&T Intellectual Property I, L.P. | Internet protocol session persistence for mobile communications |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142894A (ja) * | 1986-12-06 | 1988-06-15 | 株式会社東芝 | フラツトパツケ−ジ集積回路の配線基板 |
| FR2620587B1 (fr) * | 1987-09-16 | 1993-07-02 | Telemecanique Electrique | Circuit imprime equipe d'un drain thermique |
| US4880386A (en) * | 1988-11-18 | 1989-11-14 | Amp Incorporated | Socketing a semiconductor device |
| US5138429A (en) * | 1990-08-30 | 1992-08-11 | Hewlett-Packard Company | Precisely aligned lead frame using registration traces and pads |
| US5131852A (en) * | 1991-08-23 | 1992-07-21 | Amp Incorporated | Electrical socket |
| JPH0745936A (ja) * | 1993-07-31 | 1995-02-14 | Nippon Seiki Co Ltd | プリント配線基板 |
| JPH07142673A (ja) * | 1993-11-15 | 1995-06-02 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
| JPH08288626A (ja) * | 1995-04-19 | 1996-11-01 | Canon Inc | Ｉｃ及びプリント配線基板 |
| JP3231225B2 (ja) * | 1995-09-18 | 2001-11-19 | アルプス電気株式会社 | プリント配線基板 |
| US5777853A (en) * | 1996-05-03 | 1998-07-07 | Ast Research, Inc. | Printed circuit board having a dual square pattern footprints for receiving one of two electronic components having equal printouts per size |
| JPH10223997A (ja) | 1997-02-12 | 1998-08-21 | Canon Inc | プリント配線基板 |
-
2000
- 2000-08-10 JP JP2000243282A patent/JP3514221B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-25 US US09/911,428 patent/US6582238B2/en not_active Expired - Lifetime
- 2001-08-03 EP EP01118697A patent/EP1179971B1/en not_active Expired - Lifetime
- 2001-08-03 DE DE60130717T patent/DE60130717T2/de not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557646B2 (en) | 2005-05-09 | 2009-07-07 | Nec Electronics Corporation | Semiconductor device with non-intersecting power and ground wiring patterns |
| JP2007081364A (ja) * | 2005-08-15 | 2007-03-29 | Canon Inc | プリント基板及び半導体集積回路 |
| US8575743B2 (en) | 2006-02-28 | 2013-11-05 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| JP2010511295A (ja) * | 2006-11-27 | 2010-04-08 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | 集積回路にエネルギを供給するための回路装置 |
| US8378449B2 (en) | 2006-11-27 | 2013-02-19 | Conti Temic Microelectronic Gmbh | Circuit arrangement for the power supply of an integrated circuit |
| JP2009004689A (ja) * | 2007-06-25 | 2009-01-08 | Mitsubishi Electric Corp | プリント配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6582238B2 (en) | 2003-06-24 |
| EP1179971A2 (en) | 2002-02-13 |
| JP3514221B2 (ja) | 2004-03-31 |
| DE60130717T2 (de) | 2008-07-17 |
| US20020019155A1 (en) | 2002-02-14 |
| DE60130717D1 (de) | 2007-11-15 |
| EP1179971A3 (en) | 2005-12-07 |
| EP1179971B1 (en) | 2007-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7929315B2 (en) | Multilayered printed circuit board | |
| US6346743B1 (en) | Embedded capacitor assembly in a package | |
| US7227247B2 (en) | IC package with signal land pads | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| US8913401B2 (en) | Multilayer wiring board | |
| JP2008537843A (ja) | 内部で重なり合った調整器 | |
| JP2007173665A (ja) | プリント基板 | |
| US6794581B2 (en) | Method and apparatus for distributing power to integrated circuits | |
| US9748155B2 (en) | Printed circuit board | |
| JP2002057418A (ja) | プリント配線基板 | |
| EP2728976B1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
| JP2018137440A (ja) | 基板回路装置及びプリント配線基板 | |
| US9226386B2 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
| JP3116782B2 (ja) | 誘導相殺コンデンサを備えた回路基板 | |
| US6437252B2 (en) | Method and structure for reducing power noise | |
| JP2017220505A (ja) | プリント基板 | |
| WO2012153835A1 (ja) | プリント配線基板 | |
| JP2004304134A (ja) | 配線基板及びその製造方法 | |
| JP4545537B2 (ja) | 半導体装置及び半導体装置ユニット | |
| JP2004031432A (ja) | 半導体装置 | |
| JP2021197509A (ja) | 電子部品内蔵基板及びこれを備える電子機器 | |
| JP2009135213A (ja) | プリント配線板 | |
| JP2005294502A (ja) | コネクタ端子を有する電子回路ユニットおよび回路基板 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH04162658A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3514221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |