JP3116782B2

JP3116782B2 - 誘導相殺コンデンサを備えた回路基板

Info

Publication number: JP3116782B2
Application number: JP07239521A
Authority: JP
Inventors: 等吉留; 隆丸山; 和夫廣田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-09-19
Filing date: 1995-09-19
Publication date: 2000-12-11
Anticipated expiration: 2015-09-19
Also published as: JPH08148876A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は実効インダクタンス成分
を低減したコンデンサ、およびその実装構造を提供し、
特に電子部品を実装する回路基板やＬＳＩの電源ノイズ
低減のための技術にかかわり、回路基盤やＬＳＩに搭載
する電源ノイズ低減用コンデンサ（以下パスコンと呼
ぶ）の実効インピーダンスを小さくすることにより、パ
スコンの周波数特性を改善する誘導相殺コンデンサ搭載
装置に関する。

【０００２】

【従来の技術】本発明の関連従来技術として、パスコン
の技術を中心に述べると、パスコンにはリード付きの挿
入タイプ、またはリードレスの表面実装タイプが用いら
れている。パスコンは電源ノイズの吸収を目的として基
板に搭載される。図９にパスコンを基板に搭載した図
を、図１０にパスコンの等価回路を示す。従来の実装方
法では「実践ノイズ逓減技法」（ＨｅｎｒｙＷ．Ｏ
ｔｔ著出口博一訳ジャテック出版）の３１１頁か
ら３１３頁に記載されているように、パスコンは、図１
０に示すようにコンデンサ１２に直列にインダクタンス
１１が存在する等価回路で示される。

【０００３】従って、パスコンのインピーダンス特性は
図１１に示す純粋なコンデンサの周波数特性に比較し
て、図１２に示すように高周波において高くなる。図１
２の低い周波数領域Ａは等価回路図１０の容量１２が支
配的で、逆に高周波領域Ｂではインダクタンス１１が支
配的といえる。領域Ａと領域Ｂの境界の周波数は、イン
ダクタンス１１の値をＬ、容量１２の値をＣとすると、
等価回路図１０の直列共振周波数ｆｒ＝１／２π√ＬＣ
となる。この式から、パスコンの周波数特性を改善する
には、Ｃを小さくするか、Ｌを小さくするかの二通りの
方法が考えられる。

【０００４】Ｃを小さくする場合、ｆｒを２倍にするに
はＣを４分の１にしなければならない。このため、Ｃを
小さくすると個々のコンデンサの周波数特性は改善され
るが、供給すべき電流に対してコンデンサの総容量が小
さくなる。このためパスコンのＣを小さくした場合、パ
スコンの個数を増やすか、別個に容量の大きなパスコン
を並列に接続する必要があり、基板全体の部品点数が増
える。

【０００５】これに対して、Ｌを小さくする場合、パス
コンの総容量を減らさずにパスコンの周波数特性を改善
できる。つまり、部品点数を増やさずにパスコンの周波
数特性を改善するにはパスコンのＬを小さくするほうが
有利である。

【０００６】Ｌを小さくする方法には２通りある。一つ
は電流を必要とする部品とパスコンの距離を短くし、電
流の流れる経路の長さを短くする方法であり、もう一つ
の方法は電流によって生じる磁束を打ち消す方法であ
る。前者では個々の部品の形状を小さくしたり、部品間
隔を狭くすることが一般的である。

【０００７】特にパスコンにおけるＬは部品のリードと
搭載パッドの引き出し線が大部分であるので、リードレ
スの表面実装タイプを使用したり、搭載パッドを短くし
たり、搭載パッドの中にスルーホールを設ける方法が考
案されている。また、特開平２−２０２０４９号公報に
示されるように、パスコンをＬＳＩのパッケージの内部
に搭載したりするものもある。

【０００８】

【発明が解決しようとする課題】最近のディジタル機器
や通信機器の動作周波数は益々高まり、ＩＣやＬＳＩ等
の部品の動作時に流れる電流の周波数が高くなったた
め、これらの部品と電源やアースとの間の配線長を短く
するため多層基板(Mnlti-layer PCB(Printed Circuit B
oard),Multi-layer PWC(Printed Wired Board)等）の構
造をとり、電源層(power supply layer)やグラウンド層
(ground layer)と部品間をスルーホールで結合すること
が多用されている。しかし、このようにしてリードレス
部品や搭載パッドの引き出しリードを極力短くしてイン
ダクタンスを小さくしても、尚パスコンのインピーダン
スが充分に小さくならず、電源ノイズが増大したり、更
には電源ノイズに起因して基板より放射する電磁妨害波
が増大するようになった。そして電源ノイズを低減する
ために、個々の容量を小さくしパスコンの周波数特性を
改善するとともに、数を増やさざるを得なくなった。こ
のため、回路基板に占めるパスコンの面積が大きくな
り、回路基板の実装効率が低下してきた。

【０００９】本発明の目的はこのような問題を解決して
実効インダクタンス成分を低減したコンデンサおよびコ
ンデンサの実装構造を提供することにある。さらにま
た、このようなコンデンサまたはコンデンサの実装によ
ってパスコンの実効インダクタンスを小さくし、容量を
小さくせずに、パスコンの周波数特性を改善する実装方
法を利用した回路基板やＬＳＩパッケージを提供するこ
とにある。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明のコンデンサを搭載した装置は、コンデンサ
と、該コンデンサに流れる電流を供給する導体と、該コ
ンデンサおよび導体のうちの少くも１部と近接して設け
た電流経路とを有し、該電流経路に流れる電流が上記コ
ンデンサおよび導体に流れる電流と逆相になるよう流す
ことを特徴とする。

【００１１】電源ノイズ低減用コンデンサを搭載した回
路基板の場合は、前記電源ノイズ低減用コンデンサの近
傍に該電源ノイズ低減用コンデンサと逆相の電流を流す
手段を設けた。

【００１２】逆相の電流を流す手段を実現する方式syst
emとしては、コンデンサに近接して導体を配置すること
により、コンデンサに流れる電流によって近接導体に誘
起電流を生じさせる方式、電流の往路と復路を隣接させ
る方式、同じコンデンサを逆向きに搭載する方式等が挙
げられる。

【００１３】

【作用】このような構成により、本発明は以下のような
機能作用を有する。

【００１４】本発明では磁束を打ち消すことにより、イ
ンダクタンスを小さくする方法を採用した。図１３、図
１４に本発明の原理を示す。図１３に示すように電流ｉ
が流れるとその周りに磁束Φが生じる。ｉが時間的に変
化する場合、このｉの時間的変化ｄｉ／ｄｔによってｄ
Φ／ｄｔが生じる。このｄΦ／ｄｔによってｉを打ち消
す逆向きの起電力Ｖが生じる。このとき、インダクタン
スＬはＶ＝Ｌｄｉ／ｄｔで定義される。

【００１５】これに対して、図１４のように電流ｉ1に
近接して電流ｉ2＝−ｉ1を流すと、ｉ2によって生じる
Φ2によって、ｉ1とｉ2の近傍ではΦ1＋Φ2＝０なの
で、ｄΦ／ｄｔ＝ｄ（Φ1＋Φ2）／ｄｔ＝０となり、逆
起電力Ｖを生じない。

【００１６】実際には、ｉ1とｉ2の間ではΦは打ち消さ
ないため、Ｖ＝０にはならないが、ｉ1のみ流れる場合
より逆起電力Ｖは小さくなる。したがって、コンデンサ
に近接して逆向きの電流を流すことにより、コンデンサ
の見掛け上のＬ、実効インダクタンスを小さくできる。

【００１７】本発明によれば、パスコンの数を増やすこ
となく回路基板の電源ノイズを低減できる。

【００１８】

【実施例】以下電源ノイズを低減するコンデンサおよび
その実装構造に適用した実施例を中心に具体的に図面を
用いて詳細に説明する。

【００１９】図１は本発明の第１の実施例を示す図であ
り、図２はその横断面図である。

【００２０】図１，２において、１は基板６に実装され
た電源ノイズ低減用のコンデンサ、２は基板６に設けら
れるコンデンサ１を搭載するための搭載パッド、３は基
板６に設けられる導電性の引出線、４は基板６に設けら
れたスルーホールである。

【００２１】本例では、コンデンサ１はリードレスの表
面実装タイプのコンデンサを用いているが、リード付き
の挿入タイプのコンデンサであっても問題はない。

【００２２】表面実装タイプのコンデンサ１は搭載パッ
ド２に半田で接続してある。コンデンサ１の一方の電極
は図１及び図２（ａ）に示すように搭載パッド２、引出
線３、スルーホール４ａを介して電源層７と接続させ、
他方の電極は同様に搭載パッド２、引出線３、スルーホ
ール４ｂを介してグランド層８と接続させる。以下説明
の都合上コンデンサ１と搭載パッド２と引出線３とスル
ーホール４をパスコン構成部と呼ぶことにする。

【００２３】このパスコン構成部のすぐ横に配線５をパ
スコン構成部と平行して配線する。図１及び図２（ｂ）
に示すように配線５はスルーホール４ｂを介して両端を
グランド層７に接続する。このとき、配線５の長さはパ
スコン構成部のスルーホール４ａとスルーホール４ｂの
間隔ｄと同じ長さとするか極端に差のないようにするこ
とが望ましい。間隔ｄによりパスコン構成部の自己イン
ダクタンスが決まる。間隔ｄがあまり大きいとインダク
タンスが大きくなりすぎるので、５ｍｍ位を最大とする
べきである。配線５には、パスコン構成部に電流が流れ
ることによりパスコン構成部に流れる電流と逆向きの電
流が誘起される。

【００２４】配線５の太さはパスコン構成部の引出線３
と同程度の太さが望ましく、更に太い場合でも引出線３
の２〜４倍程度の太さである必要がある。配線５のイン
ピーダンスをパスコン構成部のインピーダンスとあわせ
ることが重要であり、そのパスコン構成部のインピーダ
ンスは引出線３によって決まるためである。そして配線
５の太さを制限するのは、配線５があまりに太いと配線
とグランド層との結合が強まりすぎてパスコンの周波数
特性の改善効果が得られなくなるためである。

【００２５】配線５はパスコン構成部になるべく近い位
置に付設するのが望ましい。基板の配線の基準等で最小
導体間隔が規定されているのでその最小導体間隔で規定
される距離であることが望まれる。０．１５ｍｍ程度で
あることが多い。それより離れた場合でも効果はある
が、１００ＭＨｚ（メガヘルツ）程度の周波数の場合ク
ロストーク係数の計算の結果から０．３ｍｍ程度までが
望ましい。更に高い周波数を考慮しなければならない場
合、この値は周波数に反比例して小さくしなければなら
ない。

【００２６】本実施例によれば、パスコンに流れる電流
の逆相の電流を流すのに新たに部品を追加する必要がな
く、基板のパターン設計のみでパスコンの周波数特性の
改善を図ることができる。なお、配線５の両端をグラン
ド層７ではなく電源層８に接続しても同様の効果が得ら
れる。

【００２７】次に図３を用いて本発明の第２の実施例を
説明する。図３において、図１と同じものには同じ番号
を付している。スルーホール４のうちスルーホール４ａ
は電源層７と接続するスルーホールを、スルーホール４
ｂはグランド層８と接続するスルーホールを示している
（図４以降において同じ）。

【００２８】図３に示すように本実施例では、パスコン
構造部の一方の引出線３をコンデンサ１の側方にコンデ
ンサ１と平行になるように配線し、他方のスルーホール
４ａのすぐ横にスルーホール４ｂを設け内層に接続す
る。本実施例ではグランド層８と接続するスルーホール
４ｂ側の引出線３を前述の構成としたが、電源層７に接
続するスルーホール４ａ側の引出線３の方を前述の構成
としてもよい。本実施例によれば、コンデンサ１に流れ
る電流の逆相の電流を流すのに新たに部品を追加する必
要がなく、基板のパターン設計のみでパスコンの周波数
特性の改善が図れる。図１に示す第１の実施例と比較し
て、スルーホールの数が少なく、配線効率を下げること
がないという効果もある。

【００２９】図４は本発明の第３の実施例を示す図であ
る。本例においては引出線３を搭載パッド２からコンデ
ンサ１に対して横方向に引き出して、２つの引出線３を
近接して配線し、それぞれスルーホール４ａ，４ｂと接
続したものである。本例によれば、引出線３を流れる電
流は逆相の電流対９（図４中に矢印で示す）となる。本
実施例によれば、パスコンに流れる電流の逆相の電流を
流すのに新たに部品を追加する必要がなく、基板のパタ
ーン設計のみでパスコンの周波数特性改善が図れる。コ
ンデンサ部分を流れる電流を打ち消す電流がないため、
第１の実施例や第２の実施例に比較して周波数特性改善
の効果は劣るが、実装面積は小さくすることができ、基
板の実装効率を向上できる。

【００３０】図５は本発明の第４の実施例を示す。この
実施例では図１に示す第１の実施例の配線５に代り、同
じパスコンを平行に実装する。互いに対角の位置にある
スルーホール４ａは電源層に接続し、残る２個のスルー
ホール４ｂはグランド層に接続する。これにより、この
二つのコンデンサ１は平行で電気的には逆向きに実装さ
れることになる。コンデンサのサイズが数ｍｍ以下であ
れば、周波数が１ＧＨｚ以下の電源ノイズの波長に比較
して充分小さいので、二つのコンデンサを流れる電流は
位相が同じで流れる向きが逆になり、お互いの磁束を打
ち消しあう効果を生じる。

【００３１】次に図６、図７、図８を用いて本発明の第
５の実施例を説明する。図６は本実施例で用いるコンデ
ンサを示す図、図８は図６に示すコンデンサを搭載した
基板を示す図、図７は本実施例で用いるコンデンサの他
の例を示す図である。図６、図７に示すコンデンサを複
合コンデンサと呼ぶこととする。

【００３２】まず、図６に示す複合コンデンサを説明す
る。通常のコンデンサは絶縁体（誘電体）の両端に電極
を接続する構造となっている。複合コンデンサは、絶縁
体（誘電体）１０ｂの両端に電極１０ａを取り付けてコ
ンデンサを形成し、このコンデンサを分離用の絶縁体１
０ｃを挟んで接合する。絶縁体１０ｂはセラミック等の
誘電率の高い材料を用いる。絶縁体１０ｃの誘電率は絶
縁体１０ｂに比較して充分低い値とし、絶縁体１０ｃを
通して高周波電流が流れないようにしている。

【００３３】３個以上の複合コンデンサを接合する場合
にも２個の場合と同様に絶縁体１０ｃを各々のコンデン
サの間に挟んで接合する。また、絶縁体１０ｂにタンタ
ルのような極性を有する絶縁体を用いる場合、絶縁体１
０ｂの極性が交互に反転するように配置して接合する。
この複合コンデンサにより、２以上のコンデンサを接合
して一部品とし、それぞれのコンデンサの電極１０ａ間
に高周波電圧を印加した場合でも、電流の流れる経路は
絶縁体１０ｂの中に制限することができ、他方のコンデ
ンサには流れない。

【００３４】次に図７に示す他の複合コンデンサの例を
説明する。図６に示す複合コンデンサが２つのコンデン
サを横に並べて接合しているのに対して、本例ではコン
デンサを上下に重ねて接合することを特徴としている。
本例ではクランク型の形状をした絶縁体１０ｂに電極１
０ａを取り付け１つのコンデンサを形成する。このコン
デンサと左右逆の形状のコンデンサを作成し、それぞれ
のコンデンサを絶縁体１０ｃを挟んで接合し、１つの部
品としての複合コンデンサとする。この複合コンデンサ
は、コンデンサを流れる主な電流は、コンデンサの中心
部分を流れる。従って、本例によれば、図６に示す複合
コンデンサに比べ、各々のコンデンサを流れる電流間の
距離を近くすることができる。また、実装面積の割りに
各コンデンサに逆相に流れる電流の距離を長くとること
ができる。これに対して図６に示す複合コンデンサは形
状が単純で形成が容易である。

【００３５】複合コンデンサの場合、個別のコンデンサ
に比較して、コンデンサどうしの間隔が狭くでき、逆相
になる電流が重なり合う距離が長く（結合が強く）なる
という効果が得られる。

【００３６】図８は図６に示す複合コンデンサをが基板
に実装された状態を示す図である。１０は複合コンデン
サ、２は接続パッド、３は引出線、４ａ，４ｂはスルー
ホールである。対角の位置にある二つの接続パッド２は
引出線３とスルーホール４ａを介して基板内層の電源層
７に接続され、残る対角の位置にある二つの接続パッド
２は引出線３とスルーホール４ｂを介して基板内層のグ
ランド層８に接続する。複合コンデンサ１０は複合コン
デンサを構成する個々のコンデンサの両端に電源とグラ
ンドが接続されるように搭載する。これにより、複合コ
ンデンサ１０を形成する個々のコンデンサには交互に逆
向きに電圧が印加される。

【００３７】図１６と図１７に基板に他の部品とともに
パスコンを搭載した図を示す。

【００３８】図１７に示すように、ＩＣ１４の電源ピ
ン、ＧＮＤピン（グランドピン）と本発明によるパスコ
ン構成部１３ａで形成する電流ループ１６の面積が最小
になるように、ＩＣ１４の極近傍に本発明によるパスコ
ン構成部１３ｂを実現するのが望ましい。ＬＳＩ１５の
電源ピン、ＧＮＤピンと本発明によるパスコン構成部１
３ｂで形成する電流ループの面積が最小になるように、
ＬＳＩ１５の極近傍に本発明によるパスコン構成部１３
ｂを実現する。基板両面に部品を搭載する場合は、Ｉ
Ｃ１４やＬＳＩ１５の真裏に実装し、電源電流のループ
面積を最小になるようにする。

【００３９】また、図１６に示すように、ＩＣ１４やＬ
ＳＩ１５の搭載位置より離れていても広く基板が空いて
いる場所や基板の端に本発明によるパスコン構成部１３
ｃを実現したり、外部の基板とのインタフェースとなる
ケーブル／コネクタの近くに本発明のパスコン構成部１
３ｄを実現するようにすれば、基板全体に生じる電源ノ
イズを低減したり、電源ノイズがケーブルに伝わること
を抑止でき、電磁妨害波を低減できる。

【００４０】図１８は本発明の実装構造をＬＳＩパッケ
ージに利用した場合の見取り図であるが上記回路基板の
場合と同様である。

【００４１】ＬＳｉチップ２２は基板１９上に搭載さ
れ、ワイヤーボンディング２１で基板１９の配線と接続
されている。配線は基板端まで引き出され、外部接続用
リード２０と接続されている。電源ノイズ低減用コンデ
ンサは基板１９上に、できるかぎりＬＳｉチップ２２の
近くに搭載する。図１８はハイブリッドＩＣを例として
いるが、多層構造をもったＰＧＡ（Pin Grid Array)や
ＢＧＡ(Pin Ball Array)などのＬＳｉパッケージ内部に
も同様に電源ノイズ低減用コンデンサを搭載し、電源ノ
イズを低減することができる。

【００４２】

【発明の効果】以上、電源ノイズを低減する場合につい
て詳述したが、本発明の適用対象は既述のようにコンデ
ンサの実効インダクタンス成分を低減する必要のあるコ
ンデンサ搭載装置全般に適用出来るものであることはい
うまでもない。

【００４３】上述のパスコンの場合も、電源ノイズ低減
用コンデンサ（パスコン）の周波数特性を改善すること
ができ、電源ノイズを低減することができるので電源ノ
イズに起因して生じる回路誤動作や電磁妨害波を、パス
コンの個数を増やすことなく低減することができる等の
効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す図。

【図２】本発明の第１の実施例の横断面図。

【図３】第２の実施例を示す図。

【図４】第３の実施例を示す図。

【図５】第４の実施例を示す図。

【図６】複合パスコンの１例を示す図。

【図７】複合パスコンの他の例を示す図。

【図８】第５の実施例を示す図。

【図９】従来のパスコンを示す図。

【図１０】パスコンの等価回路を示す図。

【図１１】純粋なコンデンサの周波数特性を示す図。

【図１２】パスコンの周波数特性を示す図。

【図１３】電流の周りに生じる磁束を示す図。

【図１４】逆向きの電流の周りに生じる磁束を示す図。

【図１５】第１の実施例における電流の流れを示す図。

【図１６】基板に搭載される他の部品との関係を示す
図。

【図１７】基板に搭載される他の部品との関係を示す他
の図。

【図１８】本発明を適用したＬＳＩパッケージの拡大見
取り図。

【符号の説明】

１…コンデンサ，２…接続パッド，３…引き出し線，４
ａ，４ｂ…スルーホール，５…配線，６…基板，７…電
源層，８…グランド層，９…逆相の電流対，１０…複合
コンデンサ，１０ａ…電極，１０ｂ…絶縁体（コンデン
サを形成、高誘電率），１０ｃ…絶縁体（コンデンサの
分離用、低誘電率），１１…インダクタンス，１２…容
量，１３ａ〜ｄ…本発明によるパスコン，１４…ＩＣ，
１５…ＬＳＩ，１６…電流ループ，１７…コネクタ，１
８…ケーブル。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平６−61610（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H05K 9/00

Claims

(57)【特許請求の範囲】

【請求項１】集積回路を搭載する回路基板において、電源ノイズ低減用に前記回路基板上に実装されるコンデ
ンサーと、該コンデンサの近傍に設けられ、前記コンデンサーに流
れる電流と逆相の電流を流すための前記コンデンサと平
行に配設され両端をグランドまたは電源層と接続した導
体とを備えたことを特徴とする回路基板。
【請求項２】前記導体の長さは前記コンデンサーが実装
される２つのスルーホール間の距離と略同等の距離で前
記グランドまたは電源層と接続する請求項１の回路基
板。