JP2003318058A - 積層コンデンサ - Google Patents
積層コンデンサInfo
- Publication number
- JP2003318058A JP2003318058A JP2002124214A JP2002124214A JP2003318058A JP 2003318058 A JP2003318058 A JP 2003318058A JP 2002124214 A JP2002124214 A JP 2002124214A JP 2002124214 A JP2002124214 A JP 2002124214A JP 2003318058 A JP2003318058 A JP 2003318058A
- Authority
- JP
- Japan
- Prior art keywords
- hole conductor
- internal electrode
- via hole
- multilayer capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
タンス(ESL)を低減した積層コンデンサを提供す
る。 【解決手段】 厚み方向に第1のビアホール導体5と第
2のビアホール導体6とを有するとともに、主面に第2
のビアホール導体6の周囲に第2の非電極形成領域14
が形成され、且つ第1のビアホール導体5と接続する第
1の内部電極層3を形成した第1の誘電体層1と、厚み
方向に第2のビアホール導体6と第1のビアホール導体
5とを有するとともに、主面に第1のビアホール導体5
の周囲に第1の非電極形成領域13が形成され、且つ第
2のビアホール導体6と接続する第2の内部電極層4を
形成した第2の誘電体層2とを交互に積層してなる積層
コンデンサ10において、非電極形成領域14、13の
一部を積層方向で互いに重なり合せた。
Description
関するものである。 【0002】 【従来の技術】従来の積層コンデンサを図6に示す。図
において、図6(a)は第1の内部電極層を有する第1
の誘電体層31の平面図、図6(b)は第2の内部電極
層を有する第2の誘電体層32の平面図、図6(c)は
第1、第2の内部電極層の重なり状態を示す概略図、図
6(d)は図6(c)のB−B線断面図である。 【0003】積層コンデンサ30は、第1、第2の誘電
体層31、32を複数積層して形成された積層体41内
部に第1、第2の内部電極層33、34が形成され、ま
た、積層体41の厚み方向に第1、第2のビアホール導
体35、36が形成されている。 【0004】そして、図6(a)に示すように、第1の
内部電極層33は第1の誘電体層31の上面に形成され
ており、第1のビアホール導体35に接続されるととも
に、第2のビアホール導体36の周囲に第2の非電極形
成領域44が形成されている。これにより、第1の内部
電極層33と第2のビアホール導体36とは接続されて
いない。一方、図6(b)に示すように、第2の内部電
極層34は第2の誘電体層32の上面に形成されてお
り、第2のビアホール導体36に接続されるとともに、
第1のビアホール導体35の周囲に第2の非電極形成領
域44が形成されている。さらに、図6(d)に示すよ
うに、第1、第2のビアホール導体35、36は、積層
体41の主面に引き出され、それぞれ第1、第2の外部
電極37、38に接続されている。 【0005】このような構成により、積層コンデンサ3
0をマザーボード上に半田付けにより実装した際に、積
層体41のマザーボード上に占める面積を減少させ、実
装密度を上げることができる。また、積層コンデンサ3
0の外部電極37、38をマザーボードに半田付けする
際に、マンハッタン現象を防止できるとともに、外部電
極37、38に剥離やクラックが生じることも防止でき
る。さらに、大型積層体を各積層体41に分割する前
に、ビアホール導体35、36と接続する外部電極3
7、38を形成する方法が適用できるため、各積層体4
1を一定の方向に揃え、外部電極37、38を形成する
という面倒な作業をしなくて済むという効果もある。 【0006】 【発明が解決しようとする課題】しかしながら、図6の
積層コンデンサにおいて、流れる電流の方向によってそ
の方向が決まる磁束が誘起され、この磁束に起因して自
己インダクタンス成分が生じる。例えば、図6(c)に
示すように、第1のビアホール導体35から第1の内部
電極33へ矢印aの方向に電流が流れる場合、第2の内
部電極34から第2のビアホール導体36へ同じ方向に
電流が流れるため、等価直列インダクタンス(ESL)
が大きくなってしまう問題点があった。 【0007】本発明は、上記課題を鑑みてなされたもの
であり、その目的は、実装上の制限を受けずに、等価直
列インダクタンス(ESL)を低減した積層コンデンサ
を提供することにある。 【0008】 【課題を解決するための手段】上述の課題を解決するた
めに、本発明は、厚み方向に第1のビアホール導体と第
2のビアホール導体とを有するとともに、主面に第2の
ビアホール導体の周囲に第2の非電極形成領域が形成さ
れ、且つ第1のビアホール導体と接続する第1の内部電
極層を形成した第1の誘電体層と、厚み方向に第2のビ
アホール導体と第1のビアホール導体とを有するととも
に、主面に第1のビアホール導体の周囲に第1の非電極
形成領域が形成され、且つ第2のビアホール導体と接続
する第2の内部電極層を形成した第2の誘電体層とを交
互に積層してなる積層コンデンサにおいて、前記第1及
び第2の内部電極層内に形成した前記非電極形成領域の
一部は、前記誘電体層の積層方向で互いに重なり合うこ
とを特徴とする。 【作用】本発明の積層コンデンサによれば、第1及び第
2の内部電極層内に形成した非電極形成領域の一部は、
誘電体層の積層方向で互いに重なり合うため、この重な
り合う部分を通って、一方、例えば第1のビアホール導
体から他方、例えば第2のビアホール導体へ流れる電流
のうち、一方向のみに流れる電流は、ほとんど無くな
る。そして、電流は、積層コンデンサの内部電極層の全
体分散される。この電流は、図2に示す線bのように弧
を描くことになる。この電流成分をベクトル成分に分解
すれば、幅方向(図の上下方向)のベクトル成分が互い
に逆方向となり、打ち消し合うことになる。これによ
り、電流によって誘起される磁束に起因する自己インダ
クタンス成分が小さくなり、全体の等価直列インダクタ
ンス(ESL)を低くすることができる。 【0009】また、インダクタンスを低くするために、
第1、第2のビアホール導体の間隔を小さくする必要が
ないため、実装時の制限を受けることもない。 【0010】 【発明の実施の形態】以下、本発明の積層セラミックを
図面に基づいて説明する。 【0011】図1は、本発明の積層コンデンサを示す図
であり、図1(a)は第1の内部電極層を示す平面図、
図1(b)は第2の内部電極層を示す平面図、図1
(c)は第1、第2の内部電極層の重なり状態を示す概
略図、図1(d)は図1(c)のA−A線断面図であ
る。図2は、図1の積層コンデンサの電流の流れる方向
を示す概略図である。 【0012】図において、積層コンデンサ10は、積層
体11内部に内部電極層3、4が形成され、また、積層
体11を構成する誘電体層1、2の中央部付近には第1
及び第2のビアホール導体5、6が形成されている。ま
た、積層体11の実装面には第1及び第2のビアホール
導体5、6に接続された外部電極7、8が形成されてい
る。 【0013】図において、積層体11は、第1、第2の
誘電体層1、2を複数積層して積層されている。そし
て、各誘電体層1、2の間には、第1、第2の内部電極
層3、4が交互に配置されている。また、積層体11の
厚み方向に第1、第2のビアホール導体5、6が形成さ
れている。 【0014】そして、図1(a)のように、第1の内部
電極層3は第1の誘電体層1の上面に形成されており、
第1のビアホール導体5に接続されている。第1の内部
電極層3の領域内には、第2のビアホール導体6との短
絡を防止するための第2の非電極形成領域14が形成さ
れている。また、図1(b)のように、第2の内部電極
層4は第2の誘電体層2の上面に形成されており、第2
のビアホール導体6に接続されている。第2の内部電極
層4の領域内には、第1のビアホール導体5との短絡を
防止するための第1の非電極形成領域13が形成されて
いる。 【0015】このような第1の誘電体層1、第2の誘電
体層2が交互に積層された積層体11の実装面には、第
1、第2のビアホール導体5、6に接続された第1、第
2の外部電極7、8に接続されている。 【0016】本発明の特徴的なことは、第1及び第2の
内部電極層3、4内に形成した第2、第1の非電極形成
領域14、13の一部、具体的には、第1のビアホール
導体5と第2のビアホール導体6との間の領域は、誘電
体層1、2の積層方向で互いに重なり合うことである。 【0017】このことにより、図2に示すように、第1
のビアホール導体5から第1の内部電極5、第2の内部
電極6を通って、第2のビアホール導体へ最短距離に流
れる電流がなくなる。そして、この電流は、積層コンデ
ンサ10全体に分散して流れることになる。この電流は
符号bのように弧を描くように分散され、この電流bを
ベクトル成分に分解すれば、幅方向(図の上下方向)の
ベクトル成分が互いに逆方向となり、打ち消し合うこと
になる。このことによっても、全体の等価直列インダク
タンス(ESL)を低くすることができる。 【0018】また、インダクタンスを低くするために、
第1、第2のビアホール導体5、6及び第1、第2の外
部電極7、8の間隔を小さくする必要がないため、実装
時の制限を受けることもない。 【0019】ここで、第1及び第2の内部電極層3、4
の重なり面積を増大させるためには、一方の非形成領域
と他方のビアホール導体(13と6、または14と5)
の水平方向の間隔xは小さいことが望ましいが、上記一
方の非形成領域と他方のビアホール導体(13と6、ま
たは14と5)の一部が水平方向に重なってしまうと、
内部電極層とビアホール導体(3と5、または4と6)
の接続する面積が小さくなってしまう。さらに、位置ず
れも考慮して、間隔xは100μm以上であることが望
ましい。 【0020】一方、間隔xが大きくなると、重なり合う
部分の周辺の内部電極3、4を通って、第1のビアホー
ル導体5から第2のビアホール導体6へ流れる電流の方
向が一方向の直線に近くなり、上記インダクタンス成分
が互いに打ち消し合う効果が小さくなってしまう。この
ため、間隔xは内部電極3、4の長さ方向の寸法Lの4
分の1以下であることが望ましい。 【0021】また、ビアホール導体5、6の径rは10
〜400μmの範囲にあることが望ましい。さらに、非
形成領域13、14の幅mは、80〜200μmの範囲
にあることが望ましい。 【0022】次に、本発明のコンデンサ10の製造方法
について説明する。なお、図面において、各符号は焼成
の前後で区別しないことにする。 【0023】図5は、本発明の積層セラミックコンデン
サの製造方法の一実施形態を示す断面図であり、図5
(a)はセラミックグリーンシート積層後、図5(b)
は貫通孔形成後、図5(c)はビアホール導体となる導
体部形成後を示す図である。 【0024】まず、セラミック粉末と焼結助剤に溶剤、
可塑剤、分散材、バインダ樹脂を混合してセラミックス
ラリーをシート状に成型して乾燥して、第1及び第2の
誘電体層となるセラミックグリーンシート1、2を成型
する。なお、このセラミックグリーンシート1、2は、
複数の素子領域を含む大型セラミックグリーンシートで
ある。成型法にはドクターブレード法、引き上げ法、ダ
イコーター、グラビアロールコーターなどが用いられ
る。 【0025】セラミックグリーンシート1、2のセラミ
ック粉末としては、チタン酸バリウム(BaTiO3)
等の誘電体材料に、必要に応じて無機酸化物などを混合
する。焼結助剤は、焼成による収縮開始温度を低くする
機能を有し、材料としてガラス成分となる液相形成物
質、金属酸化物などが用いられる。溶剤としては、例え
ば水、トルエン、酢酸エチル、または、これらの混合物
などが用いられる。可塑剤としては、例えばポリエチレ
ングリコール、フタル酸エステルなどが用いられる。 【0026】バインダ樹脂としては例えばポリビニルア
ルコール、ポリビニルアセタール、セルロース、水溶性
アクリル樹脂、エマルジョンなどが用いられる。中で
も、ポリビニルアルコールを用いると、第1及び第2の
誘電体層1、2を薄層化した際に充分な強度を得ること
ができる点で好ましい。これらは、C−C結合、C−H
結合、C−O結合の分子鎖が集合した構造を有してい
る。代表的なポリビニルアルコールの構造式を以下に示
す。 【0027】 【化1】 【0028】次に、成型された第1及び第2のセラミッ
クグリーンシート1、2に、第1及び第2の内部電極層
となる導体膜3、4を導電性ペーストの印刷・乾燥によ
り形成する。導電性ペーストは、金属粉末が、有機溶剤
にバインダ樹脂を溶解させた有機ビヒクル中に分散させ
てなるものであり、有機ビヒクル中には、これらの他、
各種分散剤、活性剤、可塑剤などが必要に応じて添加さ
れる。 【0029】導電性ペーストの金属粉末としては、C
u、Ni、Ag、Au及びこれらの合金が用いられる。 【0030】また、導電性ペーストに用いられる溶剤
は、バインダ樹脂を溶解して金属粉末粒子を分散させ、
このような混合系全体をペースト状にする役割をなし、
例えば、α−テルピネオールやベンジルアルコール等の
アルコール系や炭化水素系・エーテル系・BCA(ブチ
ルカルビトールアセテート)等のエステル系・ナフサ等
が用いられ、特に、金属粉末の分散性を良くするという
観点からは、α−テルピネオール等のアルコール系溶剤
を用いることが好ましい。 【0031】導電性ペーストに用いられるバインダ樹脂
は、金属粉末を均質に分散させるとともに貫通孔15、
16への埋め込みに適正な粘度とレオロジーを与える役
割をもっており、例えば、アクリル樹脂やフェノール樹
脂・アルキッド樹脂・ロジンエステル・エチルセルロー
ス・メチルセルロース・PVA(ポリビニルアルコー
ル)・ポリビニルブチラート等が用いられる。特に、金
属粉末の分散性を良くするという観点からは、アクリル
樹脂を用いることが好ましい。これらは、セラミックグ
リーンシートに用いられるバインダ樹脂と同様にC−C
結合、C−H結合、C−O結合の分子鎖が集合した構造
を有している。代表的なアクリル樹脂である、ポリメタ
クリル酸メチルの構造式を以下に示す 【0032】 【化2】 【0033】有機ビヒクル中の分散剤としては、例えば
ロジン、グリセリン、オクタデシルアミン、トリクロロ
酢酸、オレイン酸、オクタジエン、オレイン酸エチル、
モノオレイン酸グリセリン、トリオレイン酸グリセリ
ン、トリステアリン酸グリセリン、メンセーデン油など
が用いられる。 【0034】次に、図5(a)に示すように、第1及び
第2の内部電極層3、4となる導体膜のそれぞれが形成
された第1及び第2の誘電体層1、2となるセラミック
グリーンシートを交互に所要枚数を積み重ね、その上下
から加圧焼成して大型積層体21を形成する。 【0035】次に、図5(b)に示すように、大型積層
体21の上下に保護フィルム(図示せず)を貼り付け
し、大型積層体21の主面に波長が350nmのUV−
YAGレーザを照射する。レーザ光は、まず第1及び第
2の貫通孔15、16となる領域を中心に照射する。 【0036】貫通孔15、16の形成に使用されるレー
ザは、400nm以下の波長のレーザが用いられ、好ま
しくは200nm〜350nmの波長のレーザが用いら
れる。400nm以上では、レーザ光による急速局所加
熱でバインダ樹脂が熱分解とセラミックグリーンシート
の変質が起こり、安定した第1及び第2の貫通孔15、
16に内部電極層となる導体膜3、4が露出させること
ができない。特に350nm以下であるとバインダ樹脂
の分子間同士で結合している分子鎖、例えば、C−C結
合、C−H結合、C−O結合の分子鎖を切断できる種類
が多くなり貫通孔15、16を形成しやすくなる。な
お、200nm以下の波長のレーザでは貫通孔15、1
6を形成することは困難である。 【0037】レーザの種類としてはUV−YAGレーザ
あるいはエキシマレーザなどが使用できる。特に400
nm以下の波長のレーザを用い、径100μm以下で第
1及び第2の貫通孔15、16を精度良く形成できる。 【0038】なお、貫通孔15、16を形成するのにバ
インダ樹脂が分解したセラミック粉末を除去する除去手
段を有するのが好ましい。例えば、レーザ照射と同時
に、バインダ樹脂が分解しバラバラになったセラミック
粉末の真空引きを行う。 【0039】また、貫通孔15、16を形成した後に除
去手段を用いる方法としては、水中に浸して超音波洗浄
を行うことにより、残留した加工くずを完全に除去して
も良く、プラズマ処理によって加工くずを酸化燃焼させ
てもよい。更に、貫通孔15、16内に空気流を吹き付
けて、貫通孔15、16内のくずを除去してもよい。貫
通孔15、16を形成後でも、除去手段を用いることに
より貫通孔15、16内壁に付着したセラミックグリー
ンシート1、2の加工くずを完全に除去することができ
る。 【0040】次に、図5(c)に示すように、形成され
た貫通孔15、16内に、大型積層体21の上下を保護
フィルムにはさんだ状態で、第1及び第2のビアホール
導体5、6となる導電性ペーストを充填する。第1及び
第2の貫通孔15、16に充填される導電性ペーストと
しては、内部電極層3、4に用いる導電性ペーストと同
様であるため省略する。 【0041】次に、保護フィルムを取り外すことによ
り、この貫通孔15、16に導電性ペーストを充填した
導体部5、6、第1及び第2の内部電極層3、4となる
導体膜が形成される。また、第1及び第2の非電極形成
領域13、14の一部が、セラミックグリーンシート
1、2の積層方向で互いに重なり合った未焼成状態の大
型積層体21が得られる。 【0042】更に、大型積層体21を押し切り刃加工に
より、未焼成状態の個々の積層体を得ることができる。
この切断加工は、ダイシング方式であっても良い。 【0043】次にこの未焼成状態の積層体は、250℃
〜400℃の炉でバインダ樹脂を除いた後、本焼成炉に
て高温焼結を行う。これにより、内部に第1及び第2の
内部電極3、4、第1及び第2のビアホール導体5、6
を有する積層体11が得られる。 【0044】次に、積層体11の実装面で、第1ビアホ
ール導体5、6との露出する部分に、導電性ペーストを
スクリーン印刷等で焼き付けるにより第1及び第2の外
部電極7、8を形成する。尚、外部電極7、8は、必要
に応じて、半田濡れ性を良好にするためのNi、Sn、
Cu、Au等のメッキ(図示せず)を形成する。 【0045】このようにして、図1に示すような積層コ
ンデンサ10が得られる。 【0046】なお、本発明は以上の実施形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲で種々
の変更・改良を加えることは何ら差し支えない。 【0047】図3(a)は本発明の積層コンデンサの他
の実施形態を示す概略図、図3(b)は図3(a)の積
層コンデンサのA−A線断面図である。 【0048】図のように、第1及び第2の内部電極層
3、4内に形成した第2及び第1の非電極形成領域1
4、13の一部は、誘電体層1、2の積層方向で互いに
重なり合うように3個以上のビアホール導体5、6を1
行に並設したり、ビアホール導体5、6の行を2列上に
並べても良い。このことにより、電流が分散して流れる
ため、さらなる低インダクタンス化を実現できる。 【0049】図4(a)は本発明の積層コンデンサの他
の実施形態を示す概略図、図4(b)は図4(a)の積
層コンデンサのA−A線断面図である。 【0050】図のように、第1及び第2の非電極形成領
域13、14の形状を第2及び第1のビアホール導体
6、5と略同一形状としても良い。このことにより、第
1及び第2内部電極層3、4同士が重なる容量発生部分
の面積を増大することができる。 【0051】また、本実施の形態では、未焼成状態の大
型積層体に対して、レーザ光を照射することによってビ
アホール導体5、6となる貫通孔15、16を形成して
いるが、マイクロドリル又はパンチングを用いた打ち抜
き法などにより、あらかじめ1層毎の誘電体層1、2と
なるシートに貫通孔15、16を形成してもよい。 【0052】 【発明の効果】本発明の構成によれば、本発明の積層コ
ンデンサによれば、第1及び第2の内部電極層内に形成
した非電極形成領域の一部は、誘電体層の積層方向で互
いに重なり合うように配置されている。このため内部電
極層を介して一方のビアホール導体から他方のビアホー
ル導体へ流れる電流は、最短距離で流れることがない。
実際には、内部電極層に分散されて流れることになる。
従って、電流成分をベクトル分解すると幅方向のベクト
ル成分が互いに打ち消し合うことになり、分散された電
流によって誘起される磁束に起因する自己インダクタン
ス成分が小さくなり、全体の等価直列インダクタンス
(ESL)を低くすることができる。 【0053】また、インダクタンスを低くするために、
第1、第2のビアホール導体の間隔を小さくする必要が
ないため、実装の信頼性が向上する。
(a)は第1の内部電極層を示す平面図、(b)は第2
の内部電極層を示す平面図、(c)は第1、第2の内部
電極層の重なり状態を示す概略図、(d)は(c)のA
−A線断面図である。 【図2】図1の積層コンデンサの電流の流れる方向を示
す概略図である。 【図3】(a)は本発明の積層コンデンサの他の実施形
態を示す概略図、(b)は(a)の積層コンデンサのA
−A線断面図である。 【図4】(a)は本発明の積層コンデンサの別の実施形
態を示す概略図、(b)は(a)の積層コンデンサのA
−A線断面図である。 【図5】本発明の積層セラミックコンデンサの製造方法
の一実施形態を示す断面図であり、(a)はセラミック
グリーンシート積層後、(b)は貫通孔形成後、(c)
はビアホール導体形成後を示す図である。 【図6】従来の積層コンデンサを示す図であり、(a)
は第1の内部電極層を示す平面図、(b)は第2の内部
電極層を示す平面図、(c)は第1、第2の内部電極層
の重なり状態を示す概略図、(d)は(c)のB−B線
断面図である。 【符号の説明】 10 積層コンデンサ 11 積層体 1 第1の誘電体層 2 第2の誘電体層 3 第1の内部電極層 4 第2の内部電極層 5 第1のビアホール導体 6 第2のビアホール導体 21 大型積層体 13、14 非電極形成領域 15、16 貫通孔
Claims (1)
- 【特許請求の範囲】 【請求項1】 厚み方向に第1のビアホール導体と第2
のビアホール導体とを有するとともに、第2のビアホー
ル導体の周囲に第2の非電極形成領域が形成され、且つ
第1のビアホール導体と接続する第1の内部電極層を主
面に形成した第1の誘電体層と、 厚み方向に第2のビアホール導体と第1のビアホール導
体とを有するとともに、主面に第1のビアホール導体の
周囲に第1の非電極形成領域が形成され、且つ第2のビ
アホール導体と接続する第2の内部電極層を主面に形成
した第2の誘電体層とを交互に積層してなる積層コンデ
ンサにおいて、 前記第1及び第2の内部電極層内に形成した前記非電極
形成領域の一部は、前記誘電体層の積層方向で互いに重
なり合うことを特徴とする積層コンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002124214A JP2003318058A (ja) | 2002-04-25 | 2002-04-25 | 積層コンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002124214A JP2003318058A (ja) | 2002-04-25 | 2002-04-25 | 積層コンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003318058A true JP2003318058A (ja) | 2003-11-07 |
Family
ID=29539293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002124214A Pending JP2003318058A (ja) | 2002-04-25 | 2002-04-25 | 積層コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003318058A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100785207B1 (ko) | 2005-09-21 | 2007-12-11 | 티디케이가부시기가이샤 | 적층 콘덴서, 및, 그 제조방법 |
JP2008504700A (ja) * | 2004-07-01 | 2008-02-14 | エプコス アクチエンゲゼルシャフト | 高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子 |
JP2010027899A (ja) * | 2008-07-22 | 2010-02-04 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP2010232695A (ja) * | 2010-07-16 | 2010-10-14 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
JP2018129499A (ja) * | 2017-02-10 | 2018-08-16 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | キャパシタ部品 |
JP2018182298A (ja) * | 2017-04-11 | 2018-11-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層型キャパシタ及びその実装基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326536A (ja) * | 1994-05-31 | 1995-12-12 | Kyocera Corp | セラミックコンデンサ |
JPH10270282A (ja) * | 1997-03-21 | 1998-10-09 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP2001118746A (ja) * | 1999-10-18 | 2001-04-27 | Murata Mfg Co Ltd | 積層コンデンサ、配線基板および高周波回路 |
JP2001189234A (ja) * | 1999-12-28 | 2001-07-10 | Tdk Corp | 積層コンデンサ |
-
2002
- 2002-04-25 JP JP2002124214A patent/JP2003318058A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326536A (ja) * | 1994-05-31 | 1995-12-12 | Kyocera Corp | セラミックコンデンサ |
JPH10270282A (ja) * | 1997-03-21 | 1998-10-09 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP2001118746A (ja) * | 1999-10-18 | 2001-04-27 | Murata Mfg Co Ltd | 積層コンデンサ、配線基板および高周波回路 |
JP2001189234A (ja) * | 1999-12-28 | 2001-07-10 | Tdk Corp | 積層コンデンサ |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008504700A (ja) * | 2004-07-01 | 2008-02-14 | エプコス アクチエンゲゼルシャフト | 高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子 |
JP4838795B2 (ja) * | 2004-07-01 | 2011-12-14 | エプコス アクチエンゲゼルシャフト | 高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子 |
KR100785207B1 (ko) | 2005-09-21 | 2007-12-11 | 티디케이가부시기가이샤 | 적층 콘덴서, 및, 그 제조방법 |
JP2010027899A (ja) * | 2008-07-22 | 2010-02-04 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP4687757B2 (ja) * | 2008-07-22 | 2011-05-25 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
US8174815B2 (en) | 2008-07-22 | 2012-05-08 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component and method for manufacturing the same |
JP2010232695A (ja) * | 2010-07-16 | 2010-10-14 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
JP2018129499A (ja) * | 2017-02-10 | 2018-08-16 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | キャパシタ部品 |
JP6992946B2 (ja) | 2017-02-10 | 2022-01-13 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | キャパシタ部品 |
JP2018182298A (ja) * | 2017-04-11 | 2018-11-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層型キャパシタ及びその実装基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101341808B (zh) | 陶瓷多层基板的制造方法 | |
JP2761776B2 (ja) | 多層回路板の製造方法 | |
KR100721322B1 (ko) | 세라믹 그린시트용 캐리어 필름 및 그것을 이용한 세라믹그린시트의 가공방법, 전자부품의 제조방법 | |
JP4586831B2 (ja) | セラミックグリーンシート構造、及び、積層セラミック電子部品の製造方法 | |
JP2006080248A (ja) | セラミック電子部品及びその製造方法 | |
JP2003318058A (ja) | 積層コンデンサ | |
JP3987718B2 (ja) | 電子部品の製造方法 | |
JP3039285B2 (ja) | 電子部品およびその製造方法 | |
JP4957117B2 (ja) | 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート | |
JP2006179954A (ja) | コンデンサ素子 | |
JP2004311990A (ja) | 積層セラミック電子部品の製造方法 | |
JP2003229325A (ja) | 電子部品の製造方法 | |
JP2004095685A (ja) | 積層コンデンサ及びその製造方法 | |
JP2003318064A (ja) | 積層コンデンサ及びその製造方法 | |
JP2000200729A (ja) | 電子部品の製造方法 | |
JP2005268508A (ja) | セラミック薄膜コンデンサおよびその製造方法 | |
JP2007189259A (ja) | 電子部品の製造方法 | |
JP2005259964A (ja) | セラミック積層体の製造方法 | |
JP2007189260A (ja) | 電子部品の製造方法 | |
JP2005039071A (ja) | セラミック積層デバイスの製造方法 | |
JPH05167253A (ja) | 多層セラミック基板の製造方法 | |
JPH0645185A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JPH11340082A (ja) | 積層チップ部品とその製造方法 | |
JP2007266280A (ja) | 積層セラミック電子部品及びその製造方法 | |
JPH08213755A (ja) | コンデンサ内蔵型積層セラミック回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070515 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070629 |