TW297112B - The action mode setting circuit - Google Patents

The action mode setting circuit Download PDF

Info

Publication number
TW297112B
TW297112B TW084114165A TW84114165A TW297112B TW 297112 B TW297112 B TW 297112B TW 084114165 A TW084114165 A TW 084114165A TW 84114165 A TW84114165 A TW 84114165A TW 297112 B TW297112 B TW 297112B
Authority
TW
Taiwan
Prior art keywords
signal
operation mode
circuit
state
external
Prior art date
Application number
TW084114165A
Other languages
English (en)
Inventor
Seiji Sawada
Yasuhiro Konishi
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW297112B publication Critical patent/TW297112B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(1 ) 本發明係關於用以設定半導體究憶裝置之動作模式的 電路,尤有關於用以設定半導體記憶裝置之内部動作模式 之構成。 圖14爲概略顯示習用之半導體裝置之動作模式設定 電路之構成的圖式。於圖14中,動作模式設定電路包含: 模式設定啓動產生電路1 ,用以接受由外部給予之信號 ext.A、ext.B及ext.C,而產生模式設定啓動信號MSET ; 及模式設定電路2,回應此一模式設定啓動信號MSET而 被啓動,依照自外部給予之信號ext.X、ext. Y及ext.Z所 表示之模式特定資料DATA,而令用以指定半導體裝置之 内部動作模式的模式指定信號MODE A、MODE B 、 MODE C…中之某一者成爲活性狀態。其次,參照圖15 所示之定時圖,説明此一圖14所示構成之動作。 模式設定啓動產生電路1,在外部信號ext.A、ext.B 及ext.C被設定爲預定之狀態(在圖15中,均爲L位階)時, 即判定已發出用以指定此半導體裝置之動作模式的命令, 而令模式設定啓動信號MSET成爲活性狀態之Η位階。模 式設定電路2回應此成爲活性狀態之模式設定啓動信號 MSET,將由從外部饋入之另外之信號ext.X、ext.Υ及 ext.Z所構成之糢式特定資料DATA予以解碼,令此一模式 特定資料DATA所表示之模式指定信號成爲活性狀態。在 圖15中顯示者,係於模式特定資料DATA(A)時,令模式 指定信號MODE A成爲活性狀態,且於模式特定資料 DATA(B)時,令模式指定信號MODEB成爲活性狀態之一 (請先閱讀背面之注意事項再填寫本頁) 裝·
*1T 丨線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) 2 l;l 2 A7 經 濟 部 中 央 標 準 局 Ά 工 消 合 作 社 印 製 五、發明説明( 例。 於半導體裝置爲半導體記憶裝置之場合,由於其多樣 之功能,而設有各種之測試模式及動作模式。藉由自外部 給予信號,並指定特定之動作模式之方法,而指定多數動 作模式中之一個動作模式,令半導體記憶裝置依所指定之 動作模式動作。 在半導體裝置中’係如圖15所示般,外部信號之狀賤 之組合與其指定之動作模式的對應關係係唯一方式定出。 模式設定啓動產生電路1及模式設定電路2係由硬體所構 成,其内部構成無法輕易變更。例如,在半導體裝置爲動 態存取記憶體(DRAM)之場合,施行記憶資料之更新的自 行更新模式,係給予CBR(即CAS在RAS之前;亦即,在 列位址選通信號/RAS之降低前,將行位址選通信號/CAS 設定成L位階)之條件,且在此一 CBR條件下,將列位址 選通信號/RAS保持於L位階經一定時間以上時被設定 者。於此一 CBR條件下,在特定之位址信號位元被設定爲 預定之狀態時,此DRAM之特定之測試模式被指定(自行 更新模式被重定)。又,例如在資料保持模式時,由於不進 行任何外部存取,僅施行用以在内部保持記憶資料的更新 動作,故爲了降低此一 DRAM之消耗電力,例如爲了降低 作爲外部電源之電池的電力消耗,而設有使DRam之電源 電壓降低的模式。此一模式係藉由下列條件之組合,亦即 WCBR(寫人啓動信號/WE及行位址選通信號/cas均較列 位址選通信號/RAR线被設定成L位階)條件,及將特 2 I-------{ I 裝-- -- (請先閲讀背面之注意事項再填寫本頁) --訂----- 線------- I -I 1'1
— I 本纸張尺度適财國國家標準(CNS ) A4規格( --I I - - · 經濟部中央標準局員工消费合作社印製 A7 B7_ 五、發明説明(3 ) " 定之位址信號位元設定爲既定之狀態的位址鍵條件史纽 合,而予設定。 在使用DRAM之資料處理系統中,於作爲外部q裝复 之處理器之種類不同之場合,於處理器指定DRAM之動作 模式之場合,有時採用不同之外部信號之條件。例如在其 一作爲外部處理裝置之處理器(cpu)中,藉由WCBR條件 與位址鍵條件,而指定在資料保持模式時施行電源電壓降 低的「電力降低模式」;而在其他另一 cpu,則以同樣之 WCBR條件與位址鍵條件指定此一「電力降低模式」;但 於此時所使用之位址鍵之狀態則有時不同。藉由此一另一 CPU所用之動作模式指定用之外部信號之條件,一旦設於 DRAM之測試模式(亦即’施行用以評價dRA]v[之性能之 測試的模式;例如用以令初期缺陷明顯化之模擬運行測試 等應變加速測試)被指定,則此一 DRAM不僅發生錯誤動 作,且其記憶資料會被破壞。 爲了因應此種不同之外部信號條件,必須依所用之 CPU(或系統),而決定DRAM之所設定之動作模式及外部 k號之狀態(條件)。此係依各用途(CPU之種類)而變更模式 设定電路之内部構成’必須製造具有同一功能之多數種類 之dram,造價乃提高。 因此,本發明之目的係提供一半導體裝置,其利用同 一之内部構成,對於不同之外部信號之狀態亦可正確地設 疋所望之内部動作模式。 本發明之另一目的’係提供一半導體裝置,其對於相 本纸張尺度賴悄 靖先閱讀背面之注意事項再填寫本頁) -裝. 訂 線 經濟部中央標準局員工消費合作杜印製 A7 -___B7 五、發明説明(4 ) ~~~ 同之外部信號之狀態,亦可依用途而設定不同之内部動作 模式。 如申請專利範圍第1項之動作模式設定電路,係備有 變更機構,用以回應動作模式切換信號而變更由外部给予 之外部信號之狀態和該内部信號之狀態的對應關係。 如申請專利範圍第2項之動作模式設定電路,係於如 申請專利範圍第1之變更機構,包含有一變換輪出機構, 用以在該動作模式切換信號爲第1位階時將處於第丨狀賤 之外部信號輸出作爲處於該第1狀態之内部信號;且於該 動作模式切換信號爲第2位階時,將處於該第1狀態之外 部信號變換成處於和該第1狀態不同之第2狀態的内部信 號’而予以輸出。 如申請專利範圍第3項之動作模式設定電路,係於如 申請專利範圍第1之變更機構,包含有一變換輸出機構, 用以回應該動作模式切換信號之第1位階,將處於第^狀 態之外部信號輸出作爲對應於該第1狀態之内部信號;並 回應該動作模式切換信號之第2位階,將處於第2狀賤之
外部信號變換成對應於該第丨狀態之内部信號而予 出。 J 如申請專利範園第4項之動作模式設定電路,係於如 申哨專利範圍第1至3項中任一項之變更機構,包含有 反相器,用以回應該第2位階之動作模式切換信號,將外 部信號予以反相,而輸出作爲該内部信號。 如申請專利範圍第5項之動作模式設定電路,係於如 (請先閲讀背面之注意事項再填寫本頁) •裝. 、11 線 ( CNS ) A4fm( 210X29^1 ) ----- 經濟部中央標準局員工消費合作社印製
Μ ----, ___Β7 五、發明説明" ~~~ —~ 申請專利範圍第1至3項中任一項之變更機構,包含一切 換機構’用以回應動作模式切換信號,而將用以接受多位 疋外部信號之輸入節點與用以輪出多位元内部信號的輸出 節點間之連接予以切換。 如申請專利範圍第6項之動作模式設定電路,係將如 申請專利範圍第1至5項中任一項之電路使用於具有多數 之儲存單元的半導體記憶裝置者,其中,外部信號包含有 用以控制對該多數之儲存單元之存取的信號。 如申請專利範圍第7項之動作模式設定電路,係將如 申請專利範圍第1至6項中任一項之電路使用於具有多數 之错存單元的半導體記憶裝置者,其中,外部信號包含用 以指定該多數之儲存單元中之被存取之儲存單元的多位元 位址信號之既定的位元。 藉由回應動作模式切換信號,而變更自外部館入之外 部信號和餚入至設於内部之模式設定電路之内部信號之狀 態的對應關係之方式,而能以同一之内部構成,因應多數 種類之用途。 [發明之實施形態] [整體之構成] 圖1爲概略顯示依本發明之半導體裝置之整體構成的 圖式。在圖1中,半導體裝置5包含:對應規定電路1〇, 回應動作模式切換信號MCHG,而將自外部饋入之多位元 外部信號EXT之狀態予以變更而輪出;模式指定信號產生 電路20,依照由此對應規定電路10所饋入之内部信號INT 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁} -裝- 、-° 線 經濟部中央標準局員工消費合作杜印製 A7 B7五、發明説明(6) 之狀態,而產生用以指定動作模式的信號MODE ;及内部 電路30,係自此模式指定信號產生電路20饋入之動作模 式指定信號MODE所指定之動作模式而動作。 對應規定電路10在動作模式切換信號MCHG爲第1 位階時,令自外部饋入之外部信號EXT不變更而通過(亦 可不包含緩衝處理),產生内部信號INT ;在動作模式切換 信號MCHG爲第2位階時,將自外部饋入之外部信號EXT 之狀態與内部信號INT之狀態的對應關係予以切換,而產 生内部信號INT。 内部電路30具有多數之動作模式,只要是依指定之動 作模式動作之構成即可,舉其一例爲DRAM内部電路。 圖2爲概略顯示圖1所示之模式指定信號產生電路之 構成之一例的圖式。在圖2A中,模式指定信號產生電路 20依照自對應規定電路10饋入之内部信號INT之狀態, 而令模式指定信號MODE A、MODE B、MODE C、… MODE X中之某一者成活性狀態。於圖2A中,關於半導 體裝置,係顯示在DRAM中所使用之信號爲其一例。亦即, 此一内部信號INT包含内部列位址選通信號ZRAS、内部 行位址選通信號ZCAS、内部寫入啓動信號ZWE及位址信 號位元A0〜An。 模式指定信號產生電路20包含:CBR感測器22,依 内部列位址選通信號ZRAS及内部行位址選通信號ZCAS 之定時關係而感測CBR定時,將CBR感測信號CBR予以 輸出;WBR感測器24,依内部列位址選通信號ZRAS與 9 (請先閲讀背面之注意事項再填寫本頁) .裝 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(7 ) 内部寫入啓動信號ZWE,而感測WBR定時[亦即,在RAS 之前寫入啓動:寫入啓動信號/WE在比外部列位址選通信 號/RAS(ZRAS)之朝L位階降落更早之定時成爲L位階], 令WBR感測信號WBR成爲活性狀態;AND電路26,取 CBR感測器CBR與WBR感測信號WBR之邏辑積,將滿 足WCBR條件的WCBR感測信號WCBR予以輸出;及模 式設定電路28,依CBR感測信號CBR、WCBR感測信號 WCBR及WBR感測信號WBR與位址信號位元A0〜An, 而令模式指定信號MODEA〜模式指定信號MODEX中之 某一者成爲活性狀態。位址信號位元A0〜An,只要是自 外部饋入之任址信號中之預先決定之特定之位址信號位元 即可,其所採用之位址信號位元之數目被適當地決定。 圖2B爲顯示包含於糢式設定電路2S中之模式指定信 號產生部之構成之一例的圖式。於圖2B中,模式設定電 路28包有在CBR感測信號CBR與位址信號位元A0及A1 均爲Η位階時,令模式指定信號MODEA成爲活性狀態之 AND電路28a。模式設定電路28包含有用以對於各模式 指定信號MODEA〜MODEX分別判定是否能滿足預定之 信號狀態之組合的邏辑電路。 本發明雖以DRAM作爲應用用途之一種,但因在 DRAM亦規其種類所用之信號之名稱及種類各異,故於以 下之説明中,係以符號A〜C表示用以控制對於記憶體之 存取動作之控制信號,而以符號Z〜X表示位址信號位 元。 10 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) n 111-» n I HI I nn ^ n « -I I l > (請先閱讀背面之注意事項再填寫本頁) 、-° 線 A7 B7 五、發明説明(。) -- [實施形態1 ] 爲概略㈣依本發明^麵態丨之動作模式 ^電路〈構成的圖式。在圖3A所示之構成中,係依照 卜部馈入之第i組之外部信號如八〜加上之狀態而將 ^指定特定之動作模式的循環予以指定,且動作模式係 自外部饋人之第2組之外部信號ext z〜加χ之狀態之 組合而被特定,此第2組之外部信號^ζ〜^χ與内部 信號data之對應關係,可依動作模式切換信號mch(j之 邏辑位階而被切換。 在圖3A中,對應規定電路1〇包含:擾頻電路12,在 動作模式切換信號MCHG爲第1位階時被活性化,對於自 外部餚入之第2組之外部信號ext.Z〜ext X之狀態之組合 data(a)施以擾頻;非擾頻電路14,回應動作模式切換信 號MCHG之互補信號ZMCHG之活性化而被活性化,對第 2組外部彳〇號ext.Z〜ext. X之狀態之組合DATA(B)施以緩 衝處理而讓其通過;及選擇電路16,依動作模式切換信號 MCHG之邏辑位階而選擇擾頻電路12及非擾頻電路14之 輸出信號之一者。 選擇電路16在動作模式切換信號MCHG爲第1邏辑 位階時,選擇自擾頻電路12輸出之狀態之組合DATACW, 而饋入至模式指定信號產生電路20 ;在動作模式切換信號 MCHG爲第2邏輯位階時,則選擇自非擾頻電路14馈入之 狀態之組合DATA(A),而饋入至模式指定信號產生電路 20 〇 11 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -------« I 裝-- 一- (請先閱讀背面之注意事項再填寫本頁) 、11 線 經濟部中央標準局負工消費合作社印製
I - 1—I I A7 Β7 五、發明説明(9) 模式指定信號產生電路20包含:模式設定啓動產生電 路25 ’用以判定自外部饋入之第1組外部信號ext.A〜 ext.C是否滿足既定之條件;及模式設定電路27,回應來 自模式設定啓動產生電路25之模式設定啓動信號MSet而 被活性化’依照作爲自對應規定電路1〇之選擇電路16饋 入之模式特定信號的内部信號data,而令動作模式指定 信號MODE A〜MODE X之任一者成爲活性狀態。 模式設定啓動產生電路25在外部信號
ext.A 〜ext.C 滿足既定條件時,令模式設定啓動信號mset成爲活性狀 態。模式設定電路27回應此一活性狀態之模式設定啓動信 號MSET而被活性化,施行内部信號data之解碼,令對 應之模式指定信號成爲活性狀態。此模式設定啓動信號 MSET對應於圖2所示信號CBR、WCBR、或WBR,狀 態之組合DATA對應於圖2所示之位址信號位元A0〜 An。其次,參照圖3B之定時圖,以説明圖3 a所示之動作 模式設定電路之動作。 在動作模式切換信號MCHG爲L位階時,此一動作模 式切換信號ZMCHG係爲Η位階。於此一狀態下,令擾頻 電路12成爲非活性狀態,令非擾頻電路14成爲活性狀態, 選擇電路16選擇自此一非擾頻電路14饋入之狀態之組合 DATA(A)。在外部信號ext a〜eXt.c被設定成既定狀態(於 圖3B中,悉爲L位階)之場合,模式設定啓動產生電路25 判定動作模式選擇循環已被指定,而令模式設定啓動信號 MSET成爲活性狀態之η位階。於此一狀態下,例如在第2 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (讀先閱讀背面之注意事項再填寫本買) •装· 訂 經濟部中央標準局負工消費合作杜印製 經濟部中央標準局工消費合作社印製 A7 B7五、發明説明(10 ) 組之外部信號ext.Z.ext Y及ext. Y及ext.X爲「H」、「L」、 「Η」之狀態之場合,自非擾頻電路14輸出之狀態之組合 DATΑ(Α)係與此一外部信號ext.Ζ〜ext.X之狀態之組合相 同;自選擇電路16輸出之内部信號DATA對應於狀態之組 合DATA(A)之狀態。模式設定電路27依内部信號 DATA(DATA(A)),而令模式設定信號MODE A〜MODE X 中之一者成爲活性化(在圖3A中爲信號MODE A)。 在動作模式切換信號MCHG位於Η位階,且此動作模 式切換信號ZMCHG爲L位階之場合,令擾頻電路12成爲 活性狀態,且令非擾頻電路14成爲非活性狀態。於此一狀 態下,在外部信號ext.Ζ〜ext.X滿足和先前相同狀態之組 合DATA(A)之場合,擾頻電路12將該一狀態予以變換(施 以擾頻),而輸出其他之狀態之組合DATA(B)。由於動作 模式切換信號MCHG爲Η位階,選擇電路16乃選擇自擾 頻電路12饋入之狀態之組合DATA(B),而向模式指定信 號產生電路20饋入。因此,於此一場合,由模式設定電路 27令用以指定與狀態之組合DATA(A)所指定動作模式不 同之動作模式的模式指定信號MODE B成爲活性狀態。 如上述,即使自外部饋入之第2組之外部信號ext.Z 〜ext.X爲同樣之狀態,亦可藉由變更此一動作模式切換 信號MCHG之邏辑位階,而在内部將被指定之動作模式予 以切換。因此,即使内部構成相同,亦可藉由依其所使用 之用途,令擾頻電路12及非擾頻電路14之一者成爲活性 狀態之方式,而切換被特定之動作模式,而能以同一構成 13 (請先閲讀背面之注意事項再填寫本頁) Γ- .裝 、-> 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 A7 經濟部中央標準局員工消費合作杜印製 B7 五、發明説明(11 ) 之半導體裝置因應多數種類之用途。 又,在上述説明中,可依動作模式切換信號MCHG、 ZMCHG之狀態,將同一狀態之狀態之組合DATA(A)在内 部予以切換,而指定不同之動作模式。相反言之,此係與 在第2組之外部信號ext. Z〜ext. X被設定爲不同狀態之場 合,於内部可依動作模式切換信號MCHG之邏輯狀態而指 定同一之動作模式的情形等償。 圖4爲概略顯示產生動作模式切換信號MCHG及 ZMCHG之部分之構成的圖式。圖4A中,動作模式切換信 號產生部包括:高電阻之電阻元件Ra,連接於和增損器 PD相連接之内部節點Na與電源節點VCC間;及反相器 IV,用以使内部節點Na上之電位反相。自節點將動作模 式切換信號MCHG輸出,而自反相器IV則輸出互補之動 作模式切換信號ZMCHG。若將增損器PD例如介由接合線 BW而連接於接受由外部饋入之接地電位VSS的接地端子 GT上,則動作模式切換信號MCHG即被固定於L位階。 另一方面,在未設有此一接合線BW,而增損器PD與接 地端子GT被分離時,節點Na藉由電阻元件Ra而被保持 於電源電位VCC位階,使動作模式切換信號MCHG成Η 位階。因此,乃可依此一半導體裝置被使用之用途,決定 在增損器PD與接地端子GT間一有無接合線BW之連接, 藉此方式而將動作模式切換信號MCHG及ZMCHG設定在 必要之邏辑位階。 又,在圖4A所示構成中,亦可採取如下構成,亦即 14 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 線 經濟部中央標準局員工消費合作社印製 Μ Β7 五、發明説明(12 ) 節點Na可介由電阻元件Ra而被結合在接地電位,介由接 合線選擇性地將增損器PD連接在接受電源電位VCC之電 源端子上。 圖4B爲顯示動作模式切換信號產生部之另一構成的 圖式。在圖4B所示之構成中,於輸出動作模式切換信號 MCHG用之内部節點Nb和接地節點間設有高電阻之電阻 元件Rb。在内部節點Nb與電源電位VCC間,藉由切換 於製造步驟時之配線圖型形成用之遮蔽罩之方式,可依用 途選擇地形成配線MIL。在設有此一遮蔽配線MIL之場 合,内部節點Nb被設定爲電源電位VCC位階;而在未設 有此一遮蔽配線MIL之場合,内部節點Nb係介由電阻元 件Rb而被固定於接地電位位階。利用反相器IV將此一内 部節點Nb上之電位予以反相,可輸出互補之之動作模式 切換信號ZMCHG。 圖4C爲顯示動作模式切換信號產生部之又另一構成 之圖式。在圖4C所示構成中,用以輸出動作模式切換信 號MCHG之内部節點Nc係藉由遮蔽配線而電性連接在電 源電位VCC或接地節點處。在設有遮蔽配線MILa而未設 遮蔽配線MILb之場合,内部節點Nc係被保持於電源電位 VCC位階。另一方面,在未設遮蔽配線MILa而設有遮蔽 配線MIL之場合,内部節點Nc係受固定於接地電位位階。 利用反相器IV將内部節點Nc上之信號MCHG予以反相, 而產互補之動作模式切換信號ZMCHG。 如圖4B々C所示者,在藉由遮蔽配線MIL、MILa、 15 (請先閱讀背面之注意事項再填寫本頁) .裝.
、1T 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明(13 ) 或MlLb而設定内部節點Nb或Nc之電位的構成之場合, 可將此一動作模式切換信號產生部配置於半導體裝置上之 所望之位置(因爲電源配線及接地配線係穿過半導體裝置 内部延伸設置)。 圖5爲顯示對於一位元之外部信號的擾頻電路及非擾 頻電路與選擇電路之構成之一例的圖式。在圖5中,擾頻 電路12包含反相器i2a,非擾頻電路η包含緩衝器14a。 選擇電路16a包含:CMOS傳輸閘16aa,在動作模式切換 信號MCHG爲Η位階時導通,而令來自擾頻電路12之反 相器12a之輸出信號通過;及CM〇s傳輸閘16讣,在動作 模式切換信號MCHG爲L位階時導通,使來自非擾頻電路 14之緩衝器i4a之輸出信號通過。若依圖5所示之構成, 則於動作模式切換信號MCHG爲H位階時,藉由反相器 12a令外部信號位元£)(1^反相而得之信號,被輪出作爲内 部信號DATAi。亦即不設緩衝器I4a。 圖6爲顯示圖3所示之對應規定電路1〇之變更例之構 成的圖式。在圖6中,係就一位元之外部信號Εχτί及一位 元之内部信號DATA〗<部分的構成加以顯示。於圖6中, 非擾頻電路14包含:緩衝器14a,用以緩衝處理外部信號 EXTi ; !>溝道MOS電晶體14aa,被結合於緩衝器i4a之 一電源節點和電源節點VCC之間,且於其閘門接受動作模 式切換信號MCHG ;及η溝槽MOS電晶體14ab,連接於 緩衝器14a之另一電源節點(接地節點)與接地節點之間,' 且於其閘門接受互補之之動作模式切換信號ZMCHG。 (請先閱讀背面之注意事項再填寫本頁) • I- 1 - I m . .裝- 訂 線 本紙張尺度適用中國國家標隼(CNS )八4規格(21〇χ297公釐) 經濟部中央標準局負工消費合作社印製 A7 ------__ 五、發明説明(14 ) — 擾頻電路12包含:反相器i2a,用以接受外部信號 EXTi ; P溝道MOS電晶體12aa,連接在反相器i2a之一 電源節點與電源節點VCC之間,於其閘門接受互補之動作 模式切換信號ZMCHG ;及η溝槽MOS電晶體12ab,連 接在反相器12a之另一電源節點與接地節點之間,且於其 閘門接受動作模式切換信號MCHG。緩衝器14a及反相器 12a之各自之輸出信號被餚入至選擇器16a。此一選擇器 16a包含以互補方式導通之CM〇s傳輸閘,構成選擇電路 16之一位元之信號部分。 在此一圖6所示構成之場合,於動作模式切換信號 MCHG爲Η位階時,令MOS電晶體14紐及14沾成爲非導 通狀態,將在緩衝器14a之電源節點VCC與接地節點間之 電流通路切斷。另一方面,反相器12a由於令MOS電晶體 12aa及12ab成爲ON狀態,於電源節點VCC和接地節點 間乃形成電流通路,令外部信號EXTi反相而輸出。因此, 僅只反相器12a會消耗電流,在緩衝器14a無電流消耗。 另一方面,在動作模式切換信號MCHG爲L位階之場 合’令MOS電晶體12aa及12ab成爲非導通狀態,並令 MOS電晶體I4aa及i4ab成爲導通狀態。於此一狀態下, 緩衝器14a將外部信號EXTi加以緩衝處理而輸出,反相器 12a不動作。因此,僅只反相器123及緩衝器1乜之一者成 爲可動作狀態而消耗電流,故可減少消耗電流。 如上述,依本發明之實施形態1,由於其構成係可依 動作模式切換信號而變更外部信號與内部信號之狀態之對 17 (請先閲讀背面之注意事項再填寫本頁} S I m HIA * · 裝--- —, m^i BB1 tvt— _ 、-t 線 本紙張尺度適用巾關家標準(CNf )A4規格(210X297公釐) 2971J2 A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明(15 ) 應關係,故能實現以一個晶片因應多數用途的半導體裝置 〇 [實施形態2] 圖7爲顯示依實施形態2之半導體裝置之要部的構成 之圖式。於圖7中,僅顯示對應規定電路1〇之一部分。於 圖7中’對應規定電路1〇包含:擾頻電路22,在動作模 式規定信號ZMCHG爲Η位階時成爲作動狀態,而在動作 模式指定信號爲L位階時則成爲輸出高阻抗狀態;及非擾 頻電路24,在動作模式切換信號MCHG爲Η位階時成爲 作動狀態,而在動作模式切換信號MCHG爲L位階時則成 爲輸出高阻抗狀態。朝此擾頻電路22及非擾頻電路24, 共通地饋入外部信號ext.z〜ext.X。擾頻電路22及非擾 頻電路24在非活性狀態下成爲輸出高阻抗狀態,故於此等 擾頻電路22及非擾頻電路24之輸出部未設有選擇電路。 此一圖7所示之對應規定電路10之動作,係與先前之實施 形態1所示對應規定電路之動作相同。 於此圖7所示之構成中,不須設置選擇電路,可減少 電路占用面積。 圖8爲顯示圖7所示對應規定電路1〇之對應於一位元 之外部信號EXTi的部分之構成之圖式。在圖8中,擾頻電 路22包含於動作模式切換信號MCHG爲L位階時成爲輸 出高阻抗狀態的三狀態反相器22a。此三狀態反相器22a 包含:P溝道MOS電晶體P1,具有連接於電源節點之一 邊之導通節點及接受外部信號EXTi用之控制電極節點 18 (請先閱讀背面之注意事項再填寫本頁) .裝_
、1T 線 本紙張尺度適用中國國家標準(CNS ) 八技 A7 B7 經濟部中央標準局員工消費合作社印製 一張 -紙 本 、發明説明(16 ) '一~ (閘);P溝道MOS電晶體p2,具有連接於M〇s電晶體p 之另-邊之導通節點的一邊之導通節點,及連接於輪出節 點的另一邊之導通節點,以及接受動作模式切換信號 ZMCHG之控制電極節點;n溝道M〇s電晶體,具有 連接於輸出節點之-邊之導通節點,及接受動作模式切換 信號MCHG用之控制電極節點;與n溝道順電晶體吸, 具有連接於MOS電晶體(^之另一邊之導通節點的一邊之 導通節點,及連接在接地節點的另一邊之導通節點,以及 接受外部信號ΕΧΉ用之控制電極節點。 非擾頻電路24包含二段之串級連接之三狀態反相器 2½及24b。此一二狀態反相器24a及24b具有相同之構 成一狀態反相器24a之輪出信號被饋入至三狀態反相器 24b之輸入部。二狀態反相器24a包含:p溝道電晶 體^,具有連接於電源節點vcc之一邊之導通節點,及 接又外部彳&號EXTl之控制電極節點;p溝道M〇s電晶體 Ρ4,具有連接於M〇s電晶體ρ3之另一邊之導通節點的一 邊之導通節點,及接受動作模式切換信$MCHG用之控制 電極節點,以及連接於輸出節點的另一邊之導通節點;n 溝道MOS電晶體Q3,具有連接於輸出節點的一邊之導通 節點,及接受動作模式切換信號MCHG之控制電極節點; 與η 4道m〇s電晶體Q4,具有連接於M〇s電晶體Q3之 另一邊之導通節點的一邊之導通節點,及連接於接地節點 的另邊之導通節點,以及接受外部信號EXTi之控制電 極節點。此一三狀態反相器24a之輪出信號饋入至包含於 〇奶)八4規格(210'_<297公釐) (請先閱讀背面之注意事項再填寫本頁)
_____f I 裝---- 訂-- -線 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(17 ) 三狀態反相器24b的MOS電晶體P3及04之控制電極節 點。三狀態反相器22a及24b之輸出節點係共通地被連接, 而產生内部信號DATAi。 在動作模式切換信號MCHG爲Η位階時,令M0S電 晶體P2及Q1成爲導通狀態,且令MOS電晶體03及P4 成爲非導通狀態。因此,乃令三狀態反相器24a及24b成 爲輸出高阻抗狀態,另一方面,三狀態反相器22a乃作用 爲反相器。反之,在動作模式切換信號MCHG爲L位階時, 令MOS電晶體Q1及P2成爲非導通狀態,且令MOS電晶 體Q3及P4成爲導通狀態。於此狀態下,三狀態反相器22a 被設定成輸出高阻抗狀態,而三狀態反相器24a及24b均 作用爲反相器。因此,在動作模式切換信號MCHG爲Η位 階時,内部信號D ATAi變成與外部信號EXTi之反相信號 相等。另一方面,在動作模式切換信號MCHG爲L位階時, 内部信號DATAi變成爲外部信號EXTi相同邏辑。 如上述,依本發明之實施形態2,在可切換内部信號 與外部信號之狀態之對應關係的對應規定電路中,由於其 構成方式係依動作模式切換信號MCHG之邏辑狀態,而令 擾頻電路及非擾頻電路成爲輸出高阻抗狀態,故不須要選 擇電路,可減少電路占有面積。 [實施形態3] 圖9爲顯示依本發明之實施形態3之半導體裝置之要 部之構成的圖式。在圖9中,僅顯示對應規定電路10之一 部分。其他之構成係與先前之實施形態1及2相同。在圖9 20 本ϋ尺度適用中國國家標準TCNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本貢) -裝· 訂 線 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明(18 ) 中,對應規定電路10包含依動作模式切換信號MCHG而 作用爲擾頻電路或非擾頻電路之擾頻/非擾頻電路30。外 部信號ext. X〜ext. Z被餚入至擾頻/非擾頻電路30,依動 作模式切換信號MCHG之邏辑位階,而施以此外部信號ext. Z〜ext. X之狀態之變更/非變更處理,將内部信號DATA .輸出。於此一圖9所示之構成之場合,一電路兼具有擾頻 電路及非擾頻電路之兩種功能,而能以一個電路實現兩個 電路之功能。因此,可減少電路占有面積。 圖10爲顯示圖9所示之擾頻/非擾頻電路30之構成之 一例之圖式。在圖10中,僅顯示對應於一位元之外部信號 EXTi之部分之構成。 在圖10A中,擾頻/非擾頻電路30包含:NAND電路 30a ,用以接受動作模式切換信號MCHG及外部信號 EXTi ; NOR電路30b,用以接受動作模式切換信號MCHG 及外部信號EXTi ;反相器30c,用以接受NOR電路30b 之輸出信號;及NAND電路30d,用以接受NAND電路30a 之輸出信號與反相器30c之輸出信號。 在動作模式切換信號MCHG爲Η位階時,NOR電路 30b之輸出信號被固定於L位階,反相器30c之輸出信號 被固定於Η位階。於此一狀態下,NAND電路30d依照來 自反相器30c之Η位階之輸出信號,而作用爲反相器。 NAND電路30a依Η位階之動作模式切換信號MCHG而作 用爲反相器。因此,在動作模式切換信號MCHG爲Η位階 時,會產生對應於外部信號EXTi之邏辑之内部信號 21 (請先閲讀背面之注意事項再填寫本頁) 裝· •tr 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明(19 ) DATAi。 另一方面,在動作模式切換信號MCHG爲L位階時, NAND電路30a之輸出信號被固定於Η位階,NAND電路 30d作用爲反相器。另一方面,NOR電路30b作用爲反相 器,將外部信號EXTi予以反相。因此,在動作模式切換 信號MCHG爲L位階時,由外部信號EXTi反相而成之信 號乃被輸出作爲内部信號DATAi。 又,在此圖10A所示之構成中,於動作模式切換信號 MCHG爲Η位階時,係令其成爲非擾頻狀態,使動作模式 切換信號MCHG成爲擾頻狀態。爲了實現與先前之實施形 態同樣之擾頻/非擾頻狀態,只要採用互補之之動作模式切 換信號ZMCHG以取代動作模式切換信號MCHG即可。 圖10B爲顯示擾頻/非擾頻電路30之變更例之構成的 圖式。於此圖10B中,亦顯示對於一位元之外部信號EXTi 之部分之構成。於圖10B中,擾頻/非擾頻電路30包含接 受動作模式切換信號MCHG與外部信號EXTi之EXNOR 電路32。在動作模式切換信號MCHG爲Η位階時,此一 EXNOR電路32動作爲一緩衝器,而產生對應於外部信號 EXTi之内部信號DATAi。另一方面,在動作模式切換信 號MCHG爲L位階之場合,此一 EXNOR電路32作用爲反 相器,由外部信號EXTi反相而成之信號被輸出作爲内部 信號DATAi。 在此一圖10B所示之構成中,亦可採用此動作模式切 換信號ZMCHG以取代設定擾頻/非擾頻狀態之信號 22 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) (請先聞讀背面之注意事項再填寫本頁) -裝· 訂 線 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(20 ) MCHG ° [實施形態4] 圖11係顯示圖9所示擾頻/非擾頻電路30之變更2之 構成的圖式。在圖11所示構成中,係依動作模式切換信號 ZMCHG(MCHG),而切換擾頻/非擾頻電路之輸入節點與輸 出節點間之連接。藉此,而變更外部信號ext.X〜ext.Z與 内部狀態之組合DATA之對應關係。於圖11中,擾頻/非 擾頻電路30包含:傳輸閘NT1,由設在外部信號ext.Z與 輸出節點36z間之η溝道MOS電晶體所構成;傳輸閘 ΝΤ2,由連接在輸入節點35y與輸出節點36y間之η溝道 MOS電晶體所構成;傳輸閘ΝΤ3,由設在輸入節點35χ 與輸出節點36χ間之η溝道MOS電晶體所構成;傳輸閘 ΡΤ1,由設在輸入節點35χ與輸出節點36ζ間之Ρ溝道MOS 電晶體所構成;傳輸閘ΡΤ2,由設在輸入節點35ζ與輸出 節點36y間之Ρ溝道MOS電晶體所構成;及傳輸閘ΡΤ3, 由設在輸入節點35y與輸出節點36x間之P溝道MOS電晶 體所構成。於輸入節點35x、35y及35z分別餚入外部信 號ext.X. ext.Y及ext. Z。自輪出節點36x、36y及36z則 輸出内部信號DATAx、DATAy及DATAz。向傳輸閘NT1 〜NT3及PT1〜PT3之控制電極節點,有動作模式切換信 號ZMCHG饋入。其次,説明其動作。 在動作模式切換信號ZMCHG爲Η位階時,傳輸閘NT1 〜ΝΤ3成導通狀態,傳輸閘ΡΤ1〜ΡΤ3則成非導通狀態。 因此,分別餚入至輸入節點35z、35y及35χ的外部信號 23 本紙張尺度適用中國國家標準(CNS )八4規格(210Χ297公釐) ~ (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 線 經濟部中央標準局員工消費合作社印製 A7 ----------B7五、發明説明(21 ) ext.Z、ext.Y及ext.X乃分別向輸出節點36z、36y及36x 饋入。因此’内部信號DATAx、DATAy及DATAz乃分 別與外部信號ext.X、ext. Y及ext.Z相等。 另一方面,在動作模式切換信號ZMCHG爲L位階時, 傳輪閘NT1〜NT3係成非導通狀態,傳輸閘ρτι〜ρΤ3 則成導通狀態。於此狀態下,饋入至輸入節點35ζ之外部 信號ext.Z朝輸出節點36y被饋入,而饋入至輸入節點35y 之外部信號ext.Y則向輸出節點36χ傳達,饋入至輸入節 點35x之外部信號ext.X向輸出節點36z馈入。因此,内部 信號DATAx ' DAT Ay及DATAz分別對應於外部信號 ext.Y、ext.Z 及 ext.X。 因此,在使用圖U所示之擾頻/非擾頻電路之場合, 可依動作模式切換信號ZMCHG(MCHG)之邏辑位階,選擇 性地實現擾頻/非擾頰功能。 如上述’依本發明之實施形態4,係依動作模式切換 信號ZMCHG,藉由信號傳播通路或邏辑之切換,而實現 内部信號與外部信號之對應關係,故不須分別設置擾頻電 路及非擾頻電路。又,在傳播通路切換之場合,不須設置 反相器等邏辑閘’可減少構成元件數,減小電路占有面積。 [實施形態5] 圖12A ’係顯示依本發明之實施形態5之半導體裳置 之要部之構成的圖式。於圖12A中,係對於依定時條件指 定模式之外部信號ext.A、ext.B、ext.C設置對應規定電 路10。對於例如依位址信號位元的此一递輯値而將動作模 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 -線 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(22 式予以特定之外却 I*, Γ那信號ext.Z、ext.Y及ext.X,則未設有 對應規定電略。+ .^ ^ 此對應規定電路10之内部構成,亦可採用 先則在實施形熊 規定電路1 Γ 至4中所説明者之任一種。來自此對應 式指定Γ號、又倍號及内部信號之狀態之組合DATA向模 ^、祕°儿屋生電路20被餚入。此模式指定信號產生電路 構成,與头<、& , 疋則 <實施形態1至4之構成相同。在此圖 12 A所示構成之11 a 、令合,定時條件可藉由對應規定電路10予 以變更。其次,來掘θ 、以 爹照、圖12Β所示之定時圖對此圖12Α所示 <構成加以說明。 於區間I, 场作模式切換信號MCHG被設定爲L位 階而此動作模式切換信號zmcHG被設定爲Η位階。在 外部信號ext.A、 。 、、 ext.B及ext.C滿足既定之定時條件(例如 WCBR)之場合,楂々& a 模式設定啓動產生電路25判定已指定動 作模式設定循環, ^ 而令模式設定啓動信號MSET成爲η 階之活性狀態。右从如以仏 、 在外部信號ext.Z、ext.Y及ext.X爲Η L及Η之場合,内部信號以狀態之組合DATA(A)予以 現模式说疋電路27回應此-模式設定啓動信號MSET 被活性化’依此''内部狀態之組合DATA(A),使模式指定 信號MODE A成爲活性狀態。 於區間Π ’動作模式切換信號MCHG被設定成Η位 階’而動作模式切換信號ZMCHG被設定成[位階。於此 狀態下,在令外部信號ΕΧΤΑ及ext B成爲H位階,且外 部信號EXTC成爲η位階時(例如CBR條件),可藉由對應 規定電路10而切換此外部信號與内部信號之對應關係 位 表 而 向 (請先閲讀背面之注意事項再填寫本頁) 裝· ,ιτ 線 25 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(23) 模式設定啓動產生電路25馈入。由於自此對應規定電路 10所饋入之信號之條件,係和在區間I所饋入者相同,故 模式設定啓動產生電路25使模式設定啓動信號MSET成爲 Η位階之活性狀態。此時,外部信號Εχτζ、ext γ及ext χ 係與區間I相同,爲jj、L及H ,内部狀態之組合爲 DATA(A) ’模式設定電路27使模式指定信號m〇De a成 爲Η位階之活性㈣。亦gp,即令於外部信號之定時條件 不同之場合,亦可指定相同之動作模式。 在區間111中,動作模式切換信號MCHG被設定爲Η位 階而互補之動作模式切換信號ZMCHG被設定爲1^位階。 於此一狀態下,係與區間π同樣,令外部信號ext八及ext Β 爲L位階’且將外部信號ext c設定爲η位階。於此狀態 下,和先前之區間Π之場合同樣,可藉由對應規定電路1〇 而變更外部信號與内部信號之對應關係,故模式設定啓動 產生電路25令模式設定啓動信號MSET成爲η位階之活性 狀態。此時,若外部信號ext.Z、ext.Y及ext.X均爲Η位 階時’盱即在外部狀態之組合data⑷之場合,係與先前 在圖15中所說明者同樣,令模式指定信號MODE B成爲 活昧狀’ MODE A則被保持於非活性狀態。藉此,即使 在外部信號之狀態不同之場合,亦可指定相同之動作模 式。 如上述,依本發明之實施形態5,由於其構成方式, 係可依照定時條件,對於指定動作模式之外部信號,藉由 動作模式切換信號而變更該外部信號與内部信號之對應關 本紙張尺度適用中國國家標準(CNS ) A4規格(210x^97公董) "" (請先閱讀背面之注意事項再填寫本頁) .裝.
,tT -線. 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明(24 ) 係,故即使在外部信號之狀態不同之場合,亦可指定相同 之動作模式,且在依相同之定時條件而饋入外部信號之場 合,亦可特定不同之動作模式。 [實施形態6] 圖13A,係顯示依本發明之實施形態6之半導體裝置 之要部的構成之圖式。在此一圖13A所示之構成中,用以 規定外部信號與内部信號之對應關係的對應規定電路10 接受下列信號之全部:第1組外部信號ext.A、ext.B及 ext.C ,依定時條件而將模式特定;及第2組外部信號 ext.X、ext.Y及ext.Z,依其邏辑値而將動作模式特定。 來自此對應規定電路10之内部信號被饋入至模式指定信 號產生電路20。此模式指定信號產生電路20之構成係與 實施形態1至定時之構成相同,對應之部分附上同一參考 號碼。其次,對於圖1·3Α所示之動作模式產生電路之動作, 參照其定時圖亦即圖13Β加以説明。 在區間I中,動作模式切換信號MCHG被設定爲L位 階,動作模式切換信號ZMCHG則被設定爲Η位階。於此 一狀態下,外部信號ext. A、ext.Β及ext.C滿足特定之定 時條件(在圖13B中均顯示爲L位階)。對應規定電路10均 予以維持原狀不加變更,而饋入至包含於模式指定信號產 生電路20内之模式設定啓動產生電路25。模式設定啓動 產生電路25藉由經此對應規定電路10而被饋入之外部信 號之狀態之組合,判定動作模式設定循環已被指定,令模 式設定啓動信號MSET成爲Η位階之活性狀態。於此時, 27 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ~ (請先閱讀背面之注意事項再填寫本頁) -裝- ,11 線 五 Α7 Β7 經濟部中央標準局員工消費合作社印製 發明説明(25) 若第2組之外部信號ext,z、ext.Y及ext.X分別爲η、L 及Η位階之場合,對應規定電路10將此等信號輪出作爲内 部狀態之組合DATA(A),向包含於模式指定信號產生電路 20之模式設定電路27饋入。模式設定電路27依來自此模 式設定啓動產生電路25之模式設定啓動信號MSET與内部 狀態之組合DATA(A),而令模式指定信號MODE A成爲活 性狀態。 其次,如區間II所示者,就動作模式切換信號MCHG 被設定成Η位階,且動作模式切換信號ZMCHG被設定成 L位階之場合加以説明。由於對應規定電路10的動作模式 切換信號MCHG及ZMCHG之邏辑係和在區間I所説明者 不同,故將外部信號與内部信號之對應關係與先前在區間 I之該對應關係相切換。現在於外部信號ext.Α及ext.B爲 L位階,且外部信號ext.C爲η位階之定時條件(例如CBR 條件)被滿足之場合,對應規定電路1〇將此變更爲外部信 號ext.A、ext,Β及ext.C均成爲L位階之定時條件的狀態 (例如WCBR條件),而饋入至模式設定啓動產生電路25。 模式設定啓動產生電路25依來自此一對應规定電路10之 信號,判定動作模式指定循環已被指定,而令模式設定啓 動信號MSET成爲η位階之活性狀態。此時,第2組之外 部信號ext.Z、ext.Y及ext_X再度分別以Η、L及Η位階 被饋入,由對應規定電路1〇,其内部狀態被變更爲圖15 所示内部狀態之組合DATA(B)所的之狀態,而被輸出。於 此狀態下,令模式設定電珞27和先前在圖15所示構成相 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度逋用中國國家榡準(CNS ) A*規格(21〇χ297公釐) 經濟部中央標準局員工消費合作杜印製 297112 A7 B7 五、發明説明(26) 同,使模式指定信號MODEB成爲Η位階之活性狀態。藉 此,在動作模式切換信號MCHG成爲L位階,而動作模式 切換信號ZMCHG成爲Η位階時,外部信號ext.A〜ext.C 全部滿足L位階(既定之定時條件)。且外部信號ext.Z〜 ext.X全部滿足Η位階時,即被設定成與指定之動作模式 相同之動作模式。 對應規定電路10之構成,只要採用先前在實施形態1 至4中詳細説明過之任一種構成均可。只要依所用之外部 信號之狀態之組合而利用適當之電路構成即可。 如上述,依本發明之實施形態6,由於其構成方式, 係對於係被利用於動作模式指定及特定之外部信號亦即定 時條件而指定動作模式的第1組外部信號,及依其邏辑値 而將動作模式特定之第2組外部信號兩者,藉由動作模式 切換信號,而切換其外部信號與内部信號狀態之對應關 係,故利用動作模式切換信號,可令在不同外部信號之狀 態所指定之動作模式之數目增多,即使對於多功能而具有 多數之動作模式之例如DRAM,亦可利用用同一晶片構成 (外部構成),因應使用在不同之外部信號之狀態的用途。 又,在上述實施形態1至6中,動作模式切換信號雖 採用1位元之信號(正確言之,互補之信號共2位元),但 爲了設定内部信號與外部信號之對應關係,亦可利用多數 位元之動作模式切換信號。可使所利用之用途之數目更增 多。 如上述,依本發明,由於其構成方式係可依動作模式 29 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐)~ (請先閱讀背面之注意事項再填寫本頁) -裝- 訂 線 A7 A7 經濟部中央標準局員工消費合作杜印製 B7 五、發明説明(27) 切換信號,而變更外部信號與内部信號之對應關係,故可 以同一之晶片構成(外部構成),因應被利用於不同之外部 信號之狀態的用途。 (圖式之簡單説明) 圖1爲概略顯示依本發明之半導體裝置之整體構成之 圖式。 圖2爲顯示圖1所示模式指定信號產生電路之構成之 一例之圖式。 圖3A爲概略顯示依本發明之實施形態1之對應規定 電路之圖式。 圖[顯示其動作之定時圖。 圖顯示產生圖1所示之動作模式切換信號之部分 之構成的圖式。 圖5爲顯示在本發明之實施形態1中之對應規定電路 之具體之構成的圖式。 圖6爲顯示依本發明之對應規定電路之變更例之構成 的圖式。 圖7爲概略顯示依本發明之實施形態2之對應規定電 路之構成的圖式。 圖8爲顯示圖7所示之擾頻電路及非擾頻電路之具體 之構成的圖式。 圖9爲概略顯示依本發明之實施形態3之對應規定電 路之構成的圖式。 圖10爲顯示圖9所示之擾頻/非擾頻電路之構成的圖 30 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2.97公釐) ~ (請先閲讀背面之注意事項再填寫本頁). -裝· 訂 線 經濟部中央標準局員工消費合作社印製
Μ 、1. 線 ·~Ν碕先閲讀背面之注意事項再填窝本耳」
• 1- I B7 五、發明説明(28 ) 式。 圖11爲顯示依本發明之實施形態4之半導體裝置之對 應規定電路之構成之一例的圖式。 圖12A爲概略顯示依本發明之實施形態5之半導體裝 置之要部之構成的圖式。 圏12B爲顯示其動作之定時圖。 圖13A爲顯示依本發明之實施形態6之半導體裝置之 要部之構成的圖式。 圖13B爲顯示其動作之定時圖。 圖14爲概略顯示習用之半導體裝置之動作模式設定 電路之構成的圖式。 圖15爲顯示圖14所示習用之動作模式設定電路 作的定時圖。 (符號之説明) 5〜半導體裝置,10〜對應規定電路,2〇〜模式指定俨 號產生電路,12〜擾頻電路,14〜非擾頬電路,^疋^ 擇電路,25〜模式設定啓動產生電路,27〜模 二選 路,22〜擾頻電路,24〜非擾頻電路,3〇〜^頻/二】 頻電路 31
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐

Claims (1)

  1. 經 A 標 準 為 Ά 工 消 合 作 社 印 ¥、申請專利範圍 卜種動作模式設定電路 之動作模式用〇部信號;㈣屋生表^導體裝置 其特徵爲: 外部==號用Γ應動作模式切換信號而變更由 係。 礼號讀態和該内輕蚊«的對應關 ,-=r::rr:電路, 切換@換輸出機構,用以在該動作模式 爲歧該==處Γ1㈣之外部信咖作 爲第/ 號;且於該動作模式切換信號 和兹黛B ’將處於該第1狀態之外部信號變換成處於 和该第^狀態不同之第2狀態的内部信號,而予以輪出。、 、、磁3·如申請專利範圍第1項之動作模式設定電路,其中, =變更機構係包含有-變換輸出機構,用以回應該動作模 信號之第1位階,將處於第1狀態之外部信號輪出 =爲對愿於該第!狀態之内部信號;並回應該動作模式切 f信號之第2位階’將處於第2狀態之外部信號變換 心於該第1狀態之内部信號而予以輸出。 4·如申請專利範圍第1項之動作模式設定電路,其中, 該變更機構包含有一反相器,用以回應該第2位階之動作 模式切換信號’將外部信號予以反相,而輸出作爲該内部 信號。 5.如申請專利範圍第丨項之動作模式設定電路,其中, 蔹外部信號及該内部信號係分別以多位元信號構成;而該 32 訂 本紙張从通财關家標準(CNS ) Α4· ( 21Qx297公釐 B8 C8 D8 申請專利範圍 變更機構包含有_切換機構,用以回應該動作模式切換信 號’而將接受該外部信號之輸入節點與輸出該内部信號之 輸出節點間之連接予以切換。 6如申請專利範圍第1項之動作模式設定電路,其中 ’該半導體裝置爲具有多數儲存單元之半導體記憶裝置; 且該外部信號包含有用以控制對該多數之儲存單元之存取 的信號。 7-如申請專利範圍第丨項之動作模式設定電路,其中, 該半導體裝置爲具有多數儲存單元之半導體記憶裝置;且 該外部信號包含用以指定該多數之儲存單元中之被存取之 儲存單元的多位元位址信號之既定的位元。 (請先聞讀背面之注意事項再填寫本頁) 丨裝. 、1T Λ 經濟部中央標準局員工消費合作社印製 3 3 本紙張尺度適用中國國家標準(CNS ) Α4规格(21〇><297公釐)
TW084114165A 1995-12-19 1995-12-30 The action mode setting circuit TW297112B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7330392A JPH09167483A (ja) 1995-12-19 1995-12-19 動作モード設定回路

Publications (1)

Publication Number Publication Date
TW297112B true TW297112B (en) 1997-02-01

Family

ID=18232097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084114165A TW297112B (en) 1995-12-19 1995-12-30 The action mode setting circuit

Country Status (6)

Country Link
US (1) US5818768A (zh)
JP (1) JPH09167483A (zh)
KR (1) KR100233357B1 (zh)
CN (1) CN1089489C (zh)
DE (1) DE19651248B4 (zh)
TW (1) TW297112B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313495B1 (ko) * 1998-05-13 2001-12-12 김영환 반도체메모리장치의동작모드결정회로
JPH11353900A (ja) 1998-06-11 1999-12-24 Mitsubishi Electric Corp 半導体装置
JP4707255B2 (ja) * 2001-04-26 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7183792B2 (en) * 2003-04-01 2007-02-27 Micron Technology, Inc. Method and system for detecting a mode of operation of an integrated circuit, and a memory device including same
US7557604B2 (en) * 2005-05-03 2009-07-07 Oki Semiconductor Co., Ltd. Input circuit for mode setting
TW200823477A (en) * 2006-11-24 2008-06-01 Richtek Techohnology Corp On-chip mode-setting circuit and method for a chip
JP5514095B2 (ja) * 2010-12-24 2014-06-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
US10402110B2 (en) 2016-08-04 2019-09-03 Rambus Inc. Adjustable access energy and access latency memory system and devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110090A (ja) * 1982-12-14 1984-06-25 Nec Corp メモリ回路
KR910005615B1 (ko) * 1988-07-18 1991-07-31 삼성전자 주식회사 프로그래머블 순차코오드 인식회로
JPH03102852A (ja) * 1989-09-14 1991-04-30 Nec Eng Ltd ゲートアレイ
JP2568455B2 (ja) * 1990-08-16 1997-01-08 三菱電機株式会社 半導体記憶装置
US5384745A (en) * 1992-04-27 1995-01-24 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
JP2955156B2 (ja) * 1992-10-29 1999-10-04 三菱電機株式会社 半導体装置
JPH06243677A (ja) * 1993-02-19 1994-09-02 Hitachi Ltd 半導体記憶装置とメモリ装置及びその品種設定方法
DE19513587B4 (de) * 1994-04-15 2007-02-08 Micron Technology, Inc. Speicherbauelement und Verfahren zum Programmieren eines Steuerbetriebsmerkmals eines Speicherbauelements
JP2697633B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置

Also Published As

Publication number Publication date
DE19651248B4 (de) 2005-04-14
US5818768A (en) 1998-10-06
CN1089489C (zh) 2002-08-21
KR970053282A (ko) 1997-07-31
KR100233357B1 (ko) 1999-12-01
DE19651248A1 (de) 1997-06-26
JPH09167483A (ja) 1997-06-24
CN1156334A (zh) 1997-08-06

Similar Documents

Publication Publication Date Title
US6338113B1 (en) Memory module system having multiple memory modules
US6252807B1 (en) Memory device with reduced power consumption when byte-unit accessed
US5925141A (en) Semiconductor memory device with data scramble circuit
JP2000311485A (ja) 選択されるメモリモジュールのみをデータラインに連結するメモリモジュールシステム及びこれを利用したデータ入出力方法
US6272053B1 (en) Semiconductor device with common pin for address and data
TW297112B (en) The action mode setting circuit
JPH0785672A (ja) 半導体メモリ回路
JPH09320261A (ja) 半導体記憶装置および制御信号発生回路
JP4025002B2 (ja) 半導体記憶装置
JP3089247B2 (ja) I/o装置を構成する方法及び回路
JP3623762B2 (ja) 半導体装置
GB2218547A (en) Spare column selection in a memory
JP4313488B2 (ja) 半導体装置
JP3725270B2 (ja) 半導体装置
US7139847B2 (en) Semiconductor memory device having externally controllable data input and output mode
JP3603440B2 (ja) 半導体記憶装置
JP3728554B2 (ja) 複合データテスト回路が簡素化された半導体メモリ装置
US20020001895A1 (en) Semiconductor memory device with reduced current consumption
KR0140097B1 (ko) 읽기변환쓰기기능을 가지는 메모리 모듈
KR20010018808A (ko) 다수개의 메모리 블락들 중 소정의 메모리 블락을 선택함에 있어 데이터 라인상의 데이터 충돌을 방지하고 메모리 블락, 로직 블락 및 비스트 회로를 분리하여 테스트 가능토록 하는 메모리 로직 복합 반도체장치
JP2001118400A (ja) メモリロジック複合半導体装置
JPH08235898A (ja) 半導体装置
JPH11339480A (ja) 半導体記憶装置
JPH0235700A (ja) メモリ回路
KR100213216B1 (ko) 동기식 반도체 메모리 장치(sdram)를 위한 병렬 비트 테스트(pbt) 제어 회로 및 그 제어 방법