JPH09167483A - 動作モード設定回路 - Google Patents

Abstract

(57)【要約】 【課題】 同一の内部構成で外部信号の状態が異なる用
途に適用することのできる動作モード設定回路を提供す
る。 【解決手段】 対応規定回路（１０）は、動作モード切
換信号ＭＣＨＧの論理状態に従って、外部信号（ＥＸ
Ｔ）と内部信号（ＩＮＴ）との対応関係を変更してモー
ド指定信号発生回路（２０）へ与える。モード指定信号
発生回路は、この内部信号が予め定められた条件を満足
するときに半導体装置（５）の特定の動作モードを指定
するモード指定信号（ＭＯＤＥ）を活性状態とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の動
作モードを設定するための回路に関し、特に、半導体記
憶装置の内部動作モードを設定するための構成に関す
る。

【０００２】

【従来の技術】図１４は、従来の半導体装置の動作モー
ド設定回路の構成を概略的に示す図である。図１４にお
いて、動作モード設定回路は、外部から与えられる信号
ｅｘｔ．Ａ，ｅｘｔ．Ｂ，およびｅｘｔ．Ｃを受けて、
モードセットイネーブル信号ＭＳＥＴを発生するモード
セットイネーブル発生回路１と、このモードセットイネ
ーブル信号ＭＳＥＴに応答してイネーブルされて、外部
から与えられる信号ｅｘｔ．Ｘ，ｅｘｔ．Ｙおよびｅｘ
ｔ．Ｚにより示されるモード特定データＤＡＴＡに従っ
て、半導体装置の内部動作モードを指定するモード指定
信号ＭＯＤＥＡ，ＭＯＤＥＢ、ＭＯＤＥＣ、…のいずれ
かを活性状態とするモードセット回路２を含む。次に、
この図１４に示す構成の動作について図１５に示すタイ
ミングチャート図を参照して説明する。

【０００３】モードセットイネーブル発生回路１は、外
部信号ｅｘｔ．Ａ，ｅｘｔ．Ｂおよびｅｘｔ．Ｃが予め
定められた状態（図１５においてすべてＬレベル）に設
定されたとき、この半導体装置の動作モードを指定する
命令が与えられたと判定し、モードセットイネーブル信
号ＭＳＥＴを活性状態のＨレベルとする。モードセット
回路２は、この活性状態とされたモードセットイネーブ
ル信号ＭＳＥＴに応答して、外部から与えられる別の信
号ｅｘｔ．Ｘ，ｅｘｔ．Ｙおよびｅｘｔ．Ｚにより構成
されるモード特定データＤＡＴＡをデコードし、このモ
ード特定データＤＡＴＡが示すモード指定信号を活性状
態とする。図１５においては、モード特定データＤＡＴ
Ａ（Ａ）のときには、モード指定信号ＭＯＤＥＡが活性
状態とされ、またモード特定データＤＡＴＡ（Ｂ）のと
きには、モード指定信号ＭＯＤＥＢが活性状態とされる
状態が一例として示される。

【０００４】半導体装置が、半導体記憶装置の場合、そ
の多様な機能のため、様々なテストモードおよび動作モ
ードが設けられている。外部から信号を与えて、特定の
動作モードを指定することにより、複数の動作モードの
うちの１つの動作モードを指定して、半導体記憶装置を
指定された動作モードで動作させることができる。

【０００５】

【発明が解決しようとする課題】半導体装置において
は、図１５に示すように外部信号の状態の組合せとその
指定される動作モードとの対応関係は一意的に定められ
ている。モードセットイネーブル発生回路１およびモー
ドセット回路２は、ハードウェアで構成されており、そ
の内部構成を容易に変更することはできない。たとえ
ば、半導体装置が、ダイナミック・ランダム・アクセス
・メモリ（ＤＲＡＭ）の場合、記憶データのリフレッシ
ュを行なうセルフリフレッシュモードは、ＣＢＲ（ＣＡ
ＳビフォーＲＡＳ；ロウアドレスストローブ信号／ＲＡ
Ｓの立下がり前に、コラムアドレスストローブ信号／Ｃ
ＡＳをＬレベルに設定する）の条件を与えかつロウアド
レスストローブ信号／ＲＡＳをこのＣＢＲ条件下で所定
時間以上Ｌレベルに保持したときに設定される。このＣ
ＢＲ条件下において、特定のアドレス信号ビットが予め
定められた状態に設定されたときに、このＤＲＡＭの特
定のテストモードが指定される（セルフリフレッシュモ
ードはリセットされる）。また、たとえばデータ保持モ
ード時においては、外部アクセスは何ら行なわれず、内
部で記憶データを保持するためのリフレッシュ動作のみ
が行なわれるため、このＤＲＡＭの消費電力を低減し、
たとえば電池である外部電源の電力消費を低減するため
に、ＤＲＡＭの電源電圧を低くするモードが設けられて
いる。このようなモードは、たとえばＷＣＢＲ（ライト
イネーブル信号／ＷＥおよびコラムアドレスストローブ
信号／ＣＡＳをともにロウアドレスストローブ信号／Ｒ
ＡＳの立下がりよりも先にＬレベルに設定する）条件
と、特定のアドレス信号ビットを所定の状態に設定する
アドレスキー条件との組合せにより設定される。

【０００６】ＤＲＡＭが用いられるデータ処理システム
において、外部処理装置であるプロセサの種類が異なる
場合、プロセサがＤＲＡＭの動作モードを指定する場合
に異なる外部信号の条件が用いられることがある。たと
えば、ある外部処理装置であるプロセサ（ＣＰＵ）にお
いては、ＷＣＢＲ条件とアドレスキー条件とによりデー
タ保持モード時における電源電圧低下を行なう「パワー
ダウンモード」が指定され、また別のＣＰＵはこのよう
な「パワーダウンモード」を、同じＷＣＢＲ条件＋アド
レスキー条件で指定するものの、このときに用いられる
アドレスキーの状態が異なる場合がある。この別のＣＰ
Ｕが用いる動作モード指定用の外部信号の条件により、
ＤＲＡＭに設けられているテストモード（ＤＲＡＭの性
能を評価するためのテストを行なうモード；たとえば初
期不良を顕在化させるためのバーンインテストなどのス
トレス加速テスト）が指定されると、このＤＲＡＭは単
に誤動作を生じる（ＣＰＵが要求する動作モードを実現
しない）のみならず、その記憶データが破壊されてしま
う。

【０００７】このような異なる外部信号条件に対処する
ためには、用いられるＣＰＵ（またはシステム）に応じ
て、ＤＲＡＭの設定される動作モードと外部信号の状態
（条件）とを定める必要がある。これは、各用途（ＣＰ
Ｕの種類）に応じてモードセット回路の内部構成を変更
することになり、同一機能を有する複数種類のＤＲＡＭ
を製造する必要が生じ、コストが高くなる。

【０００８】それゆえ、この発明の目的は、同一の内部
構成で、異なる外部信号の状態に対しても正確に所望の
内部動作モードを設定することのできる半導体装置を提
供することである。

【０００９】この発明の他の目的は、同じ外部信号の状
態に対しても、用途に応じて異なる内部動作モードを設
定することのできる半導体装置を提供することである。

【００１０】

【課題を解決するための手段】請求項１に係る動作モー
ド設定回路は、動作モード切換信号に応答して、外部か
ら与えられる外部信号の状態と内部信号の状態との対応
関係を変更する手段を備える。

【００１１】請求項２に係る動作モード設定回路は、請
求項１の変更手段が、動作モード切換信号が第１のレベ
ルのときには、第１の状態にある外部信号をこの第１の
状態にある内部信号として出力しかつ動作モード切換信
号が第２のレベルのときには、第１の状態にある外部信
号を第１の状態とは異なる第２の状態にある内部信号に
変換して出力する手段を含む。

【００１２】請求項３に係る動作モード設定回路は、請
求項１の変更手段が、動作モード切換信号の第１のレベ
ルに応答して第１の状態にある外部信号が与えられると
この第１の状態に対応する内部信号を出力しかつ動作モ
ード切換信号が第２のレベルのときには、第２の状態に
ある外部信号を第１の状態に対応する内部信号に変換し
て出力する手段を含む。

【００１３】請求項４に係る動作モード設定回路は、請
求項１ないし３のいずれかの変更手段が、第２のレベル
の動作モード切換信号に応答して外部信号を反転して内
部信号として出力するインバータを含む。

【００１４】請求項５に係る動作モード設定回路は、請
求項１ないし３のいずれかの変更手段が、多ビット外部
信号を受ける入力ノードと多ビット内部信号を出力する
出力ノードとの間の接続を動作モード切換信号に応答し
て切換える手段を含む。

【００１５】請求項６に係る動作モード設定回路は、請
求項１ないし５のいずれかに記載の回路が、複数のメモ
リセルを有する半導体記憶装置に用いられるものであ
り、外部信号が複数のメモリセルへのアクセスを制御す
る信号を含む。

【００１６】請求項７に係る動作モード設定回路は、請
求項１ないし６のいずれかの回路が、複数のメモリセル
を有する半導体記憶装置において用いられるものであ
り、外部信号が複数のメモリセルのうちアクセスされる
メモリセルを指定する多ビットアドレス信号の所定のビ
ットを含む。

【００１７】動作モード切換信号に応答して、外部から
与えられる外部信号と内部に設けられた動作モードセッ
ト回路へ与えられる内部信号の状態との対応関係を変更
することにより、同一の内部構成で、複数種類の用途に
対応することが可能となる。

【００１８】

【発明の実施の形態】

［全体の構成］図１は、この発明に従う半導体装置の全
体の構成を概略的に示す図である。図１において、半導
体装置５は、外部から与えられる多ビット外部信号ＥＸ
Ｔの状態を動作モード切換信号ＭＣＨＧに応答して変更
して出力する対応規定回路１０と、この対応規定回路１
０から与えられた内部信号ＩＮＴの状態に従って、動作
モードを指定する信号ＭＯＤＥを発生するモード指定信
号発生回路２０と、このモード指定信号発生回路２０か
ら与えられる動作モード指定信号ＭＯＤＥに従って指定
された動作モードで動作する内部回路３０を含む。

【００１９】対応規定回路１０は、動作モード切換信号
ＭＣＨＧが、第１のレベルのときには、外部から与えら
れる外部信号ＥＸＴを変更せずに通過させて（バッファ
処理は含まれてもよい）内部信号ＩＮＴを生成し、動作
モード切換信号ＭＣＨＧが第２のレベルのときには、こ
の外部から与えられる外部信号ＥＸＴの状態と内部信号
ＩＮＴの状態との対応関係を切換えて内部信号ＩＮＴを
生成する。

【００２０】内部回路３０は、複数の動作モードを有
し、指定された動作モードで動作する構成であればよ
く、一例として、ＤＲＡＭ内部回路が挙げられる。

【００２１】図２は、図１に示すモード指定信号発生回
路２０の構成の一例を概略的に示す図である。図２
（Ａ）において、モード指定信号発生回路２０は、対応
規定回路１０から与えられる内部信号ＩＮＴの状態に従
って、モード指定信号ＭＯＤＥＡ、ＭＯＤＥＢ、ＭＯＤ
ＥＣ、…、ＭＯＤＥＸのいずれかを活性状態とする。図
２（Ａ）においては、半導体装置として、ＤＲＡＭにお
いて用いられる信号が一例として示される。すなわち、
この内部信号ＩＮＴは内部ロウアドレスストローブ信号
ＺＲＡＳ、内部コラムアドレスストローブ信号ＺＣＡ
Ｓ、内部ライトイネーブル信号ＺＷＥおよびアドレス信
号ビットＡ０〜Ａｎを含む。

【００２２】モード指定信号発生回路２０は、内部ロウ
アドレスストローブ信号ＺＲＡＳおよび内部コラムアド
レスストローブ信号ＺＣＡＳのタイミング関係に従って
ＣＢＲタイミングを検出し、ＣＢＲ検出信号ＣＢＲを出
力するＣＢＲ検出器２２と、内部ロウアドレスストロー
ブ信号ＺＲＡＳと内部ライトイネーブル信号ＺＷＥとに
従ってＷＢＲタイミング（ライトイネーブルビフォーＲ
ＡＳ：ライトイネーブル信号／ＷＥが外部ロウアドレス
ストローブ信号／ＲＡＳ（ＺＲＡＳ）のＬレベルへの立
下がりよりも早いタイミングでＬレベルとされる）を検
出して、ＷＢＲ検出信号ＷＢＲを活性状態とするＷＢＲ
検出器２４と、ＣＢＲ検出信号ＣＢＲおよびＷＢＲ検出
信号ＷＢＲの論理積をとってＷＣＢＲ条件が満足された
ことを示すＷＣＢＲ検出信号ＷＣＢＲを出力するＡＮＤ
回路２６と、ＣＢＲ検出信号ＣＢＲ、ＷＣＢＲ検出信号
ＷＣＢＲおよびＷＢＲ検出信号ＷＢＲとアドレス信号ビ
ットＡ０−Ａｎとに従って、モード指定信号ＭＯＤＥＡ
〜ＭＯＤＥＸのいずれかを活性状態とするモード設定回
路２８を含む。アドレス信号ビットＡ０〜Ａｎは、外部
から与えられるアドレス信号のうちの予め定められた特
定のアドレス信号ビットであればよく、その用いられる
アドレス信号ビットの数は適当に定められる。

【００２３】図２（Ｂ）は、モード設定回路２８に含ま
れるモード指定信号発生部の構成の一例を示す図であ
る。図２（Ｂ）において、モード設定回路２８は、ＣＢ
Ｒ検出信号ＣＢＲとアドレス信号ビットＡ０およびＡ１
がすべてＨレベルのときに、モード指定信号ＭＯＤＥＡ
を活性状態とするＡＮＤ回路２８ａを含む。モード設定
回路２８は、モード指定信号ＭＯＤＥＡ〜ＭＯＤＥＸそ
れぞれに対し、予め定められた信号の状態の組合せが満
足されたか否かを判定するための論理回路を含む。

【００２４】本発明は、ＤＲＡＭを適用用途の１つとす
るが、ＤＲＡＭにおいても、種類により用いられる信号
の名称および種類が異なるため、以下の説明においては
メモリへのアクセス動作を制御する制御信号を符号Ａ〜
Ｃで示し、アドレス信号ビットを符号Ｚ〜Ｘで示す。

【００２５】［実施の形態１］図３（Ａ）は、この発明
の実施の形態１に従う動作モード設定回路の構成を概略
的に示す図である。図３（Ａ）に示す構成においては、
外部から与えられる第１の組の外部信号ｅｘｔ．Ａ〜ｅ
ｘｔ．Ｃの状態に従って特定の動作モードを指定するサ
イクルが指定され、外部から与えられる第２の組の外部
信号ｅｘｔ．Ｚ〜ｅｘｔ．Ｘの状態の組合せに従って動
作モードが特定され、この第２の組の外部信号ｅｘｔ．
Ｚ〜ｅｘｔ．Ｘと内部信号ＤＡＴＡとの対応関係が、動
作モード切換信号ＭＣＨＧの論理レベルに応じて切換え
られる。

【００２６】図３（Ａ）において、対応規定回路１０
は、動作モード切換信号ＭＣＨＧが第１のレベルのとき
に活性化され、外部から与えられる第２の組の外部信号
ｅｘｔ．Ｚ〜ｅｘｔ．Ｘの状態の組合せＤＡＴＡ（Ａ）
をスクランブルするスクランブル回路１２と、動作モー
ド切換信号ＭＣＨＧの相補信号ＺＭＣＨＧの活性化に応
答して活性化され、第２の組の外部信号ｅｘｔ．Ｚ〜ｅ
ｘｔ．Ｘの状態の組合せＤＡＴＡ（Ａ）をバッファ処理
して通過させるノンスクランブル回路１４と、動作モー
ド切換信号ＭＣＨＧの論理レベルに応じて、スクランブ
ル回路１２およびノンスクランブル回路１４の出力信号
の一方を選択するセレクト回路１６を含む。

【００２７】セレクト回路１６は、動作モード切換信号
ＭＣＨＧが第１の論理レベルのときには、スクランブル
回路１２から出力される状態の組合せＤＡＴＡ（Ｂ）を
選択してモード指定信号発生回路２０へ与え、動作モー
ド切換信号ＭＣＨＧが第２のレベルのときには、ノンス
クランブル回路１４から与えられる状態の組合せＤＡＴ
Ａ（Ａ）を選択して、モード指定信号発生回路２０へ与
える。

【００２８】モード指定信号発生回路２０は、外部から
与えられる第１の組の外部信号ｅｘｔ．Ａ〜ｅｘｔ．Ｃ
の状態が所定の条件を満足しているか否かを判別するモ
ードセットイネーブル発生回路２５と、モードセットイ
ネーブル発生回路２５からのモードセットイネーブル信
号ＭＳＥＴに応答して活性化され、対応規定回路１０の
セレクト回路１６から与えられるモード特定データとし
ての内部信号ＤＡＴＡに従って動作モード指定信号ＭＯ
ＤＥＡ〜ＭＯＤＥＸのいずれかを活性状態とするモード
セット回路２７を含む。

【００２９】モードセットイネーブル発生回路２５は、
外部信号ｅｘｔ．Ａ〜ｅｘｔ．Ｃが所定の条件を満足し
ているときには、モードセットイネーブル信号ＭＳＥＴ
を活性状態とする。モードセット回路２７は、この活性
状態のモードセットイネーブル信号ＭＳＥＴに応答して
活性化され、内部信号ＤＡＴＡのデコードを行なって対
応のモード指定信号を活性状態とする。このモードセッ
トイネーブル信号ＭＳＥＴは、図２に示す信号ＣＢＲ，
ＷＣＢＲまたはＷＢＲに対応し、状態の組合せＤＡＴＡ
が、図２に示すアドレス信号ビットＡ０〜Ａｎに対応す
る。次に、この図３（Ａ）に示す動作モード設定回路の
動作をタイミングチャート図である図３（Ｂ）を参照し
て説明する。

【００３０】動作モード切換信号ＭＣＨＧがＬレベルの
とき、この動作モード切換信号ＺＭＣＨＧは、Ｈレベル
にある。この状態においては、スクランブル回路１２は
非活性状態とされ、ノンスクランブル回路１４が活性状
態とされ、セレクト回路１６は、このノンスクランブル
回路１４から与えられる状態の組合せＤＡＴＡ（Ａ）を
選択する。外部信号ｅｘｔ．Ａ〜ｅｘｔ．Ｃが所定の状
態（図３（Ｂ）においては、すべてがＬレベル）に設定
された場合には、モードセットイネーブル発生回路２５
は、動作モード選択サイクルが指定されたと判定し、モ
ードセットイネーブル信号ＭＳＥＴを活性状態のＨレベ
ルとする。この状態において、第２の組の外部信号ｅｘ
ｔ．Ｚ，ｅｘｔ．Ｙおよびｅｘｔ．Ｘが、たとえば
“Ｈ”、“Ｌ”、および“Ｈ”の状態の場合には、ノン
スクランブル回路１４から出力される状態の組合せＤＡ
ＴＡ（Ａ）は、この外部信号ｅｘｔ．Ｚ〜ｅｘｔ．Ｘの
状態の組合せと等しく、セレクト回路１６から出力され
る内部信号ＤＡＴＡは、状態の組合せＤＡＴＡ（Ａ）の
状態に対応する。モードセット回路２７が、内部信号Ｄ
ＡＴＡ（ＤＡＴＡ（Ａ））に従って、モード設定信号Ｍ
ＯＤＥＡ〜ＭＯＤＥＸのいずれかを活性状態とする（図
３（Ａ）においては信号ＭＯＤＥＡ）。

【００３１】モード切換信号ＭＣＨＧがＨレベルにあ
り、またこの動作モード切換信号ＺＭＣＨＧがＬレベル
の場合には、スクランブル回路１２が活性状態とされ、
ノンスクランブル回路１４が非活性状態とされる。この
状態において、外部信号ｅｘｔ．Ｚ〜ｅｘｔ．Ｘが、先
と同じ状態の組合せＤＡＴＡ（Ａ）を満足する場合、ス
クランブル回路１２が、その状態を変換して（スクラン
ブルして）別の状態の組合せＤＡＴＡ（Ｂ）を出力す
る。セレクト回路１６は、動作モード切換信号ＭＣＨＧ
がＨレベルであるために、スクランブル回路１２から与
えられる状態の組合せＤＡＴＡ（Ｂ）を選択してモード
指定信号発生回路２０へ与える。したがってこの場合に
は、モードセット回路２７からは、状態の組合せＤＡＴ
Ａ（Ａ）が指定する動作モードと異なる動作モードを指
定するモード指定信号ＭＯＤＥＢが活性状態とされる。

【００３２】上述のように、外部から与えられる第２の
組の外部信号ｅｘｔ．Ｚ〜ｅｘｔ．Ｘが同じ状態であっ
ても、この動作モード切換信号ＭＣＨＧの論理レベルを
変更することにより、指定される動作モードを内部で切
換えることができる。したがって、同じ内部構成であっ
ても、用いられる用途に応じてスクランブル回路１２お
よびノンスクランブル回路１４の一方を活性状態とする
ことにより、特定される動作モードを切換えることがで
き、複数種類の用途に対し同一構成の半導体装置で対応
することができる。

【００３３】なお上述の説明においては、同じ状態の組
合せＤＡＴＡ（Ａ）が動作モード切換信号ＭＣＨＧ，Ｚ
ＭＣＨＧの状態により内部で切換えられて、異なる動作
モードが指定されている。これは逆に言えば、第２の組
の外部信号ｅｘｔ．Ｚ〜ｅｘｔ．Ｘが異なる状態に設定
された場合に、内部で動作モード切換信号ＭＣＨＧの論
理状態により、同一の動作モードを指定することができ
ることと等価である。

【００３４】図４は、動作モード切換信号ＭＣＨＧおよ
びＺＭＣＨＧを発生する部分の構成を概略的に示す図で
ある。図４（Ａ）において、動作モード切換信号発生部
は、パッドＰＤに接続される内部ノードＮａと電源ノー
ドＶｃｃの間に接続される高抵抗の抵抗素子Ｒａと、ノ
ードＮａ上の電位を反転するインバータＩＶを含む。ノ
ードＮａからは動作モード切換信号ＭＣＨＧが出力さ
れ、インバータＩＶから補の動作モード切換信号ＺＭＣ
ＨＧが出力される。パッドＰＤを、たとえば外部から与
えられる接地電位Ｖｓｓを受ける接地端子ＧＴにボンデ
ィングワイヤＢＷを介して接続すると、動作モード切換
信号ＭＣＨＧがＬレベルに固定される。一方、このボン
ディングワイヤＢＷが設けられず、パッドＰＤと接地端
子ＧＴとが分離されるときには、ノードＮａは、抵抗素
子Ｒａにより電源電位Ｖｃｃレベルに保持され、動作モ
ード切換信号ＭＣＨＧは、Ｈレベルとされる。したがっ
て、この半導体装置が用いられる用途に応じて、パッド
ＰＤと接地端子ＧＴとの間のボンディングワイヤＢＷの
接続の有無を決定することにより、動作モード切換信号
ＭＣＨＧおよびＺＭＣＨＧを必要とされる論理レベルに
設定することができる。

【００３５】なお、この図４（Ａ）に示す構成におい
て、ノードＮａは抵抗素子Ｒａを介して接地電位に結合
され、パッドＰＤを電源電位Ｖｃｃを受ける電源端子に
ボンディングワイヤを介して選択的に接続するように構
成してもよい。

【００３６】図４（Ｂ）は、動作モード切換信号発生部
の他の構成を示す図である。図４（Ｂ）に示す構成にお
いては、動作モード切換信号ＭＣＨＧを出力する内部ノ
ードＮｂと接地ノードとの間に高抵抗の抵抗素子Ｒｂが
設けられる。内部ノードＮｂと電源ノードＶｃｃの間に
は、製造工程時における配線パターニング用のマスクを
切換えることにより、選択的に用途に応じて配線ＭＩＬ
が形成される。このマスク配線ＭＩＬが設けられた場合
には、内部ノードＮｂは、電源電位Ｖｃｃレベルに設定
され、マスク配線ＭＩＬが設けられない場合には、内部
ノードＮｂは、抵抗素子Ｒｂを介して接地電位レベルに
固定される。この内部ノードＮｂ上の電位を、インバー
タＩＶで反転することにより補の動作モード切換信号Ｚ
ＭＣＨＧが出力される。

【００３７】図４（Ｃ）は、動作モード切換信号発生部
のさらに他の構成を示す図である。図４（Ｃ）に示す構
成においては、動作モード切換信号ＭＣＨＧを出力する
内部ノードＮｃは、マスク配線により、電源ノードＶｃ
ｃまたは接地ノードに電気的に接続される。マスク配線
ＭＩＬａが設けられ、マスク配線ＭＩＬｂが設けられな
い場合には、内部ノードＮｃは、電源電位Ｖｃｃレベル
に保持される。一方、マスク配線ＭＩＬａが設けられ
ず、マスク配線ＭＩＬｂが設けられる場合には、内部ノ
ードＮｃは接地電位レベルに固定される。内部ノードＮ
ｃ上の信号ＭＣＨＧを、インバータＩＶで反転すること
により補の動作モード切換信号ＺＭＣＨＧが生成され
る。

【００３８】図４（Ｂ）および（Ｃ）に示すように、マ
スク配線ＭＩＬ，ＭＩＬａまたはＭＩＬｂにより、内部
ノードＮｂまたはＮｃの電位を設定する構成の場合、半
導体装置上の所望の位置にこの動作モード切換信号発生
部を配置することができる（電源配線および接地配線
は、半導体装置内部にわたって延在して設けられるた
め）。

【００３９】図５は、１ビットの外部信号に対するスク
ランブル回路およびノンスクランブル回路ならびにセレ
クト回路の構成の一例を示す図である。図５において、
スクランブル回路１２は、インバータ１２ａを含み、ノ
ンスクランブル回路１４は、バッファ１４ａを含む。セ
レクト回路１６ａは、動作モード切換信号ＭＣＨＧがＨ
レベルのときに導通してスクランブル回路１２からのイ
ンバータ１２ａの出力信号を通過させるＣＭＯＳトラン
スミッションゲート１５ａａと、動作モード切換信号Ｍ
ＣＨＧがＬレベルのときに導通して、ノンスクランブル
回路１４のバッファ１４ａからの出力信号を通過させる
ＣＭＯＳトランスミッションゲート１６ａｂを含む。こ
の図５に示す構成に従えば、動作モード切換信号ＭＣＨ
ＧがＨレベルとされたときには、外部信号ビットＥＸＴ
ｉをインバータ１２ａにより反転した信号が内部信号Ｄ
ＡＴＡｉとして出力される。バッファ１４ａは設けられ
なくてもよい。

【００４０】図６は、図３に示す対応規定回路１０の変
更例の構成を示す図である。図６においては、１ビット
の外部信号ＥＸＴｉと１ビットの内部信号ＤＡＴＡｉの
部分についての構成が示される。図６において、スクラ
ンブル回路１４は、外部信号ＥＸＴｉをバッファ処理す
るバッファ１４ａと、バッファ１４ａの一方電源ノード
と電源ノードＶｃｃとの間に結合されかつそのゲートに
動作モード切換信号ＭＣＨＧを受けるｐチャネルＭＯＳ
トランジスタ１４ａａと、バッファ１４ａの他方電源ノ
ード（接地ノード）と接地ノードとの間に接続され、そ
のゲートに補の動作モード切換信号ＺＭＣＨＧを受ける
ｎチャネルＭＯＳトランジスタ１４ａｂを含む。

【００４１】スクランブル回路１２は、外部信号ＥＸＴ
ｉを受けるインバータ１２ａと、インバータ１２ａの一
方電源ノードと電源ノードＶｃｃとの間に接続され、そ
のゲートに補の動作モード切換信号ＺＭＣＨＧを受ける
ｐチャネルＭＯＳトランジスタ１２ａａと、インバータ
１２ａの他方電源ノードと接地ノードとの間に接続さ
れ、かつそのゲートに動作モード切換信号ＭＣＨＧを受
けるｎチャネルＭＯＳトランジスタ１２ａｂを含む。バ
ッファ１４ａおよびインバータ１２ａのそれぞれの出力
信号はセレクタ１６ａへ与えられる。このセレクタ１６
ａは、たとえば相補的に導通するＣＭＯＳトランスミッ
ションゲートを含み、セレクト回路１６の１ビットの信
号部分を構成する。

【００４２】この図６に示す構成の場合、動作モード切
換信号ＭＣＨＧがＨレベルのときには、ＭＯＳトランジ
スタ１４ａａおよび１４ａｂが非導通状態とされ、バッ
ファ１４ａにおける電源ノードＶｃｃと接地ノードとの
間の電流経路が遮断される。一方、インバータ１２ａ
は、ＭＯＳトランジスタ１２ａａおよび１２ａｂがオン
状態とされるため、電源ノードＶｃｃと接地ノードとの
間に電流経路が形成され、外部信号ＥＸＴｉを反転して
出力する。したがって、インバータ１２ａのみが電流を
消費し、バッファ１４ａにおける電流消費は生じない。

【００４３】一方、動作モード切換信号ＭＣＨＧがＬレ
ベルの場合には、ＭＯＳトランジスタ１２ａａおよび１
２ａｂが非導通状態とされ、ＭＯＳトランジスタ１４ａ
ａおよび１４ａｂが導通状態とされる。この状態におい
ては、バッファ１４ａが外部信号ＥＸＴｉをバッファ処
理して出力し、インバータ１２ａは、動作しない。した
がって、インバータ１２ａおよびバッファ１４ａの一方
のみが動作可能状態とされて電流を消費するため、消費
電流を低減することができる。

【００４４】以上のように、この発明の実施の形態１に
従えば、動作モード切換信号に応じて外部信号と内部信
号との状態の対応関係を変更するように構成したため、
１つのチップで複数の用途に対応することのできる半導
体装置を実現することができる。

【００４５】［実施の形態２］図７は、この発明の実施
の形態２に従う半導体装置の要部の構成を示す図であ
る。図７においては、対応規定回路１０の部分のみが示
される。図７において、対応規定回路１０は、動作モー
ド規定信号ＺＭＣＨＧがＨレベルのときに作動状態とさ
れ、動作モード指定信号ＺＭＣＨＧがＬレベルのときに
は、出力ハイインピーダンス状態とされるスクランブル
回路２２と、動作モード切換信号ＭＣＨＧがＨレベルの
ときに作動状態とされ、動作モード切換信号ＭＣＨＧが
Ｌレベルのときには出力ハイインピーダンス状態とされ
るノンスクランブル回路２４を含む。このスクランブル
回路２２およびノンスクランブル回路２４へ共通に外部
信号ｅｘｔ．Ｚ〜ｅｘｔ．Ｘが与えられる。スクランブ
ル回路２２およびノンスクランブル回路２４は、非活性
状態においては出力ハイインピーダンス状態とされるた
め、これらのスクランブル回路２２およびノンスクラン
ブル回路２４の出力部には、セレクト回路は設けられて
いない。この図７に示す対応規定回路１０の動作は、先
の実施の形態１に示す対応規定回路のそれと同じであ
る。

【００４６】この図７に示す構成においては、セレクト
回路を設ける必要がなく、回路占用面積を低減すること
ができる。

【００４７】図８は、図７に示す対応規定回路１０の、
１ビットの外部信号ＥＸＴｉに対応する部分の構成を示
す図である。図８において、スクランブル回路２２は、
動作モード切換信号ＭＣＨＧがＬレベルのときに出力ハ
イインピーダンス状態とされる３状態インバータ２２ａ
を含む。この３状態インバータ２２ａは、電源ノードに
接続される一方導通ノードと外部信号ＥＸＴｉを受ける
制御電極ノード（ゲート）とを有するｐチャネルＭＯＳ
トランジスタＰ１と、ＭＯＳトランジスタＰ１の他方導
通ノードに接続される一方導通ノードと出力ノードに接
続される他方導通ノードと動作モード切換信号ＺＭＣＨ
Ｇを受ける制御電極ノードを有するｐチャネルＭＯＳト
ランジスタＰ２と、出力ノードに接続される一方導通ノ
ードと動作モード切換信号ＭＣＨＧを受ける制御電極ノ
ードを有するｎチャネルＭＯＳトランジスタＱ１と、Ｍ
ＯＳトランジスタＱ１の他方導通ノードに接続される一
方導通ノードと接地ノードに接続される他方導通ノード
と外部信号ＥＸＴｉを受ける制御電極ノードとを有する
ｎチャネルＭＯＳトランジスタＱ２を含む。

【００４８】ノンスクランブル回路２４は、２段の縦続
接続された３状態インバータ２４ａおよび２４ｂを含
む。この３状態バッファ２４ａおよび２４ｂは同じ構成
を有し、３状態インバータ２４ａの出力信号が３状態イ
ンバータ２４ｂの入力部へ与えられる。３状態インバー
タ２４ａは、電源ノードＶｃｃに接続される一方導通ノ
ードと外部信号ＥＸＴｉを受ける制御電極ノードとを有
するｐチャネルＭＯＳトランジスタＰ３と、ＭＯＳトラ
ンジスタＰ３の他方導通ノードに接続される一方導通ノ
ードと動作モード切換信号ＭＣＨＧを受ける制御電極ノ
ードと出力ノードに接続される他方導通ノードとを有す
るｐチャネルＭＯＳトランジスタＰ４と、出力ノードに
接続される一方導通ノードと動作モード切換信号ＺＭＣ
ＨＧを受ける制御電極ノードを有するｎチャネルＭＯＳ
トランジスタＱ３と、ＭＯＳトランジスタＱ３の他方導
通ノードに接続される一方導通ノードと接地ノードに接
続される他方導通ノードと外部信号ＥＸＴｉを受ける制
御電極ノードとを有するｎチャネルＭＯＳトランジスタ
Ｑ４を含む。この３状態インバータ２４ａの出力信号が
３状態インバータ２４ｂに含まれるＭＯＳトランジスタ
Ｐ３およびＱ４の制御電極ノードへ与えられる。３状態
インバータ２２ａおよび２４ｂの出力ノードは共通に接
続され、内部信号ＤＡＴＡｉを生成する。

【００４９】動作モード切換信号ＭＣＨＧがＨレベルの
ときには、ＭＯＳトランジスタＰ２およびＱ１が導通状
態とされ、ＭＯＳトランジスタＱ３およびＰ４は非導通
状態とされる。したがって、３状態インバータ２４ａお
よび２４ｂは、出力ハイインピーダンス状態とされ一方
３状態インバータ２２ａはインバータとして作用する。
逆に、動作モード切換信号ＭＣＨＧがＬレベルのときに
は、ＭＯＳトランジスタＱ１およびＰ２が非導通状態と
され、ＭＯＳトランジスタＱ３およびＰ４が導通状態と
される。この状態においては、３状態インバータ２２ａ
は、出力ハイインピーダンス状態に設定され、３状態イ
ンバータ２４ａおよび２４ｂはともにインバータとして
作用する。したがって、動作モード切換信号ＭＣＨＧが
Ｈレベルのときには、内部信号ＤＡＴＡｉは外部信号Ｅ
ＸＴｉの反転信号に等しくなり、一方、動作モード切換
信号ＭＣＨＧがＬレベルのときには、内部信号ＤＡＴＡ
ｉは、外部信号ＥＸＴｉと同じ論理となる。

【００５０】以上のように、この発明の実施の形態２に
従えば、内部信号と外部信号との状態の対応関係を切換
える対応規定回路において、スクランブル回路およびノ
ンスクランブル回路を、動作モード切換信号ＭＣＨＧの
論理状態に応じて出力ハイインピーダンス状態となるよ
うに構成したため、セレクト回路が不要となり、回路占
有面積が低減される。

【００５１】［実施の形態３］図９は、この発明の実施
の形態３に従う半導体装置の要部の構成を示す図であ
る。図９においては、対応規定回路１０の部分のみを示
す。他の構成は、先の実施の形態１および２と同じであ
る。図９において、対応規定回路１０は、動作モード切
換信号ＭＣＨＧに従って、スクランブル回路またはノン
スクランブル回路として作用するスクランブル／ノンス
クランブル回路３０を含む。スクランブル／ノンスクラ
ンブル回路３０へは、外部信号ｅｘｔ．Ｘ〜ｅｘｔ．Ｚ
が与えられて動作モード切換信号ＭＣＨＧの論理レベル
に応じてこの外部信号ｅｘｔ．Ｚ〜ｅｘｔ．Ｘの状態の
変更／非変更処理が施されて内部信号ＤＡＴＡが出力さ
れる。この図９に示す構成の場合、１つの回路がスクラ
ンブル回路およびノンスクランブル回路の両機能を備え
ており、１つの回路で２つの回路の機能を実現してい
る。したがって、回路占有面積を低減することができ
る。

【００５２】図１０は、図９に示すスクランブル／ノン
スクランブル回路３０の構成の一例を示す図である。図
１０においては、１ビットの外部信号ＥＸＴｉに対応す
る部分の構成のみが示される。

【００５３】図１０（Ａ）において、スクランブル／ノ
ンスクランブル回路３０は、動作モード切換信号ＭＣＨ
Ｇと外部信号ＥＸＴｉとを受けるＮＡＮＤ回路３０ａ
と、動作モード切換信号ＭＣＨＧと外部信号ＥＸＴｉと
を受けるＮＯＲ回路３０ｂと、ＮＯＲ回路３０ｂの出力
信号を受けるインバータ３０ｃと、ＮＡＮＤ回路３０ａ
の出力信号とインバータ３０ｃの出力信号とを受けるＮ
ＡＮＤ回路３０ｄを含む。

【００５４】動作モード切換信号ＭＣＨＧがＨレベルの
ときには、ＮＯＲ回路３０ｂの出力信号はＬレベルに固
定され、インバータ３０ｃの出力信号はＨレベルに固定
される。この状態においては、ＮＡＮＤ回路３０ｄは、
インバータ３０ｃからのＨレベルの出力信号に従って、
インバータとして作用する。ＮＡＮＤ回路３０ａはＨレ
ベルの動作モード切換信号ＭＣＨＧに従ってインバータ
として作用する。したがって、動作モード切換信号ＭＣ
ＨＧがＨレベルのときには外部信号ＥＸＴｉに対応する
論理の内部信号ＤＡＴＡｉが生成される。

【００５５】一方、動作モード切換信号ＭＣＨＧがＬレ
ベルのときには、ＮＡＮＤ回路３０ａの出力信号がＨレ
ベルに固定され、ＮＯＲ回路３０ｄがインバータとして
作用する。一方、ＮＯＲ回路３０ｂがインバータとして
作用して外部信号ＥＸＴｉを反転する。したがって、動
作モード切換信号ＭＣＨＧがＬレベルのときには外部信
号ＥＸＴｉを反転した信号が内部信号ＤＡＴＡｉとして
出力される。

【００５６】なお、この図１０（Ａ）に示す構成におい
ては、動作モード切換信号ＭＣＨＧがＨレベルのときに
ノンスクランブル状態とされ、動作モード切換信号ＭＣ
ＨＧがスクランブル状態とされている。先の実施の形態
と同様のスクランブル／ノンスクランブル状態を実現す
るためには、単に動作モード切換信号ＭＣＨＧに代え
て、補の動作モード切換信号ＺＭＣＨＧが用いられれば
よい。

【００５７】図１０（Ｂ）は、スクランブル／ノンスク
ランブル回路３０の変更例の構成を示す図である。この
図１０（Ｂ）においても、１ビットの外部信号ＥＸＴｉ
に対する部分の構成が示される。図１０（Ｂ）におい
て、スクランブル／ノンスクランブル回路３０は、動作
モード切換信号ＭＣＨＧと外部信号ＥＸＴｉとを受ける
ＥＸＮＯＲ回路３２を含む。動作モード切換信号ＭＣＨ
ＧがＨレベルのときには、このＥＸＮＯＲ回路３２はバ
ッファとして動作し、外部信号ＥＸＴｉに対応する内部
信号ＤＡＴＡｉが生成される。一方、動作モード切換信
号３２がＬレベルの場合には、このＥＸＮＯＲ回路３２
は、インバータとして作用し、外部信号ＥＸＴｉを反転
した信号が内部信号ＤＡＴＡｉとして出力される。

【００５８】この図１０（Ｂ）に示す構成においても、
スクランブル／ノンスクランブル状態を設定する信号Ｍ
ＣＨＧに代えて、この動作モード切換信号ＺＭＣＨＧが
用いられてもよい。

【００５９】［実施の形態４］図１１は、図９に示すス
クランブル／ノンスクランブル回路３０の変更例２の構
成を示す図である。図１１に示す構成においては、動作
モード切換信号ＺＭＣＨＧ（ＭＣＨＧ）に従って、スク
ランブル／ノンスクランブル回路の入力ノードと出力ノ
ードとの間の接続が切換えられる。これにより、外部信
号ｅｘｔ．Ｘ〜ｅｘｔ．Ｚと内部状態の組合せＤＡＴＡ
との対応関係を変更する。図１１において、スクランブ
ル／ノンスクランブル回路３０は、外部信号ｅｘｔ．Ｚ
と出力ノード３６ｚとの間に設けられるｎチャネルＭＯ
Ｓトランジスタで構成されるトランスファゲートＮＴ１
と、入力ノード３５ｙと出力ノード３６ｙとの間に接続
されるｎチャネルＭＯＳトランジスタで構成されるトラ
ンスファゲートＮＴ２と、入力ノード３５ｘと出力ノー
ド３６ｘとの間に設けられるｎチャネルＭＯＳトランジ
スタで構成されるトランスファゲートＮＴ３と、入力ノ
ード３５ｘと出力ノード３６ｚとの間に設けられるｐチ
ャネルＭＯＳトランジスタで構成されるトランスファゲ
ートＰＴ１と、入力ノード３５ｚと出力ノード３６ｙと
の間に設けられるｐチャネルＭＯＳトランジスタで構成
されるトランスファゲートＰＴ２と、入力ノード３５ｙ
と出力ノード３６ｘとの間に設けられるｐチャネルＭＯ
Ｓトランジスタで構成されるトランスファゲートＰＴ３
を含む。入力ノード３５ｘ、３５ｙおよび３５ｚに、そ
れぞれ外部信号ｅｘｔ．Ｘ、ｅｘｔ．Ｙおよびｅｘｔ．
Ｚが与えられ、出力ノード３６ｘ，３６ｙおよび３６ｚ
から内部信号ＤＡＴＡｘ、ＤＡＴＡｙおよびＤＡＴＡｚ
が出力される。トランスファゲートＮＴ１〜ＮＴ３およ
びＰＴ１〜ＰＴ３の制御電極ノードへは、動作モード切
換信号ＺＭＣＨＧが与えられる。次に動作について説明
する。

【００６０】動作モード切換信号ＺＭＣＨＧが、Ｈレベ
ルのときには、トランスファゲートＮＴ１〜ＮＴ３は導
通状態であり、トランスファゲートＰＴ１〜ＰＴ３は非
導通状態である。したがって、入力ノード３５ｚ，３５
ｙおよび３５ｘへそれぞれ与えられた外部信号ｅｘｔ．
Ｚ，ｅｘｔ．Ｙおよびｅｘｔ．Ｘが、それぞれ出力ノー
ド３６ｚ，３６ｙおよび３６ｘへ与えられる。したがっ
て、内部信号ＤＡＴＡｘ、ＤＡＴＡｙおよびＤＡＴＡｚ
は、それぞれ外部信号ｅｘｔ．Ｘ、ｅｘｔ．Ｙおよびｅ
ｘｔ．Ｚに等しい。一方、動作モード切換信号ＺＭＣＨ
ＧがＬレベルのときには、トランスファゲートＮＴ１〜
ＮＴ３が非導通状態とされ、トランスファゲートＰＴ１
〜ＰＴ３が導通状態とされる。この状態においては、入
力ノード３５ｚへ与えられた外部信号ｅｘｔ．Ｚは出力
ノード３６ｙへ与えられ、入力ノード３５ｙへ与えられ
た外部信号ｅｘｔ．Ｙは、出力ノード３６ｘへ伝達さ
れ、入力ノード３５ｘへ与えられた外部信号ｅｘｔ．Ｘ
は出力ノード３６ｚへ与えられる。したがって、内部信
号ＤＡＴＡｘ、ＤＡＴＡｙおよびＤＡＴＡｚは、それぞ
れ外部信号ｅｘｔ．Ｙ、ｅｘｔ．Ｚおよびｅｘｔ．Ｘに
対応する。

【００６１】したがってこの図１１に示すスクランブル
／ノンスクランブル回路を用いた場合、動作モード切換
信号ＺＭＣＨＧ（ＭＣＨＧ）の論理レベルによりスクラ
ンブル／ノンスクランブル機能を選択的に実現すること
ができる。

【００６２】以上のように、この発明の実施の形態４に
従えば、内部信号と外部信号との対応関係を動作モード
切換信号ＺＭＣＨＧにより、信号伝搬経路または論理を
切換えることにより実現しているため、スクランブル回
路およびノンスクランブル回路を別々に設ける必要がな
く、また伝搬経路切替の場合、インバータなどの論理ゲ
ートは必要とされず、構成要素数を低減することがで
き、回路占有面積を低減することができる。

【００６３】［実施の形態５］図１２（Ａ）は、この発
明の実施の形態５に従う半導体装置の要部の構成を示す
図である。図１２（Ａ）においては、タイミング条件に
よりモードを指定する外部（制御）信号ｅｘｔ．Ａ，ｅ
ｘｔ．Ｂおよびｅｘｔ．Ｃに対し対応規定回路１０が設
けられる。たとえばアドレス信号ビットであるこの論理
値に従って動作モードを特定する外部信号ｅｘｔ．Ｚ，
ｅｘｔ．Ｙおよびｅｘｔ．Ｘに対しては、対応規定回路
は設けられていない。この対応規定回路１０の内部構成
は、先の実施の形態１ないし４において説明したものの
いずれが用いられてもよい。この対応規定回路１０から
の信号および内部信号の状態の組合せＤＡＴＡがモード
指定信号発生回路２０へ与えられる。このモード指定信
号発生回路２０の構成は、先の実施の形態１ないし４の
それと同じである。この図１２（Ａ）に示す構成の場合
には、タイミング条件は、対応規定回路１０により変更
することができる。次にこの図１２（Ａ）に示す構成に
ついて図１２（Ｂ）に示すタイミングチャートを参照し
て説明する。

【００６４】区間Ｉにおいては、動作モード切換信号Ｍ
ＣＨＧがＬレベルに設定され、この動作モード切換信号
ＺＭＣＨＧは、Ｈレベルに設定される。外部信号ｅｘ
ｔ．Ａ，ｅｘｔ．Ｂおよびｅｘｔ．Ｃが所定のタイミン
グ条件（たとえばＷＣＢＲ）を満たす場合、モードセッ
トイネーブル発生回路２５は、動作モード設定サイクル
が指定されたと判定し、モードセットイネーブル信号Ｍ
ＳＥＴをＨレベルの活性状態とする。外部信号ｅｘｔ．
Ｚ，ｅｘｔ．Ｙおよびｅｘｔ．Ｘが、Ｈ、ＬおよびＨで
ある場合、内部信号は状態の組合せＤＡＴＡ（Ａ）で表
現される。モードセット回路２７は、このモードセット
イネーブル信号ＭＳＥＴに応答して活性化され、この内
部状態の組合せＤＡＴＡ（Ａ）に従ってモード指定信号
ＭＯＤＥＡを活性状態とする。

【００６５】区間ＩＩにおいては、動作モード切換信号
ＭＣＨＧがＨレベルに設定され、動作モード切換信号Ｚ
ＭＣＨＧがＬレベルに設定される。この状態において、
外部信号ｅｘｔ．Ａおよびｅｘｔ．ＢがＨレベルとさ
れ、また外部信号ｅｘｔ．ＣがＨレベルのとき（たとえ
ばＣＢＲ条件）、対応規定回路１０により、この外部信
号と内部信号との対応関係が切換えられ、モードセット
イネーブル発生回路２５へ与えられる。この対応規定回
路１０から与えられた信号の条件は、区間Ｉにおいて与
えられたものと同じであるため、モードセットイネーブ
ル発生回路２５は、モードセットイネーブル信号ＭＳＥ
ＴをＨレベルの活性状態とする。このとき外部信号ｅｘ
ｔ．Ｚ，ｅｘｔ．Ｙおよびｅｘｔ．Ｘが、区間Ｉと同
様、Ｈ、ＬおよびＨであり、内部状態の組合せがＤＡＴ
Ａ（Ａ）でありモードセット回路２７は、モード指定信
号ＭＯＤＥＡをＨレベルの活性状態とする。すなわち、
外部信号のタイミング条件が異なる場合においても、同
じ動作モードが指定されることになる。

【００６６】区間ＩＩＩにおいて、動作モード切換信号
ＭＣＨＧがＨレベル、補の動作モード切換信号ＺＭＣＨ
ＧがＬレベルに設定される。この状態において、区間Ｉ
Ｉと同様、外部信号ｅｘｔ．Ａおよびｅｘｔ．ＢがＬレ
ベルとされ、一方、外部信号ｅｘｔ．ＣがＨレベルに設
定されたとする。この状態において、先の区間ＩＩの場
合と同様、対応規定回路１０により、外部信号と内部信
号との対応関係が変更されるため、モードセットイネー
ブル発生回路２５は、モードセットイネーブル信号ＭＳ
ＥＴをＨレベルの活性状態とする。このとき、外部信号
ｅｘｔ．Ｚ，ｅｘｔ．Ｙおよびｅｘｔ．Ｘが、すべてＨ
レベルのとき、すなわち内部状態の組合せがＤＡＴＡ
（Ｂ）の場合、先の図１５において説明したと同様、モ
ード指定信号ＭＯＤＥＢが活性状態とされ、モード指定
信号ＭＯＤＥＡは、非活性状態に保持される。これによ
り、外部信号の状態が異なる場合においても、同じ動作
モードを指定することができる。

【００６７】以上のように、この発明の実施の形態５に
従えば、タイミング条件により動作モードを指定する外
部信号に対し、その外部信号と内部信号との間の対応関
係を動作モード切換信号により変更するように構成した
ため、外部信号の状態が異なる場合であっても、同じ動
作モードを指定することができ、また同じタイミング条
件で外部信号が与えられた場合においても、異なる動作
モードを特定することができる。

【００６８】［実施の形態６］図１３（Ａ）は、この発
明の実施の形態６に従う半導体装置の要部の構成を示す
図である。この図１３（Ａ）に示す構成においては、外
部信号と内部信号との対応関係を規定する対応規定回路
１０は、タイミング条件によりモードを特定する第１の
組の外部信号ｅｘｔ．Ａ，ｅｘｔ．Ｂおよびｅｘｔ．Ｃ
と、その論理値により動作モードを特定する第２の組の
外部信号ｅｘｔ．Ｘ，ｅｘｔ．Ｙおよびｅｘｔ．Ｚすべ
てを受ける。この対応規定回路１０からの内部信号は、
モード指定信号発生回路２０へ与えられる。このモード
指定信号発生回路２０の構成は、実施の形態１ないし５
のそれと同じであり、対応する部分には同一の参照番号
を付す。次に、この図１３（Ａ）に示す動作モード発生
回路の動作をそのタイミングチャート図である図１３
（Ｂ）を参照して説明する。

【００６９】区間Ｉにおいて、動作モード切換信号ＭＣ
ＨＧがＬレベルに設定され、動作モード切換信号ＺＭＣ
ＨＧはＨレベルに設定される。この状態において、外部
信号ｅｘｔ．Ａ，ｅｘｔ．Ｂおよびｅｘｔ．Ｃが、特定
のタイミング条件を満足する（図１３（Ｂ）においては
すべてＬレベルで示す）。対応規定回路１０は、これら
をそのまま変更せずに、モード指定信号発生回路２０に
含まれるモードセットイネーブル発生回路２５へ与え
る。モードセットイネーブル発生回路２５は、この対応
規定回路１０を介して与えられる外部信号の状態の組合
せにより、動作モードセットサイクルが指定されると判
定し、モードセットイネーブル信号ＭＳＥＴをＨレベル
の活性状態とする。このとき、また第２の組の外部信号
ｅｘｔ．Ｚ，ｅｘｔ．Ｙおよびｅｘｔ．Ｘが、それぞれ
Ｈ、ＬおよびＨレベルの場合、対応規定回路１０は、こ
れらを内部状態の組合せＤＡＴＡ（Ａ）として出力し、
モード指定信号発生回路２０に含まれるモードセット回
路２７へ与える。モードセット回路２７は、このモード
セットイネーブル発生回路２５からのモードセットイネ
ーブル信号ＭＳＥＴと内部状態の組合せＤＡＴＡ（Ａ）
とに従って、モード指定信号ＭＯＤＥＡを活性状態とす
る。

【００７０】次に、区間ＩＩに示すように、動作モード
切換信号ＭＣＨＧが、Ｈレベルに設定され、動作モード
切換信号ＺＭＣＨＧが、Ｌレベルに設定されている場合
について説明する。この場合、対応規定回路１０は、そ
の動作モード切換信号ＭＣＨＧおよびＺＭＣＨＧの論理
が、区間Ｉにおいて説明したものと異なっているため、
外部信号と内部信号との対応関係を先の区間Ｉのそれと
切換える。今、外部信号ｅｘｔ．Ａおよびｅｘｔ．Ｂが
Ｌレベルであり、外部信号ｅｘｔ．ＣがＨレベルとなる
あるタイミング条件（たとえばＣＢＲ条件）が満足され
た場合、対応規定回路１０は、これを外部信号ｅｘｔ．
Ａ，ｅｘｔ．Ｂおよびｅｘｔ．ＣがすべてＬレベルとさ
れるタイミング条件が満足されている状態に変更し（た
とえばＷＣＢＲ条件）、モードセットイネーブル発生回
路２５へ与える。モードセットイネーブル発生回路２５
は、この対応規定回路１０からの信号に従って、動作モ
ードセットサイクルが指定されたと判定し、モードセッ
トイネーブル信号ＭＳＥＴを活性状態のＨレベルとす
る。このとき、また第２の組の外部信号ｅｘｔ．Ｚ，ｅ
ｘｔ．Ｙおよびｅｘｔ．Ｘが、それぞれＨ、ＬおよびＨ
レベルで与えられ、対応規定回路１０からは、その内部
状態が図１５に示す内部状態の組合せＤＡＴＡ（Ｂ）に
示す状態に変更されて出力される。この状態において
は、モードセット回路２７は、先の図１５に示す構成と
同様にして、モード指定信号ＭＯＤＥＢをＨレベルの活
性状態とする。これにより、動作モード切換信号ＭＣＨ
ＧがＬレベルであり、動作モード切換信号ＺＭＣＨＧが
Ｈレベルのときに、外部信号ｅｘｔ．Ａ〜ｅｘｔ．Ｃが
すべてＬレベル（所定のタイミング条件）を満たし、か
つ外部信号ｅｘｔ．Ｚ〜ｅｘｔ．ＸのすべてがＨレベル
のときに指定される動作モードと同じ動作モードが設定
される。

【００７１】対応規定回路１０の構成は、先の実施の形
態１ないし４において詳細に説明したいずれの構成が用
いられてもよい。用いられる外部信号の状態の組合せに
応じて適当な回路構成が利用されればよい。

【００７２】以上のように、この発明の実施の形態６に
従えば、動作モード指定および特定に利用される外部信
号、すなわちタイミング条件により動作モードを指定す
る第１の組の外部信号およびその論理値により動作モー
ドを特定する第２の組の外部信号両者に対し、動作モー
ド切換信号により、その外部信号と内部信号状態との対
応関係を切換えるように構成したため、動作モード切換
信号により、異なる外部信号の状態で指定される動作モ
ードの数を多くすることができ、多機能で数多くの動作
モードを有するたとえばＤＲＡＭであっても、同一チッ
プ構成（内部構成）で、異なる外部信号の状態が用いら
れる用途に対応することができる。

【００７３】なお、上記実施の形態１ないし６において
は、動作モード切換信号は１ビットの信号（正確には相
補の信号で２ビット）が用いられているが、内部信号と
外部信号との対応関係を設定するために複数ビットの動
作モード切換信号が用いられてもよい。用いられる用途
の数をより多くすることができる。

【００７４】

【発明の効果】以上のように、この発明に従えば、動作
モード切換信号に従って、外部信号と内部信号の対応関
係を変更するように構成したため、同一のチップ構成
（内部構成）で、異なる外部信号の状態が利用される用
途に対応することが可能となる。

【図面の簡単な説明】

【図１】 この発明に従う半導体装置の全体の構成を概
略的に示す図である。

【図２】 図１に示すモード指定信号発生回路の構成の
一例を示す図である。

【図３】 （Ａ）は、この発明の実施の形態１に従う対
応規定回路の構成を概略的に示し、（Ｂ）は、その動作
を示すタイミングチャート図である。

【図４】 図１に示す動作モード切換信号を発生する部
分の構成を示す図である。

【図５】 この発明の実施の形態１における対応規定回
路の具体的構成を示す図である。

【図６】 この発明に従う対応規定回路の変更例の構成
を示す図である。

【図７】 この発明の実施の形態２に従う対応規定回路
の構成を概略的に示す図である。

【図８】 図７に示すスクランブル回路およびノンスク
ランブル回路の具体的構成を示す図である。

【図９】 この発明の実施の形態３に従う対応規定回路
の構成を概略的に示す図である。

【図１０】 図９に示すスクランブル／ノンスクランブ
ル回路の構成を示す図である。

【図１１】 この発明の実施の形態４に従う半導体装置
の対応規定回路の構成の一例を示す図である。

【図１２】 （Ａ）は、この発明の実施の形態５に従う
半導体装置の要部の構成を概略的に示し、（Ｂ）は、そ
の動作を示すタイミングチャート図である。

【図１３】 （Ａ）は、この発明の実施の形態６に従う
半導体装置の要部の構成を示し、（Ｂ）は、その動作を
示すタイミングチャート図である。

【図１４】 従来の半導体装置の動作モード設定回路の
構成を概略的に示す図である。

【図１５】 図１４に示す従来の動作モード設定回路の
動作を示すタイミングチャート図である。

【符号の説明】

５ 半導体装置、１０ 対応規定回路、２０ モード指
定信号発生回路、１２スクランブル回路、１４ ノンス
クランブル回路、１６ セレクト回路、２５モードセッ
トイネーブル発生回路、２７ モードセット回路、２２
スクランブル回路、２４ ノンスクランブル回路、３
０ スクランブル／ノンスクランブル回路。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 半導体装置の動作モードを示す内部信号
   を発生するための動作モード設定回路であって、 動作モード切換信号に応答して、外部から与えられる外
   部信号の状態と前記内部信号の状態との対応関係を変更
   する手段を備える、動作モード設定回路。
2. 【請求項２】 前記変更手段は、前記動作モード切換信
   号が第１のレベルのとき、第１の状態にある外部信号を
   前記第１の状態にある内部信号として出力し、かつ前記
   動作モード切換信号が第２のレベルのとき、前記第１の
   状態にある外部信号を前記第１の状態とは異なる第２の
   状態にある内部信号に変換して出力する手段を含む、請
   求項１記載の動作モード設定回路。
3. 【請求項３】 前記変更手段は、前記動作モード切換信
   号の第１のレベルに応答して、第１の状態にある外部信
   号を前記第１の状態に対応する内部信号として出力し、
   かつ前記動作モード切換信号の第２のレベルに応答し
   て、第２の状態にある外部信号を前記第１の状態に対応
   する内部信号に変換して出力する手段を含む、請求項１
   記載の動作モード設定回路。
4. 【請求項４】 前記変更手段は、前記第２のレベルの動
   作モード切換信号に応答して、外部信号を反転して前記
   内部信号として出力するインバータを含む、請求項１な
   いし３のいずれかに記載の動作モード設定回路。
5. 【請求項５】 前記外部信号および前記内部信号の各々
   は多ビット信号で構成され、 前記変更手段は、前記外部信号を受ける入力ノードと前
   記内部信号を出力する出力ノードとの間の接続を前記動
   作モード切換信号に応答して切換える手段を含む、請求
   項１ないし３のいずれかに記載の動作モード設定回路。
6. 【請求項６】 前記半導体装置は、複数のメモリセルを
   有する半導体記憶装置であり、 前記外部信号は前記複数のメモリセルへのアクセスを制
   御する信号を含む、請求項１ないし５のいずれかに記載
   の動作モード設定回路。
7. 【請求項７】 前記半導体装置は複数のメモリセルを有
   する半導体記憶装置であり、 前記外部信号は前記複数のメモリセルのうちアクセスさ
   れるメモリセルを指定する多ビットアドレス信号の所定
   のビットを含む、請求項１ないし６のいずれかに記載の
   動作モード設定回路。