TW202412090A - 積層器件晶片之製造方法 - Google Patents

積層器件晶片之製造方法 Download PDF

Info

Publication number
TW202412090A
TW202412090A TW112132986A TW112132986A TW202412090A TW 202412090 A TW202412090 A TW 202412090A TW 112132986 A TW112132986 A TW 112132986A TW 112132986 A TW112132986 A TW 112132986A TW 202412090 A TW202412090 A TW 202412090A
Authority
TW
Taiwan
Prior art keywords
device wafer
support substrate
wafer
cutting
substrate
Prior art date
Application number
TW112132986A
Other languages
English (en)
Inventor
陳之文
北原信康
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW202412090A publication Critical patent/TW202412090A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

[課題]容易地製造包含經極薄化之晶片的積層器件晶片。 [解決手段]一種積層器件晶片之製造方法，是進行以下步驟： 準備第1器件晶圓、第2器件晶圓與支撐基板，前述第1器件晶圓在正面設定有複數條第1分割預定線且在以該第1分割預定線所區劃之各區域中形成有第1器件，前述第2器件晶圓在正面設定有複數條第2分割預定線且在以該第2分割預定線所區劃之各區域中形成有第2器件；將該支撐基板貼合於該第1器件晶圓的該正面；將該第1器件晶圓從背面側加工來薄化至預定的厚度；沿著該第1分割預定線來形成切斷溝而切斷該第1器件晶圓；將該第1器件晶圓貼附於該第2器件晶圓；從該第1器件晶圓剝離該支撐基板；及將該第2器件晶圓沿著該第2分割預定線來分割，藉此形成一個個的積層器件晶片。

Description

積層器件晶片之製造方法
本發明是有關於一種將第2器件晶圓貼附到第1器件晶圓來製造積層器件晶片的積層器件晶片之製造方法。
近年來，為了在對預定的組裝對象組裝該器件晶片時之組裝面積的省面積化、或SoC(系統單晶片，System-on-a-chip)中的低消耗電力化等之目的，而在搭載於電子機器之器件晶片中，將複數個晶片積層並容納在1個封裝中。以往，是將半導體晶圓經分割而形成之複數個晶片積層，且藉由打線接合來相互連接。然而，會變得必須將封裝變大用於接線的區域所需之量。
於是，開發有以下之技術：準備有別於晶片之基板，並在此基板形成沿著厚度方向之貫通電極，並將此基板配設於晶片間且以貫通電極在各晶片間連接。再者，配設於晶片間之基板稱為中介層(interposer)，藉由形成於基板之貫通電極來連接上下的晶片之技術稱為TSV(矽穿孔，Through-silicon via)。在此基板可使用例如矽基板。TSV因為配線長度比金屬線更短，所以配線電阻或電感會極低，且消耗電力也可以大幅地減少。
又，積層器件晶片也可以用其他的方法來形成。例如，將複數個晶片排列並配設在支撐基板上，並以樹脂密封晶片來形成暫時性晶圓，之後將暫時性晶圓從樹脂側磨削來進行薄化，並將此暫時性晶圓貼合於器件晶圓，藉此形成貼合晶圓。然後，於去除支撐基板後，以貫通電極來連接晶片的器件與器件晶圓的器件(參照專利文獻1)。
作為其他的方法，是例如將複數個晶片配設在器件晶圓，並在以樹脂被覆複數個晶片後，進行平坦化。之後，以電極連接器件晶圓的器件、與晶片的器件(參照專利文獻2)。
此外，持續開發有以下方法：將晶圓積層並形成貫穿所積層之各晶圓之貫通電極，並以此貫通電極來連接各晶圓彼此。此技術稱為WoW(晶圓堆疊晶圓，Wafer on Wafer)。又，也持續開發有以下方法：將對晶圓進行分割而經個片化之晶片透過金屬製的凸塊來裝配(mount)在其他的晶圓上。此技術被稱為CoW(晶片堆疊晶圓，Chip on Wafer)。可藉由對以任一種方法而積層有晶圓或晶片之晶圓進行分割，來形成一個個的積層器件晶片。 先前技術文獻 專利文獻
專利文獻1：日本特開2012-134231號公報 專利文獻2：日本特開2015-233049號公報
發明欲解決之課題
近年來，伴隨於搭載器件晶片之電氣機器的小型化/薄型化，而對半導體器件封裝要求有更進一步的小型化/薄型化。作為將複數個器件聚集於一個封裝之手法的一種，已知有一種將經事先薄化之晶片在縱向方向上積層來組裝之三維組裝技術。然而，晶片變得愈薄，其處理會變得愈困難。因此，有以下之問題：為了因應於穩定地實施搬送作業或貼合作業這樣的需求，無法將各晶片製成10μm以下之極薄的厚度。
本發明是有鑒於所述之問題點而作成的發明，其目的在於提供一種可以容易且穩定地製造包含已做得極薄之晶片的積層器件晶片之積層元件之製造方法。 用以解決課題之手段
根據本發明的一個態樣，可提供一種積層有複數個器件晶片之積層器件晶片之製造方法，前述積層器件晶片之製造方法的特徵在於包含以下步驟： 準備步驟，準備第1器件晶圓、第2器件晶圓與支撐基板，前述第1器件晶圓在正面設定有相互交叉之複數條第1分割預定線且在以該第1分割預定線所區劃之各區域中形成有第1器件，前述第2器件晶圓在正面設定有相互交叉之複數條第2分割預定線且在以該第2分割預定線所區劃之各區域中形成有第2器件； 一體化步驟，將該支撐基板貼合於該第1器件晶圓的該正面來一體化； 薄化步驟，在該一體化步驟之後，將該第1器件晶圓從背面側加工來薄化至預定的厚度； 切斷步驟，沿著該第1分割預定線來形成切斷溝而切斷該第1器件晶圓； 貼附步驟，將已切斷之該第1器件晶圓貼附到該第2器件晶圓； 剝離步驟，從已切斷之該第1器件晶圓剝離該支撐基板；及 分割步驟，將該第2器件晶圓沿著該第2分割預定線來分割，藉此形成一個個的積層器件晶片。
較佳的是，在該一體化步驟中，是藉由接著材來將該支撐基板貼著到該第1器件晶圓，在該剝離步驟中，是使該接著材的接著力降低，而從該第1器件晶圓剝離該支撐基板。
又，較佳的是，在該一體化步驟中，是藉由接著材來將該支撐基板貼著到該第1器件晶圓， 在該切斷步驟中，是將該支撐基板和該第1器件晶圓一起完全地切斷來形成晶片， 在該貼附步驟中，是將該晶片從該第1器件晶圓側來放置到該第2器件晶圓，並於之後將膠帶貼著於該支撐基板， 在該剝離步驟中，是讓雷射光束穿透該膠帶以及該支撐基板來照射於該接著材，使該接著材的接著力降低，並將該支撐基板連同該膠帶一起從該第1器件晶圓剝離。
又，較佳的是，在該一體化步驟中，是藉由熱可塑性接著材來將該支撐基板貼著到該第1器件晶圓， 在該切斷步驟中，是將該支撐基板和該第1器件晶圓一起完全地切斷來形成晶片， 在該貼附步驟中，是將該晶片從該第1器件晶圓側來放置到該第2器件晶圓，並於之後藉由熱硬化性接著材將回收用基板貼著於該支撐基板， 在該剝離步驟中，是加熱該熱可塑性接著材，使該熱可塑性接著材的接著力降低，並將該支撐基板連同該回收用基板一起從該第1器件晶圓剝離。
更佳的是，在該剝離步驟之後，且在比該分割步驟更之前，以密封樹脂將和該第1器件晶圓不重疊而和該第2器件晶圓重疊之區域密封。 發明效果
在本發明的一個態樣的積層器件晶片之製造方法中，是將第1器件晶圓在已貼合於支撐基板的狀態下薄化並切斷。其次，將已切斷之第1器件晶圓貼合於第2器件晶圓，並於之後將支撐基板從第1器件晶圓剝離。
在此情況下，因為到貼合於第2器件晶圓之前的期間，已被切斷之極薄的第1器件晶圓受到支撐基板支撐，所以變得容易進行極薄的第1器件晶圓之操作處理。因此，可容易且穩定地將極薄的第1器件晶圓貼合到第2器件晶圓。又，在從極薄的第1器件晶圓剝離支撐基板時，因為第1器件晶圓受到第2器件晶圓支撐，所以支撐基板的剝離也是容易的。
亦即，因為第1器件晶圓無論被薄化到多薄，都始終受到支撐基板或第2器件晶圓支撐，所以第1器件晶圓之薄化作業或搬送作業、對第2器件晶圓的貼合作業都會變得較容易。並且，因為在貼合於第2器件晶圓之前第1器件晶圓已沿著第1分割預定線被切斷，所以可以藉由分割第2器件晶圓來製造一個個的積層器件晶片。
從而，根據本發明的一個態樣，可提供一種積層器件之製造方法，其可以容易且穩定地製造包含已被極薄化之晶片的積層器件晶片。
用以實施發明之形態
以下，參照附加圖式來說明本發明的一個態樣的實施形態。首先，說明使用於本實施形態之積層器件晶片之製造方法之第1器件晶圓的構成例。圖1(A)是示意地顯示第1器件晶圓11的立體圖。又，在圖2(A)包含有示意地顯示第1器件晶圓11的剖面圖。
例如，第1器件晶圓11是以矽等的半導體所構成之晶圓，且具備相互大致平行的正面(第1面)11a以及背面(第2面)11b。不過，對第1器件晶圓11的材質、形狀、構造、大小等並無限制。第1器件晶圓11亦可為以矽以外的半導體(GaAs、SiC、InP、GaN等)、藍寶石、玻璃、陶瓷、樹脂、金屬等所構成之基板。
在第1器件晶圓11的正面11a側設有包含經積層之複數個薄膜的積層體。積層體包含作為電極、配線、端子等而發揮功能之導電膜、作為層間絕緣膜而發揮功能之絕緣膜等之各種經圖案化的薄膜，並且涵蓋第1器件晶圓11的正面11a側的整體而形成。在圖2(A)以後所示之剖面圖中，為了方便說明，而將各種薄膜的積層體一概以功能層(第1功能層)15a來表示。
如圖1所示，第1器件晶圓11是藉由以互相交叉的方式配置排列成格子狀之複數條第1分割預定線(分割預定線、切割道)13而區劃成複數個矩形狀的區域。並且，在被第1分割預定線13所區劃出之複數個區域中，各自形成有IC(積體電路，Integrated Circuit)、LSI(大型積體電路，Large Scale Integration)等之第1器件(器件)15。不過，對於第1器件15的種類、數量、形狀、構造、大小、配置等並無限制。
圖2(A)是顯示第1器件晶圓11的一部分的剖面圖。功能層15a當中被第1分割預定線13所包圍之複數個區域已各自構成第1器件15。例如，可藉由第1器件晶圓11的正面11a側與包含於功能層15a之薄膜而構成半導體元件。又，包含於功能層15a之薄膜的一部分也會形成在第1分割預定線13上。
在本實施形態之積層器件晶片之製造方法中，是將第2器件晶圓貼合於第1器件晶圓11。圖1(B)是示意地顯示第2器件晶圓21的立體圖。又，在圖5(B)中包含有示意地顯示第2器件晶圓21的剖面圖。
在第2器件晶圓21的正面21a側也積層有各種薄膜。在圖5(B)以後所示之剖面圖中，為了方便說明，而將各種薄膜的積層體一概以功能層(第2功能層)25a來表示。
又，在第2器件晶圓21的正面21a是藉由以互相交叉的方式配置排列成格子狀之複數條第2分割預定線(分割預定線、切割道)23，而區劃成複數個矩形狀的區域。並且，在藉由第2分割預定線23所區劃出之複數個區域中，各自形成有器件(第2器件)25。
第2器件晶圓21宜為和第1器件晶圓11同樣地構成。不過，兩者的構成並不需要一致，且第1器件15以及第2器件25的構成並不需要一致。又，第1器件晶圓11中的第1器件15的配置、與第2器件晶圓21中的第2器件25的配置也不需要一致。
再者，在本實施形態之積層器件晶片之製造方法中，不僅可使用第1器件晶圓11以及第2器件晶圓21，亦可還使用其他的1個以上的器件晶圓。此其他的器件晶圓宜為和第1器件晶圓11或第2器件晶圓21同樣地構成。雖然在之後說明的是將第1器件晶圓11積層於第2器件晶圓21來製造積層器件晶片之作法，但亦可在第2器件晶圓21積層此其他的器件晶圓。
又，在本實施形態之積層器件晶片之製造方法中，是如圖2(A)所示，將支撐基板31貼合於第1器件晶圓11來一體化。支撐基板31宜形成為和第1器件晶圓11同樣的平面形狀、大小、厚度。又，支撐基板31亦可用矽等半導體材料來形成，亦可用玻璃或樹脂、陶瓷來形成。為了穩定地支撐第1器件晶圓11，期望的是支撐基板31具有500μm以上的厚度，但厚度並非限定於此。
為了將對第1器件晶圓11實施之後述的薄化處理高精度地實施，對支撐基板31會要求一定水準以上的厚度的均勻性，且對支撐基板31的正面31a以及背面31b會要求一定水準以上的平坦性。較佳的是例如，支撐基板31具有和第1器件晶圓11相同程度或其以上之厚度的均勻性。又，支撐基板31的正面31a以及背面31b宜具有和第1器件晶圓11的正面11a以及背面11b相同程度或其以上之平坦性。
其次，詳細敘述本實施形態之積層器件晶片之製造方法的各步驟。圖11是顯示本實施形態之積層器件晶片之製造方法中的各步驟的流程的流程圖。在此製造方法中，是將第1器件晶圓11薄化並積層到第2器件晶圓21。
首先，在本實施形態之積層器件晶片之製造方法中，是實施準備步驟S10。在準備步驟S10中，是準備上述之第1器件晶圓11、第2器件晶圓21與支撐基板31。在準備步驟S10中，亦可供應已形成第1器件15之第1器件晶圓11，且亦可藉由在半導體晶圓形成第1器件15來製造第1器件晶圓11。第2器件晶圓21也是同樣。
其次，作為第1器件晶圓11的薄化的準備，實施將支撐基板31貼合於第1器件晶圓11的正面11a來一體化之一體化步驟S20。圖2(A)是示意地顯示一體化步驟S20的剖面圖。在一體化步驟S20中，是例如將支撐基板31以背面31b朝向下方之狀態來擺放在工作台面(未圖示)，且將第1器件晶圓11放置並貼附於此支撐基板31的正面31a。
在此情況下，是將第1器件晶圓11搬運到支撐基板31的上方，且正面11a朝向下方的支撐基板31來朝支撐基板31下降而使其接觸於支撐基板31。
此時，事先在支撐基板31的正面31a或第1器件晶圓11的正面11a配設有接著材33。如此一來，第1器件晶圓11與支撐基板31即被接著材33貼附而被一體化。接著材33的厚度宜設為數μm~數十μm左右。作為接著材33，可以使用環氧系、丙烯酸系、聚矽氧系或聚醯亞胺系的接著劑、或熱可塑性樹脂、熱硬化性樹脂、紫外線硬化型的樹脂等。不過，接著材33並不限定於此。再者，關於接著材33，詳細內容將於之後敘述。
在一體化步驟S20之後，實施從背面11b側對第1器件晶圓11進行加工來薄化至預定的厚度之薄化步驟S30。在薄化步驟S30所實施之加工並無限制，在薄化步驟S30中宜實施磨削加工或研磨加工、CMP(化學機械研磨，Chemical Mechanical Polishing)等工序、或是這些的組合。以下，雖然是以在薄化步驟S30中實施對第1器件晶圓11之磨削加工的情況為例來說明，但是薄化步驟S30並非限定於此。
圖3是示意地顯示實施薄化步驟S30之磨削裝置2的一部分的構成的立體圖。首先，說明磨削裝置2。磨削裝置2具備工作夾台4與磨削單元6，前述工作夾台4會吸引保持已支撐在支撐基板31之第1器件晶圓11等的被加工物，前述磨削單元6是對已吸引保持在工作夾台4之被加工物進行磨削。
工作夾台4在內部具有吸引路(未圖示)，且在此吸引路的一端連接有噴射器等的吸引源(未圖示)。在工作夾台4的上表面露出有未圖示之多孔質構件，且此多孔質構件是連接於吸引路的另一端。多孔質構件的直徑是設為和支撐基板31的直徑大致相同。
工作夾台4的上表面是成為保持面4a。若將支撐第1器件晶圓11之支撐基板31放置於保持面4a並使吸引源動作，支撐基板31即被工作夾台4吸引保持。又，工作夾台4是連接於未圖示之馬達等的旋轉驅動源，而可以繞著和保持面4a垂直的工作台旋轉軸4b而旋轉。
磨削裝置2具備對已被工作夾台4保持之被加工物進行磨削之磨削單元6。磨削單元6是被未圖示之升降機構所支撐，且可升降。磨削單元6具備大致垂直於保持面4a的主軸8，且在主軸8的上端連結有未圖示之馬達等的旋轉驅動機構(未圖示)。當使旋轉驅動機構作動時，主軸8即以繞著旋轉軸8a的方式旋轉。
在主軸8的下端連結有圓盤狀的輪座10的上表面側。在輪座10固定有磨削輪12。磨削輪12具有圓環狀的輪基台14。輪基台14是以鋁等的金屬所形成，且形成為和第1器件晶圓11的直徑對應之直徑。
在輪基台14的下表面(底面)側的外周部，設置有配置排列成環狀之複數個磨削磨石16。各磨削磨石16是以例如在陶瓷(vitrified)或熱固性樹脂等的結合材中混合鑽石或cBN(立方氮化硼，cubic boron nitride)等的磨粒並燒結混合體之作法而形成。
於輪座10設置有朝上下貫通之複數個磨削輪固定孔，且在輪基台14形成有可供螺栓等的固定具18鎖緊之緊固孔。若使固定具18通過磨削輪固定孔，且將固定具18鎖緊於緊固孔時，即可將磨削輪12固定在輪座10。
在薄化步驟S30中，是將已支撐在支撐基板31之第1器件晶圓11放置於工作夾台4的保持面4a。此時，使支撐基板31的背面31b面對保持面4a，而使第1器件晶圓11的背面11b露出於上方。然後，以工作夾台4將支撐基板31從背面31b側來吸引保持。
之後，使已連接於主軸8之旋轉驅動源作動，而使主軸8繞著旋轉軸8a旋轉。如此一來，磨削輪12會旋轉而使磨削磨石16在旋轉軌道上移動。又，使工作夾台4繞著工作台旋轉軸4b旋轉。
然後，使磨削單元6下降，而使在旋轉軌道上移動之磨削磨石16的底面接觸於第1器件晶圓11的被磨削面(背面11b)。如此一來，第1器件晶圓11即被磨削且第1器件晶圓11會逐漸地變薄。此時，監視第1器件晶圓11的厚度，並在第1器件晶圓11成為預定的厚度時結束磨削單元6的下降。如此一來，可得到已成為預定的厚度之第1器件晶圓11。
在第1器件晶圓11從背面11b側被磨削之期間，可藉由支撐基板31保護已形成在正面11a之第1器件15。因此，支撐基板31亦可作為保護構件而發揮功能。又，因為支撐基板31會充分地支撐已被磨削且薄化之第1器件晶圓11，所以可以將第1器件晶圓11藉由磨削而薄化至10μm以下的厚度。
在圖2(B)所顯示的是示意地顯示已薄化之第1器件晶圓11的剖面圖。再者，在第1器件晶圓11的外周部11c(參照圖1(A))，為了防止第1器件晶圓11的缺損或破裂等，而形成呈已去角之形狀的稱為倒角部之構造。並且，當將於外周部11c形成有倒角部之第1器件晶圓11直接磨削並薄化後，會在外周部11c殘留源自倒角部之刀緣狀的形狀，而變得容易在外周部11c產生破裂等。
於是，第1器件晶圓11亦可在磨削前實施將外周部11c的倒角部去除之邊緣修整加工。若已事先去除倒角部，即不會在磨削後之第1器件晶圓11產生刀緣狀的形狀。
在本實施形態之積層器件晶片之製造方法中，是在薄化步驟S30之前或之後，實施沿著第1分割預定線13在第1器件晶圓11形成切斷溝來切斷第1器件晶圓11之切斷步驟S40。
切斷步驟S40可使用例如裝設有圓環狀的切削刀片之切削裝置、或可以將雷射光束聚光來對被加工物進行雷射加工之雷射加工裝置等的加工裝置。以下，雖然是以使用切削裝置的情況為例來說明切斷步驟S40，但本實施形態並不限定於此。
在此，說明在切斷步驟S40中所使用之切削裝置。圖4是示意地顯示切削裝置20的一部分的構成的立體圖。於圖4包含有示意地顯示切削單元22的立體圖。切削裝置20具備可以吸引保持被加工物之未圖示的工作夾台。因為切削裝置20所具備之工作夾台是和已在圖3說明之磨削裝置2的工作夾台4同樣地構成，所以省略說明。
切削單元22具備圓環狀的切削刀片28，且以切削刀片28來切削被加工物。切削單元22具備主軸殼體24，前述主軸殼體24供構成和工作夾台的保持面平行之旋轉軸的主軸28a(參照圖5(A))的基端側可旋轉地容置。
在主軸殼體24的內部容置有使主軸28a旋轉之馬達等的旋轉驅動源，若使此旋轉驅動源作動，主軸28a即會旋轉。在主軸28a的前端可供圓環狀的切削刀片28固定。當使主軸28a旋轉時，即可以使切削刀片28旋轉。切削刀片28具備磨石部，前述磨石部包含以金屬材料或樹脂材料等形成為圓環狀之結合材、及以鑽石等所形成且分散固定於結合材中的磨粒。
當以切削刀片28切削被加工物時，會從磨石部以及被加工物產生切削屑與加工熱。於是，可在以切削刀片28切削被加工物之期間，對切削刀片28以及被加工物供給以純水等所構成之加工水(切削水)。切削水可將切削屑以及加工熱去除。
如圖4所示，切削單元22更具備覆蓋切削刀片28之刀片蓋26、與連接於刀片蓋26之加工水供給噴嘴32。又，於刀片蓋26的內側設置有對切削刀片28噴射加工水之加工水噴射噴嘴(未圖示)。
可將加工水從加工水供給噴嘴32等朝切削刀片28供給。刀片蓋26內置有末端已通達到加工水供給噴嘴32等之送液路，且在送液路的起點具備連接部30。可從外部對連接部30供給加工水。
在圖4包含有示意地顯示正在被切削刀片28切削之第1器件晶圓11的立體圖，在圖5(A)包含有示意地顯示正在被切削刀片28切削之第1器件晶圓11的剖面圖。
再者，如圖4所示，第1器件晶圓11亦可和切割膠帶17a、及以金屬等所形成之環形框架17b一體化。亦即，亦可將已支撐在支撐基板31之第1器件晶圓11、切割膠帶17a與環形框架17b一體化來形成框架單元19。第1器件晶圓11亦可在包含於框架單元19之狀態下被切削。不過，切斷步驟S40並非限定於此。
在切斷步驟S40中，是使切削裝置20的工作夾台(未圖示)吸引保持已支撐在支撐基板31之第1器件晶圓11。並且，使已連接於主軸28a之旋轉驅動源作動，且使切削刀片28下降至預定的高度。然後，一面使工作夾台與切削單元22相對地移動，一面使旋轉之切削刀片28沿著第1分割預定線13接觸於第1器件晶圓11。如此一來，第1器件晶圓11即被切削。
切削裝置20具備可以穿透第1器件晶圓11來對正面11a側進行拍攝之拍攝單元(未圖示)。在切削裝置20中，是藉由拍攝單元檢測第1器件晶圓11，且將第1器件晶圓11沿著第1分割預定線13來切削，而在第1器件晶圓11形成切斷溝13a。當沿著第1器件晶圓11的全部的第1分割預定線13都形成切斷溝13a後，即可將第1器件晶圓11分割成一個個的晶片。
在此，針對切削刀片28的高度與切斷溝13a之關係來說明。若將切削刀片28的最下端定位在比第1器件晶圓11的最下端即正面11a更低的位置，並以切削刀片28來切削第1器件晶圓11時，即可以將第1器件晶圓11切斷。亦即，若使切削刀片28到達支撐基板31，即可以確實地切斷第1器件晶圓11。
此時，只要不讓切削刀片28的最下端到達支撐基板31的背面31b，就不會將支撐基板31分割。在此情況下，經切斷且個片化之第1器件晶圓11會繼續集中在一起且持續受到支撐基板31支撐。又，若切削刀片28的最下端到達支撐基板31的背面31b，支撐基板31會和第1器件晶圓11一起被切斷。在此情況下，因為可個別地且自由地操作處理經個片化之複數個第1器件晶圓11，所以變得可進行晶片的再配置。
首先，以在切斷步驟S40中所形成之切斷溝13a不切斷支撐基板31的情況為例，來說明本實施形態之積層器件晶片之製造方法的以後的步驟。並且，關於以切斷溝13a切斷支撐基板31的情況下之本實施形態的積層器件晶片之製造方法的以後的步驟，將於之後詳細敘述。
在本實施形態之積層器件晶片之製造方法中，是在切斷步驟S40之後，實施將已切斷之第1器件晶圓11貼附到第2器件晶圓21之貼附步驟S50。圖5(B)是示意地顯示已貼附在第2器件晶圓21之第1器件晶圓11的剖面圖。
將第1器件晶圓11貼附到第2器件晶圓21時，是將被支撐基板31支撐之狀態的第1器件晶圓11搬運到第2器件晶圓21的上方。然後，使第1器件晶圓11以及支撐基板31上下翻轉，而使第1器件晶圓11的背面11b面對於第2器件晶圓21的正面21a。
在此，是將已形成在第1器件晶圓11的正面11a之第1器件15、與已形成於第2器件晶圓21的正面21a之第2器件25的位置對齊。然後，使第1器件晶圓11下降來貼附到第2器件晶圓21。貼附步驟S50中的兩個器件晶圓的貼附，是和既有的WoW製程同樣，可透過有機材料或無機材料、或者不透過這些材料而實施。
不過，在第1器件晶圓11中的第1器件15的配置、與第2器件晶圓21中的第2器件25的配置並未對應的情況下，在此方法中會無法配設可分別和全部的第2器件25對應之第1器件15。因此，會如後述地切斷支撐基板31，來將已晶片化之一個個的第1器件15再配置於第2器件25。
再者，在貼附步驟S50中，亦可透過電極或配線層等來將第1器件晶圓11的第1器件15、與第2器件晶圓21的第2器件25電連接。第1器件15與第2器件25的連接宜藉由既有的方法來實施。
接在貼附步驟S50之後，實施從已切斷之第1器件晶圓11剝離支撐基板31之剝離步驟S60。圖6(A)是示意地顯示在剝離步驟S60中將支撐基板31從第1器件晶圓11剝離之情形的剖面圖。
較佳的是，在上述之一體化步驟S20中，在已藉由接著材33將支撐基板31貼著在第1器件晶圓11的情況下，在剝離步驟S60中，是實施使接著材33的接著力降低之處理。藉此，在剝離步驟S60中變得可以容易地將支撐基板31從第1器件晶圓11剝離。在此，使接著材33的接著力降低之處理，必須藉由適合接著材33的性質之方法來實施。
例如，在接著材33為以熱可塑性樹脂來形成的情況下，宜加熱接著材33來使接著力降低。更詳細而言，是將支撐基板31、第1器件晶圓11、第2器件晶圓21的一體物放置於加熱板，並藉由加熱板透過這些來對接著材33加熱。又，亦可藉由熱風槍等對支撐基板31等噴射熱風，或是照射紅外線來加熱接著材33。
又，在接著材33為藉由UV硬化樹脂來構成的情況下，可讓紫外線穿透支撐基板31來照射於接著材33。在此情況下，必須以可供紫外線透射之材料來構成支撐基板31。使剝離步驟S60中的接著材33的接著力降低之處理並不限定於這些，亦可進一步藉由其他的方法來實施。關於該處理的其他例，容後詳述。
在剝離步驟S60中，是在之後如圖6(A)所示地將支撐基板31從第1器件晶圓11剝離。如此一來，會成為已個片化之第1器件晶圓11受到第2器件晶圓21支撐之狀態。像這樣，第1器件晶圓11在經薄化且個片化後，仍始終受到支撐基板31與第2器件晶圓21之一者或雙方持續支撐。因此，即使在薄化步驟S30中將第1器件晶圓11薄化至10μm以下的情況下，操作處理仍然是容易的。
在本實施形態之積層器件晶片之製造方法中，是在剝離步驟S60之後，實施分割步驟S70，前述分割步驟S70是藉由將第2器件晶圓21沿著第2分割預定線23(參照圖1(B))來分割，而形成一個個的積層器件晶片。圖6(B)是示意地顯示正在被分割之第2器件晶圓21的剖面圖。
在分割步驟S70中的第2器件晶圓21的分割上，可以使用例如裝設有圓環狀的切削刀片之切削裝置、對被加工物照射雷射光束來對被加工物進行雷射加工之雷射加工裝置等的加工裝置。
以下，雖然是以用和圖4以及圖5(A)所說明之包含切削單元22之切削裝置20同樣地構成之包含切削單元22a之切削裝置，來分割第2器件晶圓21的情況為例來說明，但分割步驟S70並不限定於此。再者，切削單元22的上述之說明可以作為切削單元22a的說明來合宜參照。
圖6(B)所示之切削單元22a具備主軸28c、與固定在主軸28c的前端之切削刀片28b。在圖6(B)中，是針對切削單元22a的切削刀片28b的刀刃厚度比在切斷步驟S40中所使用之切削裝置20的切削刀片28(參照圖5(A))的刀刃厚度為更小之情況來說明。不過，切削刀片28b的刀刃厚度並不限定於此。
在分割步驟S70中，是使旋轉之切削刀片28b沿著第2分割預定線23切入第2器件晶圓21。尤其，宜使切削刀片28b在和已沿著第1分割預定線13形成於第1器件晶圓11之切斷溝13a重疊的區域上，來切入第2器件晶圓21。此時，是事先將切削刀片28b的高度調整成：切削刀片28b的最下端的高度成為第2器件晶圓21的背面21b以下的高度。
並且，當切削刀片28b沿著全部的第2分割預定線23來切入第2器件晶圓21後，即在第2器件晶圓21形成分割溝23a，並且製造出各自具備第1器件15以及第2器件25之積層器件晶片35。在此，即使在製造過程中第1器件晶圓11已被薄化至10μm以下的厚度，第1器件晶圓11仍然可適當地被持續支撐。因此，可以容易地製造包含已極薄化之晶片的積層器件晶片35。
再者，在上述之積層器件晶片之製造方法中，是針對在切斷步驟S40中僅將第1器件晶圓11切斷而不將支撐基板31切斷之情況來說明。然而，在切斷步驟S40中，亦可將支撐基板31和第1器件晶圓11一起完全地切斷，而亦可形成包含一起被切斷之支撐基板31以及第1器件晶圓11之晶片。以下，針對本實施形態之積層器件晶片之製造方法的變形例來說明。
再者，在以下之積層器件晶片之製造方法的變形例的說明中，關於和上述之積層器件晶片之製造方法相比沒有變更之事項，將省略說明。因此，可合宜參照上述的各步驟的說明。在該變形例之積層器件晶片之製造方法中，首先是實施準備步驟S10與一體化步驟S20。然後，在一體化步驟S20中，是藉由接著材33將支撐基板31貼著到第1器件晶圓11。之後，實施薄化步驟S30來將第1器件晶圓11薄化。
其次，實施切斷步驟S40。圖7(A)是示意地顯示切斷步驟S40的剖面圖。在圖7(A)所示之切斷步驟S40中，是將切削裝置20的旋轉之切削刀片28的最下端的高度位置設為支撐基板31的背面31b的高度位置以下。藉此，可將支撐基板31確實地切斷。
在切斷步驟S40中，是沿著第1器件晶圓11的第1分割預定線13來切削第1器件晶圓11以及支撐基板31。此時，因為將支撐基板31與第1器件晶圓11一起完全地切斷，所以可形成一個個的晶片37。並且，在各晶片37中，因為在薄化步驟S30中已被薄化之第1器件晶圓11會繼續被支撐基板31支撐，所以已薄化之第1器件晶圓11的操作處理是容易的。
其次，實施貼附步驟S50。圖7(B)是示意地顯示在貼附步驟S50中貼附有複數個晶片37之第2器件晶圓21的剖面圖。在貼附步驟S50中，是一面配合已形成在第2器件晶圓21的正面21a之第2器件25的配置來調整一個個的晶片37的位置，一面將各晶片37從第1器件晶圓11側來放置到第2器件晶圓21的正面21a。
然後，在各晶片37中將第1器件晶圓11貼附到第2器件晶圓21。像這樣，在切斷步驟S40中將支撐基板31完全地切斷來形成複數個晶片37，並將此晶片37貼附於第2器件晶圓21的情況下，無論第2器件25的配置如何，都可以將第1器件15積層於第2器件25。因此，第1器件晶圓11中的第1器件15的配置、與第2器件晶圓21中的第2器件25的配置並不需要一致。
當將各晶片37貼附到第2器件晶圓21後，在各晶片37中支撐基板31的背面31b側會露出於上方。然後，在貼附步驟S50中，是於之後將膠帶39(參照圖8)貼著於支撐基板31的背面31b。此膠帶39是貼著到已貼附於第2器件晶圓21之各晶片37的全部。膠帶39是在接下來要說明之剝離步驟S60中，為了使支撐基板31一起從各晶片37的第1器件晶圓11剝離而使用。
膠帶39包含例如形成為圓形之薄膜狀的基材、與設置在基材上之黏著層(糊層)。基材是以聚烯烴、聚氯乙烯、聚對苯二甲酸乙二酯等樹脂所構成。又，黏著層是以環氧系、丙烯酸系或橡膠系的接著劑等構成。
其次，實施剝離步驟S60。圖8(A)是示意地顯示剝離步驟S60的剖面圖。剝離步驟S60宜以上述之方法使接著材33的接著力降低。或者，在剝離步驟S60中，亦可如圖8(A)所示，讓雷射光束40穿透膠帶39以及支撐基板31來照射於接著材33，使接著材33的接著力降低。
對接著材33之雷射光束40的照射，宜使用於圖8(A)部分地顯示之雷射加工裝置34。雷射加工裝置34具備可以吸引保持被加工物之工作夾台(未圖示)、與可以對已被吸引保持在工作夾台之被加工物聚光雷射光束40之加工頭36。此外，雷射加工裝置34具備可以相對地移動工作夾台以及加工頭36之加工進給單元。
雷射加工裝置34具備YAG雷射、YVO 4雷射、YLF雷射等之雷射振盪器(未圖示)。並且，在加工頭36內置有將從雷射振盪器所射出之脈衝振盪的雷射光束40導向接著材33之光學系統，且光學系統包含使雷射光束聚光之聚光透鏡等的光學元件。當藉由加工頭36將雷射光束40聚光於接著材33時，接著材33會變質而使接著力降低。
在剝離步驟S60中，首先是將第2器件晶圓21等放置在雷射加工裝置34的工作夾台，並以工作夾台來吸引保持第2器件晶圓21等。其次，藉由調整加工頭36與工作夾台的相對的高度，而將雷射光束40的聚光點38的高度位置對齊於接著材33。
之後，一面從加工頭36使雷射光束40聚光於聚光點38，一面使加工頭36以及工作夾台相對地移動。藉此，讓雷射光束40對接著材33的整個區域掃描，而在接著材33的整個區域中使接著力降低。
在此，是讓雷射光束40穿透膠帶39以及支撐基板31來照射於接著材33。因此，較佳的是，雷射光束40是可以透射過膠帶39以及支撐基板31之波長、而且為可被接著材33吸收之波長。若反過來說明，即在膠帶39以及支撐基板31方面宜使用雷射光束40可以透射之材料，而在接著材33方面則宜使用會因雷射光束40而變質且接著力會降低之材料。
例如，為了設置接著材33，可將熱硬化性樹脂塗佈於第1器件晶圓11的正面11a側，並在支撐基板31的正面31a側塗佈3M公司製之UV硬化型液體接著劑“Light-To-Heat-Conversion Release Coating(光熱轉換LTHC塗層)”。之後，在貼合第1器件晶圓11以及支撐基板31而設置接著材33的情況下，若對源自於已塗佈在支撐基板31的正面31a之液體接著劑之部分照射雷射光束40，接著材33的接著力即降低。
又，例如，以第1器件晶圓11以及支撐基板31來夾著積水化學工業股份公司製之UV硬化型膠帶“SELFA(註冊商標)系列”，而以預定的強度來將紫外線照射於該膠帶，而將其當作接著材33。在此情況下，若對接著材33照射屬於紫外線之波長的雷射光束40，接著材33的接著力便會降低。在使用包含屬於紫外線之波長成分的雷射光束40的情況下，在支撐基板31方面宜使用可讓紫外線透射之材料。
又，在將矽晶圓使用於支撐基板31的情況下，在剝離步驟S60中可以使用屬於紅外線之波長的雷射光束40。不過，膠帶39、支撐基板31、接著材33的材質、與雷射光束40的波長並不限定於以上之說明。
將雷射光束40照射於接著材33的整個區域而使接著材33的接著力降低後，將膠帶39拉起。如此一來，如圖8(B)所示，即可在各晶片37中將支撐基板31連同膠帶39一起從第1器件晶圓11剝離。圖8(B)是示意地顯示從第1器件晶圓11剝離支撐基板31之情形的剖面圖。
再者，在剝離步驟S60之後，亦可在比分割步驟S70更之前，以密封樹脂將和第1器件晶圓11不重疊而和第2器件晶圓21重疊之區域密封。不過，並不排除將密封樹脂設置成和第1器件晶圓11重疊之作法。
圖9(A)是示意地顯示以密封樹脂41密封第2器件晶圓21的正面21a側之情形的剖面圖。若事先以密封樹脂41將分割之前的第2器件晶圓21密封，即可在分割步驟S70中於第2器件晶圓21已被分割時，得到經密封樹脂41封裝化之積層器件晶片。
在此，不和第1器件晶圓11重疊而和第2器件晶圓21重疊之區域，主要是和第2器件晶圓21的第2分割預定線23重疊之區域。從另外的觀點來說明，此區域即第2器件晶圓21的正面21a之從已晶片化且配設在第2器件晶圓21上之一個個的第1器件晶圓11的間隙所露出之區域。
再者，密封樹脂41只要已將該區域密封即可，亦可在和第1器件晶圓11重疊之區域等的其他區域也有設置，亦可讓第1器件晶圓11被密封樹脂41密封。此外，亦可在將密封樹脂41配設在第2器件晶圓21之前，進一步在已配設在第2器件晶圓21上之一個個的第1器件晶圓11之上積層一個或複數個其他的器件晶圓(晶片)。
在實施剝離步驟S60並以密封樹脂41密封第2器件晶圓21後，實施分割步驟S70。圖9(B)是示意地顯示分割步驟S70的剖面圖。如圖9(B)所示，在已將密封樹脂41配設在第2器件晶圓21的情況下，切削刀片28b不僅切削第2器件晶圓21，還切削密封樹脂41。藉此，可得到已被密封樹脂41密封之積層器件晶片35a。
如以上所說明，若在切斷步驟S40中除了第1器件晶圓11以外還將支撐基板31完全地切斷，即可將已晶片化之第1器件晶圓11貼附於第2器件晶圓21。因此，即使第1器件晶圓11中的第1器件15的配置和第2器件晶圓21中的第2器件25的配置不一致，也可以將第1器件15積層在第2器件25。
又，如以上所說明，在剝離步驟S60中，在對接著材33照射雷射光束40來讓接著材33的接著力降低的情況下，可將對其他的構造物之熱影響抑制在最小限度。
再者，到目前為止，已針對以下之情況作了說明：將膠帶39貼附在支撐基板31，以雷射光束40使接著材33的接著力降低，並將膠帶39拉起，藉此使支撐基板31從第1器件晶圓11剝離。然而，在本實施形態之積層器件晶片之製造方法中，亦可進一步以其他方法來將支撐基板31從第1器件晶圓11剝離。以下，針對本實施形態之積層器件晶片之製造方法的又一其他的變形例來說明。
以下，針對本實施形態之積層器件晶片之製造方法的又一接下來的變形例進行說明。為了避免說明的重複，針對毋須特別變更的步驟會省略說明。在此變形例之積層器件晶片之製造方法中，是實施準備步驟S10、實施一體化步驟S20、實施薄化步驟S30來將第1器件晶圓11薄化、並實施切斷步驟S40。
在此，在一體化步驟S20中，是使用藉由熱可塑性接著材所構成之接著材33來將支撐基板31貼著於第1器件晶圓11。並且，如在圖7(A)中所說明地，在切斷步驟S40中，是將支撐基板31和第1器件晶圓11一起完全地切斷來形成晶片37。
其次，實施貼附步驟S50。在貼附步驟S50中，是如在圖7(B)中所說明地將晶片37從第1器件晶圓11側來放置在第2器件晶圓21，而將第1器件晶圓11貼附到第2器件晶圓21。因為在此情況下也可將晶片37一個個地貼附到第2器件晶圓21，所以可個別地調整第1器件15相對於第2器件25之位置。
在貼附步驟S50中，是在之後藉由以熱硬化性接著材所構成之接著材，將回收用基板貼著於支撐基板31的背面31b側。於圖10(A)是示意地顯示藉由以熱硬化性接著材所構成之接著材43將回收用基板45貼著於支撐基板31之情形。
例如，回收用基板45可為以玻璃、陶瓷、金屬等的材料所構成之硬質基板。或者，回收用基板45亦可使用未形成有器件之半導體晶圓、或在器件晶片的製造過程中已在檢查中被排除掉之晶圓等。
如圖10(A)所示，在第2器件晶圓21、第1器件晶圓11、支撐基板31以及回收用基板45的一體物中，使用有以熱可塑性接著材所構成之接著材33、及以熱硬化性接著材所構成之接著材43。更詳細而言，是以熱可塑性接著材所構成之接著材33來對第1器件晶圓11以及支撐基板31進行貼附。另一方面，以熱硬化性接著材所構成之接著材43來對支撐基板31以及回收用基板45進行貼附。
若像這樣地使用性質不同的接著材33、43，即可以藉由將包含第2器件晶圓21等之一體物加熱至預定的溫度，來使兩者的接著力產生差異。藉此，在接下來要說明之剝離步驟S60中，一方面支撐基板31會變得易於從第1器件晶圓11剝離，另一方面回收用基板45則變得難以從支撐基板31剝離。
在此，在以熱可塑性接著材所構成之接著材33方面，可使用例如布魯爾科技股份有限公司(Brewer Science Inc.)製之“ZONEBOND(註冊商標)”或“WAFERBOND(註冊商標)”。又，在以熱硬化性接著材所構成之接著材43方面，可使用例如以陶氏化學(Dow Chemical Company)製之“CYCLOTENE(註冊商標)”為代表之苯環丁烯(benzocyclobutene)系的材料。不過，接著材33以及接著材43並不限定於此。
其次，實施剝離步驟S60。圖10(B)是示意地顯示在剝離步驟S60中將支撐基板31從第1器件晶圓11剝離之情形的剖面圖。在剝離步驟S60中，是將以熱可塑性接著材所構成之接著材33加熱，使以熱可塑性接著材所構成之接著材33的接著力降低，並將支撐基板31連同回收用基板45一起從第1器件晶圓11剝離。此時，以熱硬化性接著材所構成之接著材43的接著力不會降低。
例如，將包含第2器件晶圓21等之一體物放置於加熱板上，並對一體物進行加熱。或者，對此一體物噴射熱風來實施加熱。或者，對此一體物照射紅外線來實施加熱。在此，加熱一體物時之成為目標的預定的溫度，是以熱可塑性接著材所構成之接著材33會軟化等之溫度，且是接著材33之接著力會降低之溫度。而且，其為以熱硬化性接著材所構成之接著材43的接著力不會降低之溫度。
並且，若在接著材33的接著力已降低後使回收用基板45移動，原本貼附在第1器件晶圓11之支撐基板31便會剝離。亦即，可將被切斷而成為晶片37的一部分之支撐基板31以貼附於回收用基板45之狀態集中在一起回收。因此，已被切斷之支撐基板31的剝離是極為容易的。之後，當實施分割步驟S70來分割第2器件晶圓21後，即製造出積層器件晶片。
像這樣，若使用性質不同的接著材33、43，只要將包含第2器件晶圓21之一體物加熱至預定的溫度並將回收用基板45去除，即可以容易地剝離支撐基板31。在此方法中，因為也毋須使用高價的雷射加工裝置，所以可以減少積層器件晶片的製造成本。此外，使用於回收支撐基板31之回收用基板45，可藉由將已被回收之支撐基板31去除來再利用。因此，可以更加減少積層器件晶片的製造成本。
如以上所說明，根據本實施形態之器件晶片之製造方法，已薄化之第1器件晶圓11持續受到支撐基板31與第2器件晶圓21之至少一者所支撐。因此，即使將第1器件晶圓11薄化至其操作處理會變得較困難的程度之厚度，第1器件晶圓11仍然穩定地持續受到支撐。因此，變得可做到包含源自經極薄化之第1器件晶圓11的晶片之積層器件晶片35、35a的形成。
再者，本發明並不限定於上述實施形態之記載，可作各種變更而實施。例如，在上述實施形態中，已針對在如圖8(A)所示地使用膠帶39時，讓雷射光束40穿透膠帶39來照射於接著材33之情況作了說明。亦即，已針對在對接著材33照射雷射光束40之前將膠帶39貼著於支撐基板31之情況作了說明。然而，本發明的一個態樣並非限定於此。
膠帶39亦可在對接著材33照射雷射光束40使接著材33的接著力降低後再貼著於支撐基板31。在此情況下，因為不用使雷射光束40通過膠帶39，所以膠帶39的材料的選擇的範圍會變廣。亦即，變得可將吸收雷射光束40之材料使用在膠帶39上。若反過來說明，會變得可使用在使接著材33的接著力降低時無法通過膠帶39之雷射光束40。亦即，雷射光束40的照射條件的選擇的範圍也會變廣。
另外，上述實施形態之構造、方法等，只要在不脫離本發明的目的之範圍內均可合宜變更來實施。
2:磨削裝置 4:工作夾台 4a:保持面 4b:工作台旋轉軸 6:磨削單元 8,28a,28c:主軸 8a:旋轉軸 10:輪座 11:第1器件晶圓 11a,21a,31a:正面 11b,21b,31b:背面 11c:外周部 12:磨削輪 13:第1分割預定線(分割預定線、切割道) 13a,13b:切斷溝 14:輪基台 15:第1器件 15a:第1功能層(功能層) 16:磨削磨石 17a:切割膠帶 17b:環形框架 18:固定具 19:框架單元 20:切削裝置 21:第2器件晶圓 22,22a:切削單元 23:第2分割預定線(分割預定線、切割道) 23a:分割溝 24:主軸殼體 25:第2器件 25a:第2功能層(功能層) 26:刀片蓋 28,28b:切削刀片 30:連接部 31:支撐基板 32:加工水供給噴嘴 33,43:接著材 34:雷射加工裝置 35,35a:積層器件晶片 36:加工頭 37:晶片 38:聚光點 39:膠帶 40:雷射光束 41:密封樹脂 45:回收用基板 S10:準備步驟 S20:一體化步驟 S30:薄化步驟 S40:切斷步驟 S50:貼附步驟 S60:剝離步驟 S70:分割步驟
圖1(A)是示意地顯示第1器件晶圓的立體圖，圖1(B)是示意地顯示第2器件晶圓的立體圖。 圖2(A)是示意地顯示已貼合在支撐基板之第1器件晶圓的剖面圖，圖2(B)是示意地顯示已被薄化之第1器件晶圓的剖面圖。 圖3是示意地顯示正在被薄化之第1器件晶圓的立體圖。 圖4是示意地顯示正在被切斷之第1器件晶圓的立體圖。 圖5(A)是示意地顯示正在被切斷之第1器件晶圓的剖面圖，圖5(B)是示意地顯示已貼附於第2器件晶圓之第1器件晶圓的剖面圖。 圖6(A)是示意地顯示從第1器件晶圓剝離之支撐基板的剖面圖，圖6(B)是示意地顯示正在被分割之第2器件晶圓的剖面圖。 圖7(A)是示意地顯示正在被切斷之第1器件晶圓以及支撐基板的剖面圖，圖7(B)是示意地顯示已貼附於第2器件晶圓之第1器件晶圓的剖面圖。 圖8(A)是示意地顯示對接著材照射雷射光束之情形的剖面圖，圖8(B)是示意地顯示從第1器件晶圓剝離之支撐基板的剖面圖。 圖9(A)是示意地顯示已被密封樹脂密封之第2器件晶圓的剖面圖，圖9(B)是示意地顯示正在被分割之第2器件晶圓的剖面圖。 圖10(A)是示意地顯示已貼著於支撐基板之回收用基板的剖面圖，圖10(B)是示意地顯示正在從第1器件晶圓剝離之支撐基板的剖面圖。 圖11是顯示積層器件晶片之製造方法的各步驟的流程的流程圖。
11:第1器件晶圓
11a,21a,31a:正面
11b,21b,31b:背面
13a:切斷溝
15:第1器件
15a:第1功能層(功能層)
21:第2器件晶圓
22a:切削單元
23a:分割溝
25:第2器件
25a:第2功能層(功能層)
28b:切削刀片
28c:主軸
33:接著材
35:積層器件晶片

Claims (5)

  1. 一種積層器件晶片之製造方法，是積層有複數個器件晶片的積層器件晶片之製造方法，其特徵在於包含以下步驟： 準備步驟，準備第1器件晶圓、第2器件晶圓與支撐基板，前述第1器件晶圓在正面設定有相互交叉之複數條第1分割預定線且在以該第1分割預定線所區劃之各區域中形成有第1器件，前述第2器件晶圓在正面設定有相互交叉之複數條第2分割預定線且在以該第2分割預定線所區劃之各區域中形成有第2器件； 一體化步驟，將該支撐基板貼合於該第1器件晶圓的該正面來一體化； 薄化步驟，在該一體化步驟之後，將該第1器件晶圓從背面側加工來薄化至預定的厚度； 切斷步驟，沿著該第1分割預定線來形成切斷溝而切斷該第1器件晶圓； 貼附步驟，將已切斷之該第1器件晶圓貼附到該第2器件晶圓； 剝離步驟，從已切斷之該第1器件晶圓剝離該支撐基板；及 分割步驟，將該第2器件晶圓沿著該第2分割預定線來分割，藉此形成一個個的積層器件晶片。
  2. 如請求項1之積層器件晶片之製造方法，其中在該一體化步驟中，是藉由接著材來將該支撐基板貼著到該第1器件晶圓， 在該剝離步驟中，是使該接著材的接著力降低，而從該第1器件晶圓剝離該支撐基板。
  3. 如請求項1之積層器件晶片之製造方法，其中在該一體化步驟中，是藉由接著材來將該支撐基板貼著到該第1器件晶圓， 在該切斷步驟中，是將該支撐基板和該第1器件晶圓一起完全地切斷來形成晶片， 在該貼附步驟中，是將該晶片從該第1器件晶圓側來放置到該第2器件晶圓，並於之後將膠帶貼著於該支撐基板， 在該剝離步驟中，是讓雷射光束穿透該膠帶以及該支撐基板來照射於該接著材，使該接著材的接著力降低，並將該支撐基板連同該膠帶一起從該第1器件晶圓剝離。
  4. 如請求項1之積層器件晶片之製造方法，其中在該一體化步驟中，是藉由熱可塑性接著材來將該支撐基板貼著到該第1器件晶圓， 在該切斷步驟中，是將該支撐基板和該第1器件晶圓一起完全地切斷來形成晶片， 在該貼附步驟中，是將該晶片從該第1器件晶圓側來放置到該第2器件晶圓，並於之後藉由熱硬化性接著材將回收用基板貼著於該支撐基板， 在該剝離步驟中，是加熱該熱可塑性接著材，使該熱可塑性接著材的接著力降低，並將該支撐基板連同該回收用基板一起從該第1器件晶圓剝離。
  5. 如請求項1至4中任一項之積層器件晶片之製造方法，其中在該剝離步驟之後，且在比該分割步驟更之前，以密封樹脂將和該第1器件晶圓不重疊而和該第2器件晶圓重疊之區域密封。
TW112132986A 2022-09-05 2023-08-31 積層器件晶片之製造方法 TW202412090A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-140484 2022-09-05
JP2022140484A JP2024035878A (ja) 2022-09-05 2022-09-05 積層デバイスチップの製造方法

Publications (1)

Publication Number Publication Date
TW202412090A true TW202412090A (zh) 2024-03-16

Family

ID=90045678

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112132986A TW202412090A (zh) 2022-09-05 2023-08-31 積層器件晶片之製造方法

Country Status (5)

Country Link
US (1) US20240079261A1 (zh)
JP (1) JP2024035878A (zh)
KR (1) KR20240033660A (zh)
CN (1) CN117650045A (zh)
TW (1) TW202412090A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943544B2 (ja) 2010-12-20 2016-07-05 株式会社ディスコ 積層デバイスの製造方法及び積層デバイス
JP6298720B2 (ja) 2014-06-09 2018-03-20 株式会社ディスコ 積層デバイスの製造方法

Also Published As

Publication number Publication date
CN117650045A (zh) 2024-03-05
KR20240033660A (ko) 2024-03-12
US20240079261A1 (en) 2024-03-07
JP2024035878A (ja) 2024-03-15

Similar Documents

Publication Publication Date Title
TWI732949B (zh) 晶圓的加工方法
JP6815692B2 (ja) ウェーハの加工方法
JP2008071892A (ja) 積層用デバイスの製造方法
TW201719745A (zh) 晶圓的加工方法
KR20170030035A (ko) 웨이퍼의 가공 방법
KR20100023737A (ko) 광 디바이스 웨이퍼의 가공 방법
TW201820437A (zh) 晶圓的加工方法
TWI732950B (zh) 晶圓的加工方法
CN110828361B (zh) 光器件晶片的加工方法
TW202412090A (zh) 積層器件晶片之製造方法
JP2011228362A (ja) 半導体装置の製造方法
TWI831886B (zh) 裝置晶片的製造方法
TWI805872B (zh) 晶圓的加工方法
JP7313775B2 (ja) ウェーハの加工方法
JP7258421B2 (ja) ウェーハの加工方法
TW201935549A (zh) 晶圓之加工方法
JP7262903B2 (ja) キャリア板の除去方法
JP2020035918A (ja) 被加工物の加工方法
TW202305911A (zh) 晶片的製造方法
JP7321639B2 (ja) ウェーハの加工方法
TWI845749B (zh) 載板之除去方法
TW202247274A (zh) 晶圓的加工方法
TW202348346A (zh) 被加工物之磨削方法、器件晶片之製造方法
KR20230050240A (ko) 디바이스 칩의 제조 방법
TW202314791A (zh) 層積元件晶片的製造方法