KR20170030035A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20170030035A
KR20170030035A KR1020160110814A KR20160110814A KR20170030035A KR 20170030035 A KR20170030035 A KR 20170030035A KR 1020160110814 A KR1020160110814 A KR 1020160110814A KR 20160110814 A KR20160110814 A KR 20160110814A KR 20170030035 A KR20170030035 A KR 20170030035A
Authority
KR
South Korea
Prior art keywords
wafer
mold resin
dividing
groove
gap
Prior art date
Application number
KR1020160110814A
Other languages
English (en)
Inventor
데츠카즈 스기야
신 루
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170030035A publication Critical patent/KR20170030035A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 품질이 양호한 몰드 수지로 둘러싸인 디바이스를 얻을 수 있는 웨이퍼의 가공 방법을 제공하는 것을 과제로 한다.
소정 폭의 간극을 두고 격자형으로 배치된 복수의 디바이스의 표면에 몰드 수지가 부설되고 간극에 몰드 수지가 매설된 스트리트를 갖는 웨이퍼를, 몰드 수지로 둘러싸인 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 간극에 매설된 몰드 수지의 폭방향 중앙에 분할 기점을 상기 스트리트를 따라서 형성하는 분할 기점 형성 공정과, 분할 기점 형성 공정이 실시된 웨이퍼에 외력을 부여하여, 분할 기점에서 스트리트를 이분하여 몰드 수지로 둘러싼 디바이스로 분할하는 분할 공정을 포함한다.

Description

웨이퍼의 가공 방법{WAFER MACHINING METHOD}
본 발명은, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라서 개개의 디바이스로 분할하며 개개의 디바이스를 수지로 피복하는 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스 제조 프로세스에 있어서는, 대략 원판형상인 반도체 웨이퍼의 표면에 격자형으로 배열된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 이와 같이 형성된 반도체 웨이퍼를 분할 예정 라인을 따라서 절단함으로써, 디바이스가 형성된 영역을 분할하여 개개의 디바이스 칩을 제조하고 있다.
최근, 웨이퍼를 개개의 디바이스 칩으로 분할하고, 개개의 디바이스 칩을 수지로 피복하는 패키지 기술이 개발되어 있다. 이 패키지 기술의 하나인 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)로 불리는 패키지 기술이 하기 특허문헌 1에 개시되어 있다.
하기 특허문헌 1에 개시된 패키지 기술은, 웨이퍼의 이면에 수지를 피복하고, 웨이퍼의 표면으로부터 분할 예정 라인을 따라서 수지에 도달하는 절삭홈을 형성하며, 웨이퍼의 표면에 몰드 수지를 부설(敷設)하여 각 디바이스를 피복하고 절삭홈에 몰드 수지를 매설한 후, 절삭홈의 폭보다 얇은 두께의 절삭 블레이드에 의해 절삭홈에 충전된 몰드 수지를 절단함으로써, 개개의 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)로 분할한다.
또한, 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)를 제조하는 웨이퍼의 가공 방법으로서 다음 기술이 개발되어 있다.
(1) 웨이퍼의 표면측으로부터 분할 예정 라인을 따라서 디바이스의 마무리 두께에 상당하는 깊이의 절삭홈을 형성한다.
(2) 웨이퍼의 표면에 몰드 수지를 부설하고 절삭홈에 몰드 수지를 매설한다.
(3) 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 접착하고 웨이퍼의 이면을 연삭하여 절삭홈을 표출시킨다.
(4) 웨이퍼의 이면을 다이싱 테이프에 접착하고, 절삭홈의 폭보다 얇은 두께의 절삭 블레이드에 의해 절삭홈에 매설된 몰드 수지를 절단함으로써, 개개의 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)로 분할한다.
특허문헌 1 : 일본 특허 공개 제2006-100535호 공보
그런데, 전술한 모든 가공 방법에 있어서, 절삭 블레이드에 의해 절삭홈에 매설된 몰드 수지를 절단하면, 몰드 수지의 저항에 의해 절삭 블레이드의 절삭날이 휘어져, 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)를 구성하는 몰드 수지로 둘러싸인 디바이스의 측면에 손상을 입힌다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주요 기술 과제는, 품질이 양호한 몰드 수지로 둘러싸인 디바이스를 얻을 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
상기 주요 기술 과제를 해결하기 위해, 본 발명에 의하면, 소정 폭의 간극을 두고 격자형으로 배치된 복수의 디바이스의 표면에 몰드 수지가 부설되고 상기 간극에 몰드 수지가 매설된 스트리트를 갖는 웨이퍼를, 몰드 수지로 둘러싸인 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
상기 간극에 매설된 몰드 수지의 폭방향 중앙에 분할 기점을 상기 스트리트를 따라서 형성하는 분할 기점 형성 공정과,
상기 분할 기점 형성 공정이 실시된 웨이퍼에 외력을 부여하여, 상기 간극에 매설된 몰드 수지를 상기 분할 기점으로부터 상기 스트리트를 이분하여 몰드 수지로 둘러싼 디바이스로 분할하는 분할 공정
을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
상기 소정 폭의 간극을 두고 격자형으로 배치된 복수의 디바이스의 표면에 몰드 수지가 부설되고 상기 간극에 몰드 수지가 매설된 스트리트를 갖는 웨이퍼는, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있으며 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼의 표면측으로부터 분할 예정 라인을 따라서 디바이스 칩의 마무리 두께에 상당하는 깊이의 홈을 형성하는 홈 형성 공정과, 상기 분할 홈 형성 공정이 실시된 웨이퍼의 표면에 몰드 수지를 부설하고 상기 홈에 몰드 수지를 매설하는 몰딩 공정과, 상기 몰딩 공정이 실시된 웨이퍼의 이면을 연삭하여 상기 간극을 표출시켜 상기 간극에 매설된 몰드 수지를 웨이퍼의 이면에 노출시키는 이면 연삭 공정을 실시함으로써 제조된다.
바람직하게는, 상기 분할 기점 형성 공정에서는, 절삭 블레이드에 의해 분할 기점으로서의 절삭홈을 형성한다.
상기 분할 기점 형성 공정에서는, 스크라이버에 의해 분할 기점으로서의 스크라이브 홈을 형성한다.
상기 분할 기점 형성 공정에서는, 레이저 가공에 의해 분할 기점으로서의 레이저 가공 홈을 형성한다.
본 발명의 웨이퍼의 가공 방법에 의하면, 간극에 매설된 몰드 수지의 폭방향 중앙부를 절삭 블레이드에 의해 절단하지는 않기 때문에, 절삭 블레이드의 절삭날이 휘어져, 몰드 수지로 둘러싸인 디바이스의 측면에 손상을 입힌다고 하는 문제가 해소된다.
도 1은 반도체 웨이퍼의 사시도.
도 2는 홈 형성 공정을 실시하기 위한 절삭 장치의 주요부 사시도.
도 3은 홈 형성 공정의 설명도.
도 4는 몰딩 공정의 설명도.
도 5는 범프 노출 공정을 나타내는 설명도.
도 6은 보호 부재 접착 공정의 설명도.
도 7은 이면 연삭 공정의 설명도.
도 8은 본 발명의 가공 대상인 웨이퍼의 사시도 및 주요부를 확대하여 나타내는 단면도.
도 9는 웨이퍼 지지 공정의 설명도.
도 10은 분할 기점 형성 공정을 실시하기 위한 절삭 장치의 주요부 사시도 및 절삭 블레이드의 주요부를 확대하여 나타내는 단면도.
도 11은 분할 기점 형성 공정의 제1 실시형태를 나타내는 설명도.
도 12는 분할 기점 형성 공정의 제2 실시형태를 나타내는 설명도.
도 13은 분할 기점 형성 공정의 제3 실시형태를 나타내는 설명도.
도 14는 분할 공정의 설명도.
이하, 본 발명에 따른 웨이퍼의 가공 방법의 바람직한 실시형태에 관해, 첨부 도면을 참조하여 상세히 설명한다.
우선, 본 발명에 따른 웨이퍼의 가공 방법에 의해 가공되는 웨이퍼로서의, 소정 폭의 간극을 두고 격자형으로 배치된 복수의 디바이스의 표면에 몰드 수지가 부설되고 상기 간극에 몰드 수지가 매설된 스트리트를 갖는 웨이퍼를 제조하는 실시형태에 관해, 도 1 내지 도 8을 참조하여 설명한다.
도 1에는, 본 발명에 따른 웨이퍼의 가공 방법에 의해 가공되는 웨이퍼를 제조하기 위한 반도체 웨이퍼의 사시도가 도시되어 있다. 도 1에 나타내는 반도체 웨이퍼(2)는, 두께가 예컨대 700 ㎛인 실리콘 웨이퍼로 이루어져 있고, 표면(2a)에 복수의 분할 예정 라인(21)이 격자형으로 형성되어 있으며, 상기 복수의 분할 예정 라인(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 이러한 각각의 디바이스(22)는 모두 동일하게 구성되어 있다. 디바이스(22)의 표면에는 각각 복수의 돌기 전극인 범프(23)가 형성되어 있다. 이하, 이 반도체 웨이퍼(2)를 분할 예정 라인(21)을 따라서 소정 폭의 간극을 두고 개개의 디바이스 칩으로 분할하여, 개개의 디바이스 칩의 표면에 몰드 수지를 부설하고 상기 간극에 몰드 수지를 매설하는 웨이퍼의 가공 방법에 관해 설명한다.
우선, 반도체 웨이퍼(2)의 표면측으로부터 분할 예정 라인(21)을 따라서 디바이스 칩의 마무리 두께에 상당하는 깊이와 소정 폭을 갖는 홈을 형성하는 홈 형성 공정을 실시한다. 이 홈 형성 공정은, 본 실시형태에 있어서는 도 2에 나타내는 절삭 장치(3)를 이용하여 실시한다. 도 2에 나타내는 절삭 장치(3)는, 피가공물을 유지하는 척 테이블(31)과, 상기 척 테이블(31)에 유지된 피가공물을 절삭하는 절삭 수단(32)과, 상기 척 테이블(31)에 유지된 피가공물을 촬상하는 촬상 수단(33)을 구비하고 있다. 척 테이블(31)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 절삭 이송 수단에 의해 도 2에 있어서 화살표 X로 나타내는 절삭 이송 방향으로 이동되며, 도시하지 않은 인덱싱 이송 수단에 의해 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 절삭 수단(32)은, 실질적으로 수평으로 배치된 스핀들 하우징(321)과, 상기 스핀들 하우징(321)에 회전 가능하게 지지된 회전 스핀들(322)과, 상기 회전 스핀들(322)의 선단부에 장착된 환형의 절삭날(323a)을 구비한 절삭 블레이드(323)를 포함하고 있고, 회전 스핀들(322)이 스핀들 하우징(321) 내에 배치된 도시하지 않은 서보 모터에 의해 화살표 322a로 나타내는 방향으로 회전되도록 되어 있다. 또, 절삭 블레이드(323)의 환형의 절삭날(323a)은, 본 실시형태에 있어서는 두께가 40 ㎛로 설정되어 있다. 상기 촬상 수단(33)은, 현미경이나 CCD 카메라 등의 광학 수단으로 이루어져 있고, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
전술한 절삭 장치(3)를 이용하여 홈 형성 공정을 실시하기 위해서는, 도 2에 나타낸 바와 같이 척 테이블(31) 상에 반도체 웨이퍼(2)의 이면(2b)측을 배치하고, 도시하지 않은 흡인 수단을 작동시킴으로써 반도체 웨이퍼(2)를 척 테이블(31) 상에 흡인 유지한다. 따라서, 척 테이블(31)에 유지된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(31)은, 도시하지 않은 절삭 이송 수단에 의해 촬상 수단(33)의 바로 아래에 위치 부여된다.
척 테이블(31)이 촬상 수단(33)의 바로 아래에 위치 부여되면, 촬상 수단(33) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 분할 예정 라인(21)을 따라서 분할 홈을 형성해야 할 절삭 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(33) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 소정 방향으로 형성되어 있는 분할 예정 라인(21)과, 절삭 블레이드(323)의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하여, 절삭 영역의 얼라인먼트를 수행한다(얼라인먼트 공정). 또한, 반도체 웨이퍼(2)에 형성되어 있는 상기 소정 방향에 대하여 직교하는 방향으로 연장되는 분할 예정 라인(21)에 대해서도, 동일하게 절삭 영역의 얼라인먼트가 수행된다.
이상과 같이 하여 척 테이블(31) 상에 유지되어 있는 반도체 웨이퍼(2)의 절삭 영역을 검출하는 얼라인먼트가 행해졌다면, 반도체 웨이퍼(2)를 유지한 척 테이블(31)을 절삭 가공 영역의 절삭 개시 위치로 이동시킨다. 이때, 도 3의 (a)에 나타낸 바와 같이 반도체 웨이퍼(2)는 분할 예정 라인(21)의 일단[도 3의 (a)에 있어서 좌단]이 절삭 블레이드(323)의 환형의 절삭날(323a)의 바로 아래보다 소정량 우측에 위치하도록 위치 부여된다. 다음으로, 절삭 블레이드(323)를 도 3의 (a)에 있어서 이점쇄선으로 나타내는 대기 위치로부터 화살표 Z1로 나타낸 바와 같이 하측으로 절입 이송하여, 도 3의 (a)에 있어서 실선으로 나타낸 바와 같이 소정의 절입 이송 위치에 위치 부여한다. 이 절입 이송 위치는, 도 3의 (a) 및 (c)에 나타낸 바와 같이 절삭 블레이드(323)의 환형의 절삭날(323a)의 하단이 반도체 웨이퍼(2)의 표면으로부터 디바이스 칩의 마무리 두께에 상당하는 깊이 위치(예컨대 300 ㎛)에 설정되어 있다.
다음으로, 절삭 블레이드(323)를 도 3의 (a)에 있어서 화살표 322a로 나타내는 방향으로 소정의 회전 속도로 회전시키고, 척 테이블(31)을 도 3의 (a)에 있어서 화살표 X1로 나타내는 방향으로 소정의 절삭 이송 속도로 이동시킨다. 그리고, 분할 예정 라인(21)의 타단[도 3의 (b)에 있어서 우단]이 절삭 블레이드(323)의 환형의 절삭날(323a)의 바로 아래보다 소정량 좌측에 위치하는 위치까지 도달하면, 척 테이블(31)의 이동을 정지한다. 이와 같이 척 테이블(31)을 절삭 이송함으로써, 도 3의 (d)에 나타낸 바와 같이, 반도체 웨이퍼(2)에는 분할 예정 라인(21)을 따라서 표면으로부터 디바이스 칩의 마무리 두께에 상당하는 깊이(예컨대 300 ㎛)이며 폭이 40 ㎛인 홈(210)이 형성된다(홈 형성 공정).
다음으로, 절삭 블레이드(323)를 도 3의 (b)에 있어서 화살표 Z2로 나타낸 바와 같이 상승시켜 이점쇄선으로 나타내는 대기 위치에 위치 부여하고, 척 테이블(31)을 도 3의 (b)에 있어서 화살표 X2로 나타내는 방향으로 이동시키고, 도 3의 (a)에 나타내는 위치로 복귀시킨다. 그리고, 척 테이블(31)을 지면에 수직인 방향(인덱싱 이송 방향)으로 분할 예정 라인(21)의 간격에 상당하는 양만큼 인덱싱 이송하고, 다음에 절삭해야 할 분할 예정 라인(21)을 절삭 블레이드(323)와 대응하는 위치에 위치 부여한다. 이와 같이 하여, 다음에 절삭해야 할 분할 예정 라인(21)을 절삭 블레이드(323)와 대응하는 위치에 위치 부여했다면, 전술한 홈 형성 공정을 실시한다. 그리고, 전술한 홈 형성 공정을 반도체 웨이퍼(2)에 형성된 모든 분할 예정 라인(21)에 실시한다.
전술한 홈 형성 공정을 실시했다면, 반도체 웨이퍼(2)의 표면에 몰드 수지를 부설하고 홈(210)에 몰드 수지를 매설하는 몰딩 공정을 실시한다. 이 몰딩 공정은, 도 4의 (a)에 나타낸 바와 같이 수지 피복 장치(4)의 유지 테이블(41)의 상면인 유지면 상에 상기 홈 형성 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동시킴으로써, 유지 테이블(41)의 유지면 상에 반도체 웨이퍼(2)를 흡인 유지한다. 따라서, 유지 테이블(41)에 유지된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다. 이와 같이 하여, 유지 테이블(41) 상에 반도체 웨이퍼(2)를 유지했다면, 도 4의 (a)에 나타낸 바와 같이 수지 공급 노즐(42)의 분출구(421)를 유지 테이블(41) 상에 유지된 반도체 웨이퍼(2)의 중심부에 위치 부여하고, 도시하지 않은 수지 공급 수단을 작동시켜, 수지 공급 노즐(42)의 분출구(421)로부터 몰드 수지(40)를 유지 테이블(41) 상에 유지된 반도체 웨이퍼(2)의 중앙 영역에 소정량 적하한다. 반도체 웨이퍼(2)의 표면(2a)의 중앙 영역에 소정량의 몰드 수지(40)를 적하했다면, 도 4의 (b)에 나타낸 바와 같이 유지 테이블(41)을 화살표 41a로 나타내는 방향으로 소정의 회전 속도로 소정 시간 회전시킴으로써, 도 4의 (b) 및 (c)에 나타낸 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 몰드 수지(40)가 부설되고 홈(210)에 몰드 수지(40)가 매설된다. 또, 반도체 웨이퍼(2)의 표면(2a)에 부설되는 몰드 수지(40)의 두께는, 본 실시형태에 있어서는 100 ㎛로 설정되어 있다. 이 몰드 수지(40)는, 본 실시형태에 있어서는 열경화성의 액상 수지(에폭시계의 수지)에 실리카 입자가 혼입된 것이 이용되고 있으며, 반도체 웨이퍼(2)의 표면(2a)에 부설되고 홈(210)에 매설된 후, 150℃ 정도로 가열함으로써 경화된다. 또, 액상 수지(에폭시계의 수지)에 혼입되는 실리카 입자는, 입경이 상기 홈(210)의 폭의 2분의 1 이하로 설정되어 있고, 반도체 웨이퍼(2)의 팽창률과 동일한 팽창률이 되도록 체적 비율 90%로 설정되어 있다.
다음으로, 반도체 웨이퍼(2)의 표면(2a)에 부설된 몰드 수지(40)를 연마하여, 디바이스(22)의 표면에 형성된 범프(23)를 노출시키는 범프 노출 공정을 실시한다. 이 범프 노출 공정은, 도 5의 (a)에 나타내는 연마 장치(5)를 이용하여 실시한다. 도 5의 (a)에 나타내는 연마 장치(5)는, 피가공물을 유지하는 척 테이블(51)과, 상기 척 테이블(51)에 유지된 피가공물을 연마하는 연마 수단(52)을 구비하고 있다. 척 테이블(51)은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 5의 (a)에 있어서 화살표 51a로 나타내는 방향으로 회전된다. 연마 수단(52)은, 스핀들 하우징(521)과, 상기 스핀들 하우징(521)에 회전 가능하게 지지되고 도시하지 않은 회전 구동 기구에 의해 회전되는 회전 스핀들(522)과, 상기 회전 스핀들(522)의 하단에 장착된 마운터(523)와, 상기 마운터(523)의 하면에 부착된 연마 공구(524)를 구비하고 있다. 이 연마 공구(524)는, 원형의 베이스(525)와, 상기 베이스(525)의 하면에 장착된 연마 패드(526)로 이루어져 있고, 베이스(525)가 마운터(523)의 하면에 체결 볼트(527)에 의해 부착되어 있다. 또, 연마 패드(526)는, 본 실시형태에 있어서는, 펠트에 연마재로서 실리카로 이루어진 지립이 혼입되어 있다.
전술한 연마 장치(5)를 이용하여 상기 범프 노출 공정을 실시하기 위해서는, 도 5의 (a)에 나타낸 바와 같이 척 테이블(51)의 상면(유지면)에 상기 몰딩 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동시킴으로써 척 테이블(51) 상에 반도체 웨이퍼(2)를 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(51) 상에 유지된 반도체 웨이퍼(2)는, 표면(2a)에 부설된 몰드 수지(40)가 상측이 된다. 이와 같이 척 테이블(51) 상에 반도체 웨이퍼(2)를 흡인 유지했다면, 척 테이블(51)을 도 5의 (a)에 있어서 화살표 51a로 나타내는 방향으로 소정의 회전 속도로 회전시키면서, 연마 수단(52)의 연마 공구(524)를 도 5의 (a)에 있어서 화살표 524a로 나타내는 방향으로 소정의 회전 속도로 회전시키고, 도 5의 (b)에 나타낸 바와 같이 연마 패드(526)를 피가공면인 표면(2a)에 부설된 몰드 수지(40)의 상면에 접촉시키며, 연마 공구(524)를 도 5의 (a) 및 (b)에 있어서 화살표 524b로 나타낸 바와 같이 소정의 연마 이송 속도로 하측[척 테이블(51)의 유지면에 대하여 수직인 방향]으로 소정량 연마 이송한다. 그 결과, 도 5의 (c)에 나타낸 바와 같이 표면(2a)에 부설된 몰드 수지(40)가 연마되고, 디바이스(22)의 표면에 형성된 범프(23)가 노출된다.
또, 상기 몰딩 공정에 있어서 범프(23)를 피복하지 않고 반도체 웨이퍼(2)의 표면(2a)에 몰드 수지(40)를 부설한 경우에는, 전술한 범프 노출 공정은 반드시 필요한 것은 아니다.
전술한 범프 노출 공정을 실시했다면, 반도체 웨이퍼(2)의 표면에 부설된 몰드 수지(40)의 표면에 보호 부재를 접착하는 보호 부재 접착 공정을 실시한다. 즉, 도 6에 나타낸 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 부설된 몰드 수지(40)의 표면에 보호 부재로서의 보호 테이프(6)를 접착한다. 또, 보호 테이프(6)는, 본 실시형태에 있어서는 두께가 100 ㎛인 폴리염화비닐(PVC)로 이루어진 시트형 기재의 표면에 아크릴 수지계의 풀이 두께 5 ㎛ 정도 도포되어 있다.
다음으로, 보호 부재 접착 공정이 실시된 반도체 웨이퍼(2)의 이면을 연삭하여 분할 홈(210)을 표출시켜 분할 홈(210)에 매설된 몰드 수지를 반도체 웨이퍼(2)의 이면에 노출시키는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 7에 나타내는 연삭 장치(7)를 이용하여 실시한다. 도 7의 (a)에 나타내는 연삭 장치(7)는, 피가공물을 유지하는 척 테이블(71)과, 상기 척 테이블(71)에 유지된 피가공물을 연삭하는 연삭 수단(72)을 구비하고 있다. 척 테이블(71)은, 유지면인 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 7의 (a)에 있어서 화살표 71a로 나타내는 방향으로 회전된다. 연삭 수단(72)은, 스핀들 하우징(721)과, 상기 스핀들 하우징(721)에 회전 가능하게 지지되고 도시하지 않은 회전 구동 기구에 의해 회전되는 회전 스핀들(722)과, 상기 회전 스핀들(722)의 하단에 장착된 마운터(723)와, 상기 마운터(723)의 하면에 부착된 연삭 휠(724)을 구비하고 있다. 이 연삭 휠(724)은, 원환형의 베이스(725)와, 상기 베이스(725)의 하면에 환형으로 장착된 연삭 지석(726)으로 이루어져 있고, 베이스(725)가 마운터(723)의 하면에 체결 볼트(727)에 의해 부착되어 있다.
전술한 연삭 장치(7)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 7의 (a)에 나타낸 바와 같이 척 테이블(71)의 상면(유지면)에 상기 보호 부재 접착 공정이 실시된 반도체 웨이퍼(2)의 보호 테이프(6)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동시킴으로써 척 테이블(71) 상에 반도체 웨이퍼(2)를 보호 테이프(6)를 통해 흡인 유지한다. 따라서, 척 테이블(71) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 척 테이블(71) 상에 반도체 웨이퍼(2)를 보호 테이프(6)를 통해 흡인 유지했다면, 척 테이블(71)을 도 7의 (a)에 있어서 화살표 71a로 나타내는 방향으로 예컨대 300 rpm로 회전시키면서, 연삭 수단(72)의 연삭 휠(724)을 도 7의 (a)에 있어서 화살표 724a로 나타내는 방향으로 예컨대 6000 rpm로 회전시키고, 도 7의 (b)에 나타낸 바와 같이 연삭 지석(726)을 피가공면인 반도체 웨이퍼(2)의 이면(2b)에 접촉시키며, 연삭 휠(724)을 도 7의 (a) 및 (b)에 있어서 화살표 724b로 나타낸 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하측[척 테이블(71)의 유지면에 대하여 수직인 방향]으로 소정량 연삭 이송한다. 그 결과, 반도체 웨이퍼(2)의 이면(2b)이 연삭되고, 도 7의 (c)에 나타낸 바와 같이 홈(210)이 반도체 웨이퍼(2)의 이면(2b)에 표출되어, 홈(210)에 매설된 몰드 수지(40)가 반도체 웨이퍼(2)의 이면(2b)에 노출된다.
이상과 같이, 홈 형성 공정, 몰딩 공정, 범프 노출 공정, 보호 부재 접착 공정, 이면 연삭 공정을 실시함으로써, 도 8의 (a) 및 (b)에 나타낸 바와 같이 소정 폭(본 실시형태에 있어서는 40 ㎛)의 간극[홈(210)]을 두고 격자형으로 배치된 복수의 디바이스(22)의 표면에 몰드 수지(40)가 부설되고 간극[홈(210)]에 몰드 수지(40)가 매설된 스트리트(400)를 갖는 웨이퍼(20)가 제조된다.
다음으로, 소정 폭의 간극을 두고 격자형으로 배치된 복수의 디바이스의 표면에 몰드 수지가 부설되고 상기 간극에 몰드 수지가 매설된 스트리트를 갖는 웨이퍼를 제조하는 다른 형태에 관해 설명한다. 이 형태는, 소정의 기판에 링을 배치하고, 링 내에 있어서 기판 상에 미리 개개로 분할된 복수의 디바이스를 표면을 상측으로 하여 소정 폭의 간극을 두고 격자형으로 배열한다. 다음으로, 격자형으로 배열된 복수의 디바이스를 표면에 몰드 수지를 부설하고 간극에 몰드 수지를 매설한다.
이상과 같이 하여 제조된 웨이퍼를 몰드 수지로 둘러싸인 디바이스로 분할하는 방법에 관해 설명한다. 또, 웨이퍼로는, 상기 도 8의 (a) 및 (b)에 나타내는 웨이퍼(20)를 이용하여 설명한다.
상기 도 8의 (a) 및 (b)에 나타낸 바와 같이 구성된 웨이퍼(20)를 몰드 수지로 둘러싸인 디바이스로 분할하기 위해서는, 우선 웨이퍼(20)의 이면에 다이싱 테이프를 접착하고 웨이퍼(20)의 표면에 부설된 몰드 수지(40)의 표면에 접착되어 있는 보호 부재로서의 보호 테이프(6)를 박리하는 웨이퍼 지지 공정을 실시한다. 즉, 도 9에 나타낸 바와 같이, 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프(T)의 표면에 웨이퍼(20)의 이면(2b)을 접착한다. 그리고, 웨이퍼(20)의 표면에 부설된 몰드 수지(40)의 표면에 접착되어 있는 보호 테이프(6)를 박리한다. 따라서, 다이싱 테이프(T)의 표면에 접착된 웨이퍼(20)는, 표면에 부설된 몰드 수지(40)가 상측이 된다.
전술한 웨이퍼 지지 공정을 실시했다면, 도 8의 (a) 및 (b)에 나타낸 바와 같이 웨이퍼(20)의 간극[분할 홈(210)]에 매설된 몰드 수지(40)의 폭방향 중앙에 분할 기점을 스트리트(400)를 따라서 형성하는 분할 기점 형성 공정을 실시한다. 이 분할 기점 형성 공정의 제1 실시형태는, 도 10의 (a)에 나타내는 절삭 장치(30)를 이용하여 실시한다. 또, 도 10의 (a)에 나타내는 절삭 장치(30)는, 상기 도 2에 나타내는 절삭 장치(3)와 절삭 블레이드(323)의 환형의 절삭날(323a) 이외는 동일한 구성이므로, 동일한 부재에는 동일한 부호를 붙이고 설명은 생략한다. 도 10의 (a)에 나타내는 절삭 장치(30)에 있어서의 절삭 블레이드(323)의 환형의 절삭날(323b)은, 도 10의 (b)에 확대하여 나타낸 바와 같이 외주부가 단면 V자형으로 형성되어 있다.
또, 분할 기점 형성 공정을 실시하는 웨이퍼로는, 상기 도 8의 (a) 및 (b)에 나타내는 웨이퍼(20)를 이용하여 설명한다.
도 10의 (a)에 나타내는 절삭 장치(30)를 이용하여 상기 도 8의 (a) 및 (b)에 나타내는 웨이퍼(20)에 분할 기점 형성 공정을 실시하기 위해서는, 척 테이블(31) 상에 상기 웨이퍼 지지 공정이 실시된 웨이퍼(20)의 다이싱 테이프(T)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동시킴으로써 척 테이블(31) 상에 웨이퍼(20)를 다이싱 테이프(T)를 통해 흡인 유지한다. 따라서, 척 테이블(31) 상에 유지된 웨이퍼(20)는, 표면에 부설된 몰드 수지(40)가 상측이 된다. 이와 같이 하여, 웨이퍼(20)를 흡인 유지한 척 테이블(31)은, 도시하지 않은 절삭 이송 수단에 의해 촬상 수단(33)의 바로 아래에 위치 부여된다.
척 테이블(31)이 촬상 수단(33)의 바로 아래에 위치 부여되면, 촬상 수단(33) 및 도시하지 않은 제어 수단에 의해 웨이퍼(20)에 형성된 간극[홈(210)]에 매설된 몰드 수지에 분할 기점이 되는 절삭홈을 형성해야 할 절삭 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(33) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 소정 방향으로 형성되어 있는 간극[홈(210)]에 매설된 몰드 수지(40)와, 절삭 블레이드(323)의 위치 맞춤을 행하기 위한 화상 처리를 실행하여, 절삭 영역의 얼라인먼트를 수행한다(얼라인먼트 공정). 또, 본 실시형태에 있어서는 간극[홈(210)]이 형성된 웨이퍼(20)의 표면에는 몰드 수지(40)가 부설되어 있기 때문에, 촬상 수단(33)은 분할 예정 라인(21)을 사이에 두고 인접하는 디바이스(22)에 형성되어 몰드 수지(40)의 표면으로부터 노출되어 있는 범프(23)를 촬상하여 도시하지 않은 제어 수단에 보낸다. 그리고, 도시하지 않은 제어 수단은, 인접하는 디바이스(22)에 형성되어 범프(23)와 범프(23)의 중간 위치를 간극[홈(210)]의 폭방향 중앙 위치로 결정한다. 이와 같이 하여, 웨이퍼(20)의 소정 방향으로 형성되어 있는 몰드 수지(40)가 매설된 간극[홈(210)]에 대한 얼라인먼트를 수행했다면, 반도체 웨이퍼(2)에 형성되어 있는 상기 소정 방향에 대하여 직교하는 방향으로 형성된 간극[홈(210)]에 대해서도, 동일하게 절삭 영역의 얼라인먼트가 수행된다.
이상과 같이 하여 척 테이블(31) 상에 유지되어 있는 웨이퍼(20)의 절삭 영역을 검출하는 얼라인먼트가 행해졌다면, 반도체 웨이퍼(2)를 유지한 척 테이블(31)을 절삭 가공 영역의 절삭 개시 위치로 이동시킨다. 이때, 도 11의 (a)에 나타낸 바와 같이 반도체 웨이퍼(2)는 간극[홈(210)]에 몰드 수지(40)가 매설된 스트리트(400)의 일단[도 11의 (a)에 있어서 좌단]이 절삭 블레이드(323)의 환형의 절삭날(323b)의 바로 아래보다 소정량 우측에 위치하도록 위치 부여된다.
이와 같이 하여 절삭 장치(30)의 척 테이블(31) 상에 유지된 반도체 웨이퍼(2)가 절삭 가공 영역의 절삭 개시 위치에 위치 부여되었다면, 절삭 블레이드(323)를 도 11의 (a)에 있어서 이점쇄선으로 나타내는 대기 위치로부터 화살표 Z1로 나타낸 바와 같이 하측으로 절입 이송하여, 도 11의 (a)에 있어서 실선으로 나타낸 바와 같이 소정의 절입 이송 위치에 위치 부여한다. 이 절입 이송 위치는, 도 11의 (c)에 나타낸 바와 같이 절삭 블레이드(323)의 환형의 절삭날(323b)의 하단이 웨이퍼(20)의 표면에 부설된 몰드 수지(40)의 표면으로부터 50 ㎛ 내측의 위치에 설정되어 있다.
다음으로, 절삭 블레이드(323)를 도 11의 (a)에 있어서 화살표 322a로 나타내는 방향으로 소정의 회전 속도로 회전시키고, 척 테이블(31)을 도 11의 (a)에 있어서 화살표 X1로 나타내는 방향으로 소정의 절삭 이송 속도로 이동시킨다. 그리고, 간극[홈(210)]에 몰드 수지(40)가 매설된 스트리트(400)의 타단[도 11의 (b)에 있어서 우단]이 절삭 블레이드(323)의 환형의 절삭날(323b)의 바로 아래보다 소정량 좌측에 위치하는 위치까지 도달했다면, 척 테이블(31)의 이동을 정지한다. 이와 같이 척 테이블(31)을 절삭 이송함으로써, 도 11의 (d)에 나타낸 바와 같이 웨이퍼(20)의 표면에 부설된 몰드 수지(40)에 있어서의 간극[홈(210)]에 매설된 몰드 수지(40)의 폭방향 중앙부와 대응하는 위치에, 분할 기점으로서의 깊이가 50 ㎛인 V자 절삭홈(401)이 스트리트(400)를 따라서 형성된다.
다음으로, 절삭 블레이드(323)를 도 11의 (b)에 있어서 화살표 Z2로 나타낸 바와 같이 상승시켜 이점쇄선으로 나타내는 대기 위치에 위치 부여하고, 척 테이블(31)을 도 11의 (b)에 있어서 화살표 X2로 나타내는 방향으로 이동시키며, 도 11의 (a)에 나타내는 위치로 복귀시킨다. 그리고, 척 테이블(31)을 지면에 수직인 방향(인덱싱 이송 방향)으로 몰드 수지(40)가 매설된 간극[홈(210)]의 간격에 상당하는 양만큼 인덱싱 이송하고, 다음에 절삭해야 할 간극[홈(210)]에 몰드 수지(40)가 매설된 스트리트(400)를 절삭 블레이드(323)와 대응하는 위치에 위치 부여한다. 이와 같이 하여, 다음에 절삭해야 할 간극[홈(210)]에 몰드 수지(40)가 매설된 스트리트(400)를 절삭 블레이드(323)와 대응하는 위치에 위치 부여했다면, 전술한 분할 기점 형성 공정을 실시한다. 그리고, 전술한 분할 기점 형성 공정을 반도체 웨이퍼(2)에 형성된 간극[홈(210)]에 몰드 수지(40)가 매설된 모든 스트리트(400)를 따라서 실시한다.
다음으로, 분할 기점 형성 공정의 제2 실시형태에 관해, 도 12를 참조하여 설명한다. 이 분할 기점 형성 공정의 제2 실시형태는, 도 12의 (a) 및 (b)에 나타내는 스크라이브 장치(8)를 이용하여 실시한다. 즉, 스크라이브 장치(8)의 척 테이블(81) 상에 상기 웨이퍼 지지 공정이 실시된 웨이퍼(20)의 다이싱 테이프(T)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동시킴으로써 척 테이블(81) 상에 웨이퍼(20)를 다이싱 테이프(T)를 통해 흡인 유지한다. 따라서, 척 테이블(81) 상에 유지된 웨이퍼(20)는, 표면에 부설된 몰드 수지(40)가 상측이 된다. 다음으로, 웨이퍼(20)의 표면에 부설된 몰드 수지(40) 및 간극[홈(210)]에 매설된 몰드 수지에 파단 기점이 되는 스크라이브 홈을 형성해야 할 가공 영역을 검출하는 얼라인먼트 작업을 실행한다. 이 얼라인먼트 작업은, 상기 도 10 및 도 11에 나타내는 분할 기점 형성 공정에서의 얼라인먼트 작업을 동일하게 실시한다.
전술한 얼라인먼트 작업을 실시했다면, 웨이퍼(20)를 유지한 척 테이블(81)을 가공 영역의 가공 개시 위치로 이동시킨다. 이때, 도 12의 (a)에 나타낸 바와 같이 웨이퍼(2)는 가공해야 할 간극[홈(210)]에 몰드 수지(40)가 매설된 스트리트(400)의 일단[도 12의 (a)에 있어서 좌단]이 스크라이버(82)의 바로 아래보다 소정량 우측에 위치하도록 위치 부여된다.
이와 같이 하여 스크라이브 장치(8)의 척 테이블(81) 상에 유지된 웨이퍼(20)가 가공 영역의 가공 개시 위치에 위치 부여되었다면, 스크라이버(82)를 도 12의 (a)에 있어서 이점쇄선으로 나타내는 대기 위치로부터 화살표 Z1로 나타낸 바와 같이 하측으로 절입 이송하여, 도 12의 (a)에 있어서 실선으로 나타낸 바와 같이 소정의 절입 이송 위치에 위치 부여한다. 이 절입 이송 위치는, 도 12의 (c)에 나타낸 바와 같이 스크라이버(82)의 하단이 웨이퍼(20)의 표면에 부설된 몰드 수지(40)의 표면으로부터 50 ㎛ 내측의 위치에 설정되어 있다.
다음으로, 웨이퍼(20)를 유지한 척 테이블(81)을 도 12의 (a)에 있어서 화살표 X1로 나타내는 방향으로 소정의 가공 이송 속도로 이동시킨다. 그리고, 간극[홈(210)]에 매설된 몰드 수지(40)의 타단[도 12의 (b)에 있어서 우단]이 스크라이버(82)의 바로 아래보다 소정량 좌측에 위치하는 위치까지 도달했다면, 척 테이블(81)의 이동을 정지한다. 이와 같이 척 테이블(81)을 가공 이송함으로써, 도 12의 (d)에 나타낸 바와 같이 웨이퍼(20)의 표면에 부설된 몰드 수지(40)에 있어서의 간극[홈(210)]에 매설된 몰드 수지(40)의 폭방향 중앙부와 대응하는 위치에, 분할 기점으로서의 깊이가 50 ㎛인 V자 스크라이브 홈(402)이 스트리트(400)를 따라서 형성된다. 이 분할 기점 형성 공정을 웨이퍼(20)의 간극[분할 홈(210)]에 몰드 수지(40)가 매설된 모든 스트리트(400)를 따라서 실시한다.
다음으로, 분할 기점 형성 공정의 제3 실시형태에 관해, 도 13을 참조하여 설명한다. 이 분할 기점 형성 공정의 제3 실시형태는, 도 13의 (a) 및 (b)에 나타내는 레이저 가공 장치(9)를 이용하여 실시한다. 즉, 레이저 가공 장치(9)의 척 테이블(91) 상에 상기 웨이퍼 지지 공정이 실시된 웨이퍼(20)의 다이싱 테이프(T)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동시킴으로써 척 테이블(91) 상에 웨이퍼(20)를 다이싱 테이프(T)를 통해 흡인 유지한다. 따라서, 척 테이블(91) 상에 유지된 웨이퍼(20)는, 표면에 부설된 몰드 수지(40)가 상측이 된다. 다음으로, 웨이퍼(20)에 형성된 간극[홈(210)]에 매설된 몰드 수지에 분할 기점이 되는 레이저 가공 홈을 형성해야 할 가공 영역을 검출하는 얼라인먼트 작업을 실행한다. 이 얼라인먼트 작업은, 상기 제1 및 제2 실시형태에서의 분할 기점 형성 공정에 있어서의 얼라인먼트 작업을 동일하게 실시한다.
전술한 얼라인먼트 작업을 실시했다면, 도 13의 (a)에 나타낸 바와 같이 척 테이블(91)을 레이저 광선을 조사하는 레이저 광선 조사 수단(92)의 집광기(922)가 위치하는 레이저 광선 조사 영역으로 이동시켜, 간극[홈(210)]에 몰드 수지(40)가 매설된 스트리트(400)의 일단[도 13의 (a)에 있어서 좌단]을 레이저 광선 조사 수단(92)의 집광기(921)의 바로 아래에 위치 부여하고, 도 13의 (c)에 나타낸 바와 같이 간극[홈(210)]에 매설된 몰드 수지(40)의 폭방향 중앙을 집광기(921)의 바로 아래에 위치 부여한다. 그리고, 집광기(921)로부터 조사되는 펄스 레이저 광선의 집광점(P)을 도 13의 (c)에 나타낸 바와 같이 간극[홈(210)]에 매설되고 웨이퍼(2)의 이면(2b)에 노출된 몰드 수지(40)의 상면 부근에 위치 부여한다. 또, 집광기(921)로부터 조사되는 펄스 레이저 광선의 집광 스폿 직경은, 도시한 실시형태에 있어서는 φ10 ㎛로 설정되어 있다. 다음으로, 집광기(921)로부터 몰드 수지(40)에 대하여 흡수성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(91)을 도 13의 (a)에 있어서 화살표 X1로 나타내는 방향으로 소정의 이송 속도로 이동시킨다. 그리고, 도 13의 (b)에 나타낸 바와 같이 레이저 광선 조사 수단(92)의 집광기(921)의 조사 위치가 간극[홈(210)]의 타단의 위치에 도달했다면, 펄스 레이저 광선의 조사를 정지하고 척 테이블(91)의 이동을 정지한다. 그 결과, 도 13의 (d)에 나타낸 바와 같이 웨이퍼(20)의 표면에 부설된 몰드 수지(40)에 있어서의 간극[홈(210)]에 매설된 몰드 수지(40)의 폭방향 중앙부와 대응하는 위치에, 분할 기점으로서의 레이저 가공 홈(403)이 스트리트(400)를 따라서 형성된다. 이 분할 기점 형성 공정을 웨이퍼(20)의 간극[홈(210)]에 몰드 수지(40)가 매설된 모든 스트리트(400)를 따라서 실시한다.
이상과 같이 하여 분할 기점 형성 공정을 실시했다면, 웨이퍼(20)에 외력을 부여하여, 분할 기점으로부터 스트리트(400)를 이분하여 몰드 수지로 둘러싼 디바이스로 분할하는 분할 공정을 실시한다. 이 분할 공정은, 도 14의 (a)에 나타내는 분할 장치(10)를 이용하여 실시한다. 즉, 상기 분할 기점 형성 공정이 실시된 웨이퍼(20)를 다이싱 테이프(T)를 통해 지지하는 환형의 프레임(F)을 원통형의 베이스(11)의 배치면(11a) 상에 다이싱 테이프(T)측을 위로 하여 배치하고, 원통형의 베이스(11)의 외주에 배치된 클램프(12)에 의해 고정한다. 그리고, 웨이퍼(20)의 표면에 부설된 몰드 수지(40)측을 굽힘 하중 부여 수단(13)을 구성하는 평행하게 배치된 원기둥형의 복수의 지지 부재(131) 상에 배치한다. 이때, 지지 부재(131)와 지지 부재(131) 사이에 상기 V자 절삭홈(401) 또는 스크라이브 홈(402) 또는 레이저 가공 홈(403)이 형성된 스트리트(400)가 위치 부여되도록 배치한다. 그리고, 웨이퍼(20)의 이면에 접착된 다이싱 테이프(T)측으로부터 압박 부재(132)에 의해 스트리트(400)를 따라서 압박한다. 그 결과, 웨이퍼(20)에는 스트리트(400)를 따라서 굽힘 하중이 작용하여 스트리트(400)를 따라서 형성된 상기 V자 절삭홈(401) 또는 스크라이브 홈(402) 또는 레이저 가공 홈(403)측에 인장 하중이 발생하고, 도 14의 (b)에 나타낸 바와 같이 웨이퍼(20)의 간극[분할 홈(210)]에 매설된 몰드 수지(40)는 V자 절삭홈(401) 또는 레이저 가공 홈(403) 또는 V자 스크라이브 홈(402)이 분할의 기점이 되어 스트리트(400)를 따라서 분할된다.
그리고, 제1 방향으로 V자 절삭홈(401) 또는 레이저 가공 홈(403) 또는 V자 스크라이브 홈(402)이 형성된 스트리트(400)를 따라서 분할했다면, 원통형의 베이스(11)를 90도 회동시켜, 상기 제1 방향과 직교하는 방향으로 상기 V자 절삭홈(401) 또는 스크라이브 홈(402) 또는 레이저 가공 홈(403)이 형성된 스트리트(400)를 따라서 상기 분할 작업을 실시함으로써, 웨이퍼(20)는 표면 및 측면이 몰드 수지(40)로 덮힌 개개의 디바이스(22)로 분할할 수 있다. 또, 개개로 분할된 디바이스(22)는, 이면이 다이싱 테이프(T)에 접착되어 있기 때문에, 흩어지지 않고 웨이퍼(20)의 형태가 유지되어 있다. 이와 같이 하여 분할된 디바이스(22)는, 도 14의 (c)에 나타낸 바와 같이 표면 및 측면이 몰드 수지(40)에 의해 둘러싸인 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)를 구성하고 있다.
이상과 같이, 전술한 실시형태에서의 웨이퍼의 가공 방법은, 웨이퍼(20)에 형성된 간극[홈(210)]에 매설된 몰드 수지(40)의 폭방향 중앙에 분할 기점으로서의 상기 V자 절삭홈(401) 또는 스크라이브 홈(402) 또는 레이저 가공 홈(403)을 스트리트(400)를 따라서 형성하는 분할 기점 형성 공정과, 상기 분할 기점 형성 공정이 실시된 웨이퍼(20)에 외력을 부여하여, 분할 기점으로서의 상기 V자 절삭홈(401) 또는 스크라이브 홈(402) 또는 레이저 가공 홈(403)으로부터 스트리트(400)를 이분하여 몰드 수지로 둘러싼 디바이스로 분할하는 분할 공정을 포함하고 있기 때문에, 간극에 매설된 몰드 수지의 폭방향 중앙부를 절삭 블레이드에 의해 절단하는 것은 아니므로, 절삭 블레이드의 절삭날이 휘어져, 몰드 수지로 둘러싸인 디바이스의 측면에 손상을 입힌다고 하는 문제가 해소된다.
또, 전술한 실시형태에 있어서는, 웨이퍼(20)의 표면측으로부터 분할 기점을 형성하는 예에 관해 설명했지만, 이면 연삭 공정의 후, 웨이퍼 지지 공정을 실시하기 전에 웨이퍼(20)의 이면측으로부터 스트리트(400)를 따라서 분할 기점을 형성해도 좋다.
2 : 반도체 웨이퍼 20 : 웨이퍼
22 : 디바이스 3, 30 : 절삭 장치
31 : 절삭 장치의 척 테이블 32 : 절삭 수단
323 : 절삭 블레이드 4 : 수지 피복 장치
40 : 몰드 수지 5 : 연마 장치
51 : 연마 장치의 척 테이블 52 : 연마 수단
524 : 연마 공구 7 : 연삭 장치
71 : 연삭 장치의 척 테이블 72 : 연삭 수단
724 : 연삭 휠 8 : 스크라이브 장치
81 : 스크라이브 장치의 척 테이블 82 : 스크라이버
9 : 레이저 가공 장치 91 : 레이저 가공 장치의 척 테이블
92 : 레이저 광선 조사 수단 921 : 집광기
10 : 분할 장치 13 : 굽힘 하중 부여 수단

Claims (5)

  1. 정해진 폭의 간극을 두고 격자형으로 배치된 복수의 디바이스의 표면에 몰드 수지가 부설(敷設)되고 상기 간극에 몰드 수지가 매설된 스트리트를 갖는 웨이퍼를, 몰드 수지로 둘러싸인 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
    상기 간극에 매설된 몰드 수지의 폭방향 중앙에 분할 기점을 상기 스트리트를 따라서 형성하는 분할 기점 형성 공정과,
    상기 분할 기점 형성 공정이 실시된 웨이퍼에 외력을 부여하여, 상기 분할 기점으로부터 상기 스트리트를 이분하여 몰드 수지로 둘러싼 디바이스 칩으로 분할하는 분할 공정
    을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 정해진 폭의 간극을 두고 격자형으로 배치된 복수의 디바이스의 표면에 몰드 수지가 부설되고 상기 간극에 몰드 수지가 매설된 스트리트를 갖는 웨이퍼는, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있으며 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼의 표면측으로부터 분할 예정 라인을 따라서 디바이스 칩의 마무리 두께에 상당하는 깊이의 홈을 형성하는 홈 형성 공정과, 상기 홈 형성 공정이 실시된 웨이퍼의 표면에 몰드 수지를 부설하고 상기 홈에 몰드 수지를 매설하는 몰딩 공정과, 상기 몰딩 공정이 실시된 웨이퍼의 이면을 연삭하여 상기 간극을 표출시켜 상기 간극에 매설된 몰드 수지를 웨이퍼의 이면에 노출시키는 이면 연삭 공정을 실시함으로써 제조되는 것인 웨이퍼의 가공 방법.
  3. 제1항 또는 제2항에 있어서, 상기 분할 기점 형성 공정은, 절삭 블레이드에 의해 상기 분할 기점으로서의 절삭홈을 형성하는 것인 웨이퍼의 가공 방법.
  4. 제1항 또는 제2항에 있어서, 상기 분할 기점 형성 공정은, 스크라이버에 의해 상기 분할 기점으로서의 스크라이브 홈을 형성하는 것인 웨이퍼의 가공 방법.
  5. 제1항 또는 제2항에 있어서, 상기 분할 기점 형성 공정은, 레이저 가공에 의해 상기 분할 기점으로서의 레이저 가공 홈을 형성하는 것인 웨이퍼의 가공 방법.
KR1020160110814A 2015-09-08 2016-08-30 웨이퍼의 가공 방법 KR20170030035A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-176943 2015-09-08
JP2015176943A JP2017054888A (ja) 2015-09-08 2015-09-08 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
KR20170030035A true KR20170030035A (ko) 2017-03-16

Family

ID=58189715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160110814A KR20170030035A (ko) 2015-09-08 2016-08-30 웨이퍼의 가공 방법

Country Status (5)

Country Link
US (1) US9852949B2 (ko)
JP (1) JP2017054888A (ko)
KR (1) KR20170030035A (ko)
CN (1) CN106505037A (ko)
TW (1) TW201719734A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6746224B2 (ja) * 2016-11-18 2020-08-26 株式会社ディスコ デバイスチップパッケージの製造方法
JP7009027B2 (ja) * 2017-09-08 2022-01-25 株式会社ディスコ ウェーハの加工方法
JP6918419B2 (ja) * 2017-09-08 2021-08-11 株式会社ディスコ ウェーハの加工方法
JP6918418B2 (ja) * 2017-09-08 2021-08-11 株式会社ディスコ ウェーハの加工方法
JP7013084B2 (ja) * 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
JP7013085B2 (ja) * 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
JP7118522B2 (ja) * 2017-09-19 2022-08-16 株式会社ディスコ ウェーハの加工方法
JP7118521B2 (ja) * 2017-09-19 2022-08-16 株式会社ディスコ ウェーハの加工方法
JP7045843B2 (ja) * 2017-12-12 2022-04-01 株式会社ディスコ 被加工物の分割方法
JP7394712B2 (ja) * 2020-06-24 2023-12-08 Ｔｏｗａ株式会社 切断装置及び切断品の製造方法
CN113496929B (zh) * 2021-07-07 2022-06-10 哈尔滨宇龙自动化有限公司 一种plc型光芯片封测加工用微连接分离装置及使用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100535A (ja) 2004-09-29 2006-04-13 Casio Micronics Co Ltd 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP2001007052A (ja) * 1999-06-18 2001-01-12 Sony Corp 基板の分割方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
JP3784776B2 (ja) * 2003-03-10 2006-06-14 沖電気工業株式会社 半導体装置の製造方法
JP4590174B2 (ja) * 2003-09-11 2010-12-01 株式会社ディスコ ウエーハの加工方法
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
JP4933233B2 (ja) * 2006-11-30 2012-05-16 株式会社ディスコ ウエーハの加工方法
JP2008244080A (ja) * 2007-03-27 2008-10-09 Sharp Corp 半導体素子の製造方法
US7727875B2 (en) * 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
US8367475B2 (en) * 2011-03-25 2013-02-05 Broadcom Corporation Chip scale package assembly in reconstitution panel process format
US9496195B2 (en) * 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9704823B2 (en) * 2015-03-21 2017-07-11 Nxp B.V. Reduction of defects in wafer level chip scale package (WLCSP) devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100535A (ja) 2004-09-29 2006-04-13 Casio Micronics Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201719734A (zh) 2017-06-01
US9852949B2 (en) 2017-12-26
JP2017054888A (ja) 2017-03-16
CN106505037A (zh) 2017-03-15
US20170069537A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
KR20170030035A (ko) 웨이퍼의 가공 방법
KR102505700B1 (ko) 웨이퍼의 가공 방법
TWI711080B (zh) 晶圓的加工方法
US9640420B2 (en) Wafer processing method
US8513096B2 (en) Wafer dividing method
TW201719745A (zh) 晶圓的加工方法
KR20160144311A (ko) 웨이퍼의 가공 방법
JP2017028160A (ja) ウエーハの加工方法
KR102519860B1 (ko) 웨이퍼의 가공 방법
JP2008182015A (ja) ウエーハの研削方法
KR20150140215A (ko) 웨이퍼 가공 방법
KR20180061011A (ko) 웨이퍼의 가공 방법
JP2017022162A (ja) ウエーハの加工方法
JP2011228362A (ja) 半導体装置の製造方法
JP2014053352A (ja) ウエーハの加工方法
JP2011238818A (ja) ウエーハの加工方法
JP6491055B2 (ja) ウエーハの加工方法
JP6487275B2 (ja) ウエーハの加工方法
JP2014053354A (ja) ウエーハの加工方法
US20230282486A1 (en) Wafer processing method
KR20230014057A (ko) 웨이퍼의 처리 방법
KR20220131832A (ko) 적층 웨이퍼의 가공 방법
JP2014053356A (ja) ウエーハの加工方法
JP2021068872A (ja) ウエーハの加工方法