JP2024035878A - 積層デバイスチップの製造方法 - Google Patents

積層デバイスチップの製造方法 Download PDF

Info

Publication number
JP2024035878A
JP2024035878A JP2022140484A JP2022140484A JP2024035878A JP 2024035878 A JP2024035878 A JP 2024035878A JP 2022140484 A JP2022140484 A JP 2022140484A JP 2022140484 A JP2022140484 A JP 2022140484A JP 2024035878 A JP2024035878 A JP 2024035878A
Authority
JP
Japan
Prior art keywords
device wafer
support substrate
adhesive
wafer
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022140484A
Other languages
English (en)
Inventor
之文 陳
zhi wen Chen
信康 北原
Nobuyasu Kitahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2022140484A priority Critical patent/JP2024035878A/ja
Priority to CN202311091167.9A priority patent/CN117650045A/zh
Priority to US18/457,577 priority patent/US20240079261A1/en
Priority to TW112132986A priority patent/TW202412090A/zh
Priority to KR1020230115463A priority patent/KR20240033660A/ko
Publication of JP2024035878A publication Critical patent/JP2024035878A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】極薄化されたチップ含む積層デバイスチップを容易に製造する。【解決手段】積層デバイスチップの製造方法であって、表面に複数の第１分割予定ラインが設定され該第１分割予定ラインで区画される各領域に第１デバイスが形成された第１デバイスウエーハと、表面に複数の第２分割予定ラインが設定され該第２分割予定ラインで区画される各領域に第２デバイスが形成された第２デバイスウエーハと、サポート基板と、を準備し、該第１デバイスウエーハの該表面に該サポート基板を貼り合わせ、該第１デバイスウエーハを裏面側から加工して所定の厚みまで薄化し、切断溝を該第１分割予定ラインに沿って形成して該第１デバイスウエーハを切断し、該第１デバイスウエーハを該第２デバイスウエーハに貼り付け、該第１デバイスウエーハから該サポート基板を剥離し、該第２デバイスウエーハを該第２分割予定ラインに沿って分割することで個々の積層デバイスチップを形成する。【選択図】図６

Description

本発明は、第１のデバイスウエーハに第２のデバイスウエーハを貼り付けて積層デバイスチップを製造する積層デバイスチップの製造方法に関する。
電子機器に搭載されるデバイスチップでは、近年、所定の実装対象へ該デバイスチップを実装する際の実装面積の省面積化や、ＳｏＣ（System-on-a-chip）における低消費電力化等の目的のため、複数のチップが積層されて１つのパッケージに収められている。従来、半導体ウエーハが分割されて形成された複数のチップが積層され、ワイヤボンディングにより互いに接続されていた。しかしながら、結線のための領域が必要となる分パッケージを大きくしなければならなかった。
そこで、チップとは別に基板を用意し、この基板に厚さ方向に沿う貫通電極を形成し、チップ間にこの基板を配設して各チップ間を貫通電極で接続する技術が開発されている。なお、チップ間に配設される基板はインターポーザと呼ばれ、基板に形成された貫通電極により上下のチップを接続する技術はＴＳＶ（Through-silicon via）と呼ばれている。この基板には、例えば、シリコン基板が使用される。ＴＳＶはワイヤよりも配線長が短いため、配線抵抗やインダクタンスが極めて低く、消費電力も大幅に低減できる。
また、積層デバイスチップは他の方法でも形成できる。例えば、サポート基板上に複数のチップを並べて配設し、チップを樹脂で封止して仮ウエーハを形成し、その後に仮ウエーハを樹脂側から研削して薄化し、この仮ウエーハをデバイスウエーハに貼り合わせることで貼り合わせウエーハを形成する。そして、サポート基板を除去してからチップのデバイスと、デバイスウエーハのデバイスと、を貫通電極で接続する（特許文献１参照）。
別の方法としては、例えば、デバイスウエーハに複数のチップを配設し、複数のチップを樹脂で被覆した後に平坦化する。その後デバイスウエーハのデバイスと、チップのデバイスを電極で接続する（特許文献２参照）。
さらに、ウエーハを積層し、積層した各ウエーハを貫く貫通電極を形成し、この貫通電極で各ウエーハ同士を接続する方法が開発されつつある。この技術は、ＷｏＷ（Wafer on Wafer）と呼ばれる。また、ウエーハを分割して個片化したチップを金属製のバンプを介して別のウエーハ上にマウントする方法も開発されつつある。この技術は、ＣｏＷ（Chip on Wafer）と呼ばれる。いずれかの方法でウエーハまたはチップが積層されたウエーハを分割することにより、個々の積層デバイスチップが形成される。
特開２０１２－１３４２３１号公報 特開２０１５－２３３０４９号公報
近年、デバイスチップが搭載される電気機器の小型化・薄型化に伴い、半導体デバイスパッケージに対してさらなる小型化・薄型化が要求されている。複数のデバイスを一つのパッケージに集積する手法の一つとして、予め薄化されたチップを縦方向に積層して実装する三次元実装技術が知られている。しかしながら、チップが薄くなる程その取り扱いが難しくなる。そのため、搬送作業や貼り合わせ作業を安定的に実施するという要請に応えるため、各チップを１０μｍ以下の極薄の厚みにできないとの問題がある。
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、極薄化されたチップ含む積層デバイスチップを容易かつ安定的に製造できる積層デバイスの製造方法を提供することである。
本発明の一態様によれば、複数のデバイスチップが積層された積層デバイスチップの製造方法であって、表面に互いに交差する複数の第１分割予定ラインが設定され該第１分割予定ラインで区画される各領域に第１デバイスが形成された第１デバイスウエーハと、表面に互いに交差する複数の第２分割予定ラインが設定され該第２分割予定ラインで区画される各領域に第２デバイスが形成された第２デバイスウエーハと、サポート基板と、を準備する準備ステップと、該第１デバイスウエーハの該表面に該サポート基板を貼り合わせて一体化する一体化ステップと、該一体化ステップの後、該第１デバイスウエーハを裏面側から加工して所定の厚みまで薄化する薄化ステップと、切断溝を該第１分割予定ラインに沿って形成して該第１デバイスウエーハを切断する切断ステップと、切断された該第１デバイスウエーハを該第２デバイスウエーハに貼り付ける貼り付けステップと、切断された該第１デバイスウエーハから該サポート基板を剥離する剥離ステップと、該第２デバイスウエーハを該第２分割予定ラインに沿って分割することで個々の積層デバイスチップを形成する分割ステップと、を含むことを特徴とする積層デバイスチップの製造方法が提供される。
好ましくは、該一体化ステップでは、接着材により該第１デバイスウエーハに該サポート基板を貼着し、該剥離ステップでは、該接着材の接着力を低下させ、該第１デバイスウエーハから該サポート基板を剥離する。
または、好ましくは、該一体化ステップでは、接着材により該第１デバイスウエーハに該サポート基板を貼着し、該切断ステップでは、該サポート基板を該第１デバイスウエーハと共に完全に切断してチップを形成し、該貼り付けステップでは、該チップを該第１デバイスウエーハ側から該第２デバイスウエーハに載せ、その後に該サポート基板にテープを貼着し、該剥離ステップでは、該テープ及び該サポート基板を通して該接着材にレーザビームを照射して該接着材の接着力を低下させ、該第１デバイスウエーハから該テープごと該サポート基板を剥離する。
または、好ましくは、該一体化ステップでは、熱可塑性接着材により該第１デバイスウエーハに該サポート基板を貼着し、該切断ステップでは、該サポート基板を該第１デバイスウエーハと共に完全に切断してチップを形成し、該貼り付けステップでは、該チップを該第１デバイスウエーハ側から該第２デバイスウエーハに載せ、その後に熱硬化性接着材により該サポート基板に回収用基板を貼着し、該剥離ステップでは、該熱可塑性接着材を加熱して該熱可塑性接着材の接着力を低下させ、該第１デバイスウエーハから該回収用基板ごと該サポート基板を剥離する。
さらに好ましくは、該剥離ステップの後、該分割ステップよりも前に、該第１デバイスウエーハと重ならず該第２デバイスウエーハと重なる領域を封止樹脂で封止する。
本発明の一態様に係る積層デバイスチップの製造方法では、第１デバイスウエーハをサポート基板に貼り合わせた状態で薄化し切断する。次に、切断された第１デバイスウエーハを第２デバイスウエーハに貼り合わせ、その後に第１デバイスウエーハからサポート基板を剥離する。
この場合、第２デバイスウエーハに貼り合わされる前までの間、切断された極薄の第１デバイスウエーハがサポート基板に支持されるため、極薄の第１デバイスウエーハの取り扱いが容易となる。そのため、極薄の第１デバイスウエーハを容易かつ安定的に第２デバイスウエーハに貼り合わせられる。また、極薄の第１デバイスウエーハからサポート基板を剥離する際には第１デバイスウエーハが第２デバイスウエーハに支持されるため、サポート基板の剥離も容易である。
すなわち、第１デバイスウエーハがいかに薄化されても常にサポート基板または第２デバイスウエーハに支持されるため、第１デバイスウエーハの薄化作業や搬送作業、第２デバイスウエーハへの貼り合わせ作業が容易となる。そして、第２デバイスウエーハに貼りあわされる前に第１分割予定ラインに沿って第１デバイスウエーハが切断されているため、第２デバイスウエーハを分割することで個々の積層デバイスチップを製造できる。
したがって、本発明の一態様によると極薄化されたチップ含む積層デバイスチップを容易かつ安定的に製造できる積層デバイスの製造方法が提供される。
図１（Ａ）は第１デバイスウエーハを模式的に示す斜視図であり、図１（Ｂ）は第２デバイスウエーハを模式的に示す斜視図である。 図２（Ａ）はサポート基板に貼り合わされた第１デバイスウエーハを模式的に示す断面図であり、図２（Ｂ）は薄化された第１デバイスウエーハを模式的に示す断面図である。 薄化されている第１デバイスウエーハを模式的に示す斜視図である。 切断されている第１デバイスウエーハを模式的に示す斜視図である。 図５（Ａ）は切断されている第１デバイスウエーハを模式的に示す断面図であり、図５（Ｂ）は第２デバイスウエーハに貼り付けられた第１デバイスウエーハを模式的に示す断面図である。 図６（Ａ）は第１デバイスウエーハから剥離されるサポート基板を模式的に示す断面図であり、図６（Ｂ）は分割されている第２デバイスウエーハを模式的に示す断面図である。 図７（Ａ）は切断されている第１デバイスウエーハ及びサポート基板を模式的に示す断面図であり、図７（Ｂ）は第２デバイスウエーハに貼り付けられた第１デバイスウエーハを模式的に示す断面図である。 図８（Ａ）は接着材にレーザビームを照射する様子を模式的に示す断面図であり、図８（Ｂ）は第１デバイスウエーハから剥離されるサポート基板を模式的に示す断面図である。 図９（Ａ）は封止樹脂で封止された第２デバイスウエーハを模式的に示す断面図であり、図９（Ｂ）は分割されている第２デバイスウエーハを模式的に示す断面図である。 図１０（Ａ）はサポート基板に貼着された回収用基板を模式的に示す断面図であり、図１０は第１デバイスウエーハから剥離されているサポート基板を模式的に示す断面図である。 積層デバイスチップの製造方法の各ステップの流れを示すフローチャートである。
以下、添付図面を参照して本発明の一態様に係る実施形態を説明する。まず、本実施形態に係る積層デバイスチップの製造方法に用いられる第１デバイスウエーハの構成例について説明する。図１（Ａ）は、第１デバイスウエーハ１１を模式的に示す斜視図である。また、図２（Ａ）には、第１デバイスウエーハ１１を模式的に示す断面図が含まれている。
例えば、第１デバイスウエーハ１１はシリコン等の半導体でなるウエーハであり、互いに概ね平行な表面（第１面）１１ａ及び裏面（第２面）１１ｂを備える。ただし、第１デバイスウエーハ１１の材質、形状、構造、大きさ等に制限はない。第１デバイスウエーハ１１は、シリコン以外の半導体（ＧａＡｓ、ＳｉＣ、ＩｎＰ、ＧａＮ等）、サファイア、ガラス、セラミックス、樹脂、金属等でなる基板であってもよい。
第１デバイスウエーハ１１の表面１１ａ側には、積層された複数の薄膜を含む積層体が設けられている。積層体は、電極、配線、端子等として機能する導電膜、層間絶縁膜として機能する絶縁膜等の各種のパターニングされた薄膜を含み、第１デバイスウエーハ１１の表面１１ａ側の全体にわたって形成されている。図２（Ａ）以降に示す断面図では、説明の便宜のために各種の薄膜の積層体をまとめて機能層（第１機能層）１５ａとして示す。
図１に示すように第１デバイスウエーハ１１は、互いに交差するように格子状に配列された複数の第１分割予定ライン（分割予定ライン、ストリート）１３によって、複数の矩形状の領域に区画されている。そして、第１分割予定ライン１３によって区画された複数の領域にはそれぞれ、ＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integration）等の第１デバイス（デバイス）１５が形成されている。ただし、第１デバイス１５の種類、数量、形状、構造、大きさ、配置等に制限はない。
図２（Ａ）は、第１デバイスウエーハ１１の一部を示す断面図である。機能層１５ａのうち第１分割予定ライン１３によって囲まれた複数の領域は、それぞれ、第１デバイス１５を構成している。例えば、第１デバイスウエーハ１１の表面１１ａ側と、機能層１５ａに含まれる薄膜と、によって半導体素子が構成される。また、機能層１５ａに含まれる薄膜の一部は、第１分割予定ライン１３上にも形成されている。
本実施形態に係る積層デバイスチップの製造方法では、第１デバイスウエーハ１１に第２デバイスウエーハが貼り合わされる。図１（Ｂ）は、第２デバイスウエーハ２１を模式的に示す斜視図である。また、図５（Ｂ）には第２デバイスウエーハ２１を模式的に示す断面図が含まれている。
第２デバイスウエーハ２１の表面２１ａ側にも各種の薄膜が積層されている。図５（Ｂ）以降に示す断面図では、説明の便宜のために各種の薄膜の積層体をまとめて機能層（第２機能層）２５ａとして示す。
また、第２デバイスウエーハ２１の表面２１ａには、互いに交差するように格子状に配列された複数の第２分割予定ライン（分割予定ライン、ストリート）２３によって、複数の矩形状の領域に区画されている。そして、第２分割予定ライン２３によって区画された複数の領域にはそれぞれ、デバイス（第２デバイス）２５が形成されている。
第２デバイスウエーハ２１は、第１デバイスウエーハ１１と同様に構成されるとよい。ただし、両者の構成は一致している必要はなく、第１デバイス１５及び第２デバイス２５の構成が一致している必要はない。また、第１デバイスウエーハ１１における第１デバイス１５の配置と、第２デバイスウエーハ２１における第２デバイス２５の配置と、も一致している必要はない。
なお、本実施形態に係る積層デバイスチップの製造方法では、第１デバイスウエーハ１１及び第２デバイスウエーハ２１のみならず、さらに他の１以上のデバイスウエーハが使用されてもよい。この他のデバイスウエーハは、第１デバイスウエーハ１１や第２デバイスウエーハ２１と同様に構成されるとよい。第１デバイスウエーハ１１に第２デバイスウエーハ２１を積層して積層デバイスチップを製造することが後に説明されるが、第２デバイスウエーハ２１にこの他のデバイスウエーハが積層されてもよい。
また、本実施形態に係る積層デバイスチップの製造方法では、図２（Ａ）に示すように第１デバイスウエーハ１１にサポート基板３１が貼り合わされて一体化される。サポート基板３１は、第１デバイスウエーハ１１と同様の平面形状、大きさ、厚みに形成されているとよい。また、サポート基板３１は、シリコン等の半導体材料で形成されてもよく、ガラスや樹脂、セラミックスで形成されてもよい。サポート基板３１は、第１デバイスウエーハ１１を安定的に支持するために５００μｍ以上の厚みを有することが望ましいが、厚みはこれに限定されない。
第１デバイスウエーハ１１に実施される後述の薄化処理が高精度に実施されるように、サポート基板３１には一定水準以上の厚みの均一性が求められ、サポート基板３１の表面３１ａ及び裏面３１ｂには一定水準以上の平坦性が求められる。例えば、サポート基板３１は、第１デバイスウエーハ１１と同程度かそれ以上の厚みの均一性を有することが好ましい。また、サポート基板３１の表面３１ａ及び裏面３１ｂは、第１デバイスウエーハ１１の表面１１ａ及び裏面１１ｂと同程度かそれ以上の平坦性を有することが好ましい。
次に、本実施形態に係る積層デバイスチップの製造方法の各ステップについて詳述する。図１１は、本実施形態に係る積層デバイスチップの製造方法における各ステップの流れを示すフローチャートである。この製造方法では、第１デバイスウエーハ１１を薄化して第２デバイスウエーハ２１に積層する。
まず、本実施形態に係る積層デバイスチップの製造方法では、準備ステップＳ１０を実施する。準備ステップＳ１０では、上述の第１デバイスウエーハ１１と、第２デバイスウエーハ２１と、サポート基板３１と、を準備する。準備ステップＳ１０では、第１デバイス１５が形成された第１デバイスウエーハ１１を調達してもよく、半導体ウエーハに第１デバイス１５を形成することで第１デバイスウエーハ１１を製造してもよい。第２デバイスウエーハ２１も同様である。
次に、第１デバイスウエーハ１１の薄化の準備として、第１デバイスウエーハ１１の表面１１ａにサポート基板３１を貼り合わせて一体化する一体化ステップＳ２０を実施する。図２（Ａ）は、一体化ステップＳ２０を模式的に示す断面図である。一体化ステップＳ２０では、例えば、裏面３１ｂが下方に向いた状態でテーブル面（不図示）にサポート基板３１が置かれ、このサポート基板３１の表面３１ａに第１デバイスウエーハ１１を載せて貼り付ける。
この場合、第１デバイスウエーハ１１は、サポート基板３１の上方に運ばれ、表面１１ａが下方のサポート基板３１に向けられ、サポート基板３１に下降させてサポート基板３１に接触させる。
このとき、サポート基板３１の表面３１ａまたは第１デバイスウエーハ１１の表面１１ａに予め接着材３３を配設しておく。すると、第１デバイスウエーハ１１とサポート基板３１が接着材３３により貼り付けられ、一体化される。接着材３３の厚みは、数μｍ～数十μｍ程度とするとよい。接着材３３としては、エポキシ系、アクリル系、シリコーン系又はポリイミド系の接着剤や、熱可塑性樹脂、熱硬化性樹脂、紫外線硬化型の樹脂等を用いることができる。ただし、接着材３３はこれに限定されない。なお、接着材３３について、詳細は後述する。
一体化ステップＳ２０の後、第１デバイスウエーハ１１を裏面１１ｂ側から加工して所定の厚みまで薄化する薄化ステップＳ３０を実施する。薄化ステップＳ３０で実施する加工に制限はないが、薄化ステップＳ３０では研削加工や研磨加工、ＣＭＰ（Chemical Mechanical Polishing）等の工程、または、これらの組み合わせが実施されるとよい。以下、薄化ステップＳ３０で第１デバイスウエーハ１１に対する研削加工が実施される場合を例に説明するが、薄化ステップＳ３０はこれに限定されない。
図３は、薄化ステップＳ３０が実施される研削装置２の一部の構成を模式的に示す斜視図である。まず、研削装置２について説明する。研削装置２は、サポート基板３１に支持された第１デバイスウエーハ１１等の被加工物を吸引保持するチャックテーブル４と、チャックテーブル４に吸引保持された被加工物を研削する研削ユニット６と、を備える。
チャックテーブル４は内部に吸引路（不図示）を有し、この吸引路の一端にはエジェクタ等の吸引源（不図示）が接続されている。チャックテーブル４の上面には図示しない多孔質部材が露出しており、吸引路の他端にはこの多孔質部材が接続される。多孔質部材の径は、サポート基板３１の径と略同一とされる。
チャックテーブル４の上面は、保持面４ａとなる。第１デバイスウエーハ１１を支持するサポート基板３１を保持面４ａに載せて吸引源を動作させると、サポート基板３１がチャックテーブル４に吸引保持される。また、チャックテーブル４は、図示しないモータ等の回転駆動源に接続されており、保持面４ａに垂直なテーブル回転軸４ｂの周りに回転できる。
研削装置２は、チャックテーブル４で保持された被加工物を研削する研削ユニット６を備える。研削ユニット６は図示しない昇降機構により支持されており、昇降可能である。研削ユニット６は保持面４ａに概略垂直なスピンドル８を備え、スピンドル８の上端には図示しないモータ等の回転駆動機構（不図示）が連結されている。回転駆動機構を作動させると、スピンドル８は回転軸８ａの周りに回転する。
スピンドル８の下端には、円盤状のホイールマウント１０の上面側が連結されている。ホイールマウント１０には、研削ホイール１２が固定される。研削ホイール１２は、円環状のホイール基台１４を有する。ホイール基台１４は、アルミニウム等の金属で形成され、第１デバイスウエーハ１１の径に対応する径とされる。
ホイール基台１４の下面（底面）側の外周部には、環状に配列された複数の研削砥石１６が設けられている。各研削砥石１６は、例えば、ビトリファイドやレジノイド等の結合材に、ダイヤモンドやｃＢＮ（cubic boron nitride）等の砥粒を混合し、混合体を焼結することで形成されている。
ホイールマウント１０には上下に貫通する複数の研削ホイール固定穴が設けられており、ホイール基台１４にはボルト等の固定具１８が締め込まれる締結穴が形成されている。研削ホイール固定穴に固定具１８を通し、固定具１８を締結穴に締め込むと研削ホイール１２がホイールマウント１０に固定される。
薄化ステップＳ３０では、サポート基板３１に支持された第１デバイスウエーハ１１をチャックテーブル４の保持面４ａに載せる。このとき、サポート基板３１の裏面３１ｂを保持面４ａに対面させ、第１デバイスウエーハ１１の裏面１１ｂを上方に露出させる。そして、チャックテーブル４でサポート基板３１を裏面３１ｂ側から吸引保持する。
その後、スピンドル８に接続された回転駆動源を作動させてスピンドル８を回転軸８ａの周りに回転させる。すると、研削ホイール１２が回転して研削砥石１６が回転軌道上を移動する。また、チャックテーブル４をテーブル回転軸４ｂの周りに回転させる。
そして、研削ユニット６を下降させ、回転軌道上を移動する研削砥石１６の底面を第１デバイスウエーハ１１の被研削面（裏面１１ｂ）に接触させる。すると、第１デバイスウエーハ１１が研削されて第１デバイスウエーハ１１が徐々に薄くなる。このとき、第１デバイスウエーハ１１の厚みを監視し、第１デバイスウエーハ１１が所定の厚みとなったときに研削ユニット６の下降を終了する。すると、所定の厚みとなった第１デバイスウエーハ１１が得られる。
第１デバイスウエーハ１１が裏面１１ｂ側から研削される間、表面１１ａに形成された第１デバイス１５がサポート基板３１により保護される。そのため、サポート基板３１は保護部材としても機能する。また、研削され薄化された第１デバイスウエーハ１１をサポート基板３１が十分に支持するため、第１デバイスウエーハ１１を研削により１０μｍ以下の厚みにまで薄化できる。
図２（Ｂ）には、薄化された第１デバイスウエーハ１１を模式的に示す断面図が示されている。なお、第１デバイスウエーハ１１の外周部１１ｃ（図１（Ａ）参照）には、第１デバイスウエーハ１１の欠けや割れ等を防止するために、角のとられた形状の面取り部と呼ばれる構造が形成されている。そして、外周部１１ｃに面取り部が形成された第１デバイスウエーハ１１をそのまま研削して薄化すると、面取り部に由来するナイフエッジ状の形状が外周部１１ｃに残り、外周部１１ｃに割れ等が生じやすくなる。
そこで、第１デバイスウエーハ１１は、研削される前に外周部１１ｃの面取り部を除去するエッジトリミング加工が実施されてもよい。面取り部が予め除去されていると、研削後の第１デバイスウエーハ１１にナイフエッジ状の形状が生じない。
本実施形態に係る積層デバイスチップの製造方法では、薄化ステップＳ３０の前または後に、切断溝を第１分割予定ライン１３に沿って第１デバイスウエーハ１１に形成して第１デバイスウエーハ１１を切断する切断ステップＳ４０を実施する。
切断ステップＳ４０は、例えば、円環状の切削ブレードが装着された切削装置、または、レーザビームを集光して被加工物をレーザ加工できるレーザ加工装置等の加工装置が使用される。以下、切削装置が使用される場合を例に切断ステップＳ４０について説明するが、本実施形態はこれに限定されない。
ここで、切断ステップＳ４０で使用される切削装置について説明する。図４は、切削装置２０の一部の構成を模式的に示す斜視図である。図４には、切削ユニット２２を模式的に示す斜視図が含まれている。切削装置２０は、被加工物を吸引保持できる図示しないチャックテーブルを備える。切削装置２０が備えるチャックテーブルは、図３で説明した研削装置２のチャックテーブル４と同様に構成されるため、説明を省略する。
切削ユニット２２は、円環状の切削ブレード２８を備え、切削ブレード２８で被加工物を切削する。切削ユニット２２は、チャックテーブルの保持面に平行な回転軸を構成するスピンドル２８ａ（図５（Ａ）参照）の基端側を回転可能に収容するスピンドルハウジング２４を備える。
スピンドルハウジング２４の内部には、スピンドル２８ａを回転させるモータ等の回転駆動源が収容されており、この回転駆動源を作動させるとスピンドル２８ａが回転する。スピンドル２８ａの先端には、円環状の切削ブレード２８が固定される。スピンドル２８ａを回転させると切削ブレード２８を回転できる。切削ブレード２８は、金属材料または樹脂材料等で円環状に形成された結合材と、ダイヤモンド等で形成され結合材中に分散固定された砥粒と、を含む砥石部を備える。
切削ブレード２８で被加工物を切削すると、砥石部及び被加工物から切削屑と加工熱が生じる。そこで、切削ブレード２８で被加工物を切削する間、切削ブレード２８及び被加工物に純水等で構成される加工水（切削水）が供給される。切削水は、切削屑及び加工熱を除去する。
図４に示す通り、切削ユニット２２は、切削ブレード２８を覆うブレードカバー２６と、ブレードカバー２６に接続された加工水供給ノズル３２と、をさらに備える。また、ブレードカバー２６の内側には、切削ブレード２８に加工水を噴射する加工水噴射ノズル（不図示）が設けられている。
加工水は、加工水供給ノズル３２等から切削ブレード２８に供給される。ブレードカバー２６は、末端が加工水供給ノズル３２等に通じた送液路を内蔵しており、送液路の始点に接続部３０を備える。接続部３０には、外部から加工水が供給される。
図４には、切削ブレード２８で切削されている第１デバイスウエーハ１１を模式的に示す斜視図が含まれており、図５（Ａ）には、切削ブレード２８で切削されている第１デバイスウエーハ１１を模式的に示す断面図が含まれている。
なお、図４に示す通り、第１デバイスウエーハ１１は、ダイシングテープ１７ａと、金属等で形成されたリングフレーム１７ｂと、と一体化されてもよい。すなわち、サポート基板３１に支持された第１デバイスウエーハ１１と、ダイシングテープ１７ａと、リングフレーム１７ｂと、が一体化されてフレームユニット１９が形成されてもよい。第１デバイスウエーハ１１は、フレームユニット１９に含まれた状態で切削されてもよい。ただし、切断ステップＳ４０はこれに限定されない。
切断ステップＳ４０では、サポート基板３１に支持された第１デバイスウエーハ１１を切削装置２０のチャックテーブル（不図示）に吸引保持させる。そして、スピンドル２８ａに接続された回転駆動源を作動させ、切削ブレード２８を所定の高さまで下降させる。そして、チャックテーブルと、切削ユニット２２と、を相対的に移動させつつ、回転する切削ブレード２８を第１分割予定ライン１３に沿って第１デバイスウエーハ１１に接触させる。すると、第１デバイスウエーハ１１が切削される。
切削装置２０は、第１デバイスウエーハ１１を通して表面１１ａ側を撮像できる撮像ユニット（不図示）を備える。切削装置２０では、撮像ユニットにより第１デバイスウエーハ１１が検出され、第１デバイスウエーハ１１が第１分割予定ライン１３に沿って切削され、第１デバイスウエーハ１１に切断溝１３ａが形成される。第１デバイスウエーハ１１の全て第１分割予定ライン１３に沿って切断溝１３ａが形成されると、第１デバイスウエーハ１１が個々のチップに分割される。
ここで、切削ブレード２８の高さと、切断溝１３ａと、の関係について説明する。第１デバイスウエーハ１１の最下端である表面１１ａよりも低い位置に切削ブレード２８の最下端を位置付けて切削ブレード２８で第１デバイスウエーハ１１を切削すると、第１デバイスウエーハ１１を切断できる。すなわち、切削ブレード２８をサポート基板３１に到達させると、第１デバイスウエーハ１１を確実に切断できる。
このとき、切削ブレード２８の最下端がサポート基板３１の裏面３１ｂに達しなければ、サポート基板３１が分割されない。この場合、切断され個片化された第１デバイスウエーハ１１がまとめて引き続きサポート基板３１に支持され続ける。また、切削ブレード２８の最下端がサポート基板３１の裏面３１ｂに達していると、第１デバイスウエーハ１１とともにサポート基板３１が切断される。この場合、個片化された複数の第１デバイスウエーハ１１を個別に自由に取り扱えるため、チップの再配置が可能となる。
まず、切断ステップＳ４０で形成された切断溝１３ａがサポート基板３１を切断しない場合を例に、本実施形態に係る積層デバイスチップの製造方法の以後のステップを説明する。そして、切断溝１３ａでサポート基板３１が切断される場合における本実施形態に係る積層デバイスチップの製造方法の以後のステップについては、その後に詳述する。
本実施形態に係る積層デバイスチップの製造方法では、切断ステップＳ４０の後に、切断された第１デバイスウエーハ１１を第２デバイスウエーハ２１に貼り付ける貼り付けステップＳ５０を実施する。図５（Ｂ）は、第２デバイスウエーハ２１に貼り付けられた第１デバイスウエーハ１１を模式的に示す断面図である。
第１デバイスウエーハ１１を第２デバイスウエーハ２１に貼り付ける際には、サポート基板３１に支持された状態の第１デバイスウエーハ１１を第２デバイスウエーハ２１の上方に運ぶ。そして、第１デバイスウエーハ１１及びサポート基板３１を上下反転させ、第１デバイスウエーハ１１の裏面１１ｂを第２デバイスウエーハ２１の表面２１ａに対面させる。
ここで、第１デバイスウエーハ１１の表面１１ａに形成された第１デバイス１５と、第２デバイスウエーハ２１の表面２１ａに形成された第２デバイス２５と、の位置を合わせる。そして、第１デバイスウエーハ１１を下降させて第２デバイスウエーハ２１に貼り付ける。貼り付けステップＳ５０における両デバイスウエーハの貼り付けは、既存のＷｏＷプロセスと同様に、有機材料若しくは無機材料を介して、または、これらの材料を介さずに実施される。
ただし、第１デバイスウエーハ１１における第１デバイス１５の配置と、第２デバイスウエーハ２１における第２デバイス２５の配置と、が対応していない場合、この方法ではすべての第２デバイス２５にそれぞれ対応する第１デバイス１５を配設できない。そのため、後述のようにサポート基板３１を切断して、チップ化された個々の第１デバイス１５を第２デバイス２５に再配置する。
なお、貼り付けステップＳ５０では、第１デバイスウエーハ１１の第１デバイス１５と、第２デバイスウエーハ２１の第２デバイス２５と、電極や配線層等を介して電気的に接続してもよい。第１デバイス１５と第２デバイス２５の接続は、既存の方法により実施されるとよい。
貼り付けステップＳ５０の次に、切断された第１デバイスウエーハ１１からサポート基板３１を剥離する剥離ステップＳ６０を実施する。図６（Ａ）は、剥離ステップＳ６０で第１デバイスウエーハ１１からサポート基板３１が剥離される様子を模式的に示す断面図である。
上述の一体化ステップＳ２０で、接着材３３により第１デバイスウエーハ１１にサポート基板３１を貼着していた場合、剥離ステップＳ６０では、接着材３３の接着力を低下させる処理を実施することが好ましい。これにより、剥離ステップＳ６０ではサポート基板３１を第１デバイスウエーハ１１から容易に剥離できるようになる。ここで、接着材３３の接着力を低下させる処理は、接着材３３の性質に適した方法により実施される必要がある。
例えば、接着材３３が熱可塑性樹脂で形成されている場合、接着材３３を加熱して接着力を低下させるとよい。より詳細には、サポート基板３１、第１デバイスウエーハ１１、第２デバイスウエーハ２１の一体物をホットプレートに載せ、これらを通してホットプレートにより接着材３３を加熱する。また、サポート基板３１等にヒートガン等により熱風を噴射したり、赤外線を照射したりして接着材３３を加熱してもよい。
また、接着材３３がＵＶ硬化樹脂により構成される場合、サポート基板３１を通して接着材３３に紫外線を照射するとよい。この場合、サポート基板３１は紫外線を透過する材料で構成されている必要がある。剥離ステップＳ６０における接着材３３の接着力を低下させる処理はこれらに限定されず、さらに他の方法により実施されてもよい。当該処理の他の例については、後に詳述する。
剥離ステップＳ６０では、その後に、図６（Ａ）に示すようにサポート基板３１を第１デバイスウエーハ１１から剥離する。すると、第２デバイスウエーハ２１に個片化された第１デバイスウエーハ１１が支持された状態となる。このように、第１デバイスウエーハ１１は、薄化され個片化された後で常にサポート基板３１と第２デバイスウエーハ２１の一方または両方に支持され続ける。そのため、薄化ステップＳ３０において第１デバイスウエーハ１１が１０μｍ以下に薄化された場合でも取り扱いは容易である。
本実施形態に係る積層デバイスチップの製造方法では、剥離ステップＳ６０の後、第２デバイスウエーハ２１を第２分割予定ライン２３（図１（Ｂ）参照）に沿って分割することで個々の積層デバイスチップを形成する分割ステップＳ７０を実施する。図６（Ｂ）は、分割されている第２デバイスウエーハ２１を模式的に示す断面図である。
分割ステップＳ７０における第２デバイスウエーハ２１の分割には、例えば、円環状の切削ブレードが装着された切削装置、被加工物にレーザビームを照射して被加工物をレーザ加工できるレーザ加工装置等の加工装置を使用できる。
以下、図４及び図５（Ａ）で説明した切削ユニット２２を含む切削装置２０と同様に構成される切削ユニット２２ａを含む切削装置で第２デバイスウエーハ２１を分割する場合を例に説明するが、分割ステップＳ７０はこれに限定されない。なお、切削ユニット２２の上述の説明は、切削ユニット２２ａの説明として適宜参照できる。
図６（Ｂ）に示す切削ユニット２２ａは、スピンドル２８ｃと、スピンドル２８ｃの先端に固定された切削ブレード２８ｂと、を備える。図６（Ｂ）では、切削ユニット２２ａの切削ブレード２８ｂの刃厚が切断ステップＳ４０で使用された切削装置２０の切削ブレード２８（図５（Ａ）参照）の刃厚よりも小さい場合について説明する。ただし、切削ブレード２８ｂの刃厚はこれに限定されない。
分割ステップＳ７０では、回転する切削ブレード２８ｂを第２分割予定ライン２３に沿って第２デバイスウエーハ２１に切り込ませる。特に、第１デバイスウエーハ１１に第１分割予定ライン１３に沿って形成された切断溝１３ａと重なる領域で切削ブレード２８ｂを第２デバイスウエーハ２１に切り込ませるとよい。このときに切削ブレード２８ｂの再下端の高さが第２デバイスウエーハ２１の裏面２１ｂ以下の高さとなるように、切削ブレード２８ｂの高さを予め調整しておく。
そして、すべての第２分割予定ライン２３に沿って切削ブレード２８ｂが第２デバイスウエーハ２１に切り込むと、第２デバイスウエーハ２１に分割溝２３ａが形成され、それぞれ第１デバイス１５及び第２デバイス２５を備える積層デバイスチップ３５が製造される。ここで、製造の過程において第１デバイスウエーハ１１が１０μｍ以下の厚みに薄化されていても、第１デバイスウエーハ１１が適切に支持され続ける。そのため、極薄化されたチップを含む積層デバイスチップ３５を容易に製造できる。
なお、上述の積層デバイスチップの製造方法では、切断ステップＳ４０において第１デバイスウエーハ１１だけを切断しサポート基板３１を切断しない場合について説明した。しかしながら、切断ステップＳ４０ではサポート基板３１が第１デバイスウエーハ１１とともに完全に切断されてもよく、ともに切断されたサポート基板３１及び第１デバイスウエーハ１１を含むチップが形成されてもよい。以下、本実施形態に係る積層デバイスチップの製造方法の変形例について説明する。
なお、以下の積層デバイスチップの製造方法の変形例の説明では、上述の積層デバイスチップの製造方法から変更のない事項については説明を省略する。そのため、上述の各ステップの説明が適宜参照される。当該変形例に係る積層デバイスチップの製造方法では、まず、準備ステップＳ１０と一体化ステップＳ２０を実施する。そして、一体化ステップＳ２０では、接着材３３により第１デバイスウエーハ１１にサポート基板３１を貼着する。その後、薄化ステップＳ３０を実施して、第１デバイスウエーハ１１を薄化する。
次に、切断ステップＳ４０を実施する。図７（Ａ）は、切断ステップＳ４０を模式的に示す断面図である。図７（Ａ）に示す切断ステップＳ４０では、切削装置２０の回転する切削ブレード２８の再下端の高さ位置をサポート基板３１の裏面３１ｂの高さ位置以下とする。これにより、サポート基板３１を確実に切断する。
切断ステップＳ４０では、第１デバイスウエーハ１１の第１分割予定ライン１３に沿って第１デバイスウエーハ１１及びサポート基板３１を切削する。このとき、サポート基板３１が第１デバイスウエーハ１１と共に完全に切断されるため、個々のチップ３７が形成される。そして、各チップ３７では、薄化ステップＳ３０で薄化された第１デバイスウエーハ１１がサポート基板３１に引き続き支持されるため、薄化された第１デバイスウエーハ１１の取り扱いが容易である。
次に、貼り付けステップＳ５０が実施される。図７（Ｂ）は、貼り付けステップＳ５０で複数のチップ３７が貼り付けられた第２デバイスウエーハ２１を模式的に示す断面図である。貼り付けステップＳ５０では、第２デバイスウエーハ２１の表面２１ａに形成された第２デバイス２５の配置に合わせて個々のチップ３７の位置を調整しつつ、各チップ３７を第１デバイスウエーハ１１側から第２デバイスウエーハ２１の表面２１ａに載せる。
そして、各チップ３７において、第１デバイスウエーハ１１を第２デバイスウエーハ２１に貼り付ける。このように、切断ステップＳ４０でサポート基板３１を完全に切断して複数のチップ３７を形成し、このチップ３７を第２デバイスウエーハ２１に貼り付ける場合、第２デバイス２５の配置に関わらず第２デバイス２５に第１デバイス１５を積層できる。そのため、第１デバイスウエーハ１１における第１デバイス１５の配置と、第２デバイスウエーハ２１における第２デバイス２５の配置と、が合致している必要がない。
各チップ３７が第２デバイスウエーハ２１に貼り付けられると、各チップ３７においてサポート基板３１の裏面３１ｂ側が上方に露出する。そして、貼り付けステップＳ５０では、その後にサポート基板３１の裏面３１ｂにテープ３９（図８参照）を貼着する。このテープ３９は、第２デバイスウエーハ２１に貼り付けられた各チップ３７のすべてに貼着される。テープ３９は、次に説明する剥離ステップＳ６０において、各チップ３７の第１デバイスウエーハ１１からサポート基板３１をまとめて剥離させるために使用される。
テープ３９は、例えば、円形に形成されたフィルム状の基材と、基材上に設けられた粘着層（糊層）とを含む。基材は、ポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタラート等の樹脂でなる。また、粘着層は、エポキシ系、アクリル系、又はゴム系の接着剤等でなる。
次に、剥離ステップＳ６０を実施する。図８（Ａ）は、剥離ステップＳ６０を模式的に示す断面図である。剥離ステップＳ６０は上述の方法で接着材３３の接着力を低下させるとよい。または、剥離ステップＳ６０では、図８（Ａ）に示すようにテープ３９及びサポート基板３１を通して接着材３３にレーザビーム４０を照射して接着材３３の接着力を低下させてもよい。
接着材３３へのレーザビーム４０の照射には、図８（Ａ）に部分的に示すレーザ加工装置３４が使用されるとよい。レーザ加工装置３４は、被加工物を吸引保持できるチャックテーブル（不図示）と、チャックテーブルに吸引保持された被加工物にレーザビーム４０を集光できる加工ヘッド３６と、を備える。さらに、レーザ加工装置３４は、チャックテーブル及び加工ヘッド３６を相対的に移動できる加工送りユニットを備える。
レーザ加工装置３４は、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ等のレーザ発振器（不図示）を備える。そして、加工ヘッド３６にはレーザ発振器から出射したパルス発振のレーザビーム４０を接着材３３へと導く光学系が内蔵されており、光学系はレーザビームを集光させる集光レンズ等の光学素子を含む。加工ヘッド３６により接着材３３にレーザビーム４０が集光されると、接着材３３が変質して接着力が低下する。
剥離ステップＳ６０では、まず、レーザ加工装置３４のチャックテーブルに第２デバイスウエーハ２１等を載せ、チャックテーブルで第２デバイスウエーハ２１等を吸引保持する。次に、加工ヘッド３６とチャックテーブルの相対的な高さを調整することで、レーザビーム４０の集光点３８の高さ位置を接着材３３に合わせる。
その後、加工ヘッド３６から集光点３８にレーザビーム４０を集光させつつ、加工ヘッド３６及びチャックテーブルを相対的に移動させる。これによりレーザビーム４０を接着材３３の全域に走査し、接着材３３の全域において接着力を低下させる。
ここで、レーザビーム４０は、テープ３９及びサポート基板３１を通して接着材３３に照射される。そのため、レーザビーム４０は、テープ３９及びサポート基板３１を透過できる波長、かつ、接着材３３に吸収される波長であることが好ましい。逆に説明すると、テープ３９及びサポート基板３１にはレーザビーム４０が透過できる材料が使用されるとよく、接着材３３にはレーザビーム４０で変質して接着力が低下する材料が使用されるとよい。
例えば、接着材３３を設けるために、第１デバイスウエーハ１１の表面１１ａ側に熱硬化性樹脂を塗布し、サポート基板３１の表面３１ａ側に３Ｍ社製ＵＶ硬化型液体接着剤“Light-To-Heat-Conversion Release Coating”を塗布する。その後、第１デバイスウエーハ１１及びサポート基板３１が貼り合わされて接着材３３が設けられる場合、サポート基板３１の表面３１ａに塗布された液体接着剤に由来する部分にレーザビーム４０を照射すると、接着材３３の接着力が低下する。
また、例えば、積水化学工業株式会社製ＵＶ硬化型テープ“ＳＥＬＦＡ（登録商標）シリーズ”を第１デバイスウエーハ１１及びサポート基板３１で挟み、当該テープに所定の強度で紫外線を照射してこれを接着材３３とする。この場合、接着材３３に紫外線に属する波長のレーザビーム４０を照射すると、接着材３３の接着力が低下する。紫外線に属する波長成分を含むレーザビーム４０を使用する場合、サポート基板３１に紫外線を透過する材料を使用するとよい。
また、サポート基板３１にシリコンウエーハを用いる場合、剥離ステップＳ６０では赤外線に属する波長のレーザビーム４０を使用できる。ただし、テープ３９、サポート基板３１、接着材３３の材質と、レーザビーム４０の波長と、は以上の説明に限定されない。
レーザビーム４０を接着材３３の全域に照射し接着材３３の接着力を低下させた後、テープ３９を引き上げる。すると、図８（Ｂ）に示す通り、各チップ３７において第１デバイスウエーハ１１からテープ３９ごとサポート基板３１が剥離される。図８（Ｂ）は、第１デバイスウエーハ１１からサポート基板３１を剥離する様子を模式的に示す断面図である。
なお、剥離ステップＳ６０の後、分割ステップＳ７０よりも前に、第１デバイスウエーハ１１と重ならず第２デバイスウエーハ２１と重なる領域を封止樹脂で封止してもよい。ただし、第１デバイスウエーハ１１と重なるように封止樹脂が設けられることは排除されない。
図９（Ａ）は、第２デバイスウエーハ２１の表面２１ａ側を封止樹脂４１で封止した様子を模式的に示す断面図である。分割する前の第２デバイスウエーハ２１を封止樹脂４１で封止しておくと、分割ステップＳ７０で第２デバイスウエーハ２１が分割されたときに封止樹脂４１でパッケージ化された積層デバイスチップが得られる。
ここで、第１デバイスウエーハ１１と重ならず第２デバイスウエーハ２１と重なる領域とは、主に第２デバイスウエーハ２１の第２分割予定ライン２３と重なる領域である。別の角度から説明すると、この領域は、チップ化され第２デバイスウエーハ２１上に配設された個々の第１デバイスウエーハ１１の隙間から第２デバイスウエーハ２１の表面２１ａが露出している領域である。
なお、封止樹脂４１は当該領域を封止していれば第１デバイスウエーハ１１と重なる領域等のその他の領域にも設けられていてもよく、第１デバイスウエーハ１１が封止樹脂４１で封止されてもよい。さらに、封止樹脂４１を第２デバイスウエーハ２１に配設する前に、第２デバイスウエーハ２１上に配設された個々の第１デバイスウエーハ１１の上にさらに一つまたは複数の他のデバイスウエーハ（チップ）が積層されてもよい。
剥離ステップＳ６０を実施して封止樹脂４１で第２デバイスウエーハ２１を封止した後、分割ステップＳ７０を実施する。図９（Ｂ）は、分割ステップＳ７０を模式的に示す断面図である。図９（Ｂ）に示す通り封止樹脂４１が第２デバイスウエーハ２１に配設されている場合、切削ブレード２８ｂは第２デバイスウエーハ２１のみならず封止樹脂４１を切削する。これにより、封止樹脂４１で封止された積層デバイスチップ３５ａが得られる。
以上に説明する通り、切断ステップＳ４０で第１デバイスウエーハ１１に加えサポート基板３１を完全に切断すると、チップ化された第１デバイスウエーハ１１を第２デバイスウエーハ２１に貼り付けられる。そのため、第１デバイスウエーハ１１における第１デバイス１５の配置が第２デバイスウエーハ２１における第２デバイス２５の配置と一致していなくても、第１デバイス１５を第２デバイス２５に積層できる。
また、以上に説明する通り剥離ステップＳ６０においてレーザビーム４０を接着材３３に照射して接着材３３の接着力を低下させる場合、その他の構造物への熱的影響を最小限に抑えられる。
なお、ここまで、テープ３９をサポート基板３１に貼り付け、レーザビーム４０で接着材３３の接着力を低下させ、テープ３９を引き上げることでサポート基板３１を第１デバイスウエーハ１１から剥離させる場合について説明した。しかしながら、本実施形態に係る積層デバイスチップの製造方法では、さらに別の方法でサポート基板３１が第１デバイスウエーハ１１から剥離されてもよい。以下、本実施形態に係る積層デバイスチップの製造方法のさらに他の変形例について説明する。
以下、本実施形態に係る積層デバイスチップの製造方法のさらに次の変形例について説明する。説明の重複を避けるため、特段変更の必要のないステップについては説明を省略する。この変形例に係る積層デバイスチップの製造方法では、準備ステップＳ１０を実施し、一体化ステップＳ２０を実施し、薄化ステップＳ３０を実施して第１デバイスウエーハ１１を薄化し、切断ステップＳ４０を実施する。
ここで、一体化ステップＳ２０では、熱可塑性接着材により構成される接着材３３を使用して第１デバイスウエーハ１１にサポート基板３１を貼着する。そして、図７（Ａ）で説明したように、切断ステップＳ４０では、サポート基板３１を第１デバイスウエーハ１１と共に完全に切断してチップ３７を形成する。
次に、貼り付けステップＳ５０を実施する。貼り付けステップＳ５０では、図７（Ｂ）で説明したようにチップ３７を第１デバイスウエーハ１１側から第２デバイスウエーハ２１に載せ、第１デバイスウエーハ１１を第２デバイスウエーハ２１に貼り付ける。この場合においてもチップ３７を個々に第２デバイスウエーハ２１に貼り付けることも可能であるため、第２デバイス２５に対する第１デバイス１５の位置を個別に調整可能である。
貼り付けステップＳ５０では、その後に熱硬化性接着材で構成される接着材によりサポート基板３１の裏面３１ｂ側に回収用基板を貼着する。図１０（Ａ）には、熱硬化性接着材で構成される接着材４３によりサポート基板３１に回収用基板４５を貼着する様子が模式的に示されている。
例えば、回収用基板４５は、ガラス、セラミックス、金属等の材料で構成される硬質基板である。または、回収用基板４５は、デバイスが形成されていない半導体ウエーハや、デバイスチップの製造過程において検査で除外されたウエーハ等が使用されてもよい。
図１０（Ａ）に示すように、第２デバイスウエーハ２１、第１デバイスウエーハ１１、サポート基板３１、及び回収用基板４５の一体物では、熱可塑性接着材で構成された接着材３３と、熱硬化性接着材で構成された接着材４３と、が使用されている。より詳細には、熱可塑性接着材で構成された接着材３３は、第１デバイスウエーハ１１及びサポート基板３１を貼り付けている。その一方で、熱硬化性接着材で構成された接着材４３は、サポート基板３１及び回収用基板４５を貼り付けている。
このように性質の異なる接着材３３，４３を使用すると、第２デバイスウエーハ２１等を含む一体物を所定の温度に加熱することで、両者の接着力に差を生じさせることができる。これにより、次に説明する剥離ステップＳ６０において、第１デバイスウエーハ１１からサポート基板３１が剥離しやすくなる一方で、回収用基板４５がサポート基板３１から剥離されにくくなる。
ここで、熱可塑性接着材で構成された接着材３３には、例えば、Brewer Science Inc.製の“ZONEBOND（登録商標）”または“WAFERBOND（登録商標）”が使用可能である。また、熱硬化性接着材で構成された接着材４３には、例えば、ダウ・ケミカル・カンパニー製の“CYCLOTENE（登録商標）”に代表されるベンゾシクロブテン系の材料が使用可能である。ただし、接着材３３及び接着材４３はこれに限定されない。
次に、剥離ステップＳ６０を実施する。図１０（Ｂ）は、剥離ステップＳ６０においてサポート基板３１を第１デバイスウエーハ１１から剥離する様子を模式的に示す断面図である。剥離ステップＳ６０では、熱可塑性接着材で構成された接着材３３を加熱して熱可塑性接着材で構成された接着材３３の接着力を低下させ、第１デバイスウエーハ１１から回収用基板４５ごとサポート基板３１を剥離する。このとき、熱硬化性接着材で構成された接着材４３の接着力は低下しない。
例えば、第２デバイスウエーハ２１等を含む一体物をホットプレートに載せ、一体物を加熱する。または、この一体物に熱風を噴射して加熱を実施する。または、この一体物に赤外線を照射して加熱を実施する。ここで、一体物を加熱する際の目標となる所定の温度は、熱可塑性接着材で構成された接着材３３が軟化等する温度であり、接着材３３の接着力が低下する温度である。かつ、熱硬化性接着材で構成された接着材４３の接着力が低下しない温度である。
そして、接着材３３の接着力が低下した後に回収用基板４５を移動させると、第１デバイスウエーハ１１に貼り付けられていたサポート基板３１が剥離する。すなわち、切断されチップ３７の一部となっていたサポート基板３１が回収用基板４５に貼り付けられた状態でまとめて回収される。そのため、切断されたサポート基板３１の剥離が極めて容易である。その後、分割ステップＳ７０を実施して第２デバイスウエーハ２１を分割すると、積層デバイスチップが製造される。
このように、性質の異なる接着材３３，４３を使用すると、第２デバイスウエーハ２１を含む一体物を所定の温度に加熱し回収用基板４５を除去するだけで容易にサポート基板３１を剥離できる。この方法では高価なレーザ加工装置を使用する必要もないため、積層デバイスチップの製造コストを低減できる。さらに、サポート基板３１の回収に使用した回収用基板４５は、回収されたサポート基板３１を除去することで再利用可能となる。そのため、積層デバイスチップの製造コストをさらに低減できる。
以上に説明する通り、本実施形態に係るデバイスチップの製造方法によると、薄化された第１デバイスウエーハ１１がサポート基板３１と第２デバイスウエーハ２１の少なくとも一方に支持され続ける。そのため、第１デバイスウエーハ１１がその取り扱いが困難となるほどの厚さに薄化されても、第１デバイスウエーハ１１が安定的に支持され続ける。そのため、極薄化された第１デバイスウエーハ１１に由来するチップを含む積層デバイスチップ３５，３５ａの形成が可能となる。
なお、本発明は、上記の実施形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施形態では、図８（Ａ）に示すようにテープ３９を使用するとき、テープ３９を通して接着材３３にレーザビーム４０を照射する場合について説明した。すなわち、レーザビーム４０を接着材３３に照射する前にテープ３９をサポート基板３１に貼着する場合について説明した。しかしながら、本発明の一態様はこれに限定されない。
テープ３９は、接着材３３にレーザビーム４０を照射して接着材３３の接着力を低下させた後にサポート基板３１に貼着されてもよい。この場合、テープ３９にレーザビーム４０を通過させないため、テープ３９の材料の選択の幅が広くなる。すなわち、レーザビーム４０を吸収する材料をテープ３９に使用可能となる。逆に説明すると、接着材３３の接着力を低下させる際にテープ３９を通過できないレーザビーム４０でも使用可能となる。すなわち、レーザビーム４０の照射条件の選択の幅も広くなる。
その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
１１ 第１デバイスウエーハ
１１ａ 表面
１１ｂ 裏面
１１ｃ 外周部
１３ １分割予定ライン
１３ａ 切断溝
１５ 第１デバイス
１５ａ 機能層
１７ａ ダイシングテープ
１７ｂ リングフレーム
１９ フレームユニット
２１ 第２デバイスウエーハ
２１ａ 表面
２１ｂ 裏面
２３ 第２分割予定ライン
２３ａ 分割溝
２５ 第２デバイス
３１ サポート基板
３１ａ 表面
３１ｂ 裏面
３３ 接着材
３５，３５ａ 積層デバイスチップ
３７ チップ
３９ テープ
４１ 封止樹脂
４３ 接着材
４５ 回収用基板
２ 研削装置
４ チャックテーブル
４ａ 保持面
４ｂ テーブル回転軸
６ 研削ユニット
８ スピンドル
８ａ 回転軸
１０ ホイールマウント
１２ 研削ホイール
１４ ホイール基台
１６ 研削砥石
１８ 固定具
２０ 切削装置
２２，２２ａ 切削ユニット
２４ スピンドルハウジング
２６ ブレードカバー
２８，２８ｂ 切削ブレード
２８ａ，２８ｃ スピンドル
３０ 接続部
３２ 加工水供給ノズル
３４ レーザ加工装置
３６ 加工ヘッド
３８ 集光点
４０ レーザビーム

Claims (5)

  1. 複数のデバイスチップが積層された積層デバイスチップの製造方法であって、
    表面に互いに交差する複数の第１分割予定ラインが設定され該第１分割予定ラインで区画される各領域に第１デバイスが形成された第１デバイスウエーハと、表面に互いに交差する複数の第２分割予定ラインが設定され該第２分割予定ラインで区画される各領域に第２デバイスが形成された第２デバイスウエーハと、サポート基板と、を準備する準備ステップと、
    該第１デバイスウエーハの該表面に該サポート基板を貼り合わせて一体化する一体化ステップと、
    該一体化ステップの後、該第１デバイスウエーハを裏面側から加工して所定の厚みまで薄化する薄化ステップと、
    切断溝を該第１分割予定ラインに沿って形成して該第１デバイスウエーハを切断する切断ステップと、
    切断された該第１デバイスウエーハを該第２デバイスウエーハに貼り付ける貼り付けステップと、
    切断された該第１デバイスウエーハから該サポート基板を剥離する剥離ステップと、
    該第２デバイスウエーハを該第２分割予定ラインに沿って分割することで個々の積層デバイスチップを形成する分割ステップと、
    を含むことを特徴とする積層デバイスチップの製造方法。
  2. 該一体化ステップでは、接着材により該第１デバイスウエーハに該サポート基板を貼着し、
    該剥離ステップでは、該接着材の接着力を低下させ、該第１デバイスウエーハから該サポート基板を剥離する
    ことを特徴とする請求項１記載の積層デバイスチップの製造方法。
  3. 該一体化ステップでは、接着材により該第１デバイスウエーハに該サポート基板を貼着し、
    該切断ステップでは、該サポート基板を該第１デバイスウエーハと共に完全に切断してチップを形成し、
    該貼り付けステップでは、該チップを該第１デバイスウエーハ側から該第２デバイスウエーハに載せ、その後に該サポート基板にテープを貼着し、
    該剥離ステップでは、該テープ及び該サポート基板を通して該接着材にレーザビームを照射して該接着材の接着力を低下させ、該第１デバイスウエーハから該テープごと該サポート基板を剥離する
    ことを特徴とする請求項１記載の積層デバイスチップの製造方法。
  4. 該一体化ステップでは、熱可塑性接着材により該第１デバイスウエーハに該サポート基板を貼着し、
    該切断ステップでは、該サポート基板を該第１デバイスウエーハと共に完全に切断してチップを形成し、
    該貼り付けステップでは、該チップを該第１デバイスウエーハ側から該第２デバイスウエーハに載せ、その後に熱硬化性接着材により該サポート基板に回収用基板を貼着し、
    該剥離ステップでは、該熱可塑性接着材を加熱して該熱可塑性接着材の接着力を低下させ、該第１デバイスウエーハから該回収用基板ごと該サポート基板を剥離する
    ことを特徴とする請求項１記載の積層デバイスチップの製造方法。
  5. 該剥離ステップの後、該分割ステップよりも前に、該第１デバイスウエーハと重ならず該第２デバイスウエーハと重なる領域を封止樹脂で封止することを特徴とする請求項１から請求項４のいずれかに記載の積層デバイスチップの製造方法。
JP2022140484A 2022-09-05 2022-09-05 積層デバイスチップの製造方法 Pending JP2024035878A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022140484A JP2024035878A (ja) 2022-09-05 2022-09-05 積層デバイスチップの製造方法
CN202311091167.9A CN117650045A (zh) 2022-09-05 2023-08-28 层叠器件芯片的制造方法
US18/457,577 US20240079261A1 (en) 2022-09-05 2023-08-29 Method of manufacturing laminated device chips
TW112132986A TW202412090A (zh) 2022-09-05 2023-08-31 積層器件晶片之製造方法
KR1020230115463A KR20240033660A (ko) 2022-09-05 2023-08-31 적층 디바이스 칩의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022140484A JP2024035878A (ja) 2022-09-05 2022-09-05 積層デバイスチップの製造方法

Publications (1)

Publication Number Publication Date
JP2024035878A true JP2024035878A (ja) 2024-03-15

Family

ID=90045678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022140484A Pending JP2024035878A (ja) 2022-09-05 2022-09-05 積層デバイスチップの製造方法

Country Status (5)

Country Link
US (1) US20240079261A1 (ja)
JP (1) JP2024035878A (ja)
KR (1) KR20240033660A (ja)
CN (1) CN117650045A (ja)
TW (1) TW202412090A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943544B2 (ja) 2010-12-20 2016-07-05 株式会社ディスコ 積層デバイスの製造方法及び積層デバイス
JP6298720B2 (ja) 2014-06-09 2018-03-20 株式会社ディスコ 積層デバイスの製造方法

Also Published As

Publication number Publication date
CN117650045A (zh) 2024-03-05
KR20240033660A (ko) 2024-03-12
US20240079261A1 (en) 2024-03-07
TW202412090A (zh) 2024-03-16

Similar Documents

Publication Publication Date Title
JP2009021462A (ja) ウェーハの加工方法
JP2009010178A (ja) ウェーハの加工方法
TW201719745A (zh) 晶圓的加工方法
KR20170030035A (ko) 웨이퍼의 가공 방법
JP6815692B2 (ja) ウェーハの加工方法
JP2024035878A (ja) 積層デバイスチップの製造方法
JP2020123666A (ja) 被加工物の加工方法
JP2014053351A (ja) ウエーハの加工方法
JP7313775B2 (ja) ウェーハの加工方法
TWI805872B (zh) 晶圓的加工方法
TWI831886B (zh) 裝置晶片的製造方法
JP2023013004A (ja) 積層デバイスウェーハの形成方法
JP6991673B2 (ja) 剥離方法
JP7262903B2 (ja) キャリア板の除去方法
TW201935549A (zh) 晶圓之加工方法
JP2020035918A (ja) 被加工物の加工方法
JP7325903B2 (ja) ウェーハの加工方法
US20240128087A1 (en) Wafer processing method
US20230282486A1 (en) Wafer processing method
TW202410184A (zh) 晶圓的加工方法
KR20220157882A (ko) 웨이퍼의 가공 방법
TW202238711A (zh) 層積晶圓的加工方法
JP2022014181A (ja) 積層ウェーハの加工方法
JP2024035984A (ja) ウエーハの加工方法
TW202238861A (zh) 封裝元件的製造方法