TW201916312A - 封裝結構及晶片結構 - Google Patents

封裝結構及晶片結構 Download PDF

Info

Publication number
TW201916312A
TW201916312A TW106138056A TW106138056A TW201916312A TW 201916312 A TW201916312 A TW 201916312A TW 106138056 A TW106138056 A TW 106138056A TW 106138056 A TW106138056 A TW 106138056A TW 201916312 A TW201916312 A TW 201916312A
Authority
TW
Taiwan
Prior art keywords
conductive
die
active surface
layer
shield
Prior art date
Application number
TW106138056A
Other languages
English (en)
Other versions
TWI665775B (zh
Inventor
江家緯
方立志
林基正
朱哲民
林俊德
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Publication of TW201916312A publication Critical patent/TW201916312A/zh
Application granted granted Critical
Publication of TWI665775B publication Critical patent/TWI665775B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種封裝結構，其包括晶粒、多個第一導電連接件、與晶粒絕緣的第二導電連接件、重佈線路層以及導電屏蔽件。晶粒包括主動面、背面以及側壁，背面相對於主動面，側壁將主動面連接至背面。第一導電連接件位於晶粒的主動面上，且第一導電連接件電性連接至晶粒。第二導電連接件位於晶粒上且位於第一導電連接件旁邊。重佈線路層位於晶粒上且電性連接至第一導電連接件以及第二導電連接件。導電屏蔽件耦合至重佈線路層且圍繞第二導電連接件以及至少部分的側壁。晶粒與導電屏蔽件電性絕緣。一種晶片結構亦被提出。

Description

封裝結構及晶片結構
本發明是有關於一種封裝結構及晶片結構，且特別是有關於一種具有電磁干擾屏蔽（electromagnetic interference shielding；EMI shielding）的封裝結構及晶片結構。
近幾年來，半導體封裝技術的發展逐漸朝向體積較小、重量較輕、運作速度較快的產品邁進。然而，電磁干擾（electromagnetic interference；EMI）可能會對半導體封裝的運作產生負面的影響，而熱量可能會降低半導體封裝的效率甚至造成損壞。因此，隨著運作速度的增加以及封裝尺寸的減小，傳統的封裝技術在提供具有電磁干擾屏蔽以及散熱的半導體封裝方面，受到了嚴重的挑戰。
本發明提供一種封裝結構及晶片結構，其提供了具有可以有效控制電磁干擾的可靠結構。
本發明提供一種封裝結構，其包括晶粒、多個第一導電連接件、第二導電連接件、重佈線路層以及導電屏蔽件。晶粒包括主動面、背面以及側壁，背面相對於主動面，側壁將主動面連接至背面。第一導電連接件位於晶粒的主動面上，且第一導電連接件電性連接至晶粒。第二導電連接件位於晶粒上且位於第一導電連接件旁邊。第二導電連接件與晶粒電性絕緣。重佈線路層位於晶粒上且電性連接至第一導電連接件以及第二導電連接件。導電屏蔽件耦合至重佈線路層且圍繞第二導電連接件以及至少部分的側壁。晶粒與導電屏蔽件電性絕緣。
本發明提供一種晶片結構，其包括晶粒、多個第一接墊、第二接墊以及多個導電連接件。晶粒具有主動面。第一接墊位於晶粒的主動面上。第二接墊位於晶粒的主動面上並且位於多個第一接墊旁邊，第二接墊與晶粒電性絕緣。導電連接件位於晶粒的主動面上，且導電連接件電性連接至第一接墊以及第二接墊。晶粒藉由第一接墊電性連接至導電連接件。
在本發明的一實施例中，晶粒的主動面包括中心區以及圍繞中心區的周邊區，第一接墊位於中心區中，且第二接墊位於周邊區中。
在本發明的一實施例中，晶片結構更包括保護層。保護層暴露出晶粒的主動面，且保護層位於第二接墊以及晶粒的主動面之間，其中保護層將晶粒與第二接墊電性絕緣。
在本發明的一實施例中，晶片結構更包括介電層。介電層位於晶粒的主動面上，且介電層覆蓋第一接墊以及連接至第一接墊的部分導電連接件。
在本發明的一實施例中，晶片結構更包括介電層。介電層位於晶粒的主動面上，且介電層位於導電屏蔽件的開口內。
在本發明的一實施例中，晶片結構更包括保護層。保護層位於晶粒以及導電屏蔽件之間，且保護層將晶粒與導電屏蔽件以及第二接墊電性絕緣。
基於上述，由於導電屏蔽件連接至重佈線路層且圍繞晶粒，所以可以在封裝結構以及晶片結構中提供電磁干擾屏蔽的功能。因此，封裝結構以及晶片結構可以提升屏蔽效能以及散熱，而不會影響結構的可靠性（reliability）。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G是依據本發明一實施例的封裝結構的製造方法的剖面示意圖。請參照圖1A，提供晶圓1000。晶圓1000可以包括多個第一區1000a以及多個第二區1000b。各個第一區1000a可以被一個第二區1000b所包圍。在一些實施例中，可以從晶圓1000的主動面1000d，而在晶圓1000的第二區1000b上形成多個溝槽1000c。多個溝槽1000c可以藉由半切割製程（half-cut dicing process）、蝕刻製程或其他適宜的製程來形成。舉例而言，溝槽1000c可以位於各個晶粒的兩相對側或是圍繞各個晶粒，以使溝槽1000c可以於後續的製程中有助於將晶圓1000分離成單獨的晶粒。
在一些實施例中，晶圓1000的第二區1000b可以是電性絕緣的。舉例而言，可以藉由沉積製程（例如：塗覆製程、物理氣相沉積製程、化學氣相沉積製程）或其他適宜的製程，將絕緣材料（未繪示）共形（conformal）形成在主動面1000d以及溝槽1000c的內表面上。絕緣材料可以包括環氧樹脂、無機材料（例如：氧化矽、氮化矽等）、有機聚合物材料（例如：聚酰亞胺（polyimide），聚聚苯噁唑（polybenzoxazole）等）、光阻材料或其他適宜的絕緣材料。之後，絕緣材料可以被圖案化以形成保護層1100的圖案化保護層1120'。舉例而言，部分的絕緣材料可以藉由微影（lithography）以及蝕刻製程或其他適宜的製程移除，以形成多個開口1100a。在一些實施例中，圖案化保護層1120'可以覆蓋第二區1000b，並且藉由開口1100a暴露出第一區1000a。
在一些其他實施例中，可以藉由電鍍製程或其他適宜的製程，以在晶圓1000的主動面1000d上形成多個第一接墊1070以及多個第二接墊1080。舉例而言，第一接墊1070可以形成在對應於第一區1000a的開口1100a中。在一些實施例中，第一接墊1070可以被稱為凸塊接墊，以在電路設計中作為傳輸電子信號或電源的用途。第二接墊1080可以形成在圖案化保護層1120'上，並位於第二區1000b的周圍區域，且遠離溝槽1000c。在一些實施例中，第二接墊1080可以被稱為接地接墊（ground pad）。第一接墊1070以及第二接墊1080的材質可以包括銅、鋁、錫、金、鎳或其他適宜的導電材料。
請參照圖1B，多個導電連接件2000可以形成在晶圓1000的主動面1000d上。多個導電連接件2000可以藉由打線接合（ wire bonding）、電鍍製程或其他適宜的製程來形成。舉例而言，導電連接件2000可以包括多個第一導電連接件2100以及多個第二導電連接件2200，第一導電連接件2100形成在第一接墊1070上，且第二導電連接件2200形成在第二接墊1080上。換句話說，晶圓1000可以藉由圖案化保護層1120'以與第二導電連接件2200電性絕緣。在一些實施例中，導電連接件2000可以是導電打線柱（conductive stud bump）（例如：銅導電打線柱、金導電打線柱等）或導電柱（例如銅柱、金柱等）或上述之組合。導電連接件2000可以為其他可能的形式和形狀，於本發明中並不加以限制。在一些其他實施例中，第一導電連接件2100以及所對應的第一接墊1070可以藉由相同的製程及/或用相同的材料所形成。類似地，第二導電連接件2200以及所對應的第二接墊1080可以藉由相同的製程及/或用相同的材料所形成。
請參照圖1C，可以在晶圓1000的主動面1000d上形成感光材料1200'，感光材料1200'例如是含有環氧樹脂的光阻材料。光阻材料可以藉由沉積製程（例如：塗覆製程、物理氣相沉積製程、化學氣相沉積製程）或其他適宜的製程形成。感光材料1200'可以包括中心部分1200'a以及周邊部分1200'b，中心部分1200'a位於第一區1000a上，周邊部分1200'b位於第二區1000b上且耦合至中心部分1200'a。在一些實施例中，中心部分1200'a可以包封第一導電連接件2100，且周邊部分1200'b可以包封第二導電連接件2200。之後，可以對感光材料1200'進行曝光製程。舉例而言，在曝光製程中可以使用遮罩（未繪示）。值得注意的是，感光材料1200'可以包括正光阻或負光阻，只要周邊部分1200'b可以被移除，且中心部分1200'a可以仍在晶圓1000的主動面1000d上，以用於後續的製程。
在一些實施例中，可以在晶圓1000的主動面1000d上進行薄化製程（例如：研磨製程、拋光製程或其他適宜的製程），以在進行曝光製程之後減小結構的厚度。舉例而言，可以移除部分包括第一導電連接件2100以及第二導電連接件2200的導電連接件2000。在進行薄化製程之後，第一導電連接件2100遠離於第一接墊1070的頂面（未標示）以及第二導電連接件2200遠離於第二接墊1080的頂面（未標示）可以是共面（coplanar）。在一些其他實施例中，部分的感光材料1200'可以在減薄製程中被移除，以使感光材料1200'遠離於主動面1000d的頂面（未標示）可以與第一導電連接件2100的頂面以及第二導電連接件2200的頂面如圖1C所繪示般地共面。在一些實施例中，在進行薄化製程之後，感光材料1200'可以暴露出部分的第一導電連接件2100以及部分的第二導電連接件2200，以作為之後進一步的電性連接。在一些其他實施例中，感光材料1200'的曝光製程可以在薄化製程之後進行。
請參照圖1D，可以在感光材料1200'上形成重佈線路層3000，以電性連接至第一導電連接件2100以及第二導電連接件2200。換句話說，重佈線路層3000可以形成在晶圓1000的主動面1000d上。第一導電連接件2100可以將晶圓1000電性連接至重佈線路層3000。在一些實施例中，在形成重佈線路層3000期間，可以形成信號傳輸圖案3100以及接地圖案3200。信號傳輸圖案3100以及接地圖案3200可以電性連接至導電連接件2000。在一些實施例中，接地圖案3200可以形成在信號傳輸圖案3100的外圍。
舉例而言，可以藉由沉積製程、微影以及蝕刻製程或其他適宜的製程，以在感光材料1200'的頂面上形成圖案化的導電層（未繪出）。在一些實施例中，電性連接到第一導電連接件2100的部分圖案化導電層可以被稱為信號傳輸圖案3100，且電性連接到第二導電連接件2200的另一部分圖案化導電層可以被稱為接地圖案3200。信號傳輸圖案3100以及接地圖案3200可以形成於相同或不同的圖案化導電層中。信號傳輸圖案3100以及接地圖案3200的形成順序於本發明中並不加以限制。
重佈線路層3000可以更包括圖案化介電層3300。舉例而言，在形成信號傳輸圖案3100及/或接地圖案3200之後，可以在其上形成圖案化介電層3300，以使信號傳輸圖案3100及/或接地圖案3200可以嵌入於圖案化介電層3300中。在一些實施例中，圖案化介電層3300可以形成於信號傳輸圖案3100及/或接地圖案3200之前。在一些其他實施例中，上述的步驟可以重覆多次，以形成電路設計所要需的多層（multi-layered）重佈線路層。最上面的圖案化介電層3300可以具有開口，且開口至少暴露出部分的最上面的信號傳輸圖案3100，以作為進一步地電性連接。在一些實施例中，信號傳輸圖案3100可以包括球下金屬圖案（Under bump metallurgy；UBM），球下金屬圖案形成在最上面的圖案化介電層3300的開口上，以用於後續的植球製程。
在一些實施例中，多個導電端子4000可以形成在重佈線路層3000的信號傳輸圖案3100上，以使導電端子4000可以藉由重佈線路層3000以及第一導電連接件2100電性連接至晶圓1000。舉例而言，導電端子4000可以包括導電球、導電柱、導電凸塊或上述之組合。導電端子4000可以藉由植球製程、電鍍製程或其他適宜的製程來形成。導電端子4000可以為其他可能的形式和形狀，於本發明中並不加以限制。在一些實施例中，可以選擇性地進行焊接製程（soldering process）以及迴焊製程（reflowing process），以提升導電端子4000與重佈線路層3000之間的附著力。
請參照圖1E，可以移除部分的晶圓1000，以形成多個晶粒100。舉例而言，可以在晶圓1000相對於主動面1000d的背面（未繪示）上進行研磨製程，以移除部分的晶圓1000，直到形成各別的晶粒100。可以藉由其他可行的製程來形成晶粒100。在一些實施例中，在形成晶粒100之前，可以將晶圓1000上下翻轉，以配置在作為暫時性支撐的載板1001上。其他合適的材料也可以作為載板1001，只要所述材料能夠承載在其之上所形成的封裝結構且能夠承受後續的製程即可，於本發明中並不加以限制。在一些其他實施例中，可以在載板1001上形成去黏合層1002，去黏合層1002例如是光熱轉換（light to heat conversion；LTHC）離型層或其他適宜材料，以於之後的製程中提升載板1001以及重佈線路層3000的離型性（releasability）。在一些其他實施例中，部分的圖案化保護層1120'可以在研磨製程時與部分的晶圓1000一併移除。如此一來，圖案化保護層1120'可以不是連續的膜層，以形成保護層1100的多個第一部分1120。
在一些實施例中，每個晶粒100可以包括主動面102、側壁104以及背面106，晶粒100的主動面102可以為晶圓1000的主動面1000d的一部分，側壁104接到至主動面102，背面106相對於主動面102。保護層1100的第一部分1120可以覆蓋側壁104以及部分主動面102上，其中第二導電連接件2200位於前述的部分主動面102上。晶粒100可以藉由第一導電連接件2100電性連接至重佈線路層3000，且藉由保護層1100的第一部分1120與第二導電連接件2200電性絕緣。導電端子4000可以藉由重佈線路層3000以及第一導電連接件2100電性連接至晶粒100。
由於在晶圓1000的背面進行研磨製程，因此可以暴露出感光材料1200'中至少一部分的周邊部分1200’b。之後，可以藉由顯影製程（developing process）移除周邊部分1200'b，以使感光材料1200'的中心部分1200'a可以仍位於各個晶粒100以及重佈線路層3000之間。在一些實施例中，在顯影之後，覆蓋第一導電連接件2100的中心部分1200'a可以被稱為介電層1200。由於移除感光材料1200'的周邊部分1200'b，因此可以暴露出位於第二接墊1080上的第二導電連接件2200。
請參照圖1F，可以藉由層壓製程（lamination process）或其他適宜的製程，以形成保護層1100的第二部分1140，且第二部分1140覆蓋各個晶粒100的背面106。第二部分1140可以連接至第一部分1120。保護層1100的第二部分1140的材質可以與保護層1100的第一部分1120的材質相同或相似。在形成第二部分1140之後，各個晶粒100可以被保護層1100電性絕緣。在一些實施例中，在形成保護層1100的第二部分1140之後，可以在重佈線路層3000上形成導電屏蔽件5000，且導電屏蔽件5000共形覆蓋保護層1100的第一部分1120以及第二部分1140。導電屏蔽件5000可以與晶粒100電性絕緣。在一些實施例中，導電屏蔽件5000可以覆蓋位於第二接墊1080上的第二導電連接件2200。導電屏蔽件5000藉由第二導電連接件2200電性連接至重佈線路層3000的接地圖案3200，以屏蔽晶粒100而避免受到電磁干擾。在一些其他實施例中，導電屏蔽件5000可以提供放散熱功能，且可以有效地排出從晶粒100所產生的熱量。 舉例而言，導電屏蔽件5000可以包括藉由注射製程（injecting process）、塗佈製程或其他適宜的製程所形成的導電材料（例如：銅、鋁、錫、金、合金等類似物）。
請參照圖1G，可以藉由單一化製程（singulation process）（如：切割），並可以移除載板1001，以形成封裝結構10。舉例而言，可以例如將紫外光雷射、可見光或熱等外部能量施加到至去黏合層1002，以移除載板1001。也可以對載板1001進行其他適宜的移除製程。值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。舉例而言，單一化後的介電層被稱為介電層120，單一化後的第一導電連接件被稱為第一導電連接件210，單一化後的重佈線路層被稱為重佈線路層300等，諸如此類。其他單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述。
在進行單一化製程之後，封裝結構10可以包括晶粒100、第一導電連接件210、第二導電連接件220、重佈線路層300以及導電屏蔽件500。晶粒100具有主動面102。第一導電連接件210位於主動面102上且電性連接至晶粒100。第二導電連接件220位於晶粒100上，且進一步圍繞位於晶粒100上的第一導電連接件210。重佈線路層300位於晶粒100上。導電屏蔽件500與重佈線路層300耦合，且進一步圍繞圍繞晶粒100。第二導電連接件220可以與晶粒100電性絕緣。重佈線路層300可以電性連接至第一導電連接件210以及第二導電連接件220。晶粒100可以與導電屏蔽件500電性絕緣。
在一些實施例中，封裝結構10還可以包括保護層110、介電層120以及導電端子400。保護層110部分覆蓋主動面102的周邊區，並暴露出主動面102的中心區。介電層120位於晶粒100的主動面102，且包封第一導電連接件210。導電端子400位於重佈線路層300遠離於晶粒100的表面上。晶粒100可以藉由保護層110與導電屏蔽件500以及第二導電連接件220電性絕緣。晶粒100還可以包括側壁104以及背面106。側壁104耦合至主動面102，且背面106相對於主動面102。舉例而言，保護層110可以包括第一部分112以及第二部分114。第一部分112覆蓋晶粒100的側壁104以及部分的主動面102。第二部分114耦合至第一部分112，且覆蓋晶粒100的背面106。導電屏蔽件500可以覆蓋保護層110至少一部分的第一部分112以及第二部分114。導電端子400可以藉由重佈線路層300以及第一導電連接件210與晶粒100電性連接。
在一些實施例中，重佈線路層300可以包括信號傳輸圖案310以及接地圖案320。信號傳輸圖案310耦合至第一導電連接件210。接地圖案320耦合至第二導電連接件220。舉例而言，晶粒100可以包括中心區CR以及圍繞中心區CR的周邊區PR。第一導電連接件210可以位於晶粒100的中心區CR內的主動面102上。圍繞第一導電連接件210的第二導電連接件220可以位於晶粒100的周邊區PR內。介電層120可以位於晶粒100的中心區CR內。封裝結構10還可以包括圍繞晶粒100的導電屏蔽件500，以用於提供電磁干擾屏蔽功能及/或散熱功能。除此之外，封裝結構10的保護層110包括第一部分112以及第二部分114，且可以電性絕緣晶粒100並提供保護。此外，在封裝結構10中，由於第二導電連接件220位於在周邊區PR內且耦合至接地圖案320，且第一導電連接件210位於中心區CR內且耦合至信號傳輸圖案310。如此一來，可以簡化封裝結構10，而使封裝結構10的封裝設計可以小型化。
圖2是依據本發明一實施例的晶片結構的剖面示意圖。請參照圖2，晶片結構20的製造過程與圖1A至圖1G的實施例類似。晶片結構20可能需要與各種高階元件應用（high-end device applications）以及先進前端技術節點（advanced front-end technology node）相容，而前述的高階元件應用以及先進前端技術節點可能需要電磁干擾屏蔽功能及/或散熱功能。
舉例而言，晶片結構20可以包括晶粒100、第一接墊107、第二接墊108以及導電連接件200。晶粒100具有主動面102。第一接墊107位於主動面102上。第二接墊108位於主動面102上且圍繞第一接墊107。導電連接件200位於主動面102上且電性連接至第一接墊107以及第二接墊108。舉例而言，第二接墊108可以與晶粒100電性絕緣。晶粒100可以藉由第一接墊107電性連接至導電連接件200。
在一些實施例中，晶粒100的主動面102可以包括中心區CR以及圍繞中心區CR的周邊區PR。第一接墊107可以位於中心區CR中，且第二接墊108可以位於周邊區PR中。在一些實施例中，晶片結構20可以包括部分覆蓋晶粒100的保護層110。舉例而言，保護層110可以位於晶粒100的主動面102以及第二接墊108之間，且位於連接於晶粒100連接於主動面102的側壁以及導電屏蔽件500之間。在一些實施例中，介電層120可以位於晶粒100的主動面102上，且覆蓋第一接墊107以及連接至第一接墊107的部分導電連接件200。在一些其他實施例中，導電屏蔽件500具有開口500a，且導電屏蔽件500可以包封且電性絕緣於晶粒100。舉例而言，開口500a可以暴露出部份的主動面102，其中第一接墊107以及連接至第一接墊107的部分導電連接件200位於開口500a所暴露出的部份主動面102上。介電層120可以位於開口500a中。保護層110可以位於晶粒100和導電屏蔽件500之間，以將晶粒100以及導電屏蔽件500彼此電性絕緣。晶片結構20還包括圍繞晶粒100的導電屏蔽件500，以用於提供電磁干擾屏蔽功能及/或提升散熱功能。除此之外，覆蓋晶粒100的保護層110可以將晶粒100與部分導電連接件200以及導電屏蔽件500電性絕緣，且還可以保護晶粒100。
圖3A至圖3E是依據本發明一實施例的封裝結構的製造方法的剖面示意圖。值得注意的是，部分的製造過程與圖1A至圖1B所繪示的製造過程相同或相似，為求簡潔，於此不加以贅述。此外，感光材料1200'可以形成在晶圓1000上，以於後續的曝光製程中被曝光。形成以及曝光的製程可以類似於圖1C所繪示的製程，為求簡潔，於此不加以贅述。
請參照圖3A，在進行感光材料1200'的曝光製程之後，晶圓可以配置在作為暫時性支撐的載板1001'上。其他合適的材料也可以作為載板1001'，只要所述材料能夠承載在其之上所形成的封裝結構且能夠承受後續的製程即可，於本發明中並不加以限制。在一些實施例中，去黏合層（未繪示）可以位於載板1001'以及晶圓之間，以提升於後續過程中的離型性。之後，可以藉由例如切割製程（dicing process）或其他適宜的分離製程，以將晶圓分離成單一的晶粒100。在一些實施例中，例如可以用將晶粒100之間的空間（未繪示）擴大的方式來重組晶粒100，以用於後續的製程。接下來，可以在相鄰晶粒之間的空間中形成密封體6000，且密封體6000圍繞各個晶粒100，以提升封裝結構的剛性。換句話說，密封體6000可以圍繞感光材料1200'的周邊部分1200'b。舉例而言，密封體6000可以是藉由模塑製程（molding process）所形成的模塑化合物（molding compound）。在一些實施例中，密封體6000可以是由例如是環氧樹脂（epoxy）或其他適宜樹脂等絕緣材料所形成。
在一些實施例中，在形成密封體6000之後，可以在密封體6000上進行薄化製程（例如：研磨製程、拋光製程或其他適宜的製程），以減小結構的厚度。舉例而言，可以在薄化製程中移除部分包括第一導電連接件2100以及第二導電連接件2200的導電連接件2000。在一些實施例中，在進行薄化製程之後，密封體6000的頂面6000a可以與導電連接件2000的頂面以及感光材料1200的頂面共面，其中密封體6000的頂面6000a相對於載板1001'，導電連接件2000的頂面相對於晶粒100，且感光材料1200的頂面相對於晶粒100。
請參照圖3B，重佈線路層3000可以包括信號傳輸圖案3100、接地圖案3200以及圖案化介電層3300。信號傳輸圖案3100耦合至第一導電連接件2100。接地圖案3200耦合至第二導電連接件2200。圖案化介電層3300位於密封體6000的頂面6000a上。在一些實施例中，導電端子4000可以位於重佈線路層3000上，且導電端子4000可以藉由重佈線路層3000以及第一導電連接件2100電性連接至晶粒100。換句話說，晶粒100可以利用重佈線路層3000來扇出（fan out）導電端子4000。重佈線路層3000以及導電端子4000的形成方式可以類似於圖1D中所提及的形成方式，故於此不加以贅述。在形成導電端子4000之後，可以將載板1001'從晶粒100以及密封體6000分離。
請參照圖3C，可以將晶粒100上下翻轉，以配置在載板1001上。在一些實施例中，去黏合層1002可以形成於載板1001上，以用於結合至重佈線路層3000。在一些其他實施例中，可以藉由例如研磨製程或其他適宜的製程以移除部分的晶粒100，以暴露出感光材料1200'的部分的周邊部分1200'b。之後，周邊部分1200’b可以藉由例如顯影製程移除，以形成介電層1200。介電層1200的形成方式可以類似於圖1E中所提及的形成方式，故於此不加以贅述。如此一來，在進行完周邊部分1200'b的移除製程之後，密封體6000可以與介電層1200間隔開。
請參照圖3D，形成保護層1100的第二部分1140，以覆蓋晶粒100的背面106。在形成保護層1100的第二部分1140之後，可以在重佈線路層3000上形成導電屏蔽件5000，且導電屏蔽件5000覆蓋第二導電連接件2200、保護層1100的第一部分1120以及第二部分1140。保護層1100的第二部分1140以及導電屏蔽件5000的形成方式可以類似於圖1F中所提及的形成方式。於此不加以贅述。在一些實施例中，密封體6000可以形成在重佈線路層3000上，且在形成導電屏蔽件5000之後圍繞導電屏蔽件5000。舉例而言，在形成如圖1F所示的導電屏蔽件5000之後，可以在晶粒100之間進行切割製程以及重組製程，以擴大相鄰晶粒100之間的空間。密封體6000可以形成在相鄰晶粒100之間的空間中，並圍繞各個晶粒100。在一些替代實施例中，導電端子4000可以在形成導電屏蔽件5000之後形成。
請參照圖3E，可以藉由單一化製程，並可以移除載板1001，以形成封裝結構30。單一化製程以及載板1001的移除製程可以類似於圖1G中提及的製程。於此不加以贅述。值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述。
封裝結構30以及封裝結構10之間的差異在於：封裝結構30的密封體600可以位於重佈線路層300上，且圍繞導電屏蔽件500。導電屏蔽件500可以位於密封體600以及晶粒100之間。導電屏蔽件500以及部分的重佈線路層300可以位於密封體600兩相對側。換句話說，導電屏蔽件500可以覆蓋密封體600的頂面以及側面，其中側面連接至頂面，而重佈線路層300可以覆蓋密封體600的底面，其中底面相對於頂面。如此一來，密封體600可以側向地包封晶粒100以保護晶粒100。
圖4是依據本發明一實施例的封裝結構的剖面示意圖。封裝結構40的製造過程與封裝結構30的製造過程類似。其差別在於：在執行單一化製程之前，可以在導電屏蔽件上形成多個接觸接墊，且接觸接墊藉由導電屏蔽件電性連接至重佈線路層。此外，密封體相對於重佈線路層的表面可以被導電屏蔽件暴露。請參照圖4，在進行單一化製程之後，可以形成包括接觸接墊700的封裝結構40。在一些實施例中，導電屏蔽件500可以共形覆蓋保護層110的第一部分112，且暴露出保護層110的第二部分114。舉例而言，密封體600面向接觸接墊700的頂面可以與導電屏蔽件500面向接觸接墊700的表面共面。接觸接墊700可以藉由導電屏蔽件500以及第二導電連接件220耦合至接地圖案320。接觸接墊700可以在層疊封裝（Package-on-Package；PoP）結構中，作為進一步電性連接的接地接墊。在一些其他實施例中，接觸接墊700可形成在導電屏蔽件500以及密封體600上，以覆蓋導電屏蔽件500以及密封體600。接觸接墊700可以與最外面的導電端子400對準，以與其他封裝結構堆疊。舉例而言，半導體封裝結構（未繪示）可以藉由接觸接墊700或導電端子400與封裝結構30堆疊，以形成層疊封裝結構。因此，產品可以具有多種可能。在一些實施例中，部分的密封體 600可以部分地覆蓋第二導電連接件220。
圖5A至圖5F是依據本發明一實施例的封裝結構的製造方法的剖面示意圖。請參照圖5A，圖5A的製造過程與圖1A的製造過程類似，故詳細的過程於此不加以贅述。本實施例的實施方式與圖1所繪示的實施方式差異在於：在圖5A中，晶種層1090可以共形形成在圖案化保護層1120'上。舉例而言，在晶圓1000上形成圖案化保護層1120'之後，可以藉由沉積製程、微影以及蝕刻製程或其他適宜的製程，以將晶種層1090共形覆蓋於圖案化保護層1120'上。晶種層1090的材質可以是銅、金、鎳或其合金，但本發明不限於此。在一些實施例中，晶種材料（未繪示）可以共形地形成在絕緣材料上。接著，晶種材料以及絕緣材料可以被圖案化，以形成晶種層1090以及圖案化保護層1120'。晶種層1090以及圖案化保護層1120'可以暴露出晶圓1000的第一區1000a。換句話說，晶種層1090可以包括對應於開口1100a的開口（未繪示）。在一些其他實施例中，在形成晶種層1090之後，可以在主動面1000d上以及在開口1100a內形成第一接墊1070。第一接墊1070的材質以及形成方式可以類似於圖1A中所提及的材質以及形成方式，故於此不加以贅述。
請參照圖5B，導電連接件2000可以對應地形成在主動面1000d的第一區1000a以及第二區1000b上，且導電連接件2000包括第一導電連接件2100以及第二導電連接件2200。換句話說，第一導電連接件2100可以形成在第一接墊1070上，且第二導電連接件2200可以形成在晶種層1090上。第一導電連接件2100以及第二導電連接件2200的材質以及形成方式可以類似於圖1B中所提及的材質以及形成方式，故於此不加以贅述。在本實施例中，晶種層1090可以提供與圖1B所示的第二接墊1080相同的功能，及/或在後續製程中形成導電屏蔽。
請參照圖5C，介電層1200可以藉由微影製程形成在晶圓1000的主動面1000d的第一區1000a上。舉例而言，感光材料（未繪示）可以形成在主動面1000d上。接著，感光材料可以藉由曝光和顯影製程以圖案化，而形成介電層1200。在一些實施例中，在形成介電層1200之後，相較於晶種層1090與第二導電連接件2200的整體高度及/或第一接墊1070與第一導電連接件2100的整體高度，介電層1200具有較小的厚度。
請參照圖5D，導電屏蔽件5000的第一導電部分5100可以形成在主動面1000d的第二區1000b上。舉例而言，可以藉由電鍍製程或其他適宜的製程，以在主動面1000d上形成導電材料（例如：銅、鋁、錫、金、合金等類似物）。換句話說，可以在晶種層1090上形成導電材料。在一些實施例中，可以移除形成在第二區1000b之外的部分導電材料，以形成第一導電部分5100。在一些實施例中，可以在晶圓1000的主動面1000d上進行薄化製程（例如：研磨製程、拋光製程或其他適宜的製程），以減小結構的厚度。舉例而言，可以在相同的製程中移除部分包括第一導電連接件2100以及第二導電連接件2200的導電連接件2000、導電材料及/或部分的介電層1200。在進行薄化製程之後，導電連接件2000遠離於主動面1000d的頂面（未標示）、介電層1200的頂面（未標示）以及第一導電部分5100的頂面（未標示）可以是共面。
接著，在導電連接件2000上形成重佈線路層3000，以電性連接至第一導電連接件2100、第二導電連接件2200以及第一導電部分5100。在一些實施例中，導電端子4000可以形成在重佈線路層3000上以電性連接至信號傳輸圖案3100。藉由如此的方式，導電端子4000可以藉由重佈線路層3000以及第一導電連接件2100而與晶圓1000電性連接。重佈線路層3000以及導電端子4000的形成方式可以類似於圖1D中所提及的形成方式，故於此不加以贅述。
請參照圖5E，可以將晶圓1000上下翻轉，以配置在作為暫時性支撐的載板1001上。在一些實施例中，去黏合層1002可以形成於載板1001上。載板1001以及去黏合層1002的材質可以類似於圖1E中所提及的材質，故於此不加以贅述。在一些其他實施例中，部分的晶圓1000可以被移除，且導電屏蔽件5000的第一導電部分5100可以被晶圓1000暴露。在移除部分的晶圓1000之後，可以形成多個各別的晶粒100。晶圓1000的移除方式可以類似於圖1E中所提及的移除方式，故於此不加以贅述。
在形成晶粒100之後，可以在晶粒100的背面106上形成保護層1100的第二部分1140。第二部分1140的形成方式可以類似於圖1F中所提及的形成方式，故於此不加以贅述。在一些實施例中，在形成保護層1100的第二部分1140之後，可以藉由電鍍製程或其他適宜的製程，以在晶粒100的背面106上形成第二導電部分5200，以使第二導電部分5200連接至導電屏蔽件5000的第一導電部分5100。第二導電部分5200的材質可以與第一導電部分5100的材質相同或相似。在上述實施例或其他實施例中，導電屏蔽件5000可以包括第一導電部分5100以及第二導電部分5200，第一導電部分5100覆蓋晶粒100的側壁104以及部分的主動面102，第二導電部分5200覆蓋晶粒100的背面106。舉例而言，第一導電部分5100以及第二導電部分5200可以依據製程上的需求，以相同或分離的方式形成。在一些實施例中，在形成第二導電部分5200之前，可以藉由層壓製程或其他適宜的製程，以至至少在保護層110的第二部分1140上形成金屬層（未繪示）。金屬層可以用作晶種層，且第二導電部分5200可以形成在金屬層上。
請參照圖5F，可以藉由單一化製程，並可以移除載板1001，以形成封裝結構50。單一化製程以及載板1001的移除製程可以類似於圖1G中提及的製程。於此不加以贅述。值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述。
封裝結構30以及封裝結構10之間的差異在於：封裝結構50的晶種層109可以位於保護層110以及第二導電連接件220之間。換句話說，保護層110的第一部分112可以被晶種層109共形覆蓋。導電屏蔽件500可以包括第一導電部分510以及連接至第一導電部分510的第二導電部分520，第一導電部分510覆蓋保護層110的第一部分112，第二導電部分520覆蓋保護層110的第二部分114。
圖6A至圖6C是依據本發明一實施例的封裝結構的製造方法的剖面示意圖。本實施例的製造方法與圖5A至圖5D的實施例相似，故詳細的過程於此不加以贅述。請參照圖6A，在進行薄化製程但在如圖5D所示的形成重佈線路層之前，晶圓可以被單一化以形成各別的晶粒100，且各個晶粒100在作為臨時支撐的載板1001'上彼此分開配置。接著，密封體6000可以形成在相鄰晶粒100之間的空間中，並圍繞各個晶粒100，以作為保護。在一些實施例中，可以在密封體6000上進行薄化製程，以減小結構的厚度。在一些其他實施例中，依據設計上的需要，可以在密封體6000的厚度減小的過程中，部分的晶粒100、位於晶粒100上的保護層1100的部分第一部分1120以及部分晶種層1090可以被移除，以暴露出在導電屏蔽件5000的第一導電部分5100中，遠離於重佈線路層3000的表面。舉例而言，在薄化製程之後，密封體6000遠離於重佈線路層3000的表面、第一導電部分5100的表面、晶粒100的背面106、第一部分1120的表面以及晶種層1090的表面可以共面。密封體6000的材質以及形成方式可以類似於圖3A中所提及的材質以及形成方式，故於此不加以贅述。
接著，在密封體6000的頂面6000a上形成重佈線路層3000，其中重佈線路層3000包括信號傳輸圖案3100、接地圖案3200以及圖案化介電層3300，以使信號傳輸圖案3100可以耦合至第一導電連接件2100，且使接地圖案3200可以耦合至第二導電連接件2200。在一些實施例中，導電端子4000可以形成在對應於晶粒100及/或密封體6000的重佈線路層3000上。重佈線路層3000以及導電端子4000的形成方式可以類似於圖3B中所提及的形成方式，故於此不加以贅述。在形成導電端子4000之後，可以將載板1001'從晶粒100以及密封體6000分離。
請參照圖6B，可以將晶粒100上下翻轉，以配置在載板1001上，而使晶粒100的主動面102可以面向載板1001。在一些實施例中，去黏合層1002可以形成於載板1001上，以用於結合至重佈線路層3000。在一些其他實施例中，可以藉由研磨製程以移除部分的晶粒100，以暴露出至少部分的第一導電部分5100。在進行移除製程之後，密封體6000的表面（未繪示）以及第一導電部分5100的表面（未繪示）可以與晶粒100的背面106共面，其中密封體6000的表面相對於重佈線路層3000，且第一導電部分5100的表面相對於重佈線路層3000。
接著，可以在晶粒100的背面106上形成保護層1100的第二部分1140。第二部分1140的形成方式可以類似於圖3D中所提及的形成方式，故於此不加以贅述。接著，導電屏蔽件5000的第二導電部分5200可以形成在晶粒100的背面106上，以覆蓋密封體6000、晶種層1090以及保護層1100的第二部分1140，其中導電屏蔽件5000的第二導電部分5200連接至導電屏蔽件5000的第一導電部分5100。
請參照圖6C，可以藉由單一化製程，並可以移除載板1001，以形成封裝結構60。單一化製程以及載板1001的移除製程可以類似於圖5F中提及的製程。於此不加以贅述。值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述。封裝結構60以及封裝結構50之間的差異在於：封裝結構60的密封體600可以圍繞晶粒100，且位於第二導電部分520以及重佈線路層300之間。換句話說，密封體600可以側向地包封晶粒100以用於保護。導電屏蔽件500可以包括第一導電部分510以及連接至第一導電部分510的第二導電部分520，第一導電部分510覆蓋保護層110的第一部分112，第二導電部分520覆蓋保護層110的第二部分114。
圖7A至圖7B是依據本發明一實施例的封裝結構的製造方法的剖面示意圖。本實施例的製造方法與圖6A至圖6B的實施例相似，故詳細的過程於此不加以贅述。請參照圖7A，在形成保護層1100的第二部分1140之後，可以在第一導電部分5100上形成各個接觸接墊7000的至少一部分。舉例而言，接觸接墊7000可圍繞保護層1100的第二部分1140。在一些實施例中，所形成的接觸接墊700可以與保護層1100的第二部分1140間隔開。在一些其他實施例中，接觸接墊7000可以覆蓋第一導電部分5100以及密封體6000。換句話說，接觸接墊7000可以與最外面的導電端子4000對準，以與其他封裝結構堆疊。
請參照圖7B，在形成接觸接墊7000之後，可以藉由單一化製程，並可以移除載板1001，以形成封裝結構70。單一化製程以及載板1001的移除製程可以類似於圖6C中提及的製程。於此不加以贅述。值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述。
封裝結構70以及封裝結構60之間的差異在於：封裝結構70的接觸接墊700可以位在導電屏蔽件500的第一導電部分510上，以替代第二導電部分520。接觸接墊700可以藉由導電屏蔽件500以及第二導電連接件220耦合至接地圖案320。接觸接墊700可以在層疊封裝結構中，作為進一步電性連接的接地接墊。舉例而言，半導體封裝結構（未繪示）可以藉由接觸接墊700或導電端子400與封裝結構70堆疊，以形成層疊封裝結構。因此，產品可以具有多種可能。
綜上所述，圍繞晶粒的導電屏蔽件可以提供電磁干擾屏蔽屏蔽功能及/或散熱功能，以形成具有電磁屏蔽和散熱兩者的封裝結構。除此之外，保護層覆蓋晶粒的第一部分以及第二部分可以將晶粒與第二導電連接件以及導電屏蔽件電性絕緣，且還可以保護晶粒。此外，在封裝結構中，由於第二導電連接件位於在晶粒的周邊區內且耦合至接地圖案，且第一導電連接件位於晶粒的中心區內且耦合至信號傳輸圖案。如此一來，可以簡化封裝結構，而使封裝結構的封裝設計可以小型化。此外，密封體可圍繞導電屏蔽件以橫向地包封晶粒。如此一來，可以提升封裝結構的剛性及/或用於後續的扇出製程。此外，位於封裝結構的兩相對側上的接觸接墊及/或導電端子可以提供進一步的電性連接。因此，產品可以具有多種可能。
本發明的第一實施例揭示了一種封裝結構。封裝結構包括以下構件。晶粒，包括主動面、背面以及側壁，所述背面相對於所述主動面，所述側壁將所述主動面連接至所述背面。多個第一導電連接件，位於所述晶粒的所述主動面上，且所述多個第一導電連接件電性連接至所述晶粒。第二導電連接件，位於所述晶粒上且圍繞所述多個第一導電連接件，其中所述第二導電連接件與所述晶粒電性絕緣。重佈線路層，位於所述晶粒上，其中所述重佈線路層電性連接至所述多個第一導電連接件以及所述第二導電連接件。導電屏蔽件，耦合至所述重佈線路層且圍繞所述第二導電連接件以及至少部分的所述側壁，其中所述晶粒與所述導電屏蔽件電性絕緣。保護層，形成在所述晶粒上且暴露出所述晶粒的所述主動面，且所述保護層將所述晶粒與所述導電屏蔽件電性絕緣。所述重佈線路層包括信號傳輸圖案以及接地圖案，所述多個第一導電連接件耦合至所述信號傳輸圖案，且所述第二導電連接件電性連接至所述接地圖案。所述晶粒的所述主動面包括中心區以及圍繞所述中心區的周邊區，所述多個第一導電連接件位於所述中心區中，且所述第二導電連接件位於所述周邊區中。介電層，位於所述晶粒的所述主動面上，且所述介電層覆蓋所述多個第一導電連接件。多個導電端子，位於相對於所述晶粒的所述重佈線路層上，且所述多個導電端子藉由所述重佈線路層以及所述多個第一導電連接件電性連接至所述晶粒。
本發明的第二實施例揭示了一種晶片結構。晶片結構包括以下構件。晶粒，具有主動面。多個第一接墊，位於所述晶粒的所述主動面上。第二接墊，位於所述晶粒的所述主動面上並且位於所述多個第一接墊旁邊，其中所述第二接墊與所述晶粒電性絕緣。多個導電連接件，位於所述晶粒的所述主動面上，且所述多個導電連接件電性連接至所述多個第一接墊以及所述第二接墊，其中所述晶粒藉由所述多個第一接墊電性連接至所述多個導電連接件。導電屏蔽件，包封所述晶粒且與所述晶粒電性絕緣，其中所述導電屏蔽件包括暴露出部分所述主動面的開口，且於所述開口內，所述多個第一接墊以及部分所述多個導電連接件連接至所述多個第一接墊。介電層，位於所述晶粒的所述主動面上，且所述介電層位於所述導電屏蔽件的所述開口內。保護層，位於所述晶粒以及所述導電屏蔽件之間，且所述保護層將所述晶粒與所述導電屏蔽件以及所述第二接墊電性絕緣。
本發明的第三實施例揭示了一種封裝結構。封裝結構包括以下構件。晶粒，包括主動面、背面以及側壁，所述背面相對於所述主動面，所述側壁將所述主動面連接至所述背面。多個第一導電連接件，位於所述晶粒的所述主動面上，且所述多個第一導電連接件電性連接至所述晶粒。第二導電連接件，位於所述晶粒上且圍繞所述多個第一導電連接件，其中所述第二導電連接件與所述晶粒電性絕緣。重佈線路層，位於所述晶粒上，其中所述重佈線路層電性連接至所述多個第一導電連接件以及所述第二導電連接件。導電屏蔽件，耦合至所述重佈線路層且圍繞所述第二導電連接件以及至少部分的所述側壁，其中所述晶粒與所述導電屏蔽件電性絕緣。保護層，形成在所述晶粒上且暴露出所述晶粒的所述主動面，其中所述保護層將所述晶粒與所述導電屏蔽件以及所述第二導電連接件電性絕緣。所述保護層包括：覆蓋至少部分的所述側壁以及至少部分的所述晶粒的所述主動面的第一部分，且至少部分的所述第一部分位於所述晶粒以及所述導電屏蔽件的第一導電部分之間；以及覆蓋至少部分的所述晶粒的所述背面的第二部分。密封體，位於所述重佈線路層上且圍繞所述導電屏蔽件，其中所述導電屏蔽位於所述密封體以及所述晶粒之間以覆蓋所述晶粒以及所述密封體，且所述重佈線路層更位於所述密封體上。所述重佈線路層包括信號傳輸圖案以及接地圖案，所述多個第一導電連接件耦合至所述信號傳輸圖案，且所述第二導電連接件電性連接至所述接地圖案。所述晶粒的所述主動面包括中心區以及圍繞所述中心區的周邊區，所述多個第一導電連接件位於所述中心區中，且所述第二導電連接件位於所述周邊區中。介電層，位於所述晶粒的所述主動面上，其中所述介電層覆蓋所述多個第一導電連接件。多個導電端子，位於所述重佈線路層上且相對於所述晶粒，其中所述多個導電端子藉由所述重佈線路層以及所述多個第一導電連接件電性連接至所述晶粒。
本發明的第四實施例揭示了一種封裝結構。封裝結構包括以下構件。晶粒，包括主動面、背面以及側壁，所述背面相對於所述主動面，所述側壁將所述主動面連接至所述背面。多個第一導電連接件，位於所述晶粒的所述主動面上，且所述多個第一導電連接件電性連接至所述晶粒。第二導電連接件，位於所述晶粒上且圍繞所述多個第一導電連接件，其中所述第二導電連接件與所述晶粒電性絕緣。重佈線路層，位於所述晶粒上，其中所述重佈線路層電性連接至所述多個第一導電連接件以及所述第二導電連接件。導電屏蔽件，耦合至所述重佈線路層且圍繞所述第二導電連接件以及至少部分的所述側壁，其中所述晶粒與所述導電屏蔽件電性絕緣。保護層，形成在所述晶粒上且暴露出所述晶粒的所述主動面，其中所述保護層將所述晶粒與所述導電屏蔽件以及所述第二導電連接件電性絕緣。所述保護層包括：覆蓋至少部分的所述側壁以及至少部分的所述晶粒的所述主動面的第一部分，且至少部分的所述第一部分位於所述晶粒以及所述導電屏蔽件的第一導電部分之間；以及覆蓋至少部分的所述晶粒的所述背面的第二部分。密封體，位於所述重佈線路層上且圍繞所述導電屏蔽件，其中所述導電屏蔽位於所述密封體以及所述晶粒之間，且所述重佈線路層更位於所述密封體上。多個接觸接墊，位於至少部分的所述導電屏蔽件上，其中所述接觸接墊藉由所述導電屏蔽件電性連接至所述重佈線路層。所述重佈線路層包括信號傳輸圖案以及接地圖案，所述多個第一導電連接件耦合至所述信號傳輸圖案，且所述第二導電連接件電性連接至所述接地圖案。所述晶粒的所述主動面包括中心區以及圍繞所述中心區的周邊區，所述多個第一導電連接件位於所述中心區中，且所述第二導電連接件位於所述周邊區中。介電層，位於所述晶粒的所述主動面上，其中所述介電層覆蓋所述多個第一導電連接件。多個導電端子，位於所述重佈線路層上且相對於所述晶粒，其中所述多個導電端子藉由所述重佈線路層以及所述多個第一導電連接件電性連接至所述晶粒。
本發明的第五實施例揭示了一種封裝結構。封裝結構包括以下構件。晶粒，包括主動面、背面以及側壁，所述背面相對於所述主動面，所述側壁將所述主動面連接至所述背面。多個第一導電連接件，位於所述晶粒的所述主動面上，且所述多個第一導電連接件電性連接至所述晶粒。第二導電連接件，位於所述晶粒上且圍繞所述多個第一導電連接件，其中所述第二導電連接件與所述晶粒電性絕緣。重佈線路層，位於所述晶粒上，其中所述重佈線路層電性連接至所述多個第一導電連接件以及所述第二導電連接件。導電屏蔽件，耦合至所述重佈線路層且圍繞所述第二導電連接件以及至少部分的所述側壁，其中所述晶粒與所述導電屏蔽件電性絕緣。保護層，形成在所述晶粒上且暴露出所述晶粒的所述主動面，其中所述保護層將所述晶粒與所述導電屏蔽件以及所述第二導電連接件電性絕緣。晶種層，位於至少部分的所述保護層以及至少部分的所述主動面上。所述保護層包括：覆蓋至少部分的所述側壁以及至少部分的所述晶粒的所述主動面的第一部分，且至少部分的所述第一部分位於所述晶粒以及所述導電屏蔽件的第一導電部分之間；以及覆蓋至少部分的所述晶粒的所述背面的第二部分，其中所述導電屏蔽件的第二導電部分連接至所述第一導電部分，且所述第二導電部分覆蓋所述保護層的所述第二部分。所述重佈線路層包括信號傳輸圖案以及接地圖案，所述多個第一導電連接件耦合至所述信號傳輸圖案，且所述第二導電連接件電性連接至所述接地圖案。所述晶粒的所述主動面包括中心區以及圍繞所述中心區的周邊區，所述多個第一導電連接件位於所述中心區中，且所述第二導電連接件位於所述周邊區中。介電層，位於所述晶粒的所述主動面上，其中所述介電層覆蓋所述多個第一導電連接件。多個導電端子，位於所述重佈線路層上且相對於所述晶粒，其中所述多個導電端子藉由所述重佈線路層以及所述多個第一導電連接件電性連接至所述晶粒。
本發明的第六實施例揭示了一種封裝結構。封裝結構包括以下構件。晶粒，包括主動面、背面以及側壁，所述背面相對於所述主動面，所述側壁將所述主動面連接至所述背面。多個第一導電連接件，位於所述晶粒的所述主動面上，且所述多個第一導電連接件電性連接至所述晶粒。第二導電連接件，位於所述晶粒上且圍繞所述多個第一導電連接件，其中所述第二導電連接件與所述晶粒電性絕緣。重佈線路層，位於所述晶粒上，其中所述重佈線路層電性連接至所述多個第一導電連接件以及所述第二導電連接件。導電屏蔽件，耦合至所述重佈線路層且圍繞所述第二導電連接件以及至少部分的所述側壁，其中所述晶粒與所述導電屏蔽件電性絕緣。保護層，形成在所述晶粒上且暴露出所述晶粒的所述主動面，其中所述保護層將所述晶粒與所述導電屏蔽件以及所述第二導電連接件電性絕緣。晶種層，位於至少部分的所述保護層以及至少部分的所述主動面上。所述保護層包括：覆蓋至少部分的所述側壁以及至少部分的所述晶粒的所述主動面的第一部分，且至少部分的所述第一部分位於所述晶粒以及所述導電屏蔽件的第一導電部分之間；以及覆蓋至少部分的所述晶粒的所述背面的第二部分，其中所述導電屏蔽件的第二導電部分連接至所述第一導電部分，且所述第二導電部分覆蓋所述保護層的所述第二部分。密封體，位於所述重佈線路層上且圍繞所述導電屏蔽件，其中所述導電屏蔽位於所述密封體以及所述晶粒之間，且所述重佈線路層更位於所述密封體上。所述導電屏蔽件的所述第二導電部分覆蓋所述晶粒以及所述密封體。所述重佈線路層包括信號傳輸圖案以及接地圖案，所述多個第一導電連接件耦合至所述信號傳輸圖案，且所述第二導電連接件電性連接至所述接地圖案。所述晶粒的所述主動面包括中心區以及圍繞所述中心區的周邊區，所述多個第一導電連接件位於所述中心區中，且所述第二導電連接件位於所述周邊區中。介電層，位於所述晶粒的所述主動面上，其中所述介電層覆蓋所述多個第一導電連接件。多個導電端子，位於所述重佈線路層上且相對於所述晶粒，其中所述多個導電端子藉由所述重佈線路層以及所述多個第一導電連接件電性連接至所述晶粒。
本發明的第七實施例揭示了一種封裝結構。封裝結構包括以下構件。晶粒，包括主動面、背面以及側壁，所述背面相對於所述主動面，所述側壁將所述主動面連接至所述背面。多個第一導電連接件，位於所述晶粒的所述主動面上，且所述多個第一導電連接件電性連接至所述晶粒。第二導電連接件，位於所述晶粒上且圍繞所述多個第一導電連接件，重佈線路層，位於所述晶粒上，其中所述重佈線路層電性連接至所述多個第一導電連接件以及所述第二導電連接件。導電屏蔽件，耦合至所述重佈線路層且圍繞所述第二導電連接件以及至少部分的所述側壁，其中所述晶粒與所述導電屏蔽件電性絕緣。保護層，形成在所述晶粒上且暴露出所述晶粒的所述主動面，其中所述保護層將所述晶粒與所述導電屏蔽件以及所述第二導電連接件電性絕緣。晶種層，位於至少部分的所述保護層以及至少部分的所述主動面上。所述保護層包括：覆蓋至少部分的所述側壁以及至少部分的所述晶粒的所述主動面的第一部分，且至少部分的所述第一部分位於所述晶粒以及所述導電屏蔽件的第一導電部分之間；以及覆蓋至少部分的所述晶粒的所述背面的第二部分，其中所述導電屏蔽件的第二導電部分連接至所述第一導電部分，且所述第二導電部分覆蓋所述保護層的所述第二部分。密封體，位於所述重佈線路層上且圍繞所述導電屏蔽件，其中所述導電屏蔽位於所述密封體以及所述晶粒之間，且所述重佈線路層更位於所述密封體上。多個接觸接墊，位於至少部分的所述導電屏蔽件上，其中所述接觸接墊藉由所述導電屏蔽件電性連接至所述重佈線路層。所述重佈線路層包括信號傳輸圖案以及接地圖案，所述多個第一導電連接件耦合至所述信號傳輸圖案，且所述第二導電連接件電性連接至所述接地圖案。所述晶粒的所述主動面包括中心區以及圍繞所述中心區的周邊區，所述多個第一導電連接件位於所述中心區中，且所述第二導電連接件位於所述周邊區中。介電層，位於所述晶粒的所述主動面上，其中所述介電層覆蓋所述多個第一導電連接件。多個導電端子，位於所述重佈線路層上且相對於所述晶粒，其中所述多個導電端子藉由所述重佈線路層以及所述多個第一導電連接件電性連接至所述晶粒。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30、40、50、60、70‧‧‧封裝結構
20‧‧‧晶片結構
100‧‧‧晶粒
1000d、102‧‧‧主動面
104‧‧‧側壁
106‧‧‧背面
107、1070‧‧‧第一接墊
108、1080‧‧‧第二接墊
109、1090‧‧‧晶種層
110、1100‧‧‧保護層
1100a‧‧‧開口
112、1120‧‧‧第一部分
114、1140‧‧‧第二部分
120、1200‧‧‧介電層
200、2000‧‧‧導電連接件
210、2100‧‧‧第一導電連接件
220、2200‧‧‧第二導電連接件
300、3000‧‧‧重佈線路層
310、3100‧‧‧信號傳輸圖案
320、3200‧‧‧接地圖案
400、4000‧‧‧導電端子
600、6000‧‧‧密封體
500、5000‧‧‧導電屏蔽件
500a‧‧‧開口
510、5100‧‧‧第一導電部分
520、5200‧‧‧第二導電部分
700、7000‧‧‧接觸接墊
1000‧‧‧晶圓
1001、1001'‧‧‧載板
1002‧‧‧去黏合層
1200、1200'‧‧‧感光材料
3300‧‧‧圖案化介電層
1000a‧‧‧第一區
1000b‧‧‧第二區
1000c‧‧‧溝槽
1120'‧‧‧圖案化保護層
1200'a‧‧‧中心部分
1200'b‧‧‧周邊部分
6000a‧‧‧頂面
CR‧‧‧中心區
PR‧‧‧周邊區
圖1A至圖1G是依據本發明一實施例的封裝結構的製造方法的剖面示意圖。 圖2是依據本發明一實施例的晶片結構的剖面示意圖。 圖3A至圖3E是依據本發明一實施例的封裝結構的製造方法的剖面示意圖。 圖4是依據本發明一實施例的封裝結構的剖面示意圖。 圖5A至圖5F是依據本發明一實施例的封裝結構的製造方法的剖面示意圖。 圖6A至圖6C是依據本發明一實施例的封裝結構的製造方法的剖面示意圖。 圖7A至圖7B是依據本發明一實施例的封裝結構的製造方法的剖面示意圖。

Claims (10)

  1. 一種封裝結構，包括： 晶粒，包括主動面、背面以及側壁，所述背面相對於所述主動面，所述側壁將所述主動面連接至所述背面； 多個第一導電連接件，位於所述晶粒的所述主動面上，且所述多個第一導電連接件電性連接至所述晶粒； 第二導電連接件，位於所述晶粒上且位於所述多個第一導電連接件旁邊，其中所述第二導電連接件與所述晶粒電性絕緣； 重佈線路層，位於所述晶粒上，其中所述重佈線路層電性連接至所述多個第一導電連接件以及所述第二導電連接件；以及 導電屏蔽件，耦合至所述重佈線路層且圍繞所述第二導電連接件以及至少部分的所述側壁，其中所述晶粒與所述導電屏蔽件電性絕緣。
  2. 如申請專利範圍第1項所述的封裝結構，更包括： 保護層，暴露出所述晶粒的所述主動面，其中所述保護層將所述晶粒與所述導電屏蔽件以及所述第二導電連接件電性絕緣。
  3. 如申請專利範圍第2項所述的封裝結構，更包括： 晶種層，位於至少部分的所述保護層以及至少部分的所述主動面上。
  4. 如申請專利範圍第2項所述的封裝結構，其中所述保護層包括第一部分以及第二部分，其中所述第一部分覆蓋至少部分的所述側壁以及至少部分的所述晶粒的所述主動面，且至少部分的所述第一部分位於所述晶粒以及所述導電屏蔽件的第一導電部分之間，所述第二部分覆蓋至少部分的所述晶粒的所述背面。
  5. 如申請專利範圍第4項所述的封裝結構，其中所述導電屏蔽件的第二導電部分連接至所述第一導電部分，且所述第二導電部分覆蓋所述保護層的所述第二部分。
  6. 如申請專利範圍第1項所述的封裝結構，更包括： 密封體，位於所述重佈線路層上且圍繞所述導電屏蔽件，其中所述導電屏蔽件位於所述密封體以及所述晶粒之間，且所述重佈線路層更位於所述密封體上。
  7. 如申請專利範圍第6項所述的封裝結構，其中部分的所述導電屏蔽件覆蓋所述晶粒以及所述密封體。
  8. 如申請專利範圍第6項所述的封裝結構，更包括： 多個接觸接墊，位於至少部分的所述導電屏蔽件上，其中所述多個接觸接墊藉由所述導電屏蔽件電性連接至所述重佈線路層。
  9. 如申請專利範圍第1項所述的封裝結構，更包括： 介電層，位於所述晶粒的所述主動面上，其中所述介電層覆蓋所述多個第一導電連接件；以及 多個導電端子，位於所述重佈線路層上且相對於所述晶粒，其中所述多個導電端子藉由所述重佈線路層以及所述多個第一導電連接件電性連接至所述晶粒，其中： 所述所述重佈線路層包括信號傳輸圖案以及接地圖案，所述多個第一導電連接件耦合至所述信號傳輸圖案，且所述第二導電連接件電性連接至所述接地圖案；以及 所述晶粒的所述主動面包括中心區以及圍繞所述中心區的周邊區，所述多個第一導電連接件位於所述中心區中，且所述第二導電連接件位於所述周邊區中。
  10. 一種晶片結構，包括： 晶粒，具有主動面； 多個第一接墊，位於所述晶粒的所述主動面上； 第二接墊，位於所述晶粒的所述主動面上並且位於所述多個第一接墊旁邊，其中所述第二接墊與所述晶粒電性絕緣； 多個導電連接件，位於所述晶粒的所述主動面上，且所述多個導電連接件電性連接至所述多個第一接墊以及所述第二接墊，其中所述晶粒藉由所述多個第一接墊電性連接至所述多個導電連接件；以及 導電屏蔽件，包封所述晶粒且與所述晶粒電性絕緣，其中所述導電屏蔽件包括暴露出部分所述主動面的開口，且所述多個第一接墊以及連接至所述多個第一接墊的部分所述多個導電連接件位於所述開口內。
TW106138056A 2017-09-25 2017-11-03 封裝結構及晶片結構 TWI665775B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/713,708 US10607860B2 (en) 2017-09-25 2017-09-25 Package structure and chip structure
US15/713,708 2017-09-25

Publications (2)

Publication Number Publication Date
TW201916312A true TW201916312A (zh) 2019-04-16
TWI665775B TWI665775B (zh) 2019-07-11

Family

ID=65807866

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138056A TWI665775B (zh) 2017-09-25 2017-11-03 封裝結構及晶片結構

Country Status (3)

Country Link
US (1) US10607860B2 (zh)
CN (1) CN109560068B (zh)
TW (1) TWI665775B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950554B2 (en) * 2018-07-16 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with electromagnetic interference shielding layer and methods of forming the same
CN109346415B (zh) * 2018-09-20 2020-04-28 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
US10756038B1 (en) * 2019-02-21 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
EP3939080A4 (en) * 2019-03-11 2023-01-11 HRL Laboratories, LLC PROCESS FOR PROTECTING A DIE DURING A METAL-EMBEDDED CHIP ASSEMBLY PROCESS (MECA)
US10964616B2 (en) * 2019-06-17 2021-03-30 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN110854086A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法
TWI720839B (zh) * 2020-03-09 2021-03-01 南茂科技股份有限公司 晶片封裝結構及其製造方法
US20220052667A1 (en) * 2020-08-14 2022-02-17 Qorvo Us, Inc. Electronic device with solder interconnect and multiple material encapsulant
CN117242555A (zh) * 2021-08-11 2023-12-15 华为技术有限公司 扇出型芯片封装结构和制备方法
CN116108900A (zh) * 2021-11-05 2023-05-12 安徽寒武纪信息科技有限公司 加速器结构、生成加速器结构的方法及其设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201229937Y (zh) 2008-07-15 2009-04-29 力成科技股份有限公司 具有非阵列凸块的倒装芯片封装结构
TW201214653A (en) 2010-09-23 2012-04-01 Siliconware Precision Industries Co Ltd Package structure capable of discharging static electricity and preventing electromagnetic wave interference
TWI452665B (zh) 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
US9030841B2 (en) 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
CN105702664A (zh) 2012-11-16 2016-06-22 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US20140264784A1 (en) 2013-03-14 2014-09-18 Nxp B. V. Metal Shielding on Die Level
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
CN203787410U (zh) 2014-03-27 2014-08-20 江苏长电科技股份有限公司 一种高散热芯片嵌入式电磁屏蔽封装结构
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10043761B2 (en) * 2015-10-19 2018-08-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
TWI565025B (zh) 2015-10-22 2017-01-01 力成科技股份有限公司 半導體封裝體及其製作方法
US10224290B2 (en) 2015-12-24 2019-03-05 Intel Corporation Electromagnetically shielded electronic devices and related systems and methods
CN108231743A (zh) 2016-12-15 2018-06-29 矽格股份有限公司 晶圆级金属屏蔽封装结构及其制造方法

Also Published As

Publication number Publication date
TWI665775B (zh) 2019-07-11
CN109560068B (zh) 2020-05-19
US10607860B2 (en) 2020-03-31
CN109560068A (zh) 2019-04-02
US20190096699A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
TWI665775B (zh) 封裝結構及晶片結構
US10276510B2 (en) Manufacturing method of package structure having conductive shield
TWI747127B (zh) 晶片封裝結構及其製造方法
TWI647799B (zh) 半導體封裝及其製造方法
TWI717255B (zh) 封裝結構及其製造方法
US20190122946A1 (en) System and Method for Bonding Package Lid
US10593629B2 (en) Semiconductor package with a conductive casing for heat dissipation and electromagnetic interference (EMI) shield and manufacturing method thereof
TW201911496A (zh) 封裝結構
TWI710073B (zh) 具有天線的半導體封裝及其製造方法
US10431549B2 (en) Semiconductor package and manufacturing method thereof
US10332844B2 (en) Manufacturing method of package structure
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
TW202228265A (zh) 封裝結構及其製造方法
US9870975B1 (en) Chip package with thermal dissipation structure and method for forming the same
TWI656614B (zh) 半導體封裝及其製造方法
TW202042353A (zh) 半導體封裝及其製造方法
TWI729964B (zh) 封裝結構及其製造方法
TWI692819B (zh) 半導體封裝及其製造方法
TW201909343A (zh) 封裝結構及其製造方法
TWI767823B (zh) 半導體裝置及半導體裝置製造方法
TW202310302A (zh) 半導體封裝
TWI705547B (zh) 晶片封裝結構及其製造方法
TW202221864A (zh) 封裝結構及其製造方法
TWI635587B (zh) 封裝結構及其製作方法
TWI832400B (zh) 封裝結構以及用於形成其的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees