CN108231743A - 晶圆级金属屏蔽封装结构及其制造方法 - Google Patents

晶圆级金属屏蔽封装结构及其制造方法 Download PDF

Info

Publication number
CN108231743A
CN108231743A CN201611161114.XA CN201611161114A CN108231743A CN 108231743 A CN108231743 A CN 108231743A CN 201611161114 A CN201611161114 A CN 201611161114A CN 108231743 A CN108231743 A CN 108231743A
Authority
CN
China
Prior art keywords
chip unit
substrate
metallic shield
conductive structure
wafer scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611161114.XA
Other languages
English (en)
Inventor
叶灿鍊
沈宽典
庞思全
王惟平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIGURD CO Ltd
SIGURD MICROELECTRONICS CORP
Original Assignee
SIGURD CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIGURD CO Ltd filed Critical SIGURD CO Ltd
Priority to CN201611161114.XA priority Critical patent/CN108231743A/zh
Publication of CN108231743A publication Critical patent/CN108231743A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种晶圆级金属屏蔽封装结构及其制造方法，其中，该方法于重布线与凸块制造过程中，除了形成电性连接芯片单元的第一导电结构，还于芯片单元的前表面且邻近侧表面的位置设置一个或多个第二导电结构，此第二导电结构并未与芯片单元的电路导通，当芯片单元切割完成后，在芯片单元的背面及侧边形成连接第二导电结构的金属屏蔽层，可直接将芯片单元安装上基板，使得第二导电结构与基板的接地结构电性连接，并连通金属屏蔽层，以产生金属屏蔽效应，藉此，可有效防止元件受到电磁干扰，同时达到缩小元件体积的目的。

Description

晶圆级金属屏蔽封装结构及其制造方法
技术领域
本发明涉及一种晶圆级芯片尺寸封装(WLCSP)结构，特别是一种具有金属屏蔽效应且有效实现元件体积缩小化的晶圆级金属屏蔽封装结构及其制造方法。
背景技术
现有的晶圆级芯片尺寸封装(WLCSP)应用在降低电磁干扰(EMI)的防电磁波设计上，主要是将主被动元件在上板后，以压模方式将主被动元件用塑料材料将其包覆，再利用金属溅镀或加上金属盖的方式，将其单体包覆并与地线相接，以实现EMI防护。这些技术会使成品厚度与体积增加，对于现有3C产品以及穿戴式装置等，其体积的要求非常高，不符合轻薄短小的趋势与需求。
以中国台湾专利TW I491010为例，如图1所示，其公开了一种微小化电磁干扰防护结构，是于基板1的表面成型多个分别电性连接于基板1的接地部6的导电凸块3，且这些导电凸块分别邻近芯片单元2，接着，成形封装单元于基板1上，以覆盖芯片单元2及导电凸块3，再进行切割，将封装单元切割成多个分别覆盖芯片单元2的封装胶层4，并将每一个导电凸块3切割成具有一从封装胶层4的侧表面裸露出的裸露表面，之后，再进行电磁防护层5的制作，通过电磁防护层5覆盖封装胶层4的表面及导电凸块3的裸露表面，以使得电磁防护层5可通过导电凸块3与接地部6形成电性连接的关系。
进一步而言，上述专利前案是利用额外设置导电凸块3于芯片单元2的结构周围，来电性连接基板1的接地部6并连通后续完成的电磁防护层5，因此，在芯片单元2制作重布线和凸块结构之后，当上板作业时，必须先形成导电凸块3的步骤，之后再进行切割、封装，然后，再覆盖电磁防护层5作为电磁屏蔽之用。此制造过程增加了操作的限制性并较为繁琐，除了影响合格率外，也会提高生产成本和延长制作周期；另外，由于额外设置导电凸块3于芯片单元2的周围，使得元件的体积增大，也同时影响成本及合格率。
有鉴于此，本案发明人研制出一种晶圆级金属屏蔽封装结构及其制造方法，除了制作方式较为简易，并可将封装结构的体积予以精简化，不但有别于现有技术的结构及制造过程，更能有效克服其各种不足；其具体架构及实施方式将详述于下。
发明内容
本发明的主要目的在于提供一种晶圆级金属屏蔽封装结构及其制造方法，其于重布线与凸块制造过程中，于芯片单元的前表面除了制作作为凸块接合用的第一导电结构，还一并形成有第二导电结构，此第二导电结构邻近芯片单元的侧表面，用以电性连接后续制作的金属屏蔽层，则芯片单元在上板之后可直接接地，来达到金属屏蔽的效果。
本发明的另一目的在于提供一种晶圆级金属屏蔽封装结构及其制造方法，其制作流程简易，也同时将元件体积减小至最精简程度。
为了达到上述目的，本发明公开了一种晶圆级金属屏蔽封装结构，主要包括基板、至少一芯片单元、多个第一导电结构、至少一第二导电结构、封装胶层及金属屏蔽层。其中，基板具有至少一接地部。芯片单元设置于基板上方。第一导电结构设置于基板上，且位于芯片单元的前表面，芯片单元通过第一导电结构电性连接于基板。第二导电结构也设置于基板上，且位于芯片单元的前表面并邻近芯片单元的侧表面，第二导电结构与基板上的接地部形成电性连接。封装胶层覆盖芯片单元的背表面及所有侧表面。金属屏蔽层覆盖封装胶层且延伸至第二导电结构，以电性连接于基板上的接地部，从而实现金属屏蔽的作用。
另外，本发明也公开了一种晶圆级金属屏蔽封装结构的制造方法，其步骤包含：首先，提供一基板，此基板设置有至少一接地部，然后，提供多个芯片单元，每一芯片单元的前表面设置有多个第一导电结构及至少一第二导电结构，且第二导电结构邻近每一芯片单元的侧表面，接着，将封装单元覆盖于芯片单元，并切割封装单元为多个封装胶层，使每一封装胶层覆盖每一芯片单元的背表面及所有侧表面，再形成金属屏蔽层，来覆盖每一封装胶层，使金属屏蔽层延伸至第二导电结构，最后，将芯片单元设置于基板上方，使每一芯片单元通过第一导电结构电性连接于基板，并使金属屏蔽层通过第二导电结构电性连接于基板上的接地部，来实现金属屏蔽。
下面通过具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1为现有的微小化电磁干扰防护结构的剖面图；
图2为本发明一实施例的晶圆级金属屏蔽封装结构的剖面图；
图3为本发明一实施例的晶圆级金属屏蔽封装结构的制造方法的流程图；
图4A-图4F为本发明一实施例的晶圆级金属屏蔽封装结构的制造方法中对应各步骤的结构剖面图。
附图标记说明：1-基板；2-芯片单元；3-导电凸块；4-封装胶层；5-电磁防护层；6-接地部；10-基板；11-接地部；12-芯片单元；14-第一导电结构；16-第二导电结构；18-封装胶层；19-封装单元；20-金属屏蔽层。
具体实施方式
如图2所示为本发明一实施例的晶圆级金属屏蔽封装结构的剖面图。此晶圆级金属屏蔽封装结构包含有基板10、芯片单元12、第一导电结构14、第二导电结构16、封装胶层18及金属屏蔽层20。
其中，基板10可为印刷电路板或硅晶圆基板，其表面具有多个接地部11。芯片单元12设置于基板10上方，其可为扇入结构或扇出结构；在此，定义芯片单元12的下表面为前表面，芯片单元12的上表面为背表面，且芯片单元12周围的表面为侧表面。第一导电结构14设置于基板10的表面上，且位于芯片单元12的前表面，第一导电结构14有连接芯片单元12上的电路布线，通过第一导电结构14的接合，可使芯片单元12能够通过第一导电结构14电性连接于基板10；第一导电结构14为金属材质，其种类可为焊球、焊料凸块或焊料凸柱。第二导电结构16设置于基板10上，且位于芯片单元12的前表面，并邻近芯片单元12的侧表面，第二导电结构16并未与芯片单元12的电路互通，而是与基板10上的接地部11形成电性连接；第二导电结构16亦为金属材质，其种类可为焊球、焊料凸块或焊料凸柱。
封装胶层18则将芯片单元12的背表面及所有侧表面予以覆盖。至于金属屏蔽层20是覆盖在封装胶层18的上表面及侧表面且延伸至第二导电结构16，以通过第二导电结构16而电性连接于基板10上的接地部11，以实现金属屏蔽。
接着，如图3所示为本发明一实施例的晶圆级金属屏蔽封装结构的制造方法的流程图；同时，如图4A-图4F所示为本发明一实施例的晶圆级金属屏蔽封装结构的制造方法中对应各步骤的结构剖面图。该制造流程包括如下步骤：
首先，见步骤S102，如图4A所示，提供一基板10，此基板10设置有接地部11。
然后，见步骤S104，如图4B所示，提供芯片单元12，在芯片单元12的前表面形成有多个第一导电结构14及多个第二导电结构16，且第二导电结构16的位置是较靠近芯片单元12的侧表面；换言之，相较于第一导电结构14来说，第二导电结构16是位于芯片单元12前表面的外侧。
如步骤S106，如图4C所示，再以模塑方式，利用塑料材料形成封装单元19，将多个芯片单元12予以覆盖，仅露出每一芯片单元12的第一导电结构14和第二导电结构16。
之后，如步骤S108，如图4D所示，进行切割，将封装单元19分割为多个封装胶层18，使封装胶层18覆盖每一芯片单元12的背表面及所有侧表面。
如步骤S110，如图4E所示，利用金属材料，以金属镀膜技术形成金属屏蔽层20，此金属屏蔽层20覆盖于封装胶层18的上表面及侧表面，并延伸至第二导电结构16而构成电性连接。此步骤中，金属镀膜技术方式不予以限定，举例来说可为金属溅镀方式，实际实施时只要将封装胶层18覆盖一层金属即可。
最后，如步骤S112，如图4F所示，上述成型的芯片单元12可直接用于后续的组装，如SMT、POP(Package On Package)、芯片堆栈(Stack)等技术，将芯片单元12安装于基板10上方，让第一导电结构14电性连接于基板10，并让第二导电结构16直接与基板10的接地部11相连接，藉此，芯片单元12会通过第一导电结构14的导通而电性连接于基板10，金属屏蔽层20则通过第二导电结构16的导通而电性连接于基板10上的接地部11，从而实现金属屏蔽。
综上所述，本发明提供的晶圆级金属屏蔽封装结构及其制造方法于重布线与凸块制造过程中，除了制作作为凸块接合用的第一导电结构，还同时于芯片单元的前表面设置一个或多个第二导电结构，此第二导电结构靠近芯片单元的侧表面，且未与芯片单元的电路导通，后续，可在芯片单元的背面及侧边形成连接第二导电结构的金属屏蔽层，则芯片单元安装于基板时，可直接让第二导电结构与基板的接地结构电性连接，并连通金属屏蔽层，来达到金属屏蔽的目的。
相较于现有技术，本发明提供的晶圆级金属屏蔽封装结构是通过于芯片单元与基板之间进行凸块接合所腾出的多余空间，来设置用于连通金属屏蔽层与接地结构的第二导电结构，不但不会占用额外空间，可将元件体积减小到最精简程度，另外，就制造过程上，此第二导电结构可于重布线与凸块制造过程中一并形成，其制作方式简易，无须增加额外的流程步骤，有助于提高制造合格率及缩短制程周期，进而降低生产成本，并提高生产效率。
以上所述实施例仅为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的保护范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的保护范围内。

Claims (12)

1.一种晶圆级金属屏蔽封装结构，其特征在于，包括：
一基板，具有至少一接地部；
至少一芯片单元，设置于该基板上方；
多个第一导电结构，设置于该基板上，且位于该芯片单元的一前表面，该芯片单元通过该多个第一导电结构电性连接于该基板；
至少一第二导电结构，设置于该基板上，且位于该芯片单元的该前表面并邻近该芯片单元的一侧表面，该第二导电结构与该基板上的该接地部形成电性连接；
一封装胶层，覆盖该芯片单元的一背表面及所有侧表面；及
一金属屏蔽层，覆盖该封装胶层且延伸至该第二导电结构，以电性连接于该基板上的该接地部。
2.根据权利要求1所述的晶圆级金属屏蔽封装结构，其特征在于，该基板为印刷电路板或硅晶圆基板。
3.根据权利要求1所述的晶圆级金属屏蔽封装结构，其特征在于，该金属屏蔽层为一金属溅镀层。
4.根据权利要求1所述的晶圆级金属屏蔽封装结构，其特征在于，该第一导电结构为焊球、焊料凸块或焊料凸柱。
5.根据权利要求1所述的晶圆级金属屏蔽封装结构，其特征在于，该第二导电结构为焊球、焊料凸块或焊料凸柱。
6.根据权利要求1所述的晶圆级金属屏蔽封装结构，其特征在于，该芯片单元为扇入结构或扇出结构。
7.一种晶圆级金属屏蔽封装结构的制造方法，其特征在于，包括以下步骤：
提供一基板，该基板设置有至少一接地部；
提供多个芯片单元，每一芯片单元的一前表面设置有多个第一导电结构及至少一第二导电结构，且该第二导电结构邻近该每一芯片单元的一侧表面；
覆盖一封装单元于该多个芯片单元；
切割该封装单元为多个封装胶层，使每一封装胶层覆盖该每一芯片单元的一背表面及所有侧表面；
覆盖一金属屏蔽层于该每一封装胶层，使该金属屏蔽层延伸至该第二导电结构；及
设置该多个芯片单元于该基板上方，使该每一芯片单元通过该多个第一导电结构电性连接于该基板，并使该金属屏蔽层通过该第二导电结构电性连接于该基板上的该接地部。
8.根据权利要求7所述的晶圆级金属屏蔽封装结构的制造方法，其特征在于，该基板为印刷电路板或硅晶圆基板。
9.根据权利要求7所述的晶圆级金属屏蔽封装结构的制造方法，其特征在于，该金属屏蔽层为一金属溅镀层。
10.根据权利要求7所述的晶圆级金属屏蔽封装结构的制造方法，其特征在于，该第一导电结构为焊球、焊料凸块或焊料凸柱。
11.根据权利要求7所述的晶圆级金属屏蔽封装结构的制造方法，其特征在于，该第二导电结构为焊球、焊料凸块或焊料凸柱。
12.根据权利要求7所述的晶圆级金属屏蔽封装结构的制造方法，其特征在于，该芯片单元为扇入结构或扇出结构。
CN201611161114.XA 2016-12-15 2016-12-15 晶圆级金属屏蔽封装结构及其制造方法 Pending CN108231743A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611161114.XA CN108231743A (zh) 2016-12-15 2016-12-15 晶圆级金属屏蔽封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611161114.XA CN108231743A (zh) 2016-12-15 2016-12-15 晶圆级金属屏蔽封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN108231743A true CN108231743A (zh) 2018-06-29

Family

ID=62650527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611161114.XA Pending CN108231743A (zh) 2016-12-15 2016-12-15 晶圆级金属屏蔽封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN108231743A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273418A (zh) * 2018-11-08 2019-01-25 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种芯片封装结构及方法
CN109560068A (zh) * 2017-09-25 2019-04-02 力成科技股份有限公司 封装结构及芯片结构
CN110854086A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法
WO2020133891A1 (zh) * 2018-12-29 2020-07-02 江苏长电科技股份有限公司 芯片组件、封装结构及其成型方法
CN111567153A (zh) * 2019-07-18 2020-08-21 深圳市大疆创新科技有限公司 电子设备及其制造方法、无人机、遥控器和移动终端
CN113555493A (zh) * 2021-07-20 2021-10-26 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装方法
CN115148612A (zh) * 2022-09-05 2022-10-04 盛合晶微半导体(江阴)有限公司 一种扇出型***级封装结构及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593104A (zh) * 2011-01-05 2012-07-18 矽品精密工业股份有限公司 半导体封装件及其制造方法
CN104051431A (zh) * 2013-03-14 2014-09-17 Nxp股份有限公司 具有射频屏蔽的***、半导体器件及其制造方法
CN104137245A (zh) * 2012-02-23 2014-11-05 苹果公司 薄型、空间高效的电路屏蔽
US20160351509A1 (en) * 2015-06-01 2016-12-01 Rf Micro Devices, Inc. Wafer level fan-out with electromagnetic shielding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593104A (zh) * 2011-01-05 2012-07-18 矽品精密工业股份有限公司 半导体封装件及其制造方法
CN104137245A (zh) * 2012-02-23 2014-11-05 苹果公司 薄型、空间高效的电路屏蔽
CN104051431A (zh) * 2013-03-14 2014-09-17 Nxp股份有限公司 具有射频屏蔽的***、半导体器件及其制造方法
US20160351509A1 (en) * 2015-06-01 2016-12-01 Rf Micro Devices, Inc. Wafer level fan-out with electromagnetic shielding

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560068A (zh) * 2017-09-25 2019-04-02 力成科技股份有限公司 封装结构及芯片结构
US10607860B2 (en) 2017-09-25 2020-03-31 Powertech Technology Inc. Package structure and chip structure
CN109560068B (zh) * 2017-09-25 2020-05-19 力成科技股份有限公司 封装结构及芯片结构
CN109273418A (zh) * 2018-11-08 2019-01-25 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种芯片封装结构及方法
WO2020133891A1 (zh) * 2018-12-29 2020-07-02 江苏长电科技股份有限公司 芯片组件、封装结构及其成型方法
CN111567153A (zh) * 2019-07-18 2020-08-21 深圳市大疆创新科技有限公司 电子设备及其制造方法、无人机、遥控器和移动终端
CN111567153B (zh) * 2019-07-18 2021-12-28 深圳市大疆创新科技有限公司 电子设备及其制造方法、无人机、遥控器和移动终端
CN110854086A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法
CN113555493A (zh) * 2021-07-20 2021-10-26 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装方法
CN115148612A (zh) * 2022-09-05 2022-10-04 盛合晶微半导体(江阴)有限公司 一种扇出型***级封装结构及制作方法
WO2024051225A1 (zh) * 2022-09-05 2024-03-14 盛合晶微半导体(江阴)有限公司 一种扇出型***级封装结构及制作方法

Similar Documents

Publication Publication Date Title
CN108231743A (zh) 晶圆级金属屏蔽封装结构及其制造方法
CN101887875B (zh) 单层金属层基板结构、应用之封装件结构及其制造方法
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
CN102446882B (zh) 一种半导体封装中封装***结构及制造方法
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN106129041B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
US20120326288A1 (en) Method of assembling semiconductor device
KR20140111936A (ko) 3d 실딩 케이스 및 그 형성 방법
CN102956511A (zh) 半导体封装结构及其制作方法
CN109727930A (zh) 扇出型半导体封装模块
TW200805590A (en) Semiconductor package and fabrication method thereof
CN110349944A (zh) 扇出封装pop机械附接方法领域
CN109755189A (zh) 扇出型半导体封装件
CN108695269A (zh) 半导体装置封装及其制造方法
CN105489565A (zh) 嵌埋元件的封装结构及其制法
CN110797325A (zh) 一种具有电磁屏蔽功能的封装结构及其封装方法
CN108346623A (zh) 晶片封装方法
CN105336629A (zh) 电子封装模块的制造方法以及电子封装模块
TW201322316A (zh) 系統級封裝模組件及其製造方法
JP5667381B2 (ja) 半導体装置及びその製造方法
KR20150046117A (ko) 장치 및 그 제조 방법
CN105990317A (zh) 具有电磁干扰屏蔽层和半导体装置和其制造方法
CN107958844A (zh) 封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180629

WD01 Invention patent application deemed withdrawn after publication